JPH04288866A - Ｉｃの保護素子最適化方法および該保護素子を搭載したｉｃ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＩＣを静電気による破壊
から守るために、該ＩＣの入出力端子あるいは電源端子
とその内部回路との間に挿入接続される保護素子として
、該ＩＣに最適な保護素子を選択するためのＩＣの保護
素子最適化方法、および該方法により選択された保護素
子が搭載されたＩＣに関する。

【０００２】

【従来の技術】一般にＩＣは、被保護素子である内部回
路と、その内部回路を静電気（例えば人がＩＣのピンに
触れたとき、あるいはＩＣ上にそのナンバーなどを印刷
する際にローラーによる摩擦が生じたときなどに発生す
る）から保護する目的で、その入出力端子あるいは電源
端子に組み込まれた保護素子とで構成されている。そし
てこの保護素子が静電気を吸収し、該内部回路に過大な
静電気が印加されることのないように、該内部回路を保
護している。通常この保護素子は抵抗、ダイオード、ト
ランジスタなどで構成される。

【０００３】図８は、ＩＣの入出力端子２と内部回路７
との間に保護素子３および４が組み込まれる場合の回路
構成を例示するもので、５は接地線、６は電源線を示す
。そして通常は（該入出力端子２に通常の電圧、例えば
２Ｖが印加されているときは）、該保護素子３および４
はともにオフとされているが、該静電気による過電圧入
力時には該保護素子３又は４がオンとなって（例えば該
入出力端子２に例えば＋１０Ｖが印加されたときは該保
護素子３がオンとなり、一方該入出力端子２に例えば−
１０Ｖが印加されたときは該保護素子４がオンとなって
）、外部から入った静電気のエネルギーを保護素子が吸
収し、静電気の影響が内部回路７まで及ばないようにし
ている。

【０００４】また図９は、ＩＣの電源端子（Ｖｄｄ端子
）９と内部回路７との間に保護素子８が組み込まれる場
合の回路構成を例示するもので、５は接地線を示す。こ
の場合にも、該電源端子９に過電圧が印加された場合に
は該保護素子８がオンとなって（例えば正の過電圧が印
加された場合は該保護素子に対する逆方向電圧が過大と
なってブレークダウンする）、該内部回路７を保護する
。

【０００５】ところでかかる保護素子をそなえたＩＣの
持つ静電気に対する耐性を調べる方法としては、従来よ
り例えば図６に示されるような静電気耐圧測定回路が用
いられている。すなわち該耐圧測定回路は、電源Ｖ、該
電源ＶにスイッチＳ１　を介して接続されたコンデンサ
Ｃ、および該コンデンサＣにスイッチＳ２　を介して接
続されたＩＣ（上述したように保護素子および内部回路
からなる）１２により構成され、該コンデンサＣに電源
Ｖからある高電圧を印加して電荷を蓄え、スイッチＳ１
　およびＳ２　を切り換えることにより該ＩＣ１２に対
して放電を行い、該ＩＣ１２が壊れたかどうかを判定し
、該ＩＣが破壊したときの電圧でその耐圧を測定してい
る。

【０００６】このような耐圧測定回路を用いる方法は、
電荷を蓄えたときの電圧を評価基準とした静電気耐圧試
験ということができる。そしてこのような耐圧試験の結
果、もし所定の耐圧をクリアしないときは、違う保護素
子（例えば保護素子がトランジスタであればそのゲート
幅を大にした保護素子）を用いて再度設計、ＩＣ試作を
行い、再度耐圧試験を行っている。

【０００７】このようにＩＣの耐静電気特性の強化には
、内部回路に合わせた保護素子の最適化が重要であるが
、現在は経験に頼った保護素子の選択をしており、設計
試作および耐圧試験という試行錯誤を繰り返している。 そのために最適な保護素子の選択に過大な手間とコスト
を要するという問題点があった。

【０００８】

【発明が解決しようとする課題】本発明はかかる課題を
解決するためになされたもので、定量的な解析に基づい
て保護素子の最適化を行ない、そのＩＣに適した保護素
子を容易に選択できるようにしたものである。

【０００９】ここで合理的な保護素子の選択を可能にす
るためには、（１）一定の基準に基づいて保護素子を定
量的に評価して（すなわち該保護素子の形状に関係なく
該保護素子の保護能力を一定の基準で測り）、その結果
に応じて該保護素子を能力別に分類すること、および（
２）該能力別の分類に基づいて設計の時点において、最
適保護素子の選択方法（あるＩＣに対して最適な保護素
子を選択する方法）を確立することが必要である。しか
し、静電気破壊現象は高電圧・高電流を伴った現象であ
るため、従来の半導体関係式による取扱いでは不十分で
あり、新しい評価法を考える必要がある。またＩＣ設計
で扱いやすいように、できるだけ簡単なパラメータで表
現できることが望ましい。

【００１０】

【課題を解決するための手段】かかる課題を解決するた
めに、本発明の一形態によれば、ＩＣに接続する該ＩＣ
の保護素子の選択に際し、該保護素子の静電気エネルギ
ー吸収能力を決める評価パラメータとして、（印加エネ
ルギー／∫（放電電流）２ｄｔ）で定義される抵抗値を
用い、それに基づいて該ＩＣに適した保護素子を選択す
ることを特徴とするＩＣの保護素子最適化方法が提供さ
れる。

【００１１】また本発明の他の形態によれば、上記最適
化方法により選択された保護素子が搭載されていること
を特徴とする保護素子を搭載したＩＣが提供される。

【００１２】

【作用】上記構成によれば、今まで経験的に選択され、
目的のＩＣに合わなければ取り替えてみる、という無駄
な繰り返しの連続であった保護素子の選択に代り、合理
的でかつ最適な保護素子が最短時間で選択可能となり、
またこのようにして選択された保護素子が搭載されたＩ
Ｃを得ることができる。

【００１３】

【実施例】ここで本発明の第１の基本原理として、上記
保護素子の能力分類法について説明する。先ず、ＩＣの
破壊原因について考えると、熱破壊が基本である。した
がって破壊を考える上で電流量よりも静電気エネルギー
の吸収に注目し、エネルギーを変数とする。

【００１４】ＩＣに静電気が印加されたとき、保護素子
が充分にエネルギーを吸収してしまえば、内部回路は破
壊せずＩＣは安全である。ただし、保護素子自身も壊れ
ないことが前提である。したがって、保護素子の能力を
、（１）保護素子の静電気エネルギー吸収能力（静電気
を如何に吸収してしまうかの能力）、および（２）保護
素子の限界吸収エネルギー量（従来の破壊耐圧に相当す
るものをエネルギーで評価する）の２つで、評価・分類
することとする。

【００１５】そこで先ず上記（１）の静電気エネルギー
吸収能力の定量化について述べる。入力エネルギーがＩ
Ｃの中で内部回路と保護素子に吸収されるエネルギーの
割合は、それぞれの抵抗の比で決まる。また、抵抗の低
い素子がより多くのエネルギーを吸収することができる
。したがって、保護素子の静電気エネルギー吸収能力を
放電抵抗で表すことができる。しかし、保護素子の抵抗
（γ）は時間に対して一定ではない。更に、静電気エネ
ルギー（１／２・ＣＶ２）が印加されたときの保護素子
の放電波形（上記図６の回路で電源Ｖの電圧をＶ、コン
デンサＣの容量をＣとし、ＩＣ１２の代りに保護素子の
みが単独で接続されたときの放電波形を、電流プローブ
を介してオシロスコープで観測する）は、図７に示され
るように過渡的である。

【００１６】ここで、該保護素子に吸収されるエネルギ
ーは、∫γｉ２ｄｔとなる。保護素子の抵抗は可変抵抗
と考えられるが、可変抵抗では放電現象の把握が難しい
ので、次式の平均化操作で保護素子の抵抗を一定値とし
て見る取扱いを行う。この抵抗値をＲとすると、∫γｉ
２ｄｔ＝Ｒ∫ｉ２ｄｔとなる。

【００１７】また上述したようにして各保護素子単独の
測定を行えば、∫γｉ２ｄｔ＝（１／２）ＣＶ２　（印
加エネルギー）となる。したがって該保護素子の抵抗値
は、Ｒ＝（１／２）ＣＶ２　／∫ｉ２ｄｔとして定義さ
れる。ここで、∫ｉ２ｄｔは測定波形から求めることが
でき、また（１／２）ＣＶ２　は印加エネルギーである
ので、各保護素子のＲは個別に実測できる。このＲによ
って該保護素子の静電気エネルギー吸収能力を評価する
。

【００１８】次に上記（２）の限界吸収エネルギー量を
、該素子の破壊時の素子吸収エネルギーとして定義する
。したがって、各素子単独の破壊電圧を静電気エネルギ
ーを表す式、すなわち（１／２）ＣＶ２　に代入するこ
とで求められる。

【００１９】次に本発明の第２の基本原理として、上記
保護素子の最適化方法（あるＩＣに適した保護素子を選
択する手順）の確立について説明する。ここでは、上記
保護素子の能力評価に基づいて、内部回路に対する、保
護素子の最適化手段の確立を行う。保護素子の選択の妥
当性は、耐えるべき最大の印加エネルギーに対して、保
護素子及び内部回路が安全かどうかで判断することが可
能であり、かつこの判断に基づいて最適化を行うことが
できる。

【００２０】この場合の最適化手順として先ず、■測定
された各素子の抵抗値Ｒをエネルギー分配のための係数
として、耐性を要求される最大の印加エネルギーにおけ
る、保護素子とその内部回路とのエネルギー分配量を求
める。ここで例えば要求耐圧が３００　Ｖであり、上記
コンデンサの容量が２００ｐＦ　であるとすると、上記
要求される最大の印加エネルギー（１／２）ＣＶ２＝９
×１０−６ジュールとなるので、該印加エネルギーが上
記保護素子と該保護素子に並列に接続された内部回路と
に、それぞれそれらの抵抗値に逆比例した割合で分配さ
れるものとして、上記エネルギー分配量を求める。

【００２１】次いで、■このようにして求めた該保護素
子と内部回路のエネルギー分配量それぞれＥＰ　および
ＥＩ　とする）を、それぞれ該保護素子および内部回路
の限界吸収エネルギー量（破壊しないための限界のエネ
ルギーで、それぞれＥＰＭＡＸおよびＥＩＭＡＸとする
）と比較することで、該保護素子と内部回路の破壊危険
性を判断する。

【００２２】その結果、（ａ）該保護素子および内部回
路がともに安全圏にあれば、このままで該保護素子は適
切である。また、（ｂ）保護素子に破壊危険性があれば
、該保護素子吸収エネルギーの限界値を高める必要があ
り、そのためにはその静電気エネルギー吸収能力（上記
Ｒで評価される）が同じで、かつその限界吸収エネルギ
ー量の大きな保護素子に置き換える。一方（ｃ）内部回
路に破壊危険性があれば、該保護素子の抵抗値Ｒを下げ
る（すなわち保護素子の静電気エネルギー吸収能力を高
める）必要があり、そのためには該内部回路が破壊しな
いような静電気エネルギー吸収能力（上記Ｒで評価され
る）を有し、かつそれに見合った限界吸収エネルギー量
を有する保護素子に置き換える。

【００２３】以上のようにして設計時における保護素子
の最適化が可能となる。ただし、内部回路については共
通の分類が出来ないので、該内部回路におけるブロック
毎の評価パラメータ（Ｒ）の積み重ねによって、該内部
回路の抵抗値と破壊強度（該内部回路の中で最も電流パ
スが集る個所の耐圧で該内部回路の耐圧、したがって限
界吸収エネルギー量が決定できる）を設計時に予測する
シミュレーションを行う。

【００２４】更に本発明の第３の基本原理として、最適
保護素子の設計が可能となる。すなわち上記保護素子の
抵抗評価を基にして、該保護素子について不足している
性能を強化することで、より性能の高い保護素子を設計
することができる。また特定のＩＣに対して必要とされ
る保護素子性能を強化して、特定ＩＣに最適な保護素子
を設計することも可能となる。

【００２５】次に上記第１の基本原理としての保護素子
の能力分類法の適用例として、数種の保護素子の評価に
本評価法を適用した結果について説明する。

【００２６】ここで、先ず、保護素子の限界吸収エネル
ギー能力を知るために、従来からの試験方法によって保
護素子のみについての耐圧試験を行った。その結果を表
１に示す。なお試験回路に用いられるコンデンサの容量
Ｃを２００ｐＦとし、えられた耐圧を式（１／２）ＣＶ
２　におけるＶに代入して限界吸収エネルギー能力を算
出する。なお算出にあたっては、回路の内部抵抗で消費
されるエネルギーが考慮されている。

【００２７】

【表１】 上記表１にみられるように、タイプ１の保護素子の耐圧
は６００　Ｖでその限界吸収エネルギー量は２．０８×
１０−５ジュールであり、一方タイプ２の保護素子の耐
圧は１３０　Ｖでその限界吸収エネルギー量は１．３５
×１０−６ジュールであることが分る。

【００２８】次に上記各保護素子のエネルギー吸収能力
を知るために、上記抵抗評価法により、上記タイプ１お
よび２の保護素子の抵抗（Ｒ）の評価を行った。その結
果を印加電圧を横軸（対数目盛とする）として図１に示
す。該図に示すように、抵抗（すなわち放電抵抗）はあ
る電圧を越えたところから急激に減少し、一定値に飽和
する。この抵抗の変化点は、保護素子が働きを始める（
エネルギーを吸収し始める）電圧に相当すると考えられ
る。ここで、この電圧を該保護素子の動作電圧と呼ぶこ
ととし、該図では抵抗Ｒが３０オームとなったときの印
加電圧Ｖ１　およびＶ２　をそれぞれタイプ１およびタ
イプ２の保護素子の動作電圧としている。

【００２９】このようにして耐圧の大小のみを比較する
従来の評価に比べ、本手法による保護素子の抵抗評価を
加えることで次のように明確な保護素子の総合評価が可
能になる。すなわち上記表１、図１より、■タイプ１の
保護素子は限界吸収エネルギー量が大きいので、比較的
強い内部回路に適用して耐圧を高める用途に適している
が、ただ動作電圧が高いため、低電圧では保護能力がな
く、低電圧で破壊するＩＣには使用できない。また■タ
イプ２の保護素子は限界吸収エネルギー量が小さいので
、強度不足であり実用にはならないが、動作電圧が低い
ので、内部回路が非常に弱い場合（低電圧で破壊するＩ
Ｃ）の保護には有効である。以上のようにして保護素子
の能力分類が可能となる。

【００３０】なお上記タイプ１の保護素子の１例は、図
３に示されるようなエミッターベース間を短絡したトラ
ンジスタにより構成される。そして電源線によりＶＣＣ
に高電圧が印加されると先ずコレクタＣ（ｎ層）からベ
ースＢ（Ｐ＋　層）にかけてブレークダウンを生じ、そ
れによってコレクタＣからエミッタＥにかけてＢｉｐ動
作が生じるようになるが、その際の動作電圧は比較的高
い。 一方、上記タイプ２の保護素子の１例は、図４に示され
るようなコレクターエミッタ間を短絡したトランジスタ
により構成される。そして電源線ＶＣＣに高電圧が印加
されるとエミッタＥ（ｎ＋　層）からベースＢ（Ｐ＋　
層）にかけてブレークダウンを生ずるが、その際の動作
電圧は比較的低い。

【００３１】次に上記第２の基本原理としての保護素子
の最適化方法の適用例について説明する。これはＩＣの
保護素子の適合性を本開発手法で調査を行い、更により
有効な保護素子の開発を行うものである。そこで先ず、
上記タイプ１とタイプ２の保護素子を用いて試作したＩ
Ｃの耐圧、及び保護素子単独の耐圧を表２に示す。なお
要求耐圧は３００　Ｖであるとする。

【００３２】

【表２】 上記表２にみられるように、タイプ１の保護素子を付加
したＩＣの耐圧は４７０Ｖとなるのに対し、タイプ２の
保護素子を付加したＩＣの耐圧は１６０　Ｖである。な
おタイプ１およびタイプ２の保護素子単独の耐圧は、上
記表１にみられるように、それぞれ６００　Ｖおよび１
３０　Ｖである。

【００３３】次に上記ＩＣの耐圧から求めたＩＣの破壊
エネルギーを基にして、それぞれの抵抗により求めた保
護素子および内部回路へのエネルギー分配量をそれぞれ
の限界吸収エネルギー量と比較して、ＩＣの破壊個所の
判定を行う。なお上記タイプ２の保護素子は強度が足り
ず実用にならないので、上記タイプ１の保護素子につい
てのみ検討する。その結果を表３に示す。

【００３４】

【表３】

【００３５】上記表３に示されるように、付加保護素子
のタイプは上記タイプ１であり、その際のＩＣ（タイプ
１の保護素子と内部回路からなる）の破壊エネルギー（
該ＩＣが破壊したときのエネルギーで、式（１／２）Ｃ
Ｖ２　のＶに上記耐圧４７０　Ｖを代入し、更に回路の
内部抵抗によるエネルギー消費量を考慮して算出する）
は、１．２７×１０−５ジュールとなる。次いで該破壊
エネルギーが、上記保護素子および内部回路にどのよう
に分配されるかをそれぞれの抵抗をもとにして算出する
と、保護素子に分配されるエネルギーが１．１１×１０
−５ジュールであり、内部回路に分配されるエネルギー
が１．６１×１０−６ジュールとなる。一方、該保護素
子単独の限界吸収エネルギーは表１に示されるように２
．０８×１０−５ジュールであり、また内部回路単独の
限界吸収エネルギー（内部回路単独で耐圧試験を行って
その実測値を式（１／２）ＣＶ２　のＶに代入して算出
した）は、１．４４×１０−６ジュールであった。した
がって該分配されたエネルギーをそれぞれの限界吸収エ
ネルギーと比較することにより、保護素子は破壊せず、
（すなわち１．１１×１０−５＜２．０８×１０−５）
、一方内部回路は破壊する（すなわち１．６１×１０−
６＞１．４４×１０−６）ことが分る。このようにＩＣ
の内部回路が破壊するため、上記表２に示されるように
、タイプ１の保護素子を付加したＩＣの耐圧（４７０　
Ｖ）は、該保護素子単独の耐圧（６００　Ｖ）より低下
することも理解される。

【００３６】このように破壊個所が判定されることによ
り、保護素子の適性及び必要な最適化対策が明確になる
。すなわち上記の場合は、上述したように内部回路に破
壊危険性がある場合に相当し、したがって該保護素子の
抵抗値Ｒを下げ、該保護素子の静電気エネルギー吸収能
力を高める必要があることが分る。すなわち上記タイプ
１の保護素子を採用したＩＣは、該保護素子が自己の限
界吸収エネルギーの約１／２しかエネルギーを吸収して
おらず、一方、内部回路は限界以上のエネルギーを吸収
して破壊したと推定されるため、該内部回路を完全保護
してＩＣの耐圧を高めるためには、保護素子の抵抗値を
下げてその静電気エネルギー吸収能力を高める必要があ
ることが分る。

【００３７】次に上記第３の基本原理としての最適保護
素子の設計の適用例について説明する。そしてここでは
、上記タイプ１の保護素子はこのＩＣの規格をクリアで
きる（すなわち該保護素子を付加したＩＣの耐圧（４７
０　Ｖ）が要求耐圧（３００　Ｖ）を越えているので）
が、その動作電圧を下げることで、より完全な保護素子
とすることについて説明する。

【００３８】すなわち動作電圧が低いという利点をもつ
タイプ２の保護素子の特徴を、タイプ１の保護素子に加
えた新タイプの保護素子の製作を行った結果を、タイプ
１の保護素子との比較で、抵抗値Ｒについて図２に、ま
た耐圧について表４に示す。すなわち図２において、Ｖ
１　は上記タイプ１の保護素子の動作電圧であり、また
Ｖ３　は新タイプの保護素子の動作電圧である。また表
４には、上記タイプ１および新タイプの保護素子単独の
静電気耐圧および限界吸収エネルギー量をそれぞれ示し
ている。

【００３９】

【表４】

【００４０】ここで上記新タイプの保護素子の１例は、
図５に示されるようなコレクターベース間を短絡したト
ランジスタにより構成される。そして電源線ＶＣＣに高
電圧が印加されると、先ずエミッタＥ（ｎ＋　層）から
ベースＢ（Ｐ＋　層）にかけてブレークダウンし、これ
によってエミッタＥからコレクタＣにかけて逆Ｂｉｐ動
作が起こり、該エミッタＥからベースＢにかけての電流
パスと、該エミッタＥからコレクタＣにかけての電流パ
スが生成される。これによって動作電圧が低くかつ抵抗
値Ｒも低い保護素子がえられる。すなわちかかる保護素
子の特徴は、動作電圧が低く（したがって低電圧で破壊
するＩＣにも使用可能であり）、抵抗値Ｒが低く（静電
気エネルギー吸収能力が高く）、また耐圧（限界吸収エ
ネルギー量）もそれ程低下しないということである。

【００４１】このように設計した新タイプの保護素子を
用いてＩＣの評価を行い効果の確認を行った。表５には
かかる新タイプの保護を素子を付加した。ＩＣの耐圧を
示す。比較のためにタイプ１の保護素子を用いたＩＣの
結果も示す。

【００４２】

【表５】 上記表５に示されるように、タイプ１の保護素子を付加
したＩＣの耐圧（４７０Ｖ）は保護素子単独の耐圧（６
００　Ｖ）より低下するのに対して、新タイプの保護素
子を付加したＩＣの耐圧（５１０　Ｖ）は該保護素子単
独の耐圧（４７０　Ｖ）より向上する。これは上記新タ
イプの保護素子を付加した結果、後述するようにＩＣの
内部回路が強くなり（それ相応のエネルギーを吸収し）
、ＩＣ全体としての限界吸収エネルギー量が該新タイプ
の保護素子単独の限界吸収エネルギー量より増加したこ
とによる。

【００４３】また該新タイプの保護素子を付加したＩＣ
の破壊エネルギー、該破壊時に該保護素子および内部回
路に分配されるエネルギー分配量が表６に示されており
、また該保護素子および内部回路単独での限界吸収エネ
ルギー量が表７に示される。

【００４４】

【表６】

【表７】

【００４５】上記表６および表７に示されるように、該
内部回路へ分配されるエネルギー分配量（６．２８×１
０−７ジュール）は上記表３の場合（１．６１×１０−
６ジュール）より減少しており、かつ内部回路単独の限
界吸収エネルギー量（１．４４×１０−６ジュール）よ
りも少なくなっている。その結果、内部回路は十分に保
護されており、破壊することがなくなる。一方、該保護
素子へ分配されるエネルギー分配量（１．１６×１０−
５ジュール）は該保護素子単独の限界吸収エネルギー量
（１．０７×１０−５ジュール）より大きくなっており
、これは上記耐圧４７０　Ｖに相当する該保護素子自身
の限界吸収エネルギーによって該保護素子自身が破壊し
たことを示しており、該保護素子の破壊時点が該保護素
子を付加したＩＣの破壊時点になることを示している。

【００４６】このように上記新タイプの保護素子は、そ
の限界吸収エネルギー量がタイプ１の保護素子より低い
にも拘らず、その動作電圧が下り、抵抗Ｒが低くなった
結果、内部回路を完全に保護できるようになり、上述し
たように該保護素子を付加したＩＣの耐圧（５１０　Ｖ
）はタイプ１の保護素子を付加したＩＣの耐圧（４７０
　Ｖ）よりも向上した。このようにして内部回路を破壊
することがなく、ＩＣに対する保護能力の高い保護素子
を容易に設計試作することができる。

【００４７】

【発明の効果】本発明によれば、大電圧、大電流のもと
での保護素子の実際に則した性能を簡単なパラメータで
評価することができ、合理的な保護素子の選択が可能と
なる。また破壊に至るまでの保護素子の放電性能が明ら
かになるため、該保護素子の改良すべき点が明確になり
、的確な保護素子の強化設計が可能となり、それによっ
て目的のＩＣに対して最適な保護素子の選択を迅速に行
うことができる。

【図面の簡単な説明】

【図１】保護素子の印加電圧に対する抵抗Ｒの変化の状
況の１例を示す図である。

【図２】保護素子の印加電圧に対する抵抗Ｒの変化の状
況の他の例を示す図である。

【図３】保護素子の１タイプを例示する図である。

【図４】保護素子の他のタイプを例示する図である。

【図５】保護素子の更に他のタイプを例示する図である
。

【図６】従来技術におけるＩＣの静電気耐圧測定回路を
例示する図である。

【図７】保護素子の放電電流波形を例示する図である。

【図８】ＩＣの入出力端子と内部回路間に保護素子が組
み込まれる場合の１例を示す回路図である。

【図９】ＩＣの電源端子と内部回路間に保護素子が組み
込まれる場合の他の例を示す回路図である。

【符号の説明】

Ｖ…電源 Ｃ…コンデンサ ２…ＩＣの入出力端子 ３，４，８…保護素子 ７…内部回路 ９…ＩＣの電源端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　ＩＣに接続する該ＩＣの保護素子の選
   択に際し、該保護素子の静電気エネルギー吸収能力を決
   める評価パラメータとして、（印加エネルギー／∫（放
   電電流）２ｄｔ）で定義される抵抗値を用い、それに基
   づいて該ＩＣに適した保護素子を選択することを特徴と
   するＩＣの保護素子最適化方法。
2. 【請求項２】　　前記保護素子の破壊電圧に基づいて定
   義される該保護素子の限界吸収エネルギー量と、前記Ｉ
   Ｃの内部回路の破壊電圧に基いて定義される該内部回路
   の限界吸収エネルギー量と、該保護素子を含むＩＣに印
   加される電圧に基づいて定義される印加エネルギー量と
   を導出し、前記抵抗値に基づいて、該保護素子及び該内
   部回路に対する該印加エネルギーの分配量を導出すると
   共に、該保護素子及び該内部回路各々について、該限界
   吸収エネルギーと該印加エネルギーの分配量とを比較す
   ることにより、該ＩＣに対する該保護素子の適合性を判
   断することを特徴とする請求項１記載のＩＣの保護素子
   最適化方法。
3. 【請求項３】　　保護素子、内部回路、或いはその双方
   を含むＩＣなどの被測定回路に対して電源及びコンデン
   サを並列に接続し、該コンデンサの充放電を行なうこと
   で該被測定回路に所望の電圧を印加し、前記電源により
   印加される電源電圧と、前記コンデンサの容量に基づい
   て前記各エネルギー量を導出することを特徴とする請求
   項２記載のＩＣの保護素子最適化方法。
4. 【請求項４】　　請求項１ないし３記載の最適化方法に
   より選択された保護素子が搭載されていることを特徴と
   する保護素子を搭載したＩＣ。