JPH04288866A - Icの保護素子最適化方法および該保護素子を搭載したic - Google Patents
Icの保護素子最適化方法および該保護素子を搭載したicInfo
- Publication number
- JPH04288866A JPH04288866A JP3052496A JP5249691A JPH04288866A JP H04288866 A JPH04288866 A JP H04288866A JP 3052496 A JP3052496 A JP 3052496A JP 5249691 A JP5249691 A JP 5249691A JP H04288866 A JPH04288866 A JP H04288866A
- Authority
- JP
- Japan
- Prior art keywords
- protection element
- energy
- internal circuit
- protection
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000010521 absorption reaction Methods 0.000 claims abstract description 39
- 238000011156 evaluation Methods 0.000 claims abstract description 13
- 230000015556 catabolic process Effects 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000005457 optimization Methods 0.000 claims description 10
- 238000012360 testing method Methods 0.000 claims description 9
- 238000009826 distribution Methods 0.000 claims description 6
- 238000004445 quantitative analysis Methods 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 description 15
- 230000006378 damage Effects 0.000 description 14
- 238000013461 design Methods 0.000 description 11
- 230000005611 electricity Effects 0.000 description 11
- 230000003068 static effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はICを静電気による破壊
から守るために、該ICの入出力端子あるいは電源端子
とその内部回路との間に挿入接続される保護素子として
、該ICに最適な保護素子を選択するためのICの保護
素子最適化方法、および該方法により選択された保護素
子が搭載されたICに関する。
から守るために、該ICの入出力端子あるいは電源端子
とその内部回路との間に挿入接続される保護素子として
、該ICに最適な保護素子を選択するためのICの保護
素子最適化方法、および該方法により選択された保護素
子が搭載されたICに関する。
【0002】
【従来の技術】一般にICは、被保護素子である内部回
路と、その内部回路を静電気(例えば人がICのピンに
触れたとき、あるいはIC上にそのナンバーなどを印刷
する際にローラーによる摩擦が生じたときなどに発生す
る)から保護する目的で、その入出力端子あるいは電源
端子に組み込まれた保護素子とで構成されている。そし
てこの保護素子が静電気を吸収し、該内部回路に過大な
静電気が印加されることのないように、該内部回路を保
護している。通常この保護素子は抵抗、ダイオード、ト
ランジスタなどで構成される。
路と、その内部回路を静電気(例えば人がICのピンに
触れたとき、あるいはIC上にそのナンバーなどを印刷
する際にローラーによる摩擦が生じたときなどに発生す
る)から保護する目的で、その入出力端子あるいは電源
端子に組み込まれた保護素子とで構成されている。そし
てこの保護素子が静電気を吸収し、該内部回路に過大な
静電気が印加されることのないように、該内部回路を保
護している。通常この保護素子は抵抗、ダイオード、ト
ランジスタなどで構成される。
【0003】図8は、ICの入出力端子2と内部回路7
との間に保護素子3および4が組み込まれる場合の回路
構成を例示するもので、5は接地線、6は電源線を示す
。そして通常は(該入出力端子2に通常の電圧、例えば
2Vが印加されているときは)、該保護素子3および4
はともにオフとされているが、該静電気による過電圧入
力時には該保護素子3又は4がオンとなって(例えば該
入出力端子2に例えば+10Vが印加されたときは該保
護素子3がオンとなり、一方該入出力端子2に例えば−
10Vが印加されたときは該保護素子4がオンとなって
)、外部から入った静電気のエネルギーを保護素子が吸
収し、静電気の影響が内部回路7まで及ばないようにし
ている。
との間に保護素子3および4が組み込まれる場合の回路
構成を例示するもので、5は接地線、6は電源線を示す
。そして通常は(該入出力端子2に通常の電圧、例えば
2Vが印加されているときは)、該保護素子3および4
はともにオフとされているが、該静電気による過電圧入
力時には該保護素子3又は4がオンとなって(例えば該
入出力端子2に例えば+10Vが印加されたときは該保
護素子3がオンとなり、一方該入出力端子2に例えば−
10Vが印加されたときは該保護素子4がオンとなって
)、外部から入った静電気のエネルギーを保護素子が吸
収し、静電気の影響が内部回路7まで及ばないようにし
ている。
【0004】また図9は、ICの電源端子(Vdd端子
)9と内部回路7との間に保護素子8が組み込まれる場
合の回路構成を例示するもので、5は接地線を示す。こ
の場合にも、該電源端子9に過電圧が印加された場合に
は該保護素子8がオンとなって(例えば正の過電圧が印
加された場合は該保護素子に対する逆方向電圧が過大と
なってブレークダウンする)、該内部回路7を保護する
。
)9と内部回路7との間に保護素子8が組み込まれる場
合の回路構成を例示するもので、5は接地線を示す。こ
の場合にも、該電源端子9に過電圧が印加された場合に
は該保護素子8がオンとなって(例えば正の過電圧が印
加された場合は該保護素子に対する逆方向電圧が過大と
なってブレークダウンする)、該内部回路7を保護する
。
【0005】ところでかかる保護素子をそなえたICの
持つ静電気に対する耐性を調べる方法としては、従来よ
り例えば図6に示されるような静電気耐圧測定回路が用
いられている。すなわち該耐圧測定回路は、電源V、該
電源VにスイッチS1 を介して接続されたコンデンサ
C、および該コンデンサCにスイッチS2 を介して接
続されたIC(上述したように保護素子および内部回路
からなる)12により構成され、該コンデンサCに電源
Vからある高電圧を印加して電荷を蓄え、スイッチS1
およびS2 を切り換えることにより該IC12に対
して放電を行い、該IC12が壊れたかどうかを判定し
、該ICが破壊したときの電圧でその耐圧を測定してい
る。
持つ静電気に対する耐性を調べる方法としては、従来よ
り例えば図6に示されるような静電気耐圧測定回路が用
いられている。すなわち該耐圧測定回路は、電源V、該
電源VにスイッチS1 を介して接続されたコンデンサ
C、および該コンデンサCにスイッチS2 を介して接
続されたIC(上述したように保護素子および内部回路
からなる)12により構成され、該コンデンサCに電源
Vからある高電圧を印加して電荷を蓄え、スイッチS1
およびS2 を切り換えることにより該IC12に対
して放電を行い、該IC12が壊れたかどうかを判定し
、該ICが破壊したときの電圧でその耐圧を測定してい
る。
【0006】このような耐圧測定回路を用いる方法は、
電荷を蓄えたときの電圧を評価基準とした静電気耐圧試
験ということができる。そしてこのような耐圧試験の結
果、もし所定の耐圧をクリアしないときは、違う保護素
子(例えば保護素子がトランジスタであればそのゲート
幅を大にした保護素子)を用いて再度設計、IC試作を
行い、再度耐圧試験を行っている。
電荷を蓄えたときの電圧を評価基準とした静電気耐圧試
験ということができる。そしてこのような耐圧試験の結
果、もし所定の耐圧をクリアしないときは、違う保護素
子(例えば保護素子がトランジスタであればそのゲート
幅を大にした保護素子)を用いて再度設計、IC試作を
行い、再度耐圧試験を行っている。
【0007】このようにICの耐静電気特性の強化には
、内部回路に合わせた保護素子の最適化が重要であるが
、現在は経験に頼った保護素子の選択をしており、設計
試作および耐圧試験という試行錯誤を繰り返している。 そのために最適な保護素子の選択に過大な手間とコスト
を要するという問題点があった。
、内部回路に合わせた保護素子の最適化が重要であるが
、現在は経験に頼った保護素子の選択をしており、設計
試作および耐圧試験という試行錯誤を繰り返している。 そのために最適な保護素子の選択に過大な手間とコスト
を要するという問題点があった。
【0008】
【発明が解決しようとする課題】本発明はかかる課題を
解決するためになされたもので、定量的な解析に基づい
て保護素子の最適化を行ない、そのICに適した保護素
子を容易に選択できるようにしたものである。
解決するためになされたもので、定量的な解析に基づい
て保護素子の最適化を行ない、そのICに適した保護素
子を容易に選択できるようにしたものである。
【0009】ここで合理的な保護素子の選択を可能にす
るためには、(1)一定の基準に基づいて保護素子を定
量的に評価して(すなわち該保護素子の形状に関係なく
該保護素子の保護能力を一定の基準で測り)、その結果
に応じて該保護素子を能力別に分類すること、および(
2)該能力別の分類に基づいて設計の時点において、最
適保護素子の選択方法(あるICに対して最適な保護素
子を選択する方法)を確立することが必要である。しか
し、静電気破壊現象は高電圧・高電流を伴った現象であ
るため、従来の半導体関係式による取扱いでは不十分で
あり、新しい評価法を考える必要がある。またIC設計
で扱いやすいように、できるだけ簡単なパラメータで表
現できることが望ましい。
るためには、(1)一定の基準に基づいて保護素子を定
量的に評価して(すなわち該保護素子の形状に関係なく
該保護素子の保護能力を一定の基準で測り)、その結果
に応じて該保護素子を能力別に分類すること、および(
2)該能力別の分類に基づいて設計の時点において、最
適保護素子の選択方法(あるICに対して最適な保護素
子を選択する方法)を確立することが必要である。しか
し、静電気破壊現象は高電圧・高電流を伴った現象であ
るため、従来の半導体関係式による取扱いでは不十分で
あり、新しい評価法を考える必要がある。またIC設計
で扱いやすいように、できるだけ簡単なパラメータで表
現できることが望ましい。
【0010】
【課題を解決するための手段】かかる課題を解決するた
めに、本発明の一形態によれば、ICに接続する該IC
の保護素子の選択に際し、該保護素子の静電気エネルギ
ー吸収能力を決める評価パラメータとして、(印加エネ
ルギー/∫(放電電流)2dt)で定義される抵抗値を
用い、それに基づいて該ICに適した保護素子を選択す
ることを特徴とするICの保護素子最適化方法が提供さ
れる。
めに、本発明の一形態によれば、ICに接続する該IC
の保護素子の選択に際し、該保護素子の静電気エネルギ
ー吸収能力を決める評価パラメータとして、(印加エネ
ルギー/∫(放電電流)2dt)で定義される抵抗値を
用い、それに基づいて該ICに適した保護素子を選択す
ることを特徴とするICの保護素子最適化方法が提供さ
れる。
【0011】また本発明の他の形態によれば、上記最適
化方法により選択された保護素子が搭載されていること
を特徴とする保護素子を搭載したICが提供される。
化方法により選択された保護素子が搭載されていること
を特徴とする保護素子を搭載したICが提供される。
【0012】
【作用】上記構成によれば、今まで経験的に選択され、
目的のICに合わなければ取り替えてみる、という無駄
な繰り返しの連続であった保護素子の選択に代り、合理
的でかつ最適な保護素子が最短時間で選択可能となり、
またこのようにして選択された保護素子が搭載されたI
Cを得ることができる。
目的のICに合わなければ取り替えてみる、という無駄
な繰り返しの連続であった保護素子の選択に代り、合理
的でかつ最適な保護素子が最短時間で選択可能となり、
またこのようにして選択された保護素子が搭載されたI
Cを得ることができる。
【0013】
【実施例】ここで本発明の第1の基本原理として、上記
保護素子の能力分類法について説明する。先ず、ICの
破壊原因について考えると、熱破壊が基本である。した
がって破壊を考える上で電流量よりも静電気エネルギー
の吸収に注目し、エネルギーを変数とする。
保護素子の能力分類法について説明する。先ず、ICの
破壊原因について考えると、熱破壊が基本である。した
がって破壊を考える上で電流量よりも静電気エネルギー
の吸収に注目し、エネルギーを変数とする。
【0014】ICに静電気が印加されたとき、保護素子
が充分にエネルギーを吸収してしまえば、内部回路は破
壊せずICは安全である。ただし、保護素子自身も壊れ
ないことが前提である。したがって、保護素子の能力を
、(1)保護素子の静電気エネルギー吸収能力(静電気
を如何に吸収してしまうかの能力)、および(2)保護
素子の限界吸収エネルギー量(従来の破壊耐圧に相当す
るものをエネルギーで評価する)の2つで、評価・分類
することとする。
が充分にエネルギーを吸収してしまえば、内部回路は破
壊せずICは安全である。ただし、保護素子自身も壊れ
ないことが前提である。したがって、保護素子の能力を
、(1)保護素子の静電気エネルギー吸収能力(静電気
を如何に吸収してしまうかの能力)、および(2)保護
素子の限界吸収エネルギー量(従来の破壊耐圧に相当す
るものをエネルギーで評価する)の2つで、評価・分類
することとする。
【0015】そこで先ず上記(1)の静電気エネルギー
吸収能力の定量化について述べる。入力エネルギーがI
Cの中で内部回路と保護素子に吸収されるエネルギーの
割合は、それぞれの抵抗の比で決まる。また、抵抗の低
い素子がより多くのエネルギーを吸収することができる
。したがって、保護素子の静電気エネルギー吸収能力を
放電抵抗で表すことができる。しかし、保護素子の抵抗
(γ)は時間に対して一定ではない。更に、静電気エネ
ルギー(1/2・CV2)が印加されたときの保護素子
の放電波形(上記図6の回路で電源Vの電圧をV、コン
デンサCの容量をCとし、IC12の代りに保護素子の
みが単独で接続されたときの放電波形を、電流プローブ
を介してオシロスコープで観測する)は、図7に示され
るように過渡的である。
吸収能力の定量化について述べる。入力エネルギーがI
Cの中で内部回路と保護素子に吸収されるエネルギーの
割合は、それぞれの抵抗の比で決まる。また、抵抗の低
い素子がより多くのエネルギーを吸収することができる
。したがって、保護素子の静電気エネルギー吸収能力を
放電抵抗で表すことができる。しかし、保護素子の抵抗
(γ)は時間に対して一定ではない。更に、静電気エネ
ルギー(1/2・CV2)が印加されたときの保護素子
の放電波形(上記図6の回路で電源Vの電圧をV、コン
デンサCの容量をCとし、IC12の代りに保護素子の
みが単独で接続されたときの放電波形を、電流プローブ
を介してオシロスコープで観測する)は、図7に示され
るように過渡的である。
【0016】ここで、該保護素子に吸収されるエネルギ
ーは、∫γi2dtとなる。保護素子の抵抗は可変抵抗
と考えられるが、可変抵抗では放電現象の把握が難しい
ので、次式の平均化操作で保護素子の抵抗を一定値とし
て見る取扱いを行う。この抵抗値をRとすると、∫γi
2dt=R∫i2dtとなる。
ーは、∫γi2dtとなる。保護素子の抵抗は可変抵抗
と考えられるが、可変抵抗では放電現象の把握が難しい
ので、次式の平均化操作で保護素子の抵抗を一定値とし
て見る取扱いを行う。この抵抗値をRとすると、∫γi
2dt=R∫i2dtとなる。
【0017】また上述したようにして各保護素子単独の
測定を行えば、∫γi2dt=(1/2)CV2 (印
加エネルギー)となる。したがって該保護素子の抵抗値
は、R=(1/2)CV2 /∫i2dtとして定義さ
れる。ここで、∫i2dtは測定波形から求めることが
でき、また(1/2)CV2 は印加エネルギーである
ので、各保護素子のRは個別に実測できる。このRによ
って該保護素子の静電気エネルギー吸収能力を評価する
。
測定を行えば、∫γi2dt=(1/2)CV2 (印
加エネルギー)となる。したがって該保護素子の抵抗値
は、R=(1/2)CV2 /∫i2dtとして定義さ
れる。ここで、∫i2dtは測定波形から求めることが
でき、また(1/2)CV2 は印加エネルギーである
ので、各保護素子のRは個別に実測できる。このRによ
って該保護素子の静電気エネルギー吸収能力を評価する
。
【0018】次に上記(2)の限界吸収エネルギー量を
、該素子の破壊時の素子吸収エネルギーとして定義する
。したがって、各素子単独の破壊電圧を静電気エネルギ
ーを表す式、すなわち(1/2)CV2 に代入するこ
とで求められる。
、該素子の破壊時の素子吸収エネルギーとして定義する
。したがって、各素子単独の破壊電圧を静電気エネルギ
ーを表す式、すなわち(1/2)CV2 に代入するこ
とで求められる。
【0019】次に本発明の第2の基本原理として、上記
保護素子の最適化方法(あるICに適した保護素子を選
択する手順)の確立について説明する。ここでは、上記
保護素子の能力評価に基づいて、内部回路に対する、保
護素子の最適化手段の確立を行う。保護素子の選択の妥
当性は、耐えるべき最大の印加エネルギーに対して、保
護素子及び内部回路が安全かどうかで判断することが可
能であり、かつこの判断に基づいて最適化を行うことが
できる。
保護素子の最適化方法(あるICに適した保護素子を選
択する手順)の確立について説明する。ここでは、上記
保護素子の能力評価に基づいて、内部回路に対する、保
護素子の最適化手段の確立を行う。保護素子の選択の妥
当性は、耐えるべき最大の印加エネルギーに対して、保
護素子及び内部回路が安全かどうかで判断することが可
能であり、かつこの判断に基づいて最適化を行うことが
できる。
【0020】この場合の最適化手順として先ず、■測定
された各素子の抵抗値Rをエネルギー分配のための係数
として、耐性を要求される最大の印加エネルギーにおけ
る、保護素子とその内部回路とのエネルギー分配量を求
める。ここで例えば要求耐圧が300 Vであり、上記
コンデンサの容量が200pF であるとすると、上記
要求される最大の印加エネルギー(1/2)CV2=9
×10−6ジュールとなるので、該印加エネルギーが上
記保護素子と該保護素子に並列に接続された内部回路と
に、それぞれそれらの抵抗値に逆比例した割合で分配さ
れるものとして、上記エネルギー分配量を求める。
された各素子の抵抗値Rをエネルギー分配のための係数
として、耐性を要求される最大の印加エネルギーにおけ
る、保護素子とその内部回路とのエネルギー分配量を求
める。ここで例えば要求耐圧が300 Vであり、上記
コンデンサの容量が200pF であるとすると、上記
要求される最大の印加エネルギー(1/2)CV2=9
×10−6ジュールとなるので、該印加エネルギーが上
記保護素子と該保護素子に並列に接続された内部回路と
に、それぞれそれらの抵抗値に逆比例した割合で分配さ
れるものとして、上記エネルギー分配量を求める。
【0021】次いで、■このようにして求めた該保護素
子と内部回路のエネルギー分配量それぞれEP および
EI とする)を、それぞれ該保護素子および内部回路
の限界吸収エネルギー量(破壊しないための限界のエネ
ルギーで、それぞれEPMAXおよびEIMAXとする
)と比較することで、該保護素子と内部回路の破壊危険
性を判断する。
子と内部回路のエネルギー分配量それぞれEP および
EI とする)を、それぞれ該保護素子および内部回路
の限界吸収エネルギー量(破壊しないための限界のエネ
ルギーで、それぞれEPMAXおよびEIMAXとする
)と比較することで、該保護素子と内部回路の破壊危険
性を判断する。
【0022】その結果、(a)該保護素子および内部回
路がともに安全圏にあれば、このままで該保護素子は適
切である。また、(b)保護素子に破壊危険性があれば
、該保護素子吸収エネルギーの限界値を高める必要があ
り、そのためにはその静電気エネルギー吸収能力(上記
Rで評価される)が同じで、かつその限界吸収エネルギ
ー量の大きな保護素子に置き換える。一方(c)内部回
路に破壊危険性があれば、該保護素子の抵抗値Rを下げ
る(すなわち保護素子の静電気エネルギー吸収能力を高
める)必要があり、そのためには該内部回路が破壊しな
いような静電気エネルギー吸収能力(上記Rで評価され
る)を有し、かつそれに見合った限界吸収エネルギー量
を有する保護素子に置き換える。
路がともに安全圏にあれば、このままで該保護素子は適
切である。また、(b)保護素子に破壊危険性があれば
、該保護素子吸収エネルギーの限界値を高める必要があ
り、そのためにはその静電気エネルギー吸収能力(上記
Rで評価される)が同じで、かつその限界吸収エネルギ
ー量の大きな保護素子に置き換える。一方(c)内部回
路に破壊危険性があれば、該保護素子の抵抗値Rを下げ
る(すなわち保護素子の静電気エネルギー吸収能力を高
める)必要があり、そのためには該内部回路が破壊しな
いような静電気エネルギー吸収能力(上記Rで評価され
る)を有し、かつそれに見合った限界吸収エネルギー量
を有する保護素子に置き換える。
【0023】以上のようにして設計時における保護素子
の最適化が可能となる。ただし、内部回路については共
通の分類が出来ないので、該内部回路におけるブロック
毎の評価パラメータ(R)の積み重ねによって、該内部
回路の抵抗値と破壊強度(該内部回路の中で最も電流パ
スが集る個所の耐圧で該内部回路の耐圧、したがって限
界吸収エネルギー量が決定できる)を設計時に予測する
シミュレーションを行う。
の最適化が可能となる。ただし、内部回路については共
通の分類が出来ないので、該内部回路におけるブロック
毎の評価パラメータ(R)の積み重ねによって、該内部
回路の抵抗値と破壊強度(該内部回路の中で最も電流パ
スが集る個所の耐圧で該内部回路の耐圧、したがって限
界吸収エネルギー量が決定できる)を設計時に予測する
シミュレーションを行う。
【0024】更に本発明の第3の基本原理として、最適
保護素子の設計が可能となる。すなわち上記保護素子の
抵抗評価を基にして、該保護素子について不足している
性能を強化することで、より性能の高い保護素子を設計
することができる。また特定のICに対して必要とされ
る保護素子性能を強化して、特定ICに最適な保護素子
を設計することも可能となる。
保護素子の設計が可能となる。すなわち上記保護素子の
抵抗評価を基にして、該保護素子について不足している
性能を強化することで、より性能の高い保護素子を設計
することができる。また特定のICに対して必要とされ
る保護素子性能を強化して、特定ICに最適な保護素子
を設計することも可能となる。
【0025】次に上記第1の基本原理としての保護素子
の能力分類法の適用例として、数種の保護素子の評価に
本評価法を適用した結果について説明する。
の能力分類法の適用例として、数種の保護素子の評価に
本評価法を適用した結果について説明する。
【0026】ここで、先ず、保護素子の限界吸収エネル
ギー能力を知るために、従来からの試験方法によって保
護素子のみについての耐圧試験を行った。その結果を表
1に示す。なお試験回路に用いられるコンデンサの容量
Cを200pFとし、えられた耐圧を式(1/2)CV
2 におけるVに代入して限界吸収エネルギー能力を算
出する。なお算出にあたっては、回路の内部抵抗で消費
されるエネルギーが考慮されている。
ギー能力を知るために、従来からの試験方法によって保
護素子のみについての耐圧試験を行った。その結果を表
1に示す。なお試験回路に用いられるコンデンサの容量
Cを200pFとし、えられた耐圧を式(1/2)CV
2 におけるVに代入して限界吸収エネルギー能力を算
出する。なお算出にあたっては、回路の内部抵抗で消費
されるエネルギーが考慮されている。
【0027】
【表1】
上記表1にみられるように、タイプ1の保護素子の耐圧
は600 Vでその限界吸収エネルギー量は2.08×
10−5ジュールであり、一方タイプ2の保護素子の耐
圧は130 Vでその限界吸収エネルギー量は1.35
×10−6ジュールであることが分る。
は600 Vでその限界吸収エネルギー量は2.08×
10−5ジュールであり、一方タイプ2の保護素子の耐
圧は130 Vでその限界吸収エネルギー量は1.35
×10−6ジュールであることが分る。
【0028】次に上記各保護素子のエネルギー吸収能力
を知るために、上記抵抗評価法により、上記タイプ1お
よび2の保護素子の抵抗(R)の評価を行った。その結
果を印加電圧を横軸(対数目盛とする)として図1に示
す。該図に示すように、抵抗(すなわち放電抵抗)はあ
る電圧を越えたところから急激に減少し、一定値に飽和
する。この抵抗の変化点は、保護素子が働きを始める(
エネルギーを吸収し始める)電圧に相当すると考えられ
る。ここで、この電圧を該保護素子の動作電圧と呼ぶこ
ととし、該図では抵抗Rが30オームとなったときの印
加電圧V1 およびV2 をそれぞれタイプ1およびタ
イプ2の保護素子の動作電圧としている。
を知るために、上記抵抗評価法により、上記タイプ1お
よび2の保護素子の抵抗(R)の評価を行った。その結
果を印加電圧を横軸(対数目盛とする)として図1に示
す。該図に示すように、抵抗(すなわち放電抵抗)はあ
る電圧を越えたところから急激に減少し、一定値に飽和
する。この抵抗の変化点は、保護素子が働きを始める(
エネルギーを吸収し始める)電圧に相当すると考えられ
る。ここで、この電圧を該保護素子の動作電圧と呼ぶこ
ととし、該図では抵抗Rが30オームとなったときの印
加電圧V1 およびV2 をそれぞれタイプ1およびタ
イプ2の保護素子の動作電圧としている。
【0029】このようにして耐圧の大小のみを比較する
従来の評価に比べ、本手法による保護素子の抵抗評価を
加えることで次のように明確な保護素子の総合評価が可
能になる。すなわち上記表1、図1より、■タイプ1の
保護素子は限界吸収エネルギー量が大きいので、比較的
強い内部回路に適用して耐圧を高める用途に適している
が、ただ動作電圧が高いため、低電圧では保護能力がな
く、低電圧で破壊するICには使用できない。また■タ
イプ2の保護素子は限界吸収エネルギー量が小さいので
、強度不足であり実用にはならないが、動作電圧が低い
ので、内部回路が非常に弱い場合(低電圧で破壊するI
C)の保護には有効である。以上のようにして保護素子
の能力分類が可能となる。
従来の評価に比べ、本手法による保護素子の抵抗評価を
加えることで次のように明確な保護素子の総合評価が可
能になる。すなわち上記表1、図1より、■タイプ1の
保護素子は限界吸収エネルギー量が大きいので、比較的
強い内部回路に適用して耐圧を高める用途に適している
が、ただ動作電圧が高いため、低電圧では保護能力がな
く、低電圧で破壊するICには使用できない。また■タ
イプ2の保護素子は限界吸収エネルギー量が小さいので
、強度不足であり実用にはならないが、動作電圧が低い
ので、内部回路が非常に弱い場合(低電圧で破壊するI
C)の保護には有効である。以上のようにして保護素子
の能力分類が可能となる。
【0030】なお上記タイプ1の保護素子の1例は、図
3に示されるようなエミッターベース間を短絡したトラ
ンジスタにより構成される。そして電源線によりVCC
に高電圧が印加されると先ずコレクタC(n層)からベ
ースB(P+ 層)にかけてブレークダウンを生じ、そ
れによってコレクタCからエミッタEにかけてBip動
作が生じるようになるが、その際の動作電圧は比較的高
い。 一方、上記タイプ2の保護素子の1例は、図4に示され
るようなコレクターエミッタ間を短絡したトランジスタ
により構成される。そして電源線VCCに高電圧が印加
されるとエミッタE(n+ 層)からベースB(P+
層)にかけてブレークダウンを生ずるが、その際の動作
電圧は比較的低い。
3に示されるようなエミッターベース間を短絡したトラ
ンジスタにより構成される。そして電源線によりVCC
に高電圧が印加されると先ずコレクタC(n層)からベ
ースB(P+ 層)にかけてブレークダウンを生じ、そ
れによってコレクタCからエミッタEにかけてBip動
作が生じるようになるが、その際の動作電圧は比較的高
い。 一方、上記タイプ2の保護素子の1例は、図4に示され
るようなコレクターエミッタ間を短絡したトランジスタ
により構成される。そして電源線VCCに高電圧が印加
されるとエミッタE(n+ 層)からベースB(P+
層)にかけてブレークダウンを生ずるが、その際の動作
電圧は比較的低い。
【0031】次に上記第2の基本原理としての保護素子
の最適化方法の適用例について説明する。これはICの
保護素子の適合性を本開発手法で調査を行い、更により
有効な保護素子の開発を行うものである。そこで先ず、
上記タイプ1とタイプ2の保護素子を用いて試作したI
Cの耐圧、及び保護素子単独の耐圧を表2に示す。なお
要求耐圧は300 Vであるとする。
の最適化方法の適用例について説明する。これはICの
保護素子の適合性を本開発手法で調査を行い、更により
有効な保護素子の開発を行うものである。そこで先ず、
上記タイプ1とタイプ2の保護素子を用いて試作したI
Cの耐圧、及び保護素子単独の耐圧を表2に示す。なお
要求耐圧は300 Vであるとする。
【0032】
【表2】
上記表2にみられるように、タイプ1の保護素子を付加
したICの耐圧は470Vとなるのに対し、タイプ2の
保護素子を付加したICの耐圧は160 Vである。な
おタイプ1およびタイプ2の保護素子単独の耐圧は、上
記表1にみられるように、それぞれ600 Vおよび1
30 Vである。
したICの耐圧は470Vとなるのに対し、タイプ2の
保護素子を付加したICの耐圧は160 Vである。な
おタイプ1およびタイプ2の保護素子単独の耐圧は、上
記表1にみられるように、それぞれ600 Vおよび1
30 Vである。
【0033】次に上記ICの耐圧から求めたICの破壊
エネルギーを基にして、それぞれの抵抗により求めた保
護素子および内部回路へのエネルギー分配量をそれぞれ
の限界吸収エネルギー量と比較して、ICの破壊個所の
判定を行う。なお上記タイプ2の保護素子は強度が足り
ず実用にならないので、上記タイプ1の保護素子につい
てのみ検討する。その結果を表3に示す。
エネルギーを基にして、それぞれの抵抗により求めた保
護素子および内部回路へのエネルギー分配量をそれぞれ
の限界吸収エネルギー量と比較して、ICの破壊個所の
判定を行う。なお上記タイプ2の保護素子は強度が足り
ず実用にならないので、上記タイプ1の保護素子につい
てのみ検討する。その結果を表3に示す。
【0034】
【表3】
【0035】上記表3に示されるように、付加保護素子
のタイプは上記タイプ1であり、その際のIC(タイプ
1の保護素子と内部回路からなる)の破壊エネルギー(
該ICが破壊したときのエネルギーで、式(1/2)C
V2 のVに上記耐圧470 Vを代入し、更に回路の
内部抵抗によるエネルギー消費量を考慮して算出する)
は、1.27×10−5ジュールとなる。次いで該破壊
エネルギーが、上記保護素子および内部回路にどのよう
に分配されるかをそれぞれの抵抗をもとにして算出する
と、保護素子に分配されるエネルギーが1.11×10
−5ジュールであり、内部回路に分配されるエネルギー
が1.61×10−6ジュールとなる。一方、該保護素
子単独の限界吸収エネルギーは表1に示されるように2
.08×10−5ジュールであり、また内部回路単独の
限界吸収エネルギー(内部回路単独で耐圧試験を行って
その実測値を式(1/2)CV2 のVに代入して算出
した)は、1.44×10−6ジュールであった。した
がって該分配されたエネルギーをそれぞれの限界吸収エ
ネルギーと比較することにより、保護素子は破壊せず、
(すなわち1.11×10−5<2.08×10−5)
、一方内部回路は破壊する(すなわち1.61×10−
6>1.44×10−6)ことが分る。このようにIC
の内部回路が破壊するため、上記表2に示されるように
、タイプ1の保護素子を付加したICの耐圧(470
V)は、該保護素子単独の耐圧(600 V)より低下
することも理解される。
のタイプは上記タイプ1であり、その際のIC(タイプ
1の保護素子と内部回路からなる)の破壊エネルギー(
該ICが破壊したときのエネルギーで、式(1/2)C
V2 のVに上記耐圧470 Vを代入し、更に回路の
内部抵抗によるエネルギー消費量を考慮して算出する)
は、1.27×10−5ジュールとなる。次いで該破壊
エネルギーが、上記保護素子および内部回路にどのよう
に分配されるかをそれぞれの抵抗をもとにして算出する
と、保護素子に分配されるエネルギーが1.11×10
−5ジュールであり、内部回路に分配されるエネルギー
が1.61×10−6ジュールとなる。一方、該保護素
子単独の限界吸収エネルギーは表1に示されるように2
.08×10−5ジュールであり、また内部回路単独の
限界吸収エネルギー(内部回路単独で耐圧試験を行って
その実測値を式(1/2)CV2 のVに代入して算出
した)は、1.44×10−6ジュールであった。した
がって該分配されたエネルギーをそれぞれの限界吸収エ
ネルギーと比較することにより、保護素子は破壊せず、
(すなわち1.11×10−5<2.08×10−5)
、一方内部回路は破壊する(すなわち1.61×10−
6>1.44×10−6)ことが分る。このようにIC
の内部回路が破壊するため、上記表2に示されるように
、タイプ1の保護素子を付加したICの耐圧(470
V)は、該保護素子単独の耐圧(600 V)より低下
することも理解される。
【0036】このように破壊個所が判定されることによ
り、保護素子の適性及び必要な最適化対策が明確になる
。すなわち上記の場合は、上述したように内部回路に破
壊危険性がある場合に相当し、したがって該保護素子の
抵抗値Rを下げ、該保護素子の静電気エネルギー吸収能
力を高める必要があることが分る。すなわち上記タイプ
1の保護素子を採用したICは、該保護素子が自己の限
界吸収エネルギーの約1/2しかエネルギーを吸収して
おらず、一方、内部回路は限界以上のエネルギーを吸収
して破壊したと推定されるため、該内部回路を完全保護
してICの耐圧を高めるためには、保護素子の抵抗値を
下げてその静電気エネルギー吸収能力を高める必要があ
ることが分る。
り、保護素子の適性及び必要な最適化対策が明確になる
。すなわち上記の場合は、上述したように内部回路に破
壊危険性がある場合に相当し、したがって該保護素子の
抵抗値Rを下げ、該保護素子の静電気エネルギー吸収能
力を高める必要があることが分る。すなわち上記タイプ
1の保護素子を採用したICは、該保護素子が自己の限
界吸収エネルギーの約1/2しかエネルギーを吸収して
おらず、一方、内部回路は限界以上のエネルギーを吸収
して破壊したと推定されるため、該内部回路を完全保護
してICの耐圧を高めるためには、保護素子の抵抗値を
下げてその静電気エネルギー吸収能力を高める必要があ
ることが分る。
【0037】次に上記第3の基本原理としての最適保護
素子の設計の適用例について説明する。そしてここでは
、上記タイプ1の保護素子はこのICの規格をクリアで
きる(すなわち該保護素子を付加したICの耐圧(47
0 V)が要求耐圧(300 V)を越えているので)
が、その動作電圧を下げることで、より完全な保護素子
とすることについて説明する。
素子の設計の適用例について説明する。そしてここでは
、上記タイプ1の保護素子はこのICの規格をクリアで
きる(すなわち該保護素子を付加したICの耐圧(47
0 V)が要求耐圧(300 V)を越えているので)
が、その動作電圧を下げることで、より完全な保護素子
とすることについて説明する。
【0038】すなわち動作電圧が低いという利点をもつ
タイプ2の保護素子の特徴を、タイプ1の保護素子に加
えた新タイプの保護素子の製作を行った結果を、タイプ
1の保護素子との比較で、抵抗値Rについて図2に、ま
た耐圧について表4に示す。すなわち図2において、V
1 は上記タイプ1の保護素子の動作電圧であり、また
V3 は新タイプの保護素子の動作電圧である。また表
4には、上記タイプ1および新タイプの保護素子単独の
静電気耐圧および限界吸収エネルギー量をそれぞれ示し
ている。
タイプ2の保護素子の特徴を、タイプ1の保護素子に加
えた新タイプの保護素子の製作を行った結果を、タイプ
1の保護素子との比較で、抵抗値Rについて図2に、ま
た耐圧について表4に示す。すなわち図2において、V
1 は上記タイプ1の保護素子の動作電圧であり、また
V3 は新タイプの保護素子の動作電圧である。また表
4には、上記タイプ1および新タイプの保護素子単独の
静電気耐圧および限界吸収エネルギー量をそれぞれ示し
ている。
【0039】
【表4】
【0040】ここで上記新タイプの保護素子の1例は、
図5に示されるようなコレクターベース間を短絡したト
ランジスタにより構成される。そして電源線VCCに高
電圧が印加されると、先ずエミッタE(n+ 層)から
ベースB(P+ 層)にかけてブレークダウンし、これ
によってエミッタEからコレクタCにかけて逆Bip動
作が起こり、該エミッタEからベースBにかけての電流
パスと、該エミッタEからコレクタCにかけての電流パ
スが生成される。これによって動作電圧が低くかつ抵抗
値Rも低い保護素子がえられる。すなわちかかる保護素
子の特徴は、動作電圧が低く(したがって低電圧で破壊
するICにも使用可能であり)、抵抗値Rが低く(静電
気エネルギー吸収能力が高く)、また耐圧(限界吸収エ
ネルギー量)もそれ程低下しないということである。
図5に示されるようなコレクターベース間を短絡したト
ランジスタにより構成される。そして電源線VCCに高
電圧が印加されると、先ずエミッタE(n+ 層)から
ベースB(P+ 層)にかけてブレークダウンし、これ
によってエミッタEからコレクタCにかけて逆Bip動
作が起こり、該エミッタEからベースBにかけての電流
パスと、該エミッタEからコレクタCにかけての電流パ
スが生成される。これによって動作電圧が低くかつ抵抗
値Rも低い保護素子がえられる。すなわちかかる保護素
子の特徴は、動作電圧が低く(したがって低電圧で破壊
するICにも使用可能であり)、抵抗値Rが低く(静電
気エネルギー吸収能力が高く)、また耐圧(限界吸収エ
ネルギー量)もそれ程低下しないということである。
【0041】このように設計した新タイプの保護素子を
用いてICの評価を行い効果の確認を行った。表5には
かかる新タイプの保護を素子を付加した。ICの耐圧を
示す。比較のためにタイプ1の保護素子を用いたICの
結果も示す。
用いてICの評価を行い効果の確認を行った。表5には
かかる新タイプの保護を素子を付加した。ICの耐圧を
示す。比較のためにタイプ1の保護素子を用いたICの
結果も示す。
【0042】
【表5】
上記表5に示されるように、タイプ1の保護素子を付加
したICの耐圧(470V)は保護素子単独の耐圧(6
00 V)より低下するのに対して、新タイプの保護素
子を付加したICの耐圧(510 V)は該保護素子単
独の耐圧(470 V)より向上する。これは上記新タ
イプの保護素子を付加した結果、後述するようにICの
内部回路が強くなり(それ相応のエネルギーを吸収し)
、IC全体としての限界吸収エネルギー量が該新タイプ
の保護素子単独の限界吸収エネルギー量より増加したこ
とによる。
したICの耐圧(470V)は保護素子単独の耐圧(6
00 V)より低下するのに対して、新タイプの保護素
子を付加したICの耐圧(510 V)は該保護素子単
独の耐圧(470 V)より向上する。これは上記新タ
イプの保護素子を付加した結果、後述するようにICの
内部回路が強くなり(それ相応のエネルギーを吸収し)
、IC全体としての限界吸収エネルギー量が該新タイプ
の保護素子単独の限界吸収エネルギー量より増加したこ
とによる。
【0043】また該新タイプの保護素子を付加したIC
の破壊エネルギー、該破壊時に該保護素子および内部回
路に分配されるエネルギー分配量が表6に示されており
、また該保護素子および内部回路単独での限界吸収エネ
ルギー量が表7に示される。
の破壊エネルギー、該破壊時に該保護素子および内部回
路に分配されるエネルギー分配量が表6に示されており
、また該保護素子および内部回路単独での限界吸収エネ
ルギー量が表7に示される。
【0044】
【表6】
【表7】
【0045】上記表6および表7に示されるように、該
内部回路へ分配されるエネルギー分配量(6.28×1
0−7ジュール)は上記表3の場合(1.61×10−
6ジュール)より減少しており、かつ内部回路単独の限
界吸収エネルギー量(1.44×10−6ジュール)よ
りも少なくなっている。その結果、内部回路は十分に保
護されており、破壊することがなくなる。一方、該保護
素子へ分配されるエネルギー分配量(1.16×10−
5ジュール)は該保護素子単独の限界吸収エネルギー量
(1.07×10−5ジュール)より大きくなっており
、これは上記耐圧470 Vに相当する該保護素子自身
の限界吸収エネルギーによって該保護素子自身が破壊し
たことを示しており、該保護素子の破壊時点が該保護素
子を付加したICの破壊時点になることを示している。
内部回路へ分配されるエネルギー分配量(6.28×1
0−7ジュール)は上記表3の場合(1.61×10−
6ジュール)より減少しており、かつ内部回路単独の限
界吸収エネルギー量(1.44×10−6ジュール)よ
りも少なくなっている。その結果、内部回路は十分に保
護されており、破壊することがなくなる。一方、該保護
素子へ分配されるエネルギー分配量(1.16×10−
5ジュール)は該保護素子単独の限界吸収エネルギー量
(1.07×10−5ジュール)より大きくなっており
、これは上記耐圧470 Vに相当する該保護素子自身
の限界吸収エネルギーによって該保護素子自身が破壊し
たことを示しており、該保護素子の破壊時点が該保護素
子を付加したICの破壊時点になることを示している。
【0046】このように上記新タイプの保護素子は、そ
の限界吸収エネルギー量がタイプ1の保護素子より低い
にも拘らず、その動作電圧が下り、抵抗Rが低くなった
結果、内部回路を完全に保護できるようになり、上述し
たように該保護素子を付加したICの耐圧(510 V
)はタイプ1の保護素子を付加したICの耐圧(470
V)よりも向上した。このようにして内部回路を破壊
することがなく、ICに対する保護能力の高い保護素子
を容易に設計試作することができる。
の限界吸収エネルギー量がタイプ1の保護素子より低い
にも拘らず、その動作電圧が下り、抵抗Rが低くなった
結果、内部回路を完全に保護できるようになり、上述し
たように該保護素子を付加したICの耐圧(510 V
)はタイプ1の保護素子を付加したICの耐圧(470
V)よりも向上した。このようにして内部回路を破壊
することがなく、ICに対する保護能力の高い保護素子
を容易に設計試作することができる。
【0047】
【発明の効果】本発明によれば、大電圧、大電流のもと
での保護素子の実際に則した性能を簡単なパラメータで
評価することができ、合理的な保護素子の選択が可能と
なる。また破壊に至るまでの保護素子の放電性能が明ら
かになるため、該保護素子の改良すべき点が明確になり
、的確な保護素子の強化設計が可能となり、それによっ
て目的のICに対して最適な保護素子の選択を迅速に行
うことができる。
での保護素子の実際に則した性能を簡単なパラメータで
評価することができ、合理的な保護素子の選択が可能と
なる。また破壊に至るまでの保護素子の放電性能が明ら
かになるため、該保護素子の改良すべき点が明確になり
、的確な保護素子の強化設計が可能となり、それによっ
て目的のICに対して最適な保護素子の選択を迅速に行
うことができる。
【図1】保護素子の印加電圧に対する抵抗Rの変化の状
況の1例を示す図である。
況の1例を示す図である。
【図2】保護素子の印加電圧に対する抵抗Rの変化の状
況の他の例を示す図である。
況の他の例を示す図である。
【図3】保護素子の1タイプを例示する図である。
【図4】保護素子の他のタイプを例示する図である。
【図5】保護素子の更に他のタイプを例示する図である
。
。
【図6】従来技術におけるICの静電気耐圧測定回路を
例示する図である。
例示する図である。
【図7】保護素子の放電電流波形を例示する図である。
【図8】ICの入出力端子と内部回路間に保護素子が組
み込まれる場合の1例を示す回路図である。
み込まれる場合の1例を示す回路図である。
【図9】ICの電源端子と内部回路間に保護素子が組み
込まれる場合の他の例を示す回路図である。
込まれる場合の他の例を示す回路図である。
V…電源
C…コンデンサ
2…ICの入出力端子
3,4,8…保護素子
7…内部回路
9…ICの電源端子
Claims (4)
- 【請求項1】 ICに接続する該ICの保護素子の選
択に際し、該保護素子の静電気エネルギー吸収能力を決
める評価パラメータとして、(印加エネルギー/∫(放
電電流)2dt)で定義される抵抗値を用い、それに基
づいて該ICに適した保護素子を選択することを特徴と
するICの保護素子最適化方法。 - 【請求項2】 前記保護素子の破壊電圧に基づいて定
義される該保護素子の限界吸収エネルギー量と、前記I
Cの内部回路の破壊電圧に基いて定義される該内部回路
の限界吸収エネルギー量と、該保護素子を含むICに印
加される電圧に基づいて定義される印加エネルギー量と
を導出し、前記抵抗値に基づいて、該保護素子及び該内
部回路に対する該印加エネルギーの分配量を導出すると
共に、該保護素子及び該内部回路各々について、該限界
吸収エネルギーと該印加エネルギーの分配量とを比較す
ることにより、該ICに対する該保護素子の適合性を判
断することを特徴とする請求項1記載のICの保護素子
最適化方法。 - 【請求項3】 保護素子、内部回路、或いはその双方
を含むICなどの被測定回路に対して電源及びコンデン
サを並列に接続し、該コンデンサの充放電を行なうこと
で該被測定回路に所望の電圧を印加し、前記電源により
印加される電源電圧と、前記コンデンサの容量に基づい
て前記各エネルギー量を導出することを特徴とする請求
項2記載のICの保護素子最適化方法。 - 【請求項4】 請求項1ないし3記載の最適化方法に
より選択された保護素子が搭載されていることを特徴と
する保護素子を搭載したIC。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3052496A JPH04288866A (ja) | 1991-03-18 | 1991-03-18 | Icの保護素子最適化方法および該保護素子を搭載したic |
EP19910308247 EP0480582A3 (en) | 1990-09-10 | 1991-09-10 | A semiconductor device with a protective element |
KR1019910015782A KR960015347B1 (ko) | 1990-09-10 | 1991-09-10 | 반도체장치 |
US08/475,504 US5670885A (en) | 1990-09-10 | 1995-06-07 | Semiconductor device |
US08/591,955 US5648676A (en) | 1990-09-10 | 1996-01-23 | Semiconductor device with protective element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3052496A JPH04288866A (ja) | 1991-03-18 | 1991-03-18 | Icの保護素子最適化方法および該保護素子を搭載したic |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04288866A true JPH04288866A (ja) | 1992-10-13 |
Family
ID=12916329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3052496A Withdrawn JPH04288866A (ja) | 1990-09-10 | 1991-03-18 | Icの保護素子最適化方法および該保護素子を搭載したic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04288866A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007305917A (ja) * | 2006-05-15 | 2007-11-22 | Nec Electronics Corp | 半導体装置 |
-
1991
- 1991-03-18 JP JP3052496A patent/JPH04288866A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007305917A (ja) * | 2006-05-15 | 2007-11-22 | Nec Electronics Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110850255B (zh) | 多重雷击冲击放电电流的试验方法 | |
CA1218108A (en) | Surge arrester equipped for monitoring functions and method of use | |
Chundru et al. | An evaluation of TVS devices for ESD protection | |
CN107850638A (zh) | 用于探测静电放电的数量的设备和方法 | |
KR960015347B1 (ko) | 반도체장치 | |
CA1117593A (en) | Thyristor connection with overvoltage protection | |
US4922366A (en) | Meltable conductor to be used in series with voltage suppressors | |
JPH04288866A (ja) | Icの保護素子最適化方法および該保護素子を搭載したic | |
Van Niekerk et al. | Durability analysis of metal oxide varistor under direct current switching surges | |
Siegert et al. | Selection of varistor for surge protection purposes based on their voltage-current characteristic | |
CN101339218A (zh) | 一种压敏电阻的测试方法 | |
US9229048B2 (en) | Devices and methods for providing an impulse circuit | |
Kim | Failure prediction of metal oxide varistor using nonlinear surge look-up table based on experimental data | |
Marshall et al. | Surge step stress testing (SSST) of tantalum capacitors | |
JPS60238770A (ja) | 避雷器の動作責務試験方法 | |
Tighilt et al. | Voltage distribution on ZnO polymeric arrester under pollution conditions | |
Zhou et al. | CDM ESD failure modes and VFTLP testing for protection evaluation | |
Wang et al. | Impulse current withstanding capability of ZnO varistors with influence of varistor size | |
Ashton et al. | Pre pulse voltage in the human body model | |
JPH11258281A (ja) | 放電計数器 | |
Smallwood et al. | Assessment of ESD threats to electronic components and ESD control requirements | |
Haddad et al. | Current disparity in multi-column surge arresters | |
Maghlakelidze et al. | Effect of RF signals on TVS diode trigger voltage for ESD protection | |
Paasi et al. | Electrostatic testing of ESD-protective clothing for electronics industry | |
Rabde | Metal oxide varistors as surge suppressors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |