JP2007266475A - 半導体装置及び電力変換装置 - Google Patents

Abstract

【課題】基板面積の増大を招かず、電力損失の少ない半導体装置の実現を目的とする。
【解決手段】導電性を有する半導体基板２１と、前記基板２１の第一の面側に形成された少なくとも窒化物系化合物半導体層を含む積層半導体層により構成された電界効果トランジスタ１と、前記積層窒化物系化合物半導体層を貫き前記基板２１に到達する孔８と、前記孔８の底部に形成された一方の電極と前記基板の第二の面側に形成された他方の電極とにより構成されたダイオード２と、を有する半導体装置７。
【選択図】図２

Description

本発明は、窒化物系化合物半導体を含む半導体から構成される半導体装置及び当該半導体装置を使用する電力変換装置に関するものである。

直流を交流に変換するインバータや交流を直流に変換するコンバータなどの電力変換装置を構成するインバータ回路又はコンバータ回路には、スイッチング素子が使用されている。スイッチング素子は、電界効果トランジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）といった半導体装置により構成される。

図７に電力変換装置３００としてインバータの回路図を示したものである。電力変換装置３００は、交流電源４００と、この交流電源４００から供給される交流を直流に整流する整流回路５００と、この整流回路５００からの直流を交流に変換するインバータ回路６００を有する。

インバータ回路６００は、負荷Ｍに対して変換した交流電力の供給を行う。インバータ回路６００のスイッチング素子として、電力用の電界効果トランジスタ１００が用いられ、その保護素子としてダイオード２００が用いられている。すなわち、電界効果トランジスタ１００がオフの状態で、電界効果トランジスタ１００のソースとドレインの間に逆方向のサージが加わったとき、ドレインとゲートの間に電流が流れてゲートを構成する電極が破壊される。そのため、ダイオード２００を保護素子として電界効果トランジスタ１００のソースとドレインに並列に接続することにより、サージ電流をダイオード２００へ逃がすことができるようにする。

特に、ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮなどの窒化物系化合物半導体材料はバンドギャップエネルギーが大きく、しかも耐熱温度が高く高温動作に優れているので、これらの材料を使用した電界効果トランジスタを、図７に示した電力変換装置３００の電界効果トランジスタ１００として使用することがある。高温動作に耐えないＳｉなどの素子と比較して素子の冷却に対するコストを小さくすることができるからである。また、窒化物系化合物半導体材料はバンドギャップエネルギーが大きいので耐圧において有利となる。さらにこの特徴を使用することで、この材料を使用したダイオードは高い耐圧を確保できるので、図７に示した電力変換装置３００のダイオード２００として使用することもできる。

例えば図８（ａ）では、電力変換装置のスイッチング素子として、窒化物系化合物半導体の電界効果トランジスタ１００を用い、この電界効果トランジスタ１００に、保護素子としての窒化物系化合物半導体のショットキーダイオード２００が内蔵されているものの回路図である。図８（ａ）のように、窒化物系化合物半導体の電界効果トランジスタ１００と並列に、窒化物系化合物半導体のショットキーダイオード２００が接続されている。

このような保護素子は、図８（ｂ）に示されるように、窒化物系化合物半導体の電界効果トランジスタ１００及び窒化物系化合物半導体のショットキーダイオード２００は、同一基板上に集積されている半導体装置７００となっている。例えばサファイア基板２０１上に、ＧａＮバッファ層２０２、アンドープのＧａＮ層２０３及びアンドープのＡｌＧａＮ層２０４が順に積層して形成されている。また、ＧａＮ層２０３とＡｌＧａＮ層２０４とのヘテロ接合部に接続して、２つのｎ型ＧａＮ層２０６がＧａＮ層２０３上に形成されている。

更に、２つのｎ型ＧａＮ層２０６上にそれぞれオーミック接触して、ソース電極とカソード電極とを兼用する電極２０７ａ及びドレイン電極２０７ｂが形成されている。また、２つのｎ型ＧａＮ層２０６に挟まれたＡｌＧａＮ層２０４上にショットキー接触して、ゲート電極２０８ａが形成されている。また、ソース・カソード兼用電極２０７ａを間に挟んでゲート電極２０８ａの反対側のＡｌＧａＮ層２０４上にショットキー接触して、アノード電極２０８ｂが形成されている。

図８（ｂ）に示した半導体装置７００はスイッチング素子としての窒化物系化合物半導体の電界効果トランジスタ１００及びその保護素子としての窒化物系化合物半導体のショットキーダイオード２００を同一基板上に集積したものとなっている（特許文献１）。

その他、電界効果トランジスタとその保護素子としてのダイオードを同一基板上に集積した半導体装置としては、特許文献２に記載された半導体装置もある。特許文献２に記載された半導体装置も、電界効果トランジスタが形成された領域に隣接してショットキーダイオードの領域が設けられているものとなっている。

特開２００３−２２９５６６号公報 特開平０９−５５５０７号公報

従来技術の半導体装置では、電界効果トランジスタとその保護素子としてのダイオードが同一基板の同一面の側に形成されている。特に、大電力用に対処するために電界効果トランジスタとダイオードを多数集積すると、基板面積の増大を招く。

そこで、基板面積の増大を招かないように、ＩＧＢＴのように電力として流れる電流を基板の縦方向に流すことを考えることもできる。たとえば、特開２００２−０１６２６２号公報に記載されているような、導電性を有する半導体基板上に形成した半導体多層膜層の上部にソース電極を形成し、上記半導体多層膜の下部にドレイン電極を形成した縦型構造の電界効果トランジスタを例として挙げることができる。

しかし、窒化物系化合物半導体層を基板上に形成した場合、形成した半導体層には縦方向に多数の貫通転位が発生する。そのため、このような形態の電界効果トランジスタにおいて、電力として流れる電流を基板の縦方向に流すと、その電流は貫通転位にリークし、電力損失の原因となる。また、このような電力損失のため、かかる電界効果トランジスタを電力変換装置のスイッチング素子として使用した場合、電力変換装置の変換効率の低下を招く恐れもある。

本発明が解決しようとする課題は、基板面積の増大を招かず、電力損失の少ない半導体装置の実現を目的とする。また、電力損失の少ない半導体装置をスイッチング素子として使用し、変換効率の低下を招くことが無い電力変換装置の実現も目的とする。

本発明は、導電性を有する半導体基板と、前記基板の第一の面側に形成された少なくとも窒化物系化合物半導体層を含む積層半導体層により構成された電界効果トランジスタと、前記積層窒化物系化合物半導体層を貫く孔と、前記孔の底部に形成された一方の電極と前記基板の第二の面側に形成された他方の電極とにより構成されたダイオードと、を有する半導体装置である。

好ましくは、前記ダイオードの一方の電極又は他方の電極はショットキー電極である。

より好ましくは、前記基板に直接接するように形成された窒化物系化合物半導体層の面を介して前記ショットキー電極が形成されている。

より好ましくは、ショットキーバリアの高さを変化させる障壁調整層としての窒化物系化合物半導体層を介して前記ショットキー電極が形成されている。

さらに好ましくは、前記基板の第一の面側と前記積層半導体層を構成する半導体層の間に、高抵抗窒化物系化合物半導体層が形成されている。

好ましくは、前記ダイオードのオン電圧は、前記電界効果トランジスタがオフの状態における前記電界効果トランジスタのゲートとドレイン間におけるゲート破壊電圧よりも低い、又は、前記ダイオードのブレークダウン電圧は、前記電界効果トランジスタがオフの状態における前記電界効果トランジスタのソースとドレイン間のブレークダウン電圧よりも小さい。

好ましくは、前記導電性を有する半導体基板は、Ａｌ_xＧａ_1-xＮ（０≦ｘ≦１）基板、ＳｉＣ基板、又はＳｉ基板である。

また本発明は、上記に記載の半導体装置の電界効果トランジスタをスイッチング素子として使用する電力変換回路を有する電力変換装置である。

好ましくは、前記電力変換回路は、インバータ回路又はコンバータ回路である。

本発明の半導体装置では、基板面積の増大を招かず、電力損失が少ない。また、本発明の半導体装置を用いた電力変換装置は、変換効率が高い。

図１は、本発明の電力変換装置３としてインバータの回路図を示したものである。電力変換装置３は、交流電源４と、この交流電源４から供給される交流を直流に整流する整流回路５と、この整流回路からの直流を交流に変換するインバータ回路６を有する。

インバータ回路６は、負荷Ｍに対して変換した交流電力の供給を行う。インバータ回路６のスイッチング素子として、電力用の電界効果トランジスタ１が用いられ、その保護素子としてダイオード２が用いられている。インバータ回路６を構成する各電界効果トランジスタ１のソースとドレインはそれぞれ、ダイオード２のアノードとカソードとで共通に接続されている。なお、電力変換装置３には、直流を交流に変換するインバータ回路６だけではなく、交流を直流に変換するコンバータ回路を使用することもできる。

図２は、本発明の半導体装置７を示したものであり、（ａ）は回路図で、（ｂ）は概略断面図である。この半導体装置７は図１に示した電力変換装置３を構成するスイッチング素子として使用される。

図２（ａ）に示したように、半導体装置７は電界効果トランジスタ１とその保護素子としてのダイオード２を並列接続したものであり、電界効果トランジスタ１のソースＳは、ダイオード２のアノードＡと共通に接続され、ドレインＤはカソードＣと共通に接続されている。

図２（ｂ）に示したように、半導体装置７は、一枚の導電性を有する半導体基板２１に電界効果トランジスタ１とダイオード２が形成されている。
基板２１の表面には、窒化物系化合物半導体からなるバッファ層２２、第一の窒化物系化合物半導体層２３、及び第二の窒化物系化合物半導体層２４が順に積層されている。
また、これらの積層された窒化物系化合物半導体層に開口する孔８が設けられている。孔８は、積層された窒化物系化合物半導体層を貫き、基板２１にまで到達している。

基板２１に電界効果トランジスタ１を形成するために、積層された窒化物系化合物半導体層２２，２３，２４のうち、例えば第二の窒化物系化合物半導体層２４を当該電界効果トランジスタ１のチャネル層とする。ここで、積層された窒化物系化合物半導体層２２，２３，２４は全ての層が窒化物系化合物半導体層である必要は無く、これらの層のうち少なくとも一つの層が窒化物系化合物半導体層を含んでいる積層半導体層であればよい。

積層された窒化物系化合物半導体層２２，２３，２４のうち、少なくとも一つの層が窒化物系化合物半導体層を含んでいる場合として以下の例を考えることができる。

例えば第二の窒化物系化合物半導体層２４をＡｌＧａＮとし、第一の窒化物系化合物半導体層２３を高抵抗のＧａＮとすると、ふたつの層の界面に発生する２次元電子をキャリアとする電界効果トランジスタ１を形成することができる。

また、第二の窒化物系化合物半導体層２４をＳｉなどのドナ不純物を添加したＧａＮ層にして、第一の窒化物系化合物半導体２３を高抵抗のＧａＮ層にすると、第二の窒化物系化合物半導体層２４中の電子をキャリアとする電界効果トランジスタ１を形成することができる。
これらのキャリアの濃度は、ソース電極Ｓとドレイン電極Ｄの間に配置されるゲート電極Ｇに印加される電界効果により制御することができる。ゲート電極Ｇには、ショットキ型やＭＩＳ型の電極が利用できる。

また、窒化物系化合物半導体層２３を高抵抗な層とした場合に、その層のアクセプタドープ量により、電界トランジスタのオン電圧の大きさをコントロールすることができる。ＧａＮ系の電界トランジスタでは、一般にはゲート電圧が０Ｖ以上でオン、マイナス５Ｖ程度でオフするノーマリーオン型となるが、窒化物系化合物半導体層２３のアクセプタ量を調整して、オン電圧を＋数Ｖ以上、オフ電圧を０Ｖのノーマリーオフ型とすることも可能である。但し、ノーマリーオフ型では、ソース抵抗などの寄生抵抗を下げるためのリセスやイオン注入構造を取り入れる必要があるが、当業者の周知技術であるため、ここでは説明しない。

以上のように、ここでは第一の窒化物系化合物半導体層２３は電界効果トランジスタのチャネルを形成するためのキャリアを供給または発生させるための積層であり、ドーピングや組成の異なる複数の積層で構成してもよい。また、第二の窒化物系化合物半導体層２４は、電界効果トランジスタ１がオフ状態において、十分な絶縁を得るための高耐圧、高抵抗の積層であり、第一の窒化物系化合物半導体層２３と同様に純度や組成の異なる複数の積層で構成してもよい。

一方、バッファ層２２は、基板２１上に、高い品質の第一の積層を得るために配置されるものであり、比較的低温で形成された窒化物系化合物半導体層が使用されることが多いが、第一の積層の品質が得られるならば、この層はなくてもよい。例えば、第一の積層の成膜条件を連続的に変化させる場合や、窒化物系化合物半導体以外の積層膜を使用することも考えられる。さらに、このバッファ層より下部には、基板と同じ材料やその他の材料で、後に記載するダイオードの特性を発揮させるための積層を形成することができる。

そして、チャネル層に流れる電流を取り出すために、各電界効果トランジスタ１ごとに、一組のコンタクト層９を第二の窒化物系化合物半導体層２４上に形成する。また、コンタクト層９を形成する代わりに、イオン注入により、コンタクト層９を形成したい領域に高濃度のドーピングを施すことにより、チャネル層に流れる電流を取り出すこともできるようになる。

一組のコンタクト層９を挟んだ第二の窒化物系化合物半導体層２４の表側にはゲート電極Ｇを設け、一組のコンタクト層９上には、ソース電極Ｓ，ドレイン電極Ｄを設け、電界効果トランジスタとしての動作が可能となるようにする。

基板２１にダイオード２を形成するためには、一組の電極が必要である。そこで、本発明の半導体装置７では、孔８の底部に一方の電極を形成し、基板２１の裏側に他方の電極を形成する。ここで、基板２１は導電性の半導体基板であるため、電極の材料を任意に選択することにより、形成された電極はショットキー電極又はオーミック電極となる。形成された電極がショットキー電極となった場合、基板２１に形成されるダイオード２はショットキーダイオードとなり、高速動作が可能となる。

図２（ｂ）に示した半導体装置７のダイオード２では孔の底部に形成された電極をショットキー電極としアノード電極Ａとしている。また、基板２１の裏側に形成された電極をオーミック電極としカソード電極Ｃとしている。そして図２（ｂ）に示した半導体装置７の電界効果トランジスタ１のドレイン電極Ｄとダイオード２のカソード電極Ｃとは図示しない配線で接続し、図２（ａ）に示した回路図のように、ドレインＤとカソードＣとが共通に接続されるようにする。なお、孔８の底部に形成された電極をオーミック電極とし、基板２１の裏側に形成された電極をショットキー電極とすることもできる。

図２に示した半導体装置７は、ダイオード２を構成するための一組の電極は基板２１の表側の面と裏側の面にそれぞれ形成されている。そのため、ダイオード２を構成する電極のすべてが基板の表側の面を占有することはない。したがって、電界効果トランジスタ１とダイオード２が基板２１に集積された半導体装置７においては、基板面積の増大を招きにくい。

さらに半導体装置７において、電界効果トランジスタ１のソース電極Ｓとドレイン電極Ｄはともに基板２１の表側に形成されることになる。このようにすることで電界効果トランジスタ１のソース電極Ｓとドレイン電極Ｄの間を電力として流れるドレイン電流は、基板２１上に積層された窒化物系化合物半導体層において基板と平行に流れる。

通常、基板上に積層された窒化物系化合物半導体層には縦方向に多数の貫通転位が生ずるので、基板と垂直に電流を流した場合にはリークが生ずる。しかし、ソース電極Ｓとドレイン電極Ｄの間を電力として流れるドレイン電流の方向が基板と平行であることにより、ドレイン電流のリークを少なくすることができる。そのため、半導体装置７の電界効果トランジスタ１を電力変換装置のスイッチング素子として使用した場合は、電力損失を少なくすることができる。

また、このような半導体装置７の電界効果トランジスタ１を図１に示したような電力変換装置３のスイッチング素子として使用した場合は、電力変換装置３の変換効率の低下を招きにくい。

なお、図２に示した半導体装置７のダイオード２のアノード電極Ａとカソード電極Ｃの間を流れる電流の方向は基板２１に対して縦方向となるが、ダイオード２を電界効果トランジスタ１の保護素子として使用する限りは、ダイオード２の電流が常時流れるわけではない。そのため、窒化物系化合物半導体層には縦方向に多数の貫通転位が存在することによる電流リークの問題は少ない。

図２（ｂ）に示した半導体装置７において、基板２１の表側の面に順に積層された窒化物系化合物半導体層は、バッファ層２２、第一の窒化物系化合物半導体層２３、及び第二の窒化物系化合物半導体層２４となっている。ここで、バッファ層２２と電界効果トランジスタ１のチャネル層となる第二の窒化物系化合物半導体層２４の間に挟まれた第一の窒化物系化合物半導体層２３を高抵抗な半導体層とすることができる。

そうすることにより、基板２１の表側に形成された電界効果トランジスタ１のソース電極Ｓやドレイン電極Ｄと基板２１の裏側に形成されたカソード電極Ｃ（又はアノード電極Ａ）とを高抵抗な第一の窒化物系化合物半導体層２３によって電気的に切り離すことができる。これにより、電界効果トランジスタ１のチャネル層として機能する第二の窒化物系化合物半導体層２４に流れるドレイン電流が基板２１側へリークしにくくなる。そのため、半導体装置７の電界効果トランジスタ１を電力変換装置のスイッチング素子として使用した場合は、電力損失を一層少なくすることができる。

図２（ｂ）に示した半導体装置７のダイオード２のショットキー電極としてのアノード電極Ａは、基板２１に対して直接形成されていた。しかし、図３に示した半導体装置７のように、ショットキー電極を窒化物系化合物半導体層と接触させるようにして形成しても良い。

図３に示した半導体装置７の構成は、図２（ｂ）に示した半導体装置７と構成を共通にする。しかし、図３に示した半導体装置７は、基板２１とバッファ層２２の間に第三の半導体層２５が形成されている。また、ダイオード２のショットキー電極としてのアノード電極Ａは、第三の半導体層２５に直接接触するように形成されている。

第三の半導体層２５は、（ａ）窒化物系化合物半導体層、（ｂ）基板２１と同一の材料による基板２１上への積層、（ｃ）基板２１とも電界効果トランジスタ１を構成する窒化物系化合物半導体層２２，２３，２４とも異なる積層、の場合がある。

かかる場合、基板２１としては、ＨＶＰＥ法によるＧａＮ基板の使用が好適で、ＳｉＣ基板も耐圧が大きな材料であり好適である。ＳｉＣ基板上にトランジスタを構成する窒化物系化合物半導体薄膜２３，２４を積層するには、低温成長により、核生成されたＧａＮ膜やＡｌＮ膜（以下、核生成窒化物系化合物半導体薄膜）をバッファ層２２として使用すると高品質の窒化物系化合物半導体膜（２３、２４）を得やすい。

また基板２１にはＳｉを使用することもできる。しかし、Ｓｉ上に形成したショットキ障壁の耐圧を大きくすることは困難である。そこで、基板２１にＳｉを使用する場合は、Ｓｉ上にＡｌＮやＳｉＣなどのワイドギャップ薄膜を形成した後にショットキ電極を形成することが必要である。

上記のような基板２１、第三の半導体層２５（ＳＢＤ層）、バッファ層と第一、第二の窒化物系化合物半導体層２２〜２４は色々な組み合わせを考えることができるが、その一例を下表１に示す。

（表１）
基板 第三(ＳＢＤ)層 バッファ層 第一(高抵抗)層 第二層
例１ ｎ⁺ＧａＮ ｎ^-ＧａＮ 高抵抗ＡｌＮ 高抵抗ＧａＮ Ａｌ_0.15ＧａＮ
例２ ｎ⁺ＳｉＣ ｎ^-ＳｉＣ 核生成ＧａＮ 高抵抗ＧａＮ Ａｌ_0.15ＧａＮ
例３ ｎ⁺Ｓｉ 核生成AlN/n^-GaN なし 高抵抗ＧａＮ Ａｌ_0.15ＧａＮ
例４ ｎ⁺ＧａＮ n^-GaN/ n^-Al_0.15GaN なし 高抵抗ＧａＮ Ａｌ_0.15ＧａＮ
※ 上記の第二層は、例１〜例４のすべてにおいてｎ^-ＧａＮとすることもできる。

ここで、第三の半導体層２５に直接接触するようにショットキー電極を形成した場合は、ショットキー電極を基板２１に直接接触するようにショットキー電極を形成した場合と比較して、良好なショットキー障壁を形成することができる。すなわち、基板は均一に分布する不純物濃度の調整が困難であるのに対し、半導体層の場合は、エピタキシャル成長の過程でその層を形成する際に、不純物濃度の調整が容易であるためである。

また、第三の半導体層２５は、その層に接触するショットキー電極に対するショットキーバリアの高さを変化させる障壁調整層とさせることができる。このようにすることで、ダイオード２のオン電圧の調整を行うことができる。すなわち、基板２１では基板の材料固有の不純物濃度やバンドギャップの大きさにより物性値が一意に定まっている。そのため、基板２１に対して直接ショットキー電極を形成した場合は、ダイオード２のオン電圧が一意的に決定されるので、その調整が困難である。しかし、障壁調整層として作用する第三の半導体層２５にショットキー電極を形成した場合は、第三の半導体層２５の物性を任意に変化させることができ、ショットキーバリアの高さを変化させることができる。そのため、ダイオード２のオン電圧の調整が容易となる。

第三の半導体層２５を障壁調整層としてショットキー電極に対するショットキーバリアの高さを変化させるためには、第三の半導体層２５の不純物濃度を変化させたり、第三の半導体層２５の材料を構成する元素の組成を変化させてバンドギャップの大きさを変化させればよい。

上記のようなダイオード２のブレークダウン電圧は電界効果トランジスタ１がオフの状態におけるソースとドレイン間のブレークダウン電圧よりも小さくすることが望ましい。このようにすることで、電界効果トランジスタ１がオフの状態でソース電極Ｓとドレイン電極Ｄの間に突発的に高電圧が加わった場合に、電界効果トランジスタ１がブレークダウンするよりも先にダイオード２がブレークダウンするので、電界効果トランジスタ１がブレークダウンすることによるゲート電極Ｇの破壊を防止することができる。

（実施例）
図４は、本発明の実施例についての半導体装置７を示したものであり、（ａ）は回路図で、（ｂ）は概略断面図である。この半導体装置７は例えば、図１に示した電力変換装置３を構成するスイッチング素子として使用することができる。

図４（ａ）に示したように、半導体装置７は電界効果トランジスタ１と保護素子としてのダイオード２を並列接続したものであり、電界効果トランジスタ１のソースＳは、ダイオード２のアノードＡと共通に接続され、ドレインＤはカソードＣと共通に接続されている。

図４（ｂ）に示したように、半導体装置７は、一枚のｎ型の導電性を有するＧａＮからなる基板２１に電界効果トランジスタ１とダイオード２が形成されている。

基板２１の上には、厚さ１０ｎｍのＧａＮ層からなるバッファ層２２が形成され、そのバッファ層２２上には、厚さ２０００ｎｍのＧａＮ層からなる第一の窒化物系化合物半導体層２３、厚さ５ｎｍのアンドープＡｌ_0.15Ｇａ_0.85Ｎ層からなる第二の窒化物系化合物半導体層２４が順次積層されている。

電界効果トランジスタ１のチャネルを構成するために、第二の窒化物系化合物半導体層２４を当該電界効果トランジスタ１のチャネル層とする。そして、チャネル層に流れる電流を取り出すために、電界効果トランジスタ１の第二の窒化物系化合物半導体層２４には、ｎ型不純物が高濃度にドーピングされたｎ−ＧａＮからなる一組のコンタクト層９が埋め込み形成されている。

また、電界効果トランジスタ１のＡｌ／Ｔｉ／Ａｕ（厚さは５０ｎｍ／５０ｎｍ／１００ｎｍ）からなるソース電極Ｓとドレイン電極Ｄが一組のコンタクト層９上に接触するように形成されている。なお、ドレイン電極Ｄは以下で説明する半導体装置７のダイオード２のカソード電極Ｃと共通となっている。また、一組のコンタクト層９に挟まれた第二の窒化物系化合物半導体層２４上には、電界効果トランジスタ１のＰｔ／Ａｕ（厚さは１００ｎｍ／２００ｎｍ）からなるゲート電極Ｇが形成されている。

ここで、ＧａＮ層からなる第一の窒化物系化合物半導体層２３とＡｌ_0.15Ｇａ_0.85Ｎ層からなる第二の窒化物系化合物半導体層２４との第一の窒化物系化合物半導体層２３側の界面には、両者の半導体層の組成の違いによるピエゾ電界により電子が発生する。そのため、ゲート電極Ｇに電圧が加わっていない状態であっても、第一の窒化物系化合物半導体層２３は導電性を示し、ソース電極Ｓとドレイン電極Ｄの間に電流が流れ得る状態となる。

そこで、ゲート電極Ｇに電圧が加わっていない状態ではオフとなる電界効果トランジスタ１をエンハンスメント型とする場合には、第一の窒化物系化合物半導体層２３に発生した電子を補償する必要がある。電子を補償するためには、第一の窒化物系化合物半導体層２３を構成するＧａＮ層にＭｇなどのｐ型不純物をドーピングする。そうすることにより、電子が補償され、第一の窒化物系化合物半導体層２３が高抵抗化する。

また、積層された窒化物系化合物半導体層（バッファ層２２，第一の窒化物系化合物半導体層２３，第二の窒化物系化合物半導体層２４）に開口する孔８が設けられている。孔８は、積層された窒化物系化合物半導体層を貫き、基板２１にまで到達している。基板２１にまで到達する孔８には、電界効果トランジスタ１のドレイン電極Ｄと共通するダイオード２のカソード電極Ｃが埋め込まれている。なお、カソード電極Ｃのコンタクト抵抗を減らすために、ｎ型不純物が高濃度にドーピングされたｎ−ＧａＮ層が孔９´の底部に形成されている。

基板２１の裏面には、ショットキーダイオードを形成するための、厚さ１０００ｎｍのｎ^-ＧａＮ層からなる第三の半導体層２５が形成されている。なお、第三の半導体層２５は、ｎ^-ＧａＮ層だけでなく上記（表１）に示したような、ｎ^-ＳｉＣ層、核生成ＡｌＮ／ｎ^-ＧａＮ層、 ｎ^-ＧａＮ／ｎ^-Ａｌ_0.15ＧａＮ層を使用することができる。

そして、第三の半導体層２５の面の一部には、ダイオード２の耐圧を向上させるためのトレンチ１０が形成されている。トレンチ１０はこの中に形成されるショットキ電極の縁辺部の電界集中を避けるためのもので、トレンチ構造なしで所望の耐圧が得られるならば、形成しなくてもよい。

また、ショットキ電極が配置される第三の半導体層２５の表面の全部あるいは周辺の一部に１０ｎｍ程度のＡｌ_0.2Ｇａ_0.8Ｎ層やｎ⁺ＧａＮ層、あるいはｐ^-ＧａＮ層を障壁高さの調整層として形成してもよい。

ショットキ電極が配置される箇所以外の第三の半導体層２５の表面には、厚さ２００ｎｍのＳｉＯ₂からなるパッシベーション膜１１が成膜されており、電極材料はショットキ電極部とパッシベーション膜１１の上の裏面全体に配置することができる。

なお、基板２１は、ＧａＮからなる基板に替えて、Ａｌ_xＧａ_1-xＮ（０＜ｘ≦１）でもよく、また、導電性のｎ^-ＳｉＣ基板、さらにはＳｉ基板を使用することもできる。
基板２１にｎ^-ＳｉＣ基板を使用する場合は、第三の半導体層２５として窒化物系化合物半導体層を用いることができる。さらに、基板２１にｎ^-Ｓｉを用いることもできる。この場合は、ダイオードの耐圧を確保するため、裏面に形成される窒化物系化合物半導体層やＳｉＣ系半導体の積層は耐圧を確保するため十分に厚くする必要がある。１ｋＶ以上の素子において、典型的には３μｍ程度必要である。また、この際Ｓｉ基板上にこれらの積層を実現するための適切なバッファ層を配置する必要がある。

トレンチ１０の内壁とパッシベーション膜１１の面には、ダイオード２のＰｔ／Ａｕ（厚さは１００／１００ｎｍ）からなるダイオード２のアノード電極Ａが形成されている。なお、ダイオード２のカソード電極Ｃとアノード電極Ａの間に電圧を加えた際に、トレンチ１０の側壁に電界が集中するのを防ぐために、第三の半導体層２５におけるトレンチ１０の側壁の箇所には、ｐ型のイオンが打込まれたイオン打込領域１２が形成されている。図４（ｂ）に示した半導体装置７の電界効果トランジスタ１のソース電極Ｓとダイオード２のアノード電極Ａとを図示しない配線で接続し、図４（ａ）に示した回路図のように、ソースＳとアノードＡとが共通に接続されるようにする。

図４（ｂ）に示した半導体装置７は以下のようにして製造することができる。かかる製造工程について図５を参照しながら説明する。
まず、ＧａＮからなる基板２１の上に、ＭＯＣＶＤ法により厚さ１０ｎｍのＧａＮ層（バッファ層２２。ＡｌＮ層であっても良い）を成膜し、更にその上に、厚さ２０００ｎｍのｐ型のＧａＮ層（第一の窒化物系化合物半導体層２３）を成膜する。

そしてその上に、厚さ５ｎｍのアンドープＡｌ_0.2Ｇａ_0.8Ｎ層（キャリア濃度は１×１０¹⁶ ／ｃｍ³）（第二の窒化物系化合物半導体層２４）を成膜して図５（ａ）のような層構造Ａ₀をエピタキシャル成長した。

層構造Ａ₀のエピタキシャル成長が終了した後、層構造Ａ₀の全面にＳｉＯ₂膜を形成し、図４（ｂ）に示した半導体装置７において、ソース電極Ｓとドレイン電極Ｄが形成される領域に相当する部分のＳｉＯ₂膜を除去する。そして、再びＭＯＣＶＤ法により、Ｓｉが高濃度でドーピングされてなるｎ−ＧａＮのコンタクト層９を選択成長により形成した。これにより、図５（ｂ）のような層構造Ａ₁が形成される。

その後、層構造Ａ₁をＭＯＣＶＤ装置から、一旦取り出し選択除去されていたＳｉＯ₂を全て除去し、層構造Ａ₁の成長面を保護するために、金属膜とＳｉＯ₂膜で覆う。その後に、層構造Ａ₁を裏返しにして、再度ＭＯＣＶＤ装置に搬入する。そして、厚さ１０００ｎｍのｎ^-ＧａＮ層（第三の半導体層２５）を基板２１の裏面に成膜する。

第三の半導体層２５を成膜後、第三の半導体層２５が基板２１の裏面に成膜された層構造Ａ₁をＭＯＣＶＤ装置から取り出し、層構造Ａ₁の全面にＳｉＯ₂膜を形成し、図４（ｂ）に示した半導体装置７において、ドレイン電極Ｄが形成される領域に相当する部分のＳｉＯ₂膜を除去する。そして、塩素ガスを利用したＲＩＢＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｂｅａｍ Ｅｔｃｈｉｎｇ）などの手法により、基板２１にまで到達する孔８を開口させる。孔８を開口させた後、再びＭＯＣＶＤ法により、Ｓｉが高濃度でドーピングされてなるｎ−ＧａＮのコンタクト層９´を選択成長により形成した。これにより、図５（ｃ）のような層構造Ａ₂が形成される。

そして、層構造Ａ₂の裏面に厚さ２００ｎｍのＳｉＯ₂からなるパッシベーション膜１１を成膜する。しかる後、第三の半導体層２５と接触し、ダイオード２のアノード電極Ａが形成される領域のパッシベーション膜１１を除去し、塩素ガスを利用したＲＩＢＥなどの手法により、トレンチ１０を開口させる。その後、斜めイオン注入法により、Ｍｇ，Ｃ元素（ＧａＮ基板を用いる場合。ＳｉＣ基板を用いる場合は元素としてＡｌを使用する。）をトレンチ１０の側壁の面に打ち込んで、イオン打込領域１２を形成する。これにより、図５（ｄ）のような層構造Ａ₃ができあがる。

そして、常法により、コンタクト層９，９´上にソース電極Ｓとドレイン電極Ｄ（カソード電極Ｃ）、ソース電極Ｓとドレイン電極Ｄの間にゲート電極Ｇを形成する。また、層構造Ａ₃の裏側に常法によりアノード電極Ａを形成し、図４（ｂ）（又は図２（ｂ））に示した半導体装置７が完成する。なお、半導体装置７が図４（ａ）（又は図２（ａ））に示した回路図となるように、ソース電極Ｓとダイオード２のアノード電極Ａとを図示しない配線で接続する。

図４（ａ）に示した回路図となる半導体装置７を実際に動作させた例について図６を参照しながら説明する。図４（ａ）の回路図におけるトランジスタのドレインＤ側をＶdとする高電位、ソースＳ側をゼロ電位とし、ゲートＧにトランジスタのオン電圧を加えると、トランジスタはオンの状態なる。この状態では、図６（ａ）に示したようにドレインＤとソースＳの間にドレイン電流Ｉd_FETが流れる。一方この状態では、図４（ａ）の回路図におけるダイオードのアノードＡはゼロ電位であり、カソードＣは高電位となっている。そのため、ダイオードは逆電圧が加わっているので、図６（ａ）に示したようにダイオードに流れる電流Ｉ_SBDはごくわずかとなる。

なお、図４（ａ）の半導体装置７の回路図におけるトランジスタ１のゲートＧにトランジスタのオフ電圧を加えると、トランジスタ１はオフの状態となり、ドレインＤとソースＳの間には電流が流れない。一方で、ゲートＧにトランジスタのオフ電圧が加わっている状態であっても、かかる半導体装置７を電力変換装置のスイッチング素子として使用した場合には、ドレインＤ側にマイナスの高い電圧が突発的に加わるいわゆる逆方向サージ現象が発生する場合がある。

電界効果トランジスタのゲート部の配線は、電流サージに弱い。例えば、誘導性の負荷などから発生する逆電圧が電界効果トランジスタのオフ状態においてドレインに引加されると、ゲートのショットキ障壁が順方向バイアスされて、大電流サージがゲート回路に流れこみ、配線が切断されたり、点弧回路が破壊されてしまうことがある。
本実施例の半導体装置７の保護ダイオード２は、この電流サージによる電界効果トランジスタ１の破壊を防ぐ働きを有している。

逆方向サージ現象が発生する場合は、図４（ａ）の回路図におけるダイオード２のアノードＡはゼロ電位であり、カソードＣはマイナス方向の高電位が加わる。このとき、ダイオード２には順電圧が加わるので、図６（ｂ）に示したようにダイオード２はオンし、ダイオード２に流れる電流Ｉ_SBDが増加する。そのため、逆方向のサージの電流は、トランジスタ１のソースＳとドレインＤの間には流れず、ダイオード２の側に流れるので、トランジスタ１は保護される。

保護ダイオード２のオン電圧の大体の大きさは、ショットキ障壁の高さが決定する。ダイオードのショットキ障壁が形成される基板ないしは、半導体層２５は、ＧａＮやＳｉＣであり、概略１Ｖ以上の障壁高さを持つが、最表面のドーピングを調整するなどの工夫により、順方向電流がある値以上となることで定義される実効的なオン電圧を小さめに調整し、かつ、耐圧やリーク電流を増加させないことができる。例えば１００Ａ程度の電流サージに対して、保護ダイオード２のオン電圧を０．５〜１．０Ｖの間に設定することができる。一方、電界効果トランジスタ１のゲート部のオン電圧は、ゲート部のショットキ障壁の障壁高さと略一致し、１Ｖ程度以上に設定することができる。すなわち、電界効果トランジスタ１のゲート部のオン電圧に対して保護ダイオード２のオン電圧を小さく設定することができる。

このため、過電圧がドレインに引加される前にダイオード２がオンするように設定することができ、電流サージは、ダイオード２を流れることにより電界効果トランジスタ１のゲート部は保護される。本発明の保護ダイオードは十分に大きな素子面積が確保できるため、大きなサージ電流にも耐えて電源に帰還せしめるため、良好な保護機能が得られる。

さらに、本発明の半導体装置７における保護ダイオード２は、順方向の電圧サージにから電界効果トランジスタ１のゲート回路を保護する機能を有する。オフ状態の単独の電界効果トランジスタにおいては、電界効果トランジスタの耐圧を超える電圧がドレインに印加されると、ゲートのショットキ障壁が降伏したり、過渡電流が流れたりして、ゲート回路が破壊される場合がある。保護ダイオード２の耐圧を電界効果トランジスタ１の耐圧に対して、小さ目に調整することなどにより、保護機能を付加することが可能である。例えば、電界効果トランジスタ１のドレイン耐圧が１２００Ｖの場合に、保護ダイオード２の耐圧を１００Ｖに設定することが可能である。耐圧の調整は、ゲート部分に対して、保護ダイオード２の素子面積を十分に大きくすることで達成できる。この場合、容量結合的な保護機能を付加することもできる。

保護機能を付加することにより、順方向のサージ現象が発生した場合であっても、ダイオード２が電界効果トランジスタ１よりも先にブレークダウンする。これにより、電界効果トランジスタ１のブレークダウンによるドレインＤの電極破壊を防止することができる。

以上のように本発明の半導体装置では、余分に素子面積を増加させることなく、十分な機能を有する保護ダイオードを有する窒化物系化合物半導体による高性能電界効果トランジスタを構成することができるので、この素子を電源回路に応用することで、低コスト・コンパクトで、かつ、サージに強い、高性能電源を提供することができる。

本発明の電力変換装置としてのインバータの回路図を示したものである。 本発明の電力変換装置に使用されるスイッチング素子としての半導体装置を示したものであり（ａ）回路図で、（ｂ）は概略断面図である。 本発明の半導体装置の概略断面図である。 本発明の実施例についての半導体装置を示したものであり、（ａ）回路図で、（ｂ）は概略断面図である。 本発明の実施例についての半導体装置の製造工程を示したものである。 本発明の実施例についての半導体装置の動作特性を示したものである。 電力変換装置としてのインバータの回路図を示したものである。 （ａ）はスイッチング素子としての電界効果トランジスタとその保護素子としてのショットキーダイオードを示す回路図であり、（ｂ）はそのショットキーダイオードを内蔵している電界効果トランジスタを示す概略断面図である。

符号の説明

１…電界効果トランジスタ， ２…ダイオード， ３…電力変換装置， ４…交流電源， ５…整流回路， ６…インバータ回路， ７…半導体装置， ８…孔， ９…コンタクト層， １０…トレンチ， １１…パッシベーション膜， １２…イオン打込領域， ２１…基板， ２２…バッファ層， ２３…第一の窒化物系化合物半導体層， ２４…第二の窒化物系化合物半導体層， ２５…第三の半導体層（障壁調整層）， ２６…電界集中緩和層， １００…電界効果トランジスタ， １００…ダイオード， ３００…電力変換装置， ４００…交流電源， ５００…整流回路， ６００…インバータ回路

Claims (10)

1. 導電性を有する半導体基板と、
   前記基板の第一の面側に形成された少なくとも窒化物系化合物半導体層を含む積層半導体層により構成された電界効果トランジスタと、
   前記積層窒化物系化合物半導体層を貫く孔と、
   前記孔の底部に形成された一方の電極と前記基板の第二の面側に形成された他方の電極とにより構成されたダイオードと、
   を有する半導体装置。
2. 前記ダイオードの一方の電極又は他方の電極はショットキー電極である請求項１記載の半導体装置。
3. 前記基板に直接接するように形成された窒化物系化合物半導体層の面を介して前記ショットキー電極が形成されている請求項２記載の半導体装置。
4. ショットキーバリアの高さを変化させる障壁調整層としての窒化物系化合物半導体層を介して前記ショットキー電極が形成されている請求項３記載の半導体装置。
5. 前記基板の第一の面側と前記積層半導体層を構成する半導体層の間に、高抵抗窒化物系化合物半導体層が形成されている請求項１〜請求項４のいずれか１に記載の半導体装置。
6. 前記ダイオードのオン電圧は、前記電界効果トランジスタがオフの状態における前記電界効果トランジスタのゲートとドレイン間におけるゲート破壊電圧よりも低い請求項１〜請求項５のいずれか１に記載の半導体装置。
7. 前記ダイオードのブレークダウン電圧は、前記電界効果トランジスタがオフの状態における前記電界効果トランジスタのソースとドレイン間のブレークダウン電圧よりも小さい請求項１〜請求項５のいずれか１に記載の半導体装置。
8. 前記導電性を有する半導体基板は、Ａｌ_xＧａ_1-xＮ（０≦ｘ≦１）基板、ＳｉＣ基板、又はＳｉ基板である請求項１〜請求項７のいずれか１に記載の半導体装置。
9. 請求項１〜請求項８のいずれか１に記載の半導体装置の電界効果トランジスタをスイッチング素子として使用する電力変換回路を有する電力変換装置。
10. 前記電力変換回路は、インバータ回路又はコンバータ回路である請求項９記載の電力変換装置。

Images