JP2010040814A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010040814A
JP2010040814A JP2008202718A JP2008202718A JP2010040814A JP 2010040814 A JP2010040814 A JP 2010040814A JP 2008202718 A JP2008202718 A JP 2008202718A JP 2008202718 A JP2008202718 A JP 2008202718A JP 2010040814 A JP2010040814 A JP 2010040814A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
diode
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008202718A
Other languages
English (en)
Other versions
JP5524462B2 (ja
JP2010040814A5 (ja
Inventor
Yoshiaki Nozaki
義明 野崎
John Twynam
ジョン・トワイナム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008202718A priority Critical patent/JP5524462B2/ja
Publication of JP2010040814A publication Critical patent/JP2010040814A/ja
Publication of JP2010040814A5 publication Critical patent/JP2010040814A5/ja
Application granted granted Critical
Publication of JP5524462B2 publication Critical patent/JP5524462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】保護素子を有し、且つ、エピタキシャル層表面の利用効率を上げる。
【解決手段】ＧaＮ‐ＨＦＥＴ２１のソース電極３０とドレイン電極２９との間にＰＮダイオード２２を接続する。こうして、ソース電極３０とドレイン電極２９との間に印加されたサージ電圧による過大電流を基板側に逃がすことにより、ＧaＮ‐ＨＦＥＴ２１が１kＶ程度のサージ電圧が印加されても破壊することはない。また、ＰＮダイオード２２の上にＧaＮ‐ＨＦＥＴ２１を積み上げた縦型構造を有しているので、ＰＮダイオード２２のアノード電極３４とカソード電極３３とを、バッファ層２６,ＧaＮ層２７およびＡlＧaＮ層２８でなるエピタキシャル層の表面に形成する必要がなく、エピタキシャル層の表面の利用効率を上げることができる。また、上記エピタキシャル層のエッチングによるエッチングダメージがなく、ＧaＮ‐ＨＦＥＴ２１に特性にばらつきが生じない。
【選択図】図１

Description

この発明は、保護用のダイオードを有する半導体装置に関する。
電力変換装置の電力変換回路に組み込まれるスイッチング素子としては、数Ｗ以上の電力を扱うことが必要であることから、大電力を扱うＦＥＴ(Field EffectTransistor：電界効果トランジスタ)としてパワーＭＯＳＦＥＴ(MetalOxide Semiconductor ＦＥＴ)が広く使用されている。また、バイポーラトランジスタとＭＯＳＦＥＴとを複合化したＩＧＢＴ(Insulated Gate BipolarTransistor：絶縁ゲート型のバイポーラトランジスタ)は、高電圧領域で上記ＭＯＳＦＥＴよりもオン抵抗が低いことから、特に高電圧高耐圧のスイッチング素子として使用されている。
ところで、上述のようなパワーＭＯＳＦＥＴ等においては、突入電流あるいはサージ電圧が印加されることによる素子破壊を防止するために、保護素子を組み込むことが必要である。例えば、最も一般的なＳi系ＭＯＳＦＥＴにおいては、通常、上記保護素子としてｐｎ接合を用いたダイオードが内蔵されている。
近年、省エネの必要性から上記ＭＯＳＦＥＴや上記ＩＧＢＴの更なる低抵抗化が求められており、Ｓi半導体の材料の限界から、ＧaＮ等のワイドバンドギャップを有する窒化物半導体を用いたスイッチング素子の開発が行われている。このような半導体装置として、特開２００７‐５９８８２号公報(特許文献１)に開示された半導体装置がある。
上記特許文献１に開示された半導体装置においては、図１６に示すように、サファイア基板１の上に、ＧaＮからなる第１の半導体層２とｉ‐Ａl0.26Ｇa0.74Ｎからなる第２の半導体層３とが順次積層された素子形成層４が形成されている。素子形成層４の第１領域４Ａの上には、互いに間隔をおいてオーミック電極であるソース電極５およびドレイン電極６が形成され、その間にはゲート電極７が形成されており、ＨＦＥＴ(ヘテロ電界効果トランジスタ)が形成されている。
上記素子形成層４の第１領域４Ａとは素子分離領域８によって分離された第２領域４Ｂの上には、ｐ型のＡl0.26Ｇa0.74Ｎからなる第３の半導体層９とオーミック電極１０とが間隔をおいて形成されている。このように、ヘテロ接合界面を有する素子形成層４の上にｐ型の第３の半導体層９を形成した場合には、ヘテロ接合界面に生じる２次元電子ガス(２ＤＥＧ)をｎ型領域とし、第３の半導体層９をｐ型領域として、ｐｎ接合が形成される。したがって、素子形成層４の上にオーミック電極１０を形成することによって、第３の半導体層９をアノードとし、オーミック電極１０をカソードとする第１のｐｎ接合ダイオードが形成される。
さらに、別の素子分離領域８によって第２領域４Ｂと分離された第３領域４Ｃには、上記第１のｐｎ接合ダイオードと同じ構成を有する第２のｐｎ接合ダイオードが形成されている。
上記第１のｐｎ接合ダイオードのアノードである第３の半導体層９と上記ＨＦＥＴのゲート電極７とは配線１１によって電気的に接続されている。また、上記第１のｐｎ接合ダイオードのカソードであるオーミック電極１０と上記第２のｐｎ接合ダイオードのアノードである第３の半導体層９とが配線１２によって電気的に接続され、上記第２のｐｎ接合ダイオードのカソードであるオーミック電極１０と上記ＨＦＥＴのソース電極５とが配線１３によって電気的に接続されている。
上記構成によれば、上記ＨＦＥＴのゲート電極７とソース電極５との間に上記第１のｐｎ接合ダイオードおよび上記第２のｐｎ接合ダイオードが直列に接続されて、ゲート電極７に加わった過大電流を逃がすための電流パスが形成されている。
上記特許文献１に開示された半導体装置のごとく、ＧaＮ‐ＨＦＥＴを用いた半導体装置においては、エピタキシャル層内に２次元電子ガスの形成が可能であり、高速スイッチングおよび低オン抵抗化が可能である。
ところが、図１６に示すように窒化物半導体のＨＥＦＴを用いた半導体装置では、上記第３の半導体層９であるＰ型層はエピタキシャル成長により形成する必要があり、エピタキシャル成長した上記Ｐ型層の不要な部分についてはエッチング等により除去する必要がある。その場合には、エッチングダメージが生じ、このエッチングダメージによって上記ＨＥＦＴに特性にばらつきが生ずるという問題がある。また、図１６に示す半導体装置は第２の半導体層３上に上記ＧaＮ‐ＨＥＦＴおよび上記第１,第２のｐｎ接合ダイオードが横並びに形成された横型構造を有しているため、上記第１,第２のｐｎ接合ダイオードのアノード９とカソード１０との両電極を素子形成層４の表面に形成する必要があり、チップ面積が増大するという問題がある。
特開２００７‐５９８８２号公報
そこで、この発明の課題は、突入電流あるいはサージ電圧による電流を基板側に流す保護素子を有し、且つ、エピタキシャル層表面の利用効率を上げることができる半導体装置を提供することにある。
上記課題を解決するため、この発明の半導体装置は、
半導体基板の表面上に形成されたエピタキシャル層と、
エピタキシャル層内に形成された能動素子と、
上記半導体基板内における上記能動素子の下部に形成されたダイオードと、
上記ダイオードのカソードと上記能動素子の一方の駆動電極とを電気的に接続する第１電極と、
上記ダイオードのアノードと上記能動素子の他方の駆動電極とを電気的に接続する第２電極と
を備えたことを特徴としている。
上記構成によれば、エピタキシャル層内に形成された能動素子における一方の駆動電極と他方の駆動電極との間に、半導体基板内に形成されたダイオードを接続している。したがって、上記能動素子に印加されたサージ電圧による過大電流を上記半導体基板側に逃がすことができ、上記能動素子のサージ耐圧を向上させることができる。
さらに、本半導体装置は、上記半導体基板内に形成された上記ダイオードの上に、上記エピタキシャル層内に形成された能動素子を積み上げた縦型構造を有している。したがって、上記ダイオードのアノード電極とカソード電極とを、上記エピタキシャル層の表面に形成する必要がなく、上記エピタキシャル層の表面の利用効率を上げることができる。
さらに、上記能動素子の駆動電極を上記エピタキシャル層の表面に形成する場合には、例えば、金属を蒸着し、リフトオフ法によって形成できるので、上記エピタキシャル層に対してエッチングを行う必要がない。そのため、上記エピタキシャル層には、エッチングによるエッチングダメージが生じなく、上記能動素子の特性にばらつきが生ずることがない。
また、１実施の形態の半導体装置では、
上記半導体基板は、Ｐ型半導体基板あるいはＮ型半導体基板である。
この実施の形態によれば、上記半導体基板をＮ型半導体基板で構成している。したがって、上記Ｎ型半導体基板がＮ型シリコン基板である場合には、Ｐ型シリコン基板に比べて高抵抗化が可能であるため、上記ダイオードの高耐圧化が可能になる。
また、１実施の形態の半導体装置では、
上記半導体基板内に形成されたダイオードの上記カソードは、上記半導体基板の上記エピタキシャル層側の面における一部の領域に形成されており、
上記半導体基板内に形成されたダイオードの上記アノードは、上記半導体基板の上記エピタキシャル層側とは反対側の面における全部の領域に形成されており、
上記第１電極および上記第２電極のうち、上記半導体基板内の上記全部の領域に形成された上記アノードに電気的に接続される電極は、上記半導体基板および上記エピタキシャル層を貫通して形成された貫通電極であり、
上記半導体基板内の上記一部の領域に形成された上記カソードは、上記貫通電極と３０μm以上の距離を隔てて配置されている。
この実施の形態によれば、上記半導体基板の上記エピタキシャル層側とは反対側の面における全部の領域に形成された上記アノードに電気的に接続される電極を、上記半導体基板および上記エピタキシャル層を貫通して形成された貫通電極で構成している。したがって、上記半導体基板内の上記全部の領域に形成された上記アノードに電気的に接続される上記電極を、外付けの金属ワイヤーで構成する場合に比して、本半導体装置を実装する際のワイヤーボンディングが不要となり、本半導体装置の実装を簡単にすることができる。
さらに、上記半導体基板の上記エピタキシャル層側の面における一部の領域に形成される上記カソードは、上記貫通電極から３０μm以上の距離を隔てて配置されている。したがって、上記貫通電極と、上記半導体基板の上記一部の領域に形成される上記カソードまたは上記アノードとの間に、例えば略６００Ｖが印加されてもショートすることはない。したがって、上記貫通電極と上記半導体基板および上記エピタキシャル層との間を絶縁する必要が無く、製造工程を簡略化することができる。
また、１実施の形態の半導体装置では、
上記半導体基板内に形成されたダイオードの上記カソードおよび上記アノードは、上記半導体基板の両面における全部の領域に形成されており、
上記第１電極および上記第２電極のうち、上記半導体基板の上記エピタキシャル層側とは反対側の面に形成されている上記カソードあるいは上記アノードに電気的に接続される電極は、上記半導体基板および上記エピタキシャル層を貫通して形成された貫通電極であり、
上記半導体基板および上記エピタキシャル層を貫通して形成された上記貫通電極の周囲には、上記貫通電極と上記半導体基板および上記エピタキシャル層との間を絶縁する絶縁膜が形成されている。
この実施の形態によれば、上記貫通電極の周囲に絶縁膜を形成している。したがって、上記貫通電極と上記半導体基板および上記エピタキシャル層との間を絶縁することができる。そのため、上記ダイオードの上記カソードおよび上記アノードは、上記半導体基板の両面における全部の領域に形成することが可能になる。したがって、上記半導体基板の上記エピタキシャル層側の面に形成される上記カソードあるいは上記アノードの面積を大きくすることができ、上記ダイオードの電流容量を大きくすることができる。
また、１実施の形態の半導体装置では、
上記半導体基板はシリコン基板であり、
上記エピタキシャル層は窒化ガリウム層であり、
上記ダイオードの上記カソードは、上記シリコン基板における一方の面に不純物濃度が１×１０20(atoms/cm3)以上になるように、リンを拡散させて形成されている。
窒化ガリウムの格子定数は５.１８６Åである一方、シリコンの格子定数は５.４３Åであって窒化ガリウムよりも大きい。この実施の形態によれば、上記シリコン基板における一方の面に形成される上記ダイオードの上記カソードにおけるリンの不純物濃度は１×１０20(atoms/cm3)以上であり、窒化ガリウム層に隣接する上記シリコン基板には、シリコンに比べて原子半径が小さいリンが多量に拡散されている。したがって、窒化ガリウム層に隣接する上記シリコン基板の格子間隔が縮められて窒化ガリウム層との格子定数差が減少し、その結果エピタキシャル成長された上記窒化ガリウム層の結晶性が向上される。
また、１実施の形態の半導体装置では、
上記半導体基板は上記Ｎ型半導体基板であり、
上記Ｎ型半導体基板は窒化物半導体基板であり、
上記窒化物半導体基板における上記エピタキシャル層とは反対側の面上に形成された裏面電極を備え、
上記窒化物半導体基板と上記裏面電極とで、上記ダイオードとしてのショットキーダイオードを構成している。
この実施の形態によれば、上記能動素子における一方の駆動電極と他方の駆動電極との間に接続される上記ダイオードを、上記窒化物半導体基板と裏面電極とで成るショットキーダイオードで構成している。したがって、上記ダイオードを、上記半導体基板の一方の面にＮ型不純物を注入する一方、他方の面にＰ型不純物を注入して成るＰＮダイオードで構成する場合に比較して、上記ダイオードの製造工程を簡略化することができる。
また、１実施の形態の半導体装置では、
上記エピタキシャル層は窒化物半導体の層である。
この実施の形態によれば、上記エピタキシャル層内に形成される能動素子は、ワイドバンドギャップを有する窒化物半導体層に形成される。したがって、窒化物半導体層のヘテロ接合界面に生ずる２次元電子ガスを利用して、高速動作および低オン抵抗化が可能になる。
また、１実施の形態の半導体装置では、
上記エピタキシャル層内に形成された上記能動素子は、横型電界効果トランジスタである。
この実施の形態によれば、上記エピタキシャル層内に形成される能動素子は、横型電界効果トランジスタである。したがって、高サージ耐圧で、特性にばらつきのない横型電界効果トランジスタを得ることができる。さらに、上記エピタキシャル層が窒化物半導体の層である場合には、上記窒化物半導体層のヘテロ接合界面に生ずる２次元電子ガスをチャネルとして、高速スイッチングおよび低オン抵抗化が可能になる。
以上より明らかなように、この発明の半導体装置は、半導体基板の表面上にエピタキシャル層を形成し、このエピタキシャル層内に形成された能動素子における一方の駆動電極と他方の駆動電極との間に、上記半導体基板内に形成されたダイオードを接続したので、上記能動素子に印加されたサージ電圧による過大電流を上記半導体基板側に逃がすことができ、上記能動素子のサージ耐圧を向上させることができる。
さらに、本半導体装置は、半導体基板内に形成された上記ダイオードの上に、上記エピタキシャル層内に形成された能動素子を積み上げた縦型構造を有している。したがって、上記ダイオードのアノード電極とカソード電極とを、上記エピタキシャル層の表面に形成する必要がなく、上記エピタキシャル層の表面の利用効率を上げることができる。
さらに、上記能動素子の駆動電極を上記エピタキシャル層の表面に形成する場合には、例えば、金属を蒸着し、リフトオフ法によって形成することができる。したがって、上記エピタキシャル層に対してエッチングを行う必要がなく、上記エピタキシャル層にエッチングによるエッチングダメージが生じない。その結果、上記能動素子の特性にばらつきが生ずることを防止できる。
以下、この発明を図示の実施の形態により詳細に説明する。
・第１実施の形態
図１は、本実施の形態の半導体装置の構成を示す。尚、図１(a)は、本半導体装置の等価回路を示す。また、図１(b)は、本半導体装置の断面構造を示す。
図１(a)および図１(b)に示すように、本半導体装置は、例えば、電力変換装置の電力変換回路等に用いられ、スイッチング素子としてのＧaＮ‐ＨＦＥＴ２１と、このＧaＮ‐ＨＦＥＴ２１の保護素子としてのＰＮダイオード２２とで、構成されている。具体的には、ＧaＮ‐ＨＦＥＴ２１のソースとドレインとの間に、ＰＮダイオード２２が接続されている。
図２〜図８は、本半導体装置の各製造工程における図１(b)に相当する断面図である。以下、図２〜図８に従って、図１(b)に示す半導体装置の製造方法について説明する。
先ず、図２に示すように、Ｐ型シリコン基板(不純物濃度４×１０14atoms/cm3)２３の一方の面からＰ(リン)をイオン注入する一方、他方の面からＢ(ボロン)をイオン注入し、１１００℃の温度でアニールする。こうして、Ｐ型シリコン基板２３の上記一方の面にＮ型拡散層２４を形成し、上記他方の面にＰ型拡散層２５を形成する。
その際に、上記Ｐ(リン)によるイオン注入は、エネルギー１２０ｋeＶ、ドーズ量２×１０15atoms/cm2で行い、Ｂ(ボロン)によるイオン注入は、エネルギー６５ｋeＶ、ドーズ量３×１０14atoms/cm2で行う。
そうした後、図３に示すように、上記Ｎ型拡散層２４上に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属化学気相成長)によって、バッファ層２６,ＧaＮ層２７およびＡlＧaＮ層２８を順次エピタキシャル成長する。尚、バッファ層２６は、ＡlＮ層およびＧaＮ層の積層体であり、一部ＡlＧaＮ層を挿入する場合もある。
次に、図４に示すように、上記ＡlＧaＮ層２８上にＴi/Ａuを蒸着し、リフトオフ法によってドレイン電極２９およびソース電極３０を形成する。さらに、図５に示すように、ＡlＧaＮ層２８上におけるドレイン電極２９とソース電極３０との間にＰt/Ａuをスパッタリングし、リフトオフ法によってゲート電極３１を形成する。こうして、バッファ層２６,ＧaＮ層２７,ＡlＧaＮ層２８,ドレイン電極２９,ソース電極３０およびゲート電極３１を有するＧaＮ‐ＨＦＥＴ２１を形成するのである。
次に、図６に示すように、上記ＡlＧaＮ層２８,ＧaＮ層２７およびバッファ層２６を貫通してＰ型シリコン基板２３のＮ型拡散層２４に達すると共に、ドレイン電極２９に隣接している穴３２を、フォトリソグラフィー技術とドライエッチング技術とを用いて形成する。そして、図７に示すように、穴３２を埋めるようにＡuをスパッタリングした後、リフトオフ法によって、Ｎ型拡散層２４とドレイン電極２９とを電気的に接続する電極３３を形成する。また、図８に示すように、Ｐ型シリコン基板２３のＰ型拡散層２５の表面にＴi/Ｎi/Ａuをスパッタリングして、アノード電極３４を形成する。こうして、Ｐ型シリコン基板２３,Ｎ型拡散層２４,Ｐ型拡散層２５およびアノード電極３４を有するＰＮダイオード２２を形成するのである。
こうして形成された半導体装置を、図１(b)に示すように、リードフレーム３５上に実装し、ＧaＮ‐ＨＦＥＴ２１のソース電極３０とリードフレーム３５とをＡlワイヤー３６によって電気的に接続することによって、スイッチング素子としてのＧaＮ‐ＨＦＥＴ２１におけるソース電極３０とドレイン電極２９との間に、Ａlワイヤー３６,リードフレーム３５および電極３３を介してＰＮダイオード２２を接続した図１(a)および図１(b)に示す構造を有する半導体装置が形成される。
以上のごとく、本実施の形態によれば、上記ＧaＮ‐ＨＦＥＴ２１におけるソース電極３０とドレイン電極２９との間にＰＮダイオード２２を接続している。したがって、ＧaＮ‐ＨＦＥＴのソース電極とドレイン電極との間にＰＮダイオードが接続されていない場合には上記ソース電極とドレイン電極との間に印加された６００Ｖのサージ電圧でＧaＮ‐ＨＦＥＴが破壊していたのに対して、本実施の形態においては、ＧaＮ‐ＨＦＥＴ２１のソース電極３０とドレイン電極２９との間に印加されたサージ電圧による過大電流をＰＮダイオード２２側(つまり、Ｐ型シリコン基板２３側)に逃がすことができる。そのために、上記スイッチング素子としてのＧaＮ‐ＨＦＥＴ２１は、１kＶ程度のサージ電圧が印加されても破壊することはないのである。
また、本実施の形態において、上記エピタキシャル成長によって形成されるのは、上記バッファ層２６,ＧaＮ層２７およびＡlＧaＮ層２８であり、チップの全面に亘って形成されている。そのため、本実施の形態においては、エピタキシャル成長されたバッファ層２６,ＧaＮ層２７およびＡlＧaＮ層２８に対して、エッチング等によって不要な部分を除去する必要がなく、エッチングダメージが生ずることがない。したがって、このエッチングダメージに起因して、ＧaＮ‐ＨＦＥＴ２１に特性にばらつきが生ずることがないのである。
また、本実施の形態では、上記ＰＮダイオード２２の上にＧaＮ‐ＨＦＥＴ２１を積み上げた縦型構造を有している。そして、ＰＮダイオード２２のアノード電極３４は、ＰＮダイオード２２の裏面全体に形成され、ＰＮダイオード２２のカソード電極としての電極３３は、ＧaＮ‐ＨＦＥＴ２１のＡlＧaＮ層２８,ＧaＮ層２７およびバッファ層２６を貫通して形成されると共に、ＧaＮ‐ＨＦＥＴ２１のドレイン電極２９に接続されている。そのため、ＰＮダイオード２２のアノード電極３４とカソード電極３３とを、本半導体装置のチップ表面に形成する必要がなく、ＰＮダイオード２２の形成に起因してチップ面積が増大することがない。したがって、エピタキシャル層の表面の利用効率を上げることができる。
また、本実施の形態においては、不純物濃度４×１０14atoms/cm3の上記Ｐ型シリコン基板２３におけるＮ型拡散層２４の形成面にドーズ量２×１０15atoms/cm2でＰ(リン)の注入を行うことによって、Ｎ型拡散層２４のＰ(リン)の不純物濃度を１×１０20atoms/cm3以上にしている。ＧaＮ層２７の格子定数は５.１８６Åである。一方、Ｐ型シリコン基板２３の格子定数は５.４３Åであり、ＧaＮ層２７よりも大きい。この場合、Ｎ型拡散層２４にはシリコンに比べて原子半径が小さいリンが上述のように多量に拡散されているため、Ｐ型シリコン基板２３の格子間隔が縮められてＧaＮ層２７との格子定数差が減少し、その結果エピタキシャル成長されたＧaＮ層２７の結晶性が向上される。
また、本実施の形態における半導体装置の構造によれば、Ｐ型シリコン基板２３に換えて、Ｎ型シリコン基板を用いることが可能である。不純物をドーピングしていないシリコンは殆どの場合Ｎ型になっており、高純度化すればＮ型の高抵抗基板を作成することが可能である。これに対して、Ｂ(ボロン)等の不純物をドーピングするＰ型シリコン基板２３の場合には、高抵抗化を図ることが困難である。このように、Ｎ型シリコン基板は、Ｐ型シリコン基板に比べて高抵抗化が可能であるため、ＰＮダイオードの高耐圧化が可能になる。
・第２実施の形態
本実施の形態は、上記第１実施の形態におけるＰＮダイオード２２に換えて、ショットキーダイオードを形成したものである。
図９は、本実施の形態の半導体装置の構成を示す断面図である。本実施の形態においては、図１〜図８に示す上記第１実施の形態の半導体装置と同じ部材には、同じ番号を付して詳細な説明を省略する。以下、上記第１実施の形態とは異なる部分について説明する。
本実施の形態においては、上記第１実施の形態におけるＰ型シリコン基板２３に換えてＮ型ＧaＮ基板４１を用いる。そして、本実施の形態においては、上記第１実施の形態における半導体基板に対するＮ型拡散層およびＰ型拡散層の形成は行わず、Ｎ型ＧaＮ基板４１の裏面に裏面電極４２を形成するのである。
先ず、上記第１実施の形態の場合と同様にして、上記Ｎ型ＧaＮ基板４１の一方の面(表面)上にＧaＮ‐ＨＦＥＴ２１を形成し、このＧaＮ‐ＨＦＥＴ２１のＡlＧaＮ層２８,ＧaＮ層２７およびバッファ層２６を貫通して、ＧaＮ‐ＨＦＥＴ２１のドレイン電極２９とＮ型ＧaＮ基板４１とを接続する電極３３を形成し、Ｎ型ＧaＮ基板４１の他方の面(裏面)にＰt/Ａuをスパッタリングして裏面電極４２を形成する。こうして、Ｎ型ＧaＮ基板４１およびＰt/Ａuの裏面電極４２でなるショットキーダイオード４３を形成するのである。
次に、こうして得られた半導体装置をリードフレーム３５上に実装し、ＧaＮ‐ＨＦＥＴ２１のソース電極３０とリードフレーム３５とを電気的に接続するＡlワイヤー３６を形成する。こうして、スイッチング素子としてのＧaＮ‐ＨＦＥＴ２１におけるソース電極３０とドレイン電極２９との間に、ショットキーダイオード４３を接続した半導体装置が形成される。
以上のごとく、本実施の形態においては、上記Ｎ型ＧaＮ基板４１の裏面にＰt/Ａuをスパッタリングして裏面電極４２を形成することによって、ＧaＮ‐ＨＦＥＴ２１におけるソース電極３０とドレイン電極２９との間に接続すべきダイオードとしてのショットキーダイオード４３を形成している。したがって、Ｎ型ＧaＮ基板４１に対してＮ型拡散層およびＰ型拡散層を形成する必要が無く、上記第１実施の形態の場合に比して、製造工程の簡略化を図ることが可能になる。
尚、本実施の形態における上記Ｎ型ＧaＮ基板４１は窒化物半導体であればよく、ＡlやＩnを含んでも差し支えない。また、ＳiＣ基板を用いてもよい。
・第３実施の形態
本実施の形態は、上記第１実施の形態におけるＧaＮ‐ＨＦＥＴ２１のソース電極３０とリードフレーム３５との電気的接続を、外付けのＡlワイヤー３６に換えて、ＧaＮ‐ＨＦＥＴおよびＰＮダイオードを貫通して形成された貫通電極によって行うものである。
図１０は、本実施の形態の半導体装置の構成を示す断面図である。また、本半導体装置の等価回路は、図１(a)と同じである。
図１１〜図１４は、本半導体装置の各製造工程での図１０に相当する断面図である。以下、図１１〜図１４に従って、図１０に示す半導体装置の製造方法について説明する。
先ず、図１１に示すように、Ｐ型シリコン基板(不純物濃度４×１０14atoms/cm3)５１の一方の面の一部に、フォトリソグラフィー法とイオン注入とによって、Ｐ(リン)をイオン注入する。一方、Ｐ型シリコン基板５１の他方の面からＢ(ボロン)をイオン注入する。そして、１１００℃の温度でアニールする。こうして、Ｐ型シリコン基板５１の上記一方の面の一部の領域にＮ型拡散層５２を形成し、上記他方の面の全面にＰ型拡散層５３を形成する。
その際に、上記Ｐ(リン)によるイオン注入は、エネルギー１２０ｋeＶ、ドーズ量２×１０15atoms/cm2で行い、Ｂ(ボロン)によるイオン注入は、エネルギー６５ｋeＶ、ドーズ量３×１０14atoms/cm2で行う。
ここで、上記Ｐ型シリコン基板５１に作り込むＰＮダイオードの目標耐圧を６００Ｖとした場合、上記ＰＮダイオードに６００Ｖが印加された場合にＮ型拡散層５２とＰ型シリコン基板５１との間に広がる空乏層のＮ型拡散層５２からの距離は略３０μmとなる。したがって、後述するようにＧaＮ‐ＨＦＥＴおよびＰＮダイオードを貫通して上記貫通電極を形成する場合には、上記貫通電極とＮ型拡散層５２との短絡を防止するために、Ｎ型拡散層５２を上記貫通電極の形成予定領域から３０μm以上離す必要がある。そこで、余裕をみて、Ｎ型拡散層５２を上記貫通電極の形成予定領域から４０μm離して形成するのである。
次に、図１２に示すように、上記Ｎ型拡散層５２上およびＰ型シリコン基板５１上に、バッファ層５４,ＧaＮ層５５およびＡlＧaＮ層５６を順次エピタキシャル成長する。そして、ＡlＧaＮ層５６上にＴi/Ａuを蒸着し、リフトオフ法によってドレイン電極５７およびソース電極５８を形成する。さらに、ＡlＧaＮ層５６上におけるドレイン電極５７とソース電極５８との間にＰt/Ａuをスパッタリングし、リフトオフ法によってゲート電極５９を形成する。こうして、バッファ層５４,ＧaＮ層５５,ＡlＧaＮ層５６,ドレイン電極５７,ソース電極５８およびゲート電極５９を有するＧaＮ‐ＨＦＥＴ２１を形成するのである。
さらに、上記ＡlＧaＮ層５６,ＧaＮ層５５およびバッファ層５４を貫通して、Ｐ型シリコン基板５１のＮ型拡散層５２に達する溝６０とＰ型シリコン基板５１に達する溝６１とを、フォトリソグラフィー技術とＩＣＰ(Inductively Coupled Plasma：誘導結合プラズマ)ドライエッチング技術とを用いて形成する。その場合、溝６０はドレイン電極５７に隣接する一方、溝６１はソース電極５８に隣接して形成される。
そして、図１３に示すように、Ａuメッキによって溝６０と溝６１とをＡuで埋めて、Ｎ型拡散層５２とドレイン電極５７とを電気的に接続する電極６２と、ソース電極５８に接続されると共にバッファ層５４まで延在する電極６３とを形成する。
さらに、上記Ｐ型拡散層５３およびＰ型シリコン基板５１を貫通して電極６３の端面に至る貫通穴６４を、フォトリソグラフィー技術とＩＣＰドライエッチング技術とを用いて形成する。
次に、図１４に示すように、Ａuメッキによって貫通穴６４をＡuで埋めて、ソース電極５８に接続されると共にＰ型拡散層５３まで延在する貫通電極６５を形成する。そして、図１０に示すように、Ｐ型シリコン基板５１のＰ型拡散層５３の裏面にＴi/Ｎi/Ａuをスパッタリングして、アノード電極６６を形成する。こうして、Ｐ型シリコン基板５１,Ｎ型拡散層５２,Ｐ型拡散層５３およびアノード電極６６を有するＰＮダイオード２２を形成するのである。
こうして、スイッチング素子としての上記ＧaＮ‐ＨＦＥＴ２１におけるソース電極５８とドレイン電極５７との間に、貫通電極６５および電極６２を介してＰＮダイオード２２を接続した図１０に示す構造を有する半導体装置が形成される。
以上のごとく、本実施の形態によれば、上記ＧaＮ‐ＨＦＥＴ２１におけるソース電極５８と、ＰＮダイオード２２のアノード電極６６とを、ＧaＮ‐ＨＦＥＴ２１とＰＮダイオード２２とを貫通して形成された貫通電極６５によって電気的に接続されている。したがって、ＧaＮ‐ＨＦＥＴ２１のソース電極５８とリードフレームとの電気的接続をおこなう外付けのＡlワイヤーが不要となる。すなわち、本半導体装置をリードフレーム(図示せず)上に実装する際のワイヤーボンディングが不要となり、本半導体装置の実装を簡単にできる。
また、本実施の形態の構造によれば、上記貫通電極６５とＰ型シリコン基板５１との間を次の実施の形態のように絶縁する必要が無く、貫通電極６５とＰ型シリコン基板５１との間を絶縁する工程を簡略することができる。
・第４実施の形態
本実施の形態は、上記第３実施の形態においてはＰ型シリコン基板５１の上記一方の面の一部に形成されているＰＮダイオード２２のＮ型拡散層５２を、Ｐ型シリコン基板における一方の面の全面に形成したものである。
図１５は、本実施の形態の半導体装置の構成を示す断面図である。本実施の形態においては、図１０〜図１４に示す上記第３実施の形態の半導体装置と同じ部材には、同じ番号を付して詳細な説明を省略する。以下、上記第３実施の形態とは異なる部分について説明する。
本実施の形態においては、Ｐ型シリコン基板５１の一方の面の全面に、Ｐ(リン)をイオン注入してＮ型拡散層７１を形成する。
以後、上記第３実施の形態の場合と同様にして、Ｐ型シリコン基板５１の他方の面の全面にＰ型拡散層５３を形成し、Ｎ型拡散層７１上にバッファ層５４,ＧaＮ層５５,ＡlＧaＮ層５６,ドレイン電極５７,ソース電極５８およびゲート電極５９を有するＧaＮ‐ＨＦＥＴ２１を形成し、Ｎ型拡散層７１とドレイン電極５７とを電気的に接続する電極６２を形成する。
その後、上記ＡlＧaＮ層５６,ＧaＮ層５５,バッファ層５４,Ｎ型拡散層７１,Ｐ型シリコン基板５１およびＰ型拡散層５３を貫通する第１貫通穴を、フォトリソグラフィー技術とＩＣＰドライエッチング技術とを用いて形成する。そして、上記第１貫通穴内の内壁に酸化膜層７２をＣＶＤで形成する。さらに、酸化膜７２に第２貫通穴を形成し、Ａuメッキによって上記第２貫通穴をＡuで埋めて、ソース電極５８に接続されると共にＰ型拡散層５３を貫通して裏面まで延在する貫通電極６５を形成する。最後に、Ｐ型シリコン基板５１におけるＰ型拡散層５３の裏面にＴi/Ｎi/Ａuをスパッタリングして、アノード電極６６を形成する。こうして、Ｐ型シリコン基板５１,Ｎ型拡散層７１,Ｐ型拡散層５３およびアノード電極６６を有するＰＮダイオード２２を形成するのである。
本実施の形態においては、上記ＧaＮ‐ＨＦＥＴ２１のソース電極５８とＰＮダイオード２２のアノード電極６６とを電気的に接続する貫通電極６５の周囲を、酸化膜７２によって絶縁している。したがって、貫通電極６５と、Ｐ型シリコン基板５１,Ｎ型拡散層７１およびＰ型拡散層５３と、の間を絶縁することができ、ＰＮダイオード２２のＮ型拡散層７１を、Ｐ型シリコン基板５１の上記一方の面の全面に形成することが可能になる。したがって、上記第３実施の形態の場合に比較して、Ｎ型拡散層７１の面積を拡大することができ、ＰＮダイオード２２の電流容量を２倍以上にすることができる。ここで、上記第２貫通穴内に形成するＡuは完全に上記第２貫通穴を埋め込む必要は無く、十分な電流容量がある場合には空間が残っていても差し支えない。
また、上記酸化膜７２は、絶縁耐圧が１０Ｍ(メガ)Ｖ/cm以上あるため、酸化膜７２の膜厚を１μmとすることによって、貫通電極６５とＰＮダイオード２２のカソードであるＮ型拡散層７１との間に、６００Ｖが印加されてもショートすることはない。
尚、上記各実施の形態においては、上記ＨＦＥＴ２１を成すエピタキシャル層をＧaＮ層２７,５５とＡlＧaＮ層２８,５６との積層構造としている。しかしながら、この発明はこの組成や積層構造に限定されるものではない。要は、ＨＦＥＴ２１を成すエピタキシャル層は２次元電子ガスを生成すればよく、Ｉnを含んでもよい。
また、上記各実施の形態における各電極の材料は、上記各実施の形態に限定されるものではなく、一般的な材料によって形成すればよい。例えば、ＨＦＥＴ２１のソース電極３０,５８およびドレイン電極２９,５７は、チタンとアルミニウムとが積層された材料や、チタンと白金と金とを積層した材料およびこの材料の上記チタンをチタンと同属の元素に置き換えた材料であってもよい。また、ゲート電極３１,５９は、例えば、パラジウム、パラジウムシリコン、ニッケル、ニッケルと金との積層体、パラジウムと白金と金との積層体、Ｗ、ＷＮ等によって形成すればよい。
この発明の半導体装置における構成を示す図である。 図１に示す半導体装置の製造工程での断面図である。 図２に続く製造工程での断面図である。 図３に続く製造工程での断面図である。 図４に続く製造工程での断面図である。 図５に続く製造工程での断面図である。 図６に続く製造工程での断面図である。 図７に続く製造工程での断面図である。 図１とは異なる半導体装置における断面図である。 図１および図９とは異なる半導体装置における断面図である。 図１０に示す半導体装置の製造工程での断面図である。 図１１に続く製造工程での断面図である。 図１２に続く製造工程での断面図である。 図１３に続く製造工程での断面図である。 図１,図９および図１０とは異なる半導体装置における断面図である。 従来の半導体装置における断面図である。
符号の説明
２１…ＧaＮ‐ＨＦＥＴ、
２２…ＰＮダイオード、
２３,５１…Ｐ型シリコン基板、
２４,５２,７１…Ｎ型拡散層、
２５,５３…Ｐ型拡散層、
２６,５４…バッファ層、
２７,５５…ＧaＮ層、
２８,５６…ＡlＧaＮ層、
２９,５７…ドレイン電極、
３０,５８…ソース電極、
３１,５９…ゲート電極、
３３,６２,６３…電極、
３４,６６…アノード電極、
３５…リードフレーム、
３６…Ａlワイヤー、
４１…Ｎ型ＧaＮ基板、
４２…Ｐt/Ａu裏面電極、
４３…ショットキーダイオード、
６５…貫通電極、
７２…酸化膜。

Claims (8)

  1. 半導体基板の表面上に形成されたエピタキシャル層と、
    エピタキシャル層内に形成された能動素子と、
    上記半導体基板内における上記能動素子の下部に形成されたダイオードと、
    上記ダイオードのカソードと上記能動素子の一方の駆動電極とを電気的に接続する第１電極と、
    上記ダイオードのアノードと上記能動素子の他方の駆動電極とを電気的に接続する第２電極と
    を備えたことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    上記半導体基板は、Ｐ型半導体基板であることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    上記半導体基板内に形成されたダイオードの上記カソードは、上記半導体基板の上記エピタキシャル層側の面における一部の領域に形成されており、
    上記半導体基板内に形成されたダイオードの上記アノードは、上記半導体基板の上記エピタキシャル層側とは反対側の面における全部の領域に形成されており、
    上記第１電極および上記第２電極のうち、上記半導体基板内の上記全部の領域に形成された上記アノードに電気的に接続される電極は、上記半導体基板および上記エピタキシャル層を貫通して形成された貫通電極であり、
    上記半導体基板内の上記一部の領域に形成された上記カソードは、上記貫通電極と３０μm以上の距離を隔てて配置されている
    ことを特徴とする半導体装置。
  4. 請求項１あるいは請求項２に記載の半導体装置において、
    上記半導体基板内に形成されたダイオードの上記カソードおよび上記アノードは、上記半導体基板の両面における全部の領域に形成されており、
    上記第１電極および上記第２電極のうち、上記半導体基板の上記エピタキシャル層側とは反対側の面に形成されている上記カソードあるいは上記アノードに電気的に接続される電極は、上記半導体基板および上記エピタキシャル層を貫通して形成された貫通電極であり、
    上記半導体基板および上記エピタキシャル層を貫通して形成された上記貫通電極の周囲には、上記貫通電極と上記半導体基板および上記エピタキシャル層との間を絶縁する絶縁膜が形成されている
    ことを特徴とする半導体装置。
  5. 請求項１から請求項４までの何れか一つに記載の半導体装置において、
    上記半導体基板はシリコン基板であり、
    上記エピタキシャル層は窒化ガリウム層であり、
    上記ダイオードの上記カソードは、上記シリコン基板における一方の面に不純物濃度が１×１０20(atoms/cm3)以上になるように、リンを拡散させて形成されている
    ことを特徴とする半導体装置。
  6. 請求項２に記載の半導体装置において、
    上記半導体基板は上記Ｎ型半導体基板であり、
    上記Ｎ型半導体基板は窒化物半導体基板であり、
    上記窒化物半導体基板における上記エピタキシャル層とは反対側の面上に形成された裏面電極を備え、
    上記窒化物半導体基板と上記裏面電極とで、上記ダイオードとしてのショットキーダイオードを構成した
    ことを特徴とする半導体装置。
  7. 請求項１から請求項６までの何れか一つに記載の半導体装置において、
    上記エピタキシャル層は窒化物半導体層である
    ことを特徴とする半導体装置。
  8. 請求項１から請求項７までの何れか一つに記載の半導体装置において、
    上記エピタキシャル層内に形成された上記能動素子は、横型電界効果トランジスタである
    ことを特徴とする半導体装置。
JP2008202718A 2008-08-06 2008-08-06 半導体装置 Active JP5524462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008202718A JP5524462B2 (ja) 2008-08-06 2008-08-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008202718A JP5524462B2 (ja) 2008-08-06 2008-08-06 半導体装置

Publications (3)

Publication Number Publication Date
JP2010040814A true JP2010040814A (ja) 2010-02-18
JP2010040814A5 JP2010040814A5 (ja) 2011-05-26
JP5524462B2 JP5524462B2 (ja) 2014-06-18

Family

ID=42013038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008202718A Active JP5524462B2 (ja) 2008-08-06 2008-08-06 半導体装置

Country Status (1)

Country Link
JP (1) JP5524462B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012127567A1 (ja) * 2011-03-18 2012-09-27 富士通株式会社 化合物半導体装置及びその製造方法
JP2013509732A (ja) * 2009-11-02 2013-03-14 トランスフォーム インコーポレーテッド 低ｅｍｉ回路のためのパッケージ構成
JP2014056938A (ja) * 2012-09-12 2014-03-27 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
DE102014209931A1 (de) 2013-06-04 2014-12-04 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu deren Herstellung
EP2905811A1 (en) 2014-02-05 2015-08-12 Renesas Electronics Corporation Semiconductor device
EP2955757A4 (en) * 2013-02-07 2017-01-11 Enkris Semiconductor, Inc. Nitride power component and manufacturing method therefor
JP2017050511A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体装置
EP2546880A3 (en) * 2011-07-15 2017-07-05 International Rectifier Corporation Composite semiconductor device with integrated diode
JP2021145048A (ja) * 2020-03-12 2021-09-24 キオクシア株式会社 半導体記憶装置
WO2023106087A1 (ja) * 2021-12-09 2023-06-15 国立研究開発法人産業技術総合研究所 半導体装置
DE102013002986B4 (de) 2012-02-23 2023-07-20 Infineon Technologies Austria Ag Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006507683A (ja) * 2002-11-26 2006-03-02 クリー　インコーポレイテッド ソース領域の下にｐ型埋込み層を備えたトランジスタ及びその作製方法。
JP2006351691A (ja) * 2005-06-14 2006-12-28 Fuji Electric Device Technology Co Ltd 半導体装置
JP2007266475A (ja) * 2006-03-29 2007-10-11 Furukawa Electric Co Ltd:The 半導体装置及び電力変換装置
JP2008198735A (ja) * 2007-02-09 2008-08-28 Sanken Electric Co Ltd 整流素子を含む複合半導体装置
JP2009004398A (ja) * 2007-06-19 2009-01-08 Renesas Technology Corp 半導体装置およびこれを用いた電力変換装置
JP2009009993A (ja) * 2007-06-26 2009-01-15 Toshiba Corp 半導体装置
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP2009182107A (ja) * 2008-01-30 2009-08-13 Furukawa Electric Co Ltd:The 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006507683A (ja) * 2002-11-26 2006-03-02 クリー　インコーポレイテッド ソース領域の下にｐ型埋込み層を備えたトランジスタ及びその作製方法。
JP2006351691A (ja) * 2005-06-14 2006-12-28 Fuji Electric Device Technology Co Ltd 半導体装置
JP2007266475A (ja) * 2006-03-29 2007-10-11 Furukawa Electric Co Ltd:The 半導体装置及び電力変換装置
JP2008198735A (ja) * 2007-02-09 2008-08-28 Sanken Electric Co Ltd 整流素子を含む複合半導体装置
JP2009004398A (ja) * 2007-06-19 2009-01-08 Renesas Technology Corp 半導体装置およびこれを用いた電力変換装置
JP2009009993A (ja) * 2007-06-26 2009-01-15 Toshiba Corp 半導体装置
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP2009182107A (ja) * 2008-01-30 2009-08-13 Furukawa Electric Co Ltd:The 半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013509732A (ja) * 2009-11-02 2013-03-14 トランスフォーム インコーポレーテッド 低ｅｍｉ回路のためのパッケージ構成
WO2012127567A1 (ja) * 2011-03-18 2012-09-27 富士通株式会社 化合物半導体装置及びその製造方法
US8941093B2 (en) 2011-03-18 2015-01-27 Fujitsu Limited Compound semiconductor device and manufacturing method thereof
EP2546880A3 (en) * 2011-07-15 2017-07-05 International Rectifier Corporation Composite semiconductor device with integrated diode
DE102013002986B4 (de) 2012-02-23 2023-07-20 Infineon Technologies Austria Ag Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
JP2014056938A (ja) * 2012-09-12 2014-03-27 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
EP2955757A4 (en) * 2013-02-07 2017-01-11 Enkris Semiconductor, Inc. Nitride power component and manufacturing method therefor
US9012959B2 (en) 2013-06-04 2015-04-21 Mitsubishi Electric Corporation Semiconductor device
DE102014209931B4 (de) 2013-06-04 2022-03-17 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014209931A1 (de) 2013-06-04 2014-12-04 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu deren Herstellung
US9520489B2 (en) 2014-02-05 2016-12-13 Renesas Electronics Corporation Semiconductor device
EP2905811A1 (en) 2014-02-05 2015-08-12 Renesas Electronics Corporation Semiconductor device
US9837519B2 (en) 2014-02-05 2017-12-05 Renesas Electronics Corporation Semiconductor device
JP2017050511A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体装置
JP2021145048A (ja) * 2020-03-12 2021-09-24 キオクシア株式会社 半導体記憶装置
JP7341927B2 (ja) 2020-03-12 2023-09-11 キオクシア株式会社 半導体記憶装置
WO2023106087A1 (ja) * 2021-12-09 2023-06-15 国立研究開発法人産業技術総合研究所 半導体装置

Also Published As

Publication number Publication date
JP5524462B2 (ja) 2014-06-18

Similar Documents

Publication Publication Date Title
JP5524462B2 (ja) 半導体装置
US10446542B1 (en) GaN structures
JP2010040814A5 (ja)
JP5589850B2 (ja) 半導体装置及びその製造方法
JP6280796B2 (ja) ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法
JP5995435B2 (ja) 半導体装置およびその製造方法
US20100207164A1 (en) Field effect transistor
US20070241427A1 (en) Mesa-type bipolar transistor
KR20150092708A (ko) 반도체 장치
KR20140097975A (ko) 반도체장치 및 그 제조방법
JP4929882B2 (ja) 半導体装置
JP2009164158A (ja) 半導体装置及びその製造方法
JPWO2018230136A1 (ja) 窒化物半導体装置及びその製造方法
JP2013098317A (ja) 半導体装置およびその製造方法
TW201030973A (en) Semiconductor device
JPWO2009101668A1 (ja) 炭化珪素半導体装置
JP6560444B2 (ja) 半導体装置
US10229969B2 (en) Power semiconductor device
JP2010206020A (ja) 半導体装置
JP2011071307A (ja) 電界効果トランジスタ及びその製造方法
JP2015185700A (ja) 半導体装置
CN114430861A (zh) 半导体装置
JP2006332199A (ja) ＳｉＣ半導体装置
JP5549081B2 (ja) 半導体装置及びその製造方法
JP5757746B2 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140410

R150 Certificate of patent or registration of utility model

Ref document number: 5524462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350