CN104637821B - 超级结器件的制造方法 - Google Patents
超级结器件的制造方法 Download PDFInfo
- Publication number
- CN104637821B CN104637821B CN201510024006.7A CN201510024006A CN104637821B CN 104637821 B CN104637821 B CN 104637821B CN 201510024006 A CN201510024006 A CN 201510024006A CN 104637821 B CN104637821 B CN 104637821B
- Authority
- CN
- China
- Prior art keywords
- type
- super
- layer
- silicon epitaxy
- type column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 45
- 239000010703 silicon Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000407 epitaxy Methods 0.000 claims abstract description 39
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 239000000126 substance Substances 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 26
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 238000006396 nitration reaction Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种超级结器件的制造方法，包括步骤：步骤一、提供一硅外延基片并形成硬掩膜层；步骤二、光刻刻蚀形成多个沟槽；步骤三、进行带角度的N型离子注入在沟槽的底部和侧壁的硅外延基片表面形成一N型注入层；步骤四、进行P型外延层生长并填充沟槽形成P型柱。本发明能降低器件的源漏导通电阻。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种超级结器件的制造方法。
背景技术
超级结(Super Junction)由交替排列的P型柱和N型柱组成，P型柱和N型柱之间的载流子容易互相耗尽从而提高器件的击穿电压，现有技术中，普遍采用的超级结的作业方法为两种：
一种为多次外延搭配多次离子注入，然后通过一次退火推进(Drive in)的方法将多次注入的P型阱(Well)连成一个P型柱。
另一种做法是先生长一层或者双层的外延，通过挖沟槽的方法将需要填充P型柱的外延层挖空形成沟槽，然后在沟槽中填入P型外延形成P型柱。
无论是哪种方法，都会导致一个问题，那就是在形成P型柱之后，由于工艺中存在的不可避免的热过程，同时P型柱的P型杂质一般都采用硼(B)元素，热过程会使得P区即P型柱的B元素会向N区扩散，从而导致P区浓度偏淡区域变大，N区即N型柱偏小的情况发生；同时为了获取击穿电压较高的器件性能，会挑选RS较为大的外延，最终导致了器件源漏导通电阻(RDSON)会比预期更大一些。
发明内容
本发明所要解决的技术问题是提供一种超级结器件的制造方法，能降低器件的源漏导通电阻。
为解决上述技术问题，本发明提供的超级结器件的制造方法包括如下制造步骤：
步骤一、提供一N型轻掺杂的硅外延基片，在所述硅外延基片表面形成硬掩膜层。
步骤二、采用光刻工艺定义出沟槽区域，将所述沟槽区域的所述硬掩膜层去除；以所述硬掩膜层为掩膜对所述沟槽区域的硅进行刻蚀形成多个沟槽；各所述沟槽和由各相邻所述沟槽间的所述硅外延基片组成的N型柱呈交替排列结构。
步骤三、以所述硬掩膜层为掩膜进行带角度的N型离子注入并在所述沟槽的底部和侧壁的所述硅外延基片表面形成一N型注入层；所述N型注入层的掺杂浓度大于所述硅外延基片的掺杂浓度。
步骤四、进行P型外延层生长，所述P型外延层完全填充所述沟槽并由填充于所述沟槽内的所述P型外延层组成P型柱，各所述P型柱和侧面形成有所述N型注入层的所述N型柱呈交替排列的超级结结构，所述P型柱的载流子和侧面形成有所述N型注入层的所述N型柱的载流子平衡；在后续热过程中，所述N型注入层形成一中和从所述P型柱扩散过来的P型杂质的区域，使所述P型柱和所述N型柱的宽度值保持稳定。
进一步的改进是，所述硅外延基片的电阻率为1欧姆·厘米～30欧姆·厘米，厚度为700微米以上。
进一步的改进是，在形成所述硬掩膜层之前还包括在所述硅外延基片的选定区域进行P型体区注入的工艺，形成的P型体区位于各所述P型柱的顶部并延伸到所述P型柱两侧的所述N型柱中。
进一步的改进是，通过调节所述P型体区注入中的阈值电压调整注入来调节超级器件的阈值电压。
进一步的改进是，在形成所述硬掩膜层之前还包括在所述硅外延基片的选定区域进行JFET注入的工艺，形成的JFET注入区位于各所述N型柱的顶部。
进一步的改进是，所述硬掩膜层为ONO结构，包括依次叠加于所述硅外延基片表面的第一氧化层、第二氮化层和第三氧化层。
进一步的改进是，步骤二形成的所述沟槽的深度为1微米～50微米，宽度为2微米～10微米，所述沟槽的间距和宽度比为1:1以上。
进一步的改进是，步骤三中所述N型离子注入的角度为7度并以4个方向分别均匀注入，注入杂质为磷或砷，从所述沟槽的侧壁注入到所述硅外延基片表面的深度为100埃～1000埃。
进一步的改进是，步骤三的所述N型离子注入前还包括在所述沟槽的底部和侧壁表面形成牺牲氧化层以及再将所述牺牲氧化层去除的步骤。
进一步的改进是，步骤四中采用化学机械研磨工艺将所述沟槽外的所述P型外延层去除。
进一步的改进是，还包括如下步骤：
步骤五、在所述超级结结构表面形成超级结器件的终端的场氧层。
步骤六、在所述超级结结构表面依次形成栅介质层和多晶硅栅。
步骤七、进行源注入。
步骤八、形成层间膜以及穿过所述层间膜的接触孔。
步骤九、形成正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极。
进一步的改进是，超级结器件为超级结N型MOSFET器件，还包括如下步骤：
步骤十、对所述硅外延基片进行背面研磨。
步骤十一、在所述硅外延基片背面形成N+掺杂的漏区。
步骤十二、形成背面金属层引出漏极。
进一步的改进是，所述P型柱的P型杂质包括硼元素。
本发明通过在沟槽形成后、进行外延填充沟槽前，进行带角度的N型离子注入，N型离子注入形成的N型注入层能提高N型柱侧面的N型掺杂浓度，该较高掺杂浓度的N型注入层能够中和从P型柱扩散过来的P型杂质如硼的区域，也即能防止P型柱的P型杂质扩散进入到N型柱中，避免出现P型柱宽度变宽、掺杂变淡以及N型柱的宽度变窄、掺杂变淡的情形出现，使P型柱和N型柱的宽度值保持稳定，掺杂浓度也能保持稳定，这能大大降低器件的源漏导通电阻。
另外，N型注入层本身具有高压N型柱内部的掺杂浓度，也能使得N型注入层局部位置处的电阻率降低，从而进一步的降低器件的源漏导通电阻。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例方法流程图；
图2A-图2C是本发明实施例方法各步骤中的器件结构图；
图3是超级结N型MOSFET器件的源漏导通电阻(RDSON)的组成示意图；
图4是本发明实施例方法形成的超级结N型MOSFET器件和现有方法形成的超级结N型MOSFET器件RDSON的测试结果比较。
具体实施方式
如图1所示，是本发明实施例方法流程图；如图2A至图2C所示，是本发明实施例方法各步骤中的器件结构图；本发明实施例中的超级结器件以工作电压为600V、电流为5安的超级结N型MOSFET器件为例说明，本发明实施例超级结器件的制造方法包括如下制造步骤：
步骤一、如图2A所示，提供一N型轻掺杂的硅外延基片1。本发明实施例中，所述硅外延基片1为区熔硅外延基片。所述硅外延基片1的电阻率为1欧姆·厘米～30欧姆·厘米，厚度为700微米以上。
在所述硅外延基片1的选定区域进行JFET注入的工艺，形成的JFET注入区7位于形成形成的各所述N型柱的顶部。
在所述硅外延基片1的选定区域进行P型体区6注入，形成的P型体区6位于后续形成的各P型柱9的顶部并延伸到P型柱9两侧的N型柱中。
通过调节所述P型体区6注入中的阈值电压调整注入来调节超级器件的阈值电压。
在所述硅外延基片1表面形成硬掩膜层。所述硬掩膜层为ONO结构，包括依次叠加于所述硅外延基片1表面的第一氧化层2、第二氮化层3和第三氧化层4。其中第一氧化层2和第二氮化层3的厚度设计需要满足阻挡住后续步骤三的N型离子注入的能量的最低厚度。
步骤二、如图2A所示，采用光刻工艺定义出沟槽区域，将所述沟槽区域的所述硬掩膜层去除；以所述硬掩膜层为掩膜对所述沟槽区域的硅进行刻蚀形成多个沟槽；各所述沟槽和由各相邻所述沟槽间的所述硅外延基片1组成的N型柱呈交替排列结构。
本发明实施例中，形成的所述沟槽的深度为1微米～50微米，宽度为2微米～10微米，所述沟槽的间距和宽度比为1:1以上。
步骤三、如图2A所示，在所述沟槽的底部和侧壁表面形成牺牲氧化层5，之后再将所述牺牲氧化层5去除，这样能消除沟槽的底部和侧壁表面的缺陷，使沟槽的底部和侧壁表面光滑。
如图2B所示，以所述硬掩膜层为掩膜进行带角度的N型离子注入并在所述沟槽的底部和侧壁的所述硅外延基片1表面形成一N型注入层8；所述N型注入层8的掺杂浓度大于所述硅外延基片1的掺杂浓度。
较佳为，进一步的改进是，步骤三中所述N型离子注入的角度为7度并以4个方向分别均匀注入，注入杂质为磷或砷，从所述沟槽的侧壁注入到所述硅外延基片表面的深度为100埃～1000埃。
步骤四、如图2B所示，进行P型外延层生长，所述P型外延层完全填充所述沟槽；采用化学机械研磨工艺将所述沟槽外的所述P型外延层去除。由填充于所述沟槽内的所述P型外延层组成P型柱9。所述P型柱9的P型杂质包括硼元素。
各所述P型柱9和侧面形成有所述N型注入层8的所述N型柱呈交替排列的超级结结构，所述P型柱9的载流子和侧面形成有所述N型注入层8的所述N型柱的载流子平衡；在后续热过程中，所述N型注入层8形成一中和从所述P型柱9扩散过来的P型杂质的区域，使所述P型柱9和所述N型柱的宽度值保持稳定。
步骤五、在所述超级结结构表面形成超级结器件的终端的场氧层。
步骤六、在所述超级结结构表面依次形成栅介质层如栅氧化层10和多晶硅栅11。
步骤七、进行源注入形成源区12。
步骤八、形成层间膜以及穿过所述层间膜的接触孔。
步骤九、形成正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极。
步骤十、对所述硅外延基片1进行背面研磨。
步骤十一、在所述硅外延基片1背面形成N+掺杂的漏区。
步骤十二、形成背面金属层引出漏极。
除了本发明实施例所描述的超级结N型MOSFET器件，本发明实施例方法也能应用于其它超级结器件，如超级结绝缘栅双极型晶体管(IGBT)器件，超级结二极管等。
如图3所示，是超级结N型MOSFET器件的RDSON的组成示意图；由N+掺杂的衬底101组成漏区并从背面引出漏极，N-层102和P-层103组成交替排列的超级结结构，N-层102在导通时作为漂移区；P阱104形成体区，N+区105组成源区并从正面引出源极，在体区表面上方形成有栅氧化层和多晶硅栅106。RDSON是指超级结N型MOSFET器件在导通时从源极到漏极之间的电阻组成，可以用如下公式表示：
RDSON＝Rs+Rn+Rch+Rj+Rd+Rsub。
其中Rs为源极的接触电阻，Rn为N+区105的源区电阻，Rch为沟道电阻，Rj为JFET电阻，Rd为漂移区电阻，Rsub为衬底电阻也即漏区的电阻。
要降低RDSON可以从上面六个电阻考虑。
本发明通过在沟槽形成后、进行外延填充沟槽前，进行带角度的N型离子注入，能使P型柱和N型柱的宽度值保持稳定，掺杂浓度也能保持稳定，从而能降上述公式中的Rd电阻，所以能大大降低器件的RDSON。
如图4所示，是本发明实施例方法形成的超级结N型MOSFET器件和现有方法形成的超级结N型MOSFET器件RDSON的测试结果比较。虚线框201区域内的RDSON的测试值都为现有方法形成的超级结N型MOSFET器件RDSON的测试结果，虚线框202区域内的RDSON的测试值都为本发明实施例方法形成的超级结N型MOSFET器件RDSON的测试结果，图4中每一位置处的一团测试点表示形成于同一基片上的相同器件的测试值。可以看出，RDSON从0.343欧姆减小至0.263欧姆，比原来小约25％。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (12)
1.一种超级结器件的制造方法，其特征在于，包括如下制造步骤：
步骤一、提供一N型轻掺杂的硅外延基片，在所述硅外延基片表面形成硬掩膜层；
步骤二、采用光刻工艺定义出沟槽区域，将所述沟槽区域的所述硬掩膜层去除；以所述硬掩膜层为掩膜对所述沟槽区域的硅进行刻蚀形成多个沟槽；各所述沟槽和由各相邻所述沟槽间的所述硅外延基片组成的N型柱呈交替排列结构；
步骤三、以所述硬掩膜层为掩膜进行带角度的N型离子注入并在所述沟槽的底部和侧壁的所述硅外延基片表面形成一N型注入层；所述N型注入层的掺杂浓度大于所述硅外延基片的掺杂浓度；
步骤四、进行P型外延层生长，所述P型外延层完全填充所述沟槽并由填充于所述沟槽内的所述P型外延层组成P型柱，各所述P型柱和侧面形成有所述N型注入层的所述N型柱呈交替排列的超级结结构，所述P型柱的载流子和侧面形成有所述N型注入层的所述N型柱的载流子平衡；
在形成所述硬掩膜层之前还包括在所述硅外延基片的选定区域进行P型体区注入的工艺，所述P型体区注入对应的选定区域位于后续形成的各所述P型柱的顶部并延伸到所述P型柱两侧的所述N型柱中且所述P型体区的延伸终端位于所述N型柱中的所述硅外延基片中；在后续热过程中，所述N型注入层形成一中和从所述P型柱扩散过来的P型杂质的区域，使所述P型柱扩散的杂质的位置固定在所述N型注入层的厚度范围内，从而使所述N型柱中的所述硅外延基片的宽度值以及掺杂浓度都保持稳定，从而降低器件的源漏导通电阻。
2.如权利要求1所述超级结器件的制造方法，其特征在于：所述硅外延基片的电阻率为1欧姆·厘米～30欧姆·厘米，厚度为700微米以上。
3.如权利要求1所述超级结器件的制造方法，其特征在于：通过调节所述P型体区注入中的阈值电压调整注入来调节超级器件的阈值电压。
4.如权利要求1所述超级结器件的制造方法，其特征在于：在形成所述硬掩膜层之前还包括在所述硅外延基片的选定区域进行JFET注入的工艺，形成的JFET注入区位于各所述N型柱的顶部。
5.如权利要求1所述超级结器件的制造方法，其特征在于：所述硬掩膜层为ONO结构，包括依次叠加于所述硅外延基片表面的第一氧化层、第二氮化层和第三氧化层。
6.如权利要求1所述超级结器件的制造方法，其特征在于：步骤二形成的所述沟槽的深度为1微米～50微米，宽度为2微米～10微米，所述沟槽的间距和宽度比为1:1以上。
7.如权利要求1所述超级结器件的制造方法，其特征在于：步骤三中所述N型离子注入的角度为7度并以4个方向分别均匀注入，注入杂质为磷或砷，从所述沟槽的侧壁注入到所述硅外延基片表面的深度为100埃～2000埃。
8.如权利要求1所述超级结器件的制造方法，其特征在于：步骤三的所述N型离子注入前还包括在所述沟槽的底部和侧壁表面形成牺牲氧化层以及再将所述牺牲氧化层去除的步骤。
9.如权利要求1所述超级结器件的制造方法，其特征在于：步骤四中采用化学机械研磨工艺将所述沟槽外的所述P型外延层去除。
10.如权利要求1所述超级结器件的制造方法，其特征在于，还包括如下步骤：
步骤五、在所述超级结结构表面形成超级结器件的终端的场氧层；
步骤六、在所述超级结结构表面依次形成栅介质层和多晶硅栅；
步骤七、进行源注入；
步骤八、形成层间膜以及穿过所述层间膜的接触孔；
步骤九、形成正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极。
11.如权利要求10所述超级结器件的制造方法，其特征在于：超级结器件为超级结N型MOSFET器件，还包括如下步骤：
步骤十、对所述硅外延基片进行背面研磨；
步骤十一、在所述硅外延基片背面形成N+掺杂的漏区；
步骤十二、形成背面金属层引出漏极。
12.如权利要求1所述超级结器件的制造方法，其特征在于：所述P型柱的P型杂质包括硼元素。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510024006.7A CN104637821B (zh) | 2015-01-19 | 2015-01-19 | 超级结器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510024006.7A CN104637821B (zh) | 2015-01-19 | 2015-01-19 | 超级结器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104637821A CN104637821A (zh) | 2015-05-20 |
| CN104637821B true CN104637821B (zh) | 2018-10-26 |
Family
ID=53216415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510024006.7A Active CN104637821B (zh) | 2015-01-19 | 2015-01-19 | 超级结器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104637821B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105575781B (zh) * | 2016-01-29 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
| CN107134492B (zh) * | 2016-02-26 | 2020-01-14 | 苏州东微半导体有限公司 | 超级结功率器件及其制造方法 |
| CN105957896B (zh) * | 2016-06-24 | 2019-02-05 | 上海华虹宏力半导体制造有限公司 | 超结功率器件及其制造方法 |
| CN108122756B (zh) * | 2016-11-29 | 2020-04-24 | 深圳尚阳通科技有限公司 | 超结器件的制造方法及器件结构 |
| CN106847886A (zh) * | 2017-03-16 | 2017-06-13 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
| CN109841515B (zh) * | 2017-11-24 | 2022-04-15 | 帅群微电子股份有限公司 | 制作半导体元件的方法 |
| CN107919399A (zh) * | 2017-12-13 | 2018-04-17 | 深圳市晶特智造科技有限公司 | 半超结器件及其制造方法 |
| CN111370297A (zh) * | 2020-04-02 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | 超级结的制造方法 |
| CN111883422A (zh) * | 2020-07-16 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制作方法 |
| CN112909075A (zh) * | 2021-01-28 | 2021-06-04 | 滁州华瑞微电子科技有限公司 | 一种具有电荷平衡结构的沟槽mosfet及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050242411A1 (en) * | 2004-04-29 | 2005-11-03 | Hsuan Tso | [superjunction schottky device and fabrication thereof] |
| JP5011881B2 (ja) * | 2006-08-11 | 2012-08-29 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2008182054A (ja) * | 2007-01-25 | 2008-08-07 | Toshiba Corp | 半導体装置 |
-
2015
- 2015-01-19 CN CN201510024006.7A patent/CN104637821B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104637821A (zh) | 2015-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104637821B (zh) | 超级结器件的制造方法 | |
| US11837629B2 (en) | Power semiconductor devices having gate trenches and buried edge terminations and related methods | |
| KR102000886B1 (ko) | 절연 게이트형 스위칭 장치와 그 제조 방법 | |
| JP5586887B2 (ja) | 半導体装置及びその製造方法 | |
| US20150179764A1 (en) | Semiconductor device and method for manufacturing same | |
| KR101929639B1 (ko) | 측면 확산된 금속 산화 반도체 디바이스 및 그 제조 방법 | |
| US9595609B2 (en) | Semiconductor device including superjunction structure formed using angled implant process | |
| KR101939894B1 (ko) | 반도체 장치 형성 방법 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| JP2022022449A (ja) | 半導体装置 | |
| JP2008103683A (ja) | 省スペース型のエッジ構造を有する半導体素子 | |
| JP7182850B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP7020570B2 (ja) | 半導体装置およびその製造方法 | |
| JP2011124464A (ja) | 半導体装置及びその製造方法 | |
| JP2014236120A (ja) | 半導体装置及びその製造方法 | |
| JP2022177293A (ja) | 半導体装置 | |
| CN108074963B (zh) | 超结器件及其制造方法 | |
| KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| CN105826360A (zh) | 沟槽型半超结功率器件及其制作方法 | |
| CN102157377B (zh) | 超结vdmos器件及其制造方法 | |
| KR20130119873A (ko) | 파워 소자 및 그 제조방법 | |
| CN105826195A (zh) | 一种超结功率器件及其制作方法 | |
| CN102214561A (zh) | 超级结半导体器件及其制造方法 | |
| CN105322003A (zh) | 绝缘栅双极型晶体管及其制备方法 | |
| CN206422069U (zh) | 功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |