JP2007227794A

JP2007227794A - 電子デバイス

Info

Publication number: JP2007227794A
Application number: JP2006049026A
Authority: JP
Inventors: Hironaga Yasukawa; 浩永安川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-02-24
Filing date: 2006-02-24
Publication date: 2007-09-06
Anticipated expiration: 2026-02-24
Also published as: TWI325167B; KR20070088383A; JP4613852B2; CN101038897B; US8035987B2; US20070206367A1; CN101038897A; TW200802740A

Abstract

【課題】電子デバイス実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と電子デバイス材料の線膨張係数の違いによって生ずる応力による電気特性の影響を受け難い電子デバイスを提供すること。
【解決手段】電子デバイスを構成するハウジング１０のほぼ中心に位置する機能部１１に対して実装面１２の外周側であってコーナの部分に実装部１３を形成し、この実装部１３を区画するように円弧状の溝２１を形成する。
【選択図】図８

Description

本発明は電子デバイスに係り、とくにハウジング内に機能部を設けた電子デバイスであって、機能部がマイクロマシンや半導体素子、あるいはＩＣ（集積回路装置）から成る電子デバイスに関する。

シリコンやＧａＡｓを材料（基材）としたウェハを加工することによって、マイクロマシン、半導体素子、あるいはＩＣが得られる。このような電子デバイスは、従来より、セラミックパッケージや実装基板上に接着剤や半田を用いて実装された状態で、電極を介して内部に電流を通じて所定の動作を行なわせるようにしており、このためにこのような電子デバイスをセラミックパッケージや実装基板上に実装する必要がある。この場合に、上記接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料であるシリコンやＧａＡｓとの線膨張係数の違いによって、機能部に応力や反りを生ずる。このような応力を緩和しないと、電子デバイスより所望の特性を得られないか、または初期の動作をしない可能性がある。

従来の電子デバイスの一例を図３５〜図４１によって説明する。例えば機能部がマイクロマシンである電子デバイスは、シリコンやＧａＡｓを材料としたウェハに所定の加工を施すことによって構成され、図３５に示すように、偏平なほぼ直方体状をなすハウジング１を備えている。そしてこのハウジング１の図３６に示すように、ほぼ中央部に機能部２であるマイクロマシンが設けられている。そしてハウジング１の下面が図３７に示すように実装面３になっており、この実装面３のほぼ中央部に例えば接着剤４を塗布し、これによってこのハウジング１を例えばセラミックパッケージに実装して固定するようにしている。なお図３９〜図４１はハウジング１０の断面の形状を示しており、図３９は図３６におけるＡ−Ａ線断面、図４０は図３６におけるＢ−Ｂ線断面を示している。また図４１はハウジング１０の横断面である。

このように電子デバイスは、その実装面３のほぼ中央部に例えば接着剤４あるいは半田が塗布され、その上に機能部２であるマイクロマシンが配された状態で、例えばセラミックパッケージに実装される。

このような従来の電子デバイスにおいて、実装面３の接着剤４や半田が機能部２の直下に塗布されているために、実装時における接着剤や半田の応力、あるいは接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いによって生ずる応力により、マイクロマシンや半導体素子やＩＣ等の機能部に応力や反りが発生し、これによって電子デバイスの中心部あるいは心臓部を構成する機能部２の電気特性に影響を与える問題があった。すなわち図４２に示すように、中央部で接着剤４や半田によってセラミックパッケージや実装基板上に実装した場合には、ハウジング１の周縁部が上方に湾曲するように変形する。このような変形に伴って、図４３および図４４に示すような反りが発生する。この反りは、上記接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いで生じる応力による反りである。

このような反りや、反りの原因になる応力によって電子デバイスの電気特性に影響を与える一例を加速度を検出するマイクロマシンの検出原理を用いて説明する。ピエゾ抵抗型検出タイプの場合には、
ΔＲ＝π・σ・Ｒ
ここで、ΔＲ：抵抗変化、π：ピエゾ抵抗係数、σ：応力、Ｒ：抵抗である。

また静電容量型検出タイプの場合は、この静電容量は、
Ｃ＝ε・Ｓ／ｄ
ここで、Ｃ：静電容量、ε：誘電率、Ｓ：電極面積、ｄ：電極間距離である。

上述のピエゾ抵抗型の検出タイプの場合には、応力σの大きさに応じた抵抗変化を出力しており、また静電容量型検出タイプの場合では、電極間距離ｄに反比例した静電容量を出力している。そのために、反力や反りが機能部に発生するとマイクロマシンの電気特性に影響を与えることになる。

なお実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いによって、機能部に生ずる応力の大きさが一定ならば、応力による歪（反り）は材料の厚みの３乗に比例して小さくなる。すなわち、
ρ＝σ／（Ｅ・ｔ^３）
ここで、ρ：歪（反り）、Ｅ：ヤング率、ｔ：厚み、σ：応力である。

上記の式から明らかにように、マイクロマシンの材料であるシリコンやＧａＡｓの厚みｔを増せば、実装時の接着剤や半田による応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いによって機能部に生ずる応力を、マイクロマシンの電気特性に影響を与えないレベルまで抑えることが可能になる。

しかるに、近年は携帯情報端末の発展と、電子機器や電気機器の軽薄短小化のニーズに伴って、電子機器や電気機器に搭載する電子デバイスのさらなる薄型化が求められるようになっているために、マイクロマシンの材料であるシリコンやＧａＡｓの厚みｔを増す対策は、電子デバイスのさらなる薄型化に反することになる。
特許第３１６７０９８号公報特開２００４−１２８４９２号公報特開２００４−２５２１２３号公報特開平９−３０１７９６号公報

本願発明の課題は、ハウジング内に機能部を設けた電子デバイスをセラミックパッケージや実装基板上に実装する際に、接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡＳとの線膨張係数の違いによって生じる応力により、マイクロマシンや半導体素子やＩＣ等の機能部が電気特性的に影響を受け難いようにした電子デバイスを提供することである。
本願発明の上記の課題は、以下に述べる本願発明の技術的思想、およびその実施の形態によって明らかにされる。

本願の主要な発明は、ハウジング内に機能部を設けた電子デバイスにおいて、
前記ハウジングの実装面において、前記機能部と対応する位置に対して前記ハウジングの側端側に実装部を設けるとともに、該実装部と前記機能部と対応する領域とを区画する溝をハウジングの前記実装面に設けたことを特徴とする電子デバイスに関するものである。

ここで、前記機能部がマイクロマシンであってよい。また前記機能部が半導体素子であってよい。また前記機能部がＩＣ（集積回路装置）であってよい。また前記溝が、前記ハウジングの実装面と直交する方向の厚さの１／６以上の深さを有することが好ましい。またハウジングが偏平な直方体状であって、一方の主面が実装面を構成し、該実装面のコーナの部分の近傍に実装部が設けられてよい。

本願の別の主要な発明は、ハウジング内に機能部を設けた電子デバイスにおいて、
前記ハウジングの実装面において、前記機能部と対応する位置に対して前記ハウジングの側端側に実装部を設けるとともに、該実装部と前記機能部と対応する領域を区画する第１の溝を設け、
さらに前記機能部を囲むように前記実装面の中心側に第２の溝を設けたことを特徴とする電子デバイスに関するものである。

ここで、前記機能部がマイクロマシンであってよい。また前記機能部が半導体素子であってよい。また前記機能部がＩＣ（集積回路装置）であってよい。また前記溝が前記ハウジングの実装面と直交する方向の厚さの１／６以上の深さを有することが好ましい。

本願の別の主要な発明は、複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、
実装側のハウジングの実装面において、前記機能部と対応する位置に対して前記ハウジングの側端側に実装部を設け、該実装部と前記機能部と対応する領域とを区画する溝をハウジングに設け、
さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称として前記ハウジングの溝と対応する溝を前記他方のハウジングに設けたことを特徴とする電子デバイスに関するものである。

ここで、前記機能部がマイクロマシンであってよい。また前記機能部が半導体素子であってよい。また前記機能部がＩＣ（集積回路装置）であってよい。また前記溝が前記ハウジングの接合面方向と直交する方向の厚さの１／６以上の深さを有することが好ましい。

本願のさらに別の主要な発明は、複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、
実装側のハウジングの実装面において、前記機能部と対応する位置に対して前記ハウジングの側端側に実装部を設け、実装部と前記機能部と対応する領域とを区画する溝をハウジングに設け、
さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称とした溝と対応する位置から実装部方向に至る領域を欠如させたことを特徴とする電子デバイスに関するものである。

なお本願の各発明において、ハウジングとは、電子デバイスの機能部の外形部分を指す。例えば機能部がマイクロマシンの場合は、この機能部の外形部分、つまりマイクロマシンと同材料部（例えばシリコンやＧａＡｓ等）がこれに当る。また、セラミックパッケージ等のパッケージもハウジングに当る。また、機能部が半導体素子やＩＣの場合も同様に機能部の外形部分がハウジングに当る。

本願発明の好ましい態様に係る電子デバイス構造は、
電子デバイスのハウジングの実装面の接着剤や半田塗布部の同一面周囲に、電子デバイス厚みの１／６以上の深さの溝が設けられていることを特徴とする電子デバイスである。

この電子デバイス実装面の接着剤や半田塗布部の同一面周囲に形成された電子デバイス厚みの１／６以上の深さの溝が、電子デバイス実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いにより生じる応力を局所的に消費することで、機能部における応力発生および機能部の反りを有効に防止するという効果が得られる。これにより、電子デバイス実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いにより生じる応力より機能部が電気特性的な影響を受け難い電子デバイスの製造および供給が可能となる。

次に本願発明に含まれる態様を以下に列挙する。

態様１電子デバイスにおける機能部がマイクロマシンであり、該電子デバイスのハウジングの実装面と同一面に実装部が設けられ、実装部と前記機能部と対応する領域とを区画するように、ハウジング厚みの１／６以上の深さの溝を設けていることを特徴とする電子デバイス。

態様２電子デバイスにおける機能部が半導体素子であり、該電子デバイスのハウジングの実装面と同一面に実装部が設けられ、実装部と前記機能部と対応する領域とを区画するように、ハウジング厚みの１／６以上の深さの溝を設けていることを特徴とする電子デバイス。

態様３電子デバイスにおける機能部がＩＣであり、該ＩＣのハウジングの実装面と同一面に実装部が設けられ、実装部と前記機能部と対応する領域とを区画するように、厚みの１／６以上の深さの溝を設けていることを特徴とする電子デバイス。

態様４電子デバイスにおける機能部がマイクロマシンであり、該電子デバイスのハウジングの実装面と同一面の周囲に実装部が設けられ、実装部と前記機能部と対応する領域とを区画するように、ハウジング厚みの１／６以上の深さの溝を設けていることを特徴とする電子デバイス。

態様５電子デバイスにおける機能部が半導体素子であり、該電子デバイスのハウジングの実装面と同一面の周囲に実装部が設けられ、実装部と前記機能部と対応する領域とを区画するように、ハウジング厚みの１／６以上の深さの溝を設けていることを特徴とする電子デバイス。

態様６電子デバイスにおける機能部がＩＣであり、該電子デバイスのハウジングの実装面と同一面の周囲に実装部が設けられ、実装部と前記機能部と対応する領域とを区画するように、ハウジング厚みの１／６以上の深さの溝を設けていることを特徴とする電子デバイス。

態様７電子デバイスにおける機能部がマイクロマシンであり、該電子デバイスのハウジングの実装面と同一面の四隅に実装部が設けられ、実装部と前記機能部と対応する領域とを区画するように、ハウジング厚みの１／６以上の深さの溝を設けていることを特徴とする電子デバイス。

態様８電子デバイスにおける機能部が半導体素子であり、該電子デバイスのハウジングの実装面と同一面の四隅に実装部が設けられ、実装部と前記機能部と対応する領域とを区画するように、ハウジング厚みの１／６以上の深さの溝を設けていることを特徴とする電子デバイス。

態様９電子デバイスにおける機能部がＩＣであり、該電子デバイスのハウジングの実装面と同一面の四隅に実装部が設けられ、実装部と前記機能部と対応する領域とを区画するように、ハウジング厚みの１／６以上の深さの溝を設けていることを特徴とする電子デバイス。

態様１０電子デバイスにおける機能部がマイクロマシンであり、該電子デバイスのハウジングの実装面と同一面の周囲に実装部が設けられ、該実装部と前記可能部と対応する領域を区画するように、ハウジング厚みの１／６以上の深さの第１の溝を設け、さらに前記機能部を囲むように前記実装面の中心側に、ハウジング厚みの１／６以上の深さの第２の溝を設けたことを特徴とする電子デバイス。

態様１１電子デバイスにおける機能部がマイクロマシンであり、該電子デバイスのハウジングの実装面と同一面の四隅に実装部が設けられ、該実装部と前記機能部と対応する領域を区画するように、ハウジング厚みの１／６以上の深さの第１の溝を設け、さらに前記機能部を囲むように前記実装面の中心側に、ハウジング厚みの１／６以上の深さの第２の溝を設けたことを特徴とする電子デバイス。

態様１２複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、電子デバイスにおける機能部がマイクロマシンであり、該電子デバイスのハウジングの実装面と同一面の周囲に実装部が設けられ、該実装部と前記機能部と対応する領域を区画するように、ハウジング厚みの１／６以上の深さの第１の溝を設け、さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称に、ハウジング厚みの１／６以上の深さの第２の溝を設けたことを特徴とする電子デバイス。

態様１３複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、電子デバイスにおける機能部がマイクロマシンであり、該電子デバイスのハウジングの実装面と同一面の周囲に実装部が設けられ、該実装部と前記機能部と対応する領域を区画するように、ハウジング厚みの１／６以上の深さの溝を設け、さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称とした溝と対応する位置から実装部方向に至る領域を欠如させたことを特徴とする電子デバイス。

態様１４複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、電子デバイスにおける機能部がマイクロマシンであり、該電子デバイスのハウジングの実装面と同一面の四隅に実装部が設けられ、該実装部と前記機能部と対応する領域を区画するように、ハウジング厚みの１／６以上の深さの第１の溝を設け、さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称として、ハウジング厚みの１／６以上の深さの第２の溝を設けたことを特徴とする電子デバイス。

態様１５複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、電子デバイスにおける機能部がマイクロマシンであり、該電子デバイスのハウジングの実装面と同一面の四隅に実装部が設けられ、該実装部と前記機能部と対応する領域とを区画するように、ハウジング厚みの１／６以上の深さの溝を設け、さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称とした溝と対応する位置から実装部方向に至る領域を欠如させたことを特徴とする電子デバイス。

態様１６態様１、態様４、態様７、態様１０〜１５のいずれかの特徴を有する機能部がマイクロマシンである電子デバイスにおいて、機能部がセンサのマイクロマシンであることを特徴とする電子デバイス。

態様１７態様１、態様４、態様７、態様１０〜１５のいずれの特徴を有する機能部がマイクロマシンである電子デバイスにおいて、機能部がＲＦフィルタのマイクロマシンであることを特徴とする電子デバイス。

態様１８態様1〜１7のいずれかの特徴を有する電子デバイスであって、その電子デバイスを搭載したことを特徴とする電気電子機器。

本願の主要な発明は、ハウジング内に機能部を設けた電子デバイスにおいて、ハウジングの実装面において、機能部と対応する位置に対してハウジングの側端側に実装部を設けるとともに、該実装部と機能部と対応する領域とを区画する溝を設けたものである。

このような電子デバイスによると、実装部と機能部と対応する領域とを区画する溝によって、実装部で発生する応力が、機能部に伝達するのが防止される。従って機能部は、実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いによって生じる応力により、マイクロマシンや半導体素子あるいはＩＣ等の機能部が電気特性的に影響を受け難いようにした電子デバイスを提供することが可能となる。

以下本願発明を図示の実施の形態によって説明する。なお各実施の形態は、シリコンやＧａＡｓを材料とするウェハを加工して成る電子デバイスの機能部がマイクロマシンである例を取上げて説明するが、本願発明は、機能部がマイクロマシンのみならず、半導体素子、あるいはＩＣ（集積回路装置）にも適用できる。機能部がマイクロマシンの場合には、セラミックパッケージや実装基板上にこの電子デバイスを実装する際に、この電子デバイスの機能部であるマイクロマシンが接着剤や半田の応力や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いによって生じる応力により、機能部が電気特性的に影響を受け難い電子デバイスの構成とその製造方法について説明する。

実施の形態１
第１の実施の形態を図１〜図７によって説明する。この実施の形態は電子デバイスの機能部がマイクロマシンであり、外形が図１に示すように、偏平な直方体状のハウジング１０から成る。なおここでハウジング１０は、シリコンウエハを分割カッティングしてほぼ正方形の形状に切出したものである。そしてハウジング１０のほぼ中央部には図２に示すように機能部１１が形成される。そしてこのハウジング１０の図２に示す面とは反対側の面が実装面１２になっており、実装面１２には、図３から明らかにように、そのコーナの部分の４ヵ所にそれぞれ中心角が９０度の扇形の凹部１３が形成される。凹部１３内には接着剤１４が充填されるようになっており、この接着剤１４によってセラミックパッケージや実装基板上に実装される。そしてこの電子デバイスの特徴は、上記凹部１３から成る実装部を囲むように、溝２１を設けたことである。この溝２１がこのハウジング１０の実装部１３と機能部１１と対応する位置とを区画するように配される。

このように本実施の形態のマイクロマシンは、その機能部１１が中央部に設けられるとともに、接着剤あるいは半田の塗布部がハウジング１０の実装面１２の４隅のコーナの部分に配されるようになっており、機能部１１と対応する領域と接着剤あるいは半田の塗布部との間の同一の表面に、このハウジング１０の厚さの１／６以上の深さの溝２１を設けるようにしている。なおこの実施の形態において、マイクロマシンのハウジング１０の形状を図２および図３に示すように、ほぼ正方形にしているが、マイクロマシンの形状は長方形にしてもよい。

またとくにこのマイクロマシンの特徴である溝２１の形状を、中心角が９０度の円弧状の形状としているが、直線状の形状としてもよい。またここで溝２１の形成は、シリコンの深彫エッチング法であって、例えばＤ−ＲＩＥ（ＤｅｅｐＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍｈｙｄｒｏｘｉｄｅ）法、あるいはＫＯＨ（水酸化カリウム）法等によって行なわれてよい。また上記溝２１の加工を、このハウジング１０の機能部１１の加工と同時に、あるいは独立に行なってよい。

ここで上記の何れかの方法によって形成される溝２１は、ハウジング１０の実装面１２と直角な方向であって厚さ方向の少なくとも１／６以上の深さを有することが必要である。溝２１の深さがハウジング１０の厚さの１／６以下の場合には、機能部１１の変形や応力を緩和する効果がほとんど発生しない。これに対して同方向の溝２１の深さを１／６以上にすると、溝２１による変形あるいは応力の抑止効果が発生するのが確認されている。より好ましくは、ハウジング１０の厚さ方向の１／３以上の溝を設けることである。ハウジング１０の厚さの１／３以上の溝の場合には、機能部１１の変形や応力が上記の溝によってより効果的に防止されることが確認されている。

このような構成に成るマイクロマシンであって溝２１により機能部１１と実装部１３とを区画するように形成したマイクロマシンは、実装基板上に実装した場合に図８Ａ、Ｂに示すように変形する。このときの変形の状態を測定した結果が図９および図１０に示される。この結果から明らかなように、とくにハウジング１０の機能部１１の部分にはほとんど反りが発生しない。従って反りに伴う応力の発生も防止されることになる。このことはデバイス実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓの線膨張係数の違いにより生じる応力により、マイクロマシンや半導体素子やＩＣ等の機能部１１が電気特性的上の影響を受け難いことを示している。

実施の形態２
次に第２の実施の形態を図１１〜図１７によって説明する。この実施の形態は電子デバイスの機能部１１がマイクロマシンであり、図１１に示すように偏平な直方体状をなすハウジング１０を備えている。そして図１２に示すように、このマイクロマシンの機能部１１がハウジング１０の中心部に設けられている。また接着剤あるいは半田塗布のための実装部１３が、図１３に示すようにハウジング１０の下面であって実装面１２の４つのコーナの部分に設けられている。なおこの実施の形態においては、接着剤１４を保持するための浅い凹部１３によって実装部が構成されている。

そしてハウジング１０の実装面１２の上記凹部１３から成る実装部を区画するように、中心角が９０度の円弧状の第１の溝２１が形成されている。さらに上記実装面１２上において、機能部１１の外周囲を囲むように円形の第２の溝２２が形成されている。

なおここでマイクロマシンのハウジング１０の形状を、図１２および図１３に示すように正方形にしているが、マイクロマシンの形状は長方形にしてもよい。さらに上記実施の形態において、第１の溝２１の形状を曲線状としたが、総てを直線状としてもよい。また上記実施の形態において、第２の溝２２の形状を複数の直線を接続して形成してもよい。また第２の溝２２は、機能部１１の全周を必ずしも囲む必要はなく、一部のみを囲むようにしてもよい。上記第１の溝２１および第２の溝２２については、シリコンの深彫エッチング法、例えばＤ−ＲＩＥ法、ＴＭＡＨ法、あるいはＫＯＨ法等によって形成されてよい。

第１の溝２１および第２の溝２２を設けたマイクロマシンをセラミックパッケージや実装基板に実装したときの変形の形状が図１８Ａ、Ｂに示される。そして実装時にこのような変形するマイクロマシンを実装基板上に実装したときの反りが図１９および図２０に示される。この結果から明らかなように、とくに第１の溝２１と第２の溝２２とを設けることによって、ハウジング１０の機能部１１の部分における実装に伴う反りがほとんどなくなり、これによって実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と電子デバイス材料の線膨張係数の違いによって応力を生じても、機能部１１が電気特性的に影響を受け難くなる。

実施の形態３
次に第３の実施の形態を図２１〜図２７によって説明する。この実施の形態は、２枚のシリコンチップ１０、２５を接合して形成し、しかも電子デバイスの機能部がマイクロマシンであって、各シリコンチップ１０、２５の中央部にはそれぞれ機能部１１、２６が設けられる（図２２参照）。そして一方のハウジング１０の下面であって実装面１２には、接着剤１４を塗布するための凹部１３が形成される（図２３、図２５参照）。

さらにここでは、一方のハウジング１０の下面であって上記凹部１３から成る実装部を囲むように、中心角が９０度の第１の溝２１が形成される。またシリコンチップ１０の接合面を境界面として、上記ハウジング１０とは反対側のハウジング２５から成るシリコンチップにも、マイクロマシン実装部の第１の溝２１と同一面に形成した第１の溝２１と同様の溝２７が形成される。

なおここでハウジング１０、２５は、何れも正方形になっているが、長方形の形状にしてもよい。また溝２１、２７は中心角が９０度の円弧状をなしているが、総てを直線から形成してもよい。また溝２１、２７は、シリコンの深彫エッチング法、例えばＤ−ＲＩＥ法、ＴＭＡＨ法、ＫＯＨ法等によって形成されてよい。また２枚のシリコンチップ１０、２５の接合は、陽極接合法、Ａｕ−Ａｕ接合法、Ａｕ−Ｓｎ接合法、常温接合法等の接合法によって行なわれる。

実施の形態４
次に第４の実施の形態を図２８〜図３４によって説明する。この実施の形態は、図２８に示すように２枚のシリコンチップ１０、２５を重合わせるように接合したマイクロマシンであって、図２９に示すように、それぞれのハウジング１０、２５のほぼ中央部に機能部１１が形成される。そしてとくに図３０に示すように、接着剤や半田の塗布部を構成する実装部がハウジング１０の実装面１２のコーナの部分に配置される。そして上記凹部１３から成る実装部を区画するように、ハウジング１０の実装面１２には、さらに円弧状をなす第１の溝２１が形成される。この溝２１はハウジング１０の１／６以上の深さの溝である。

またこのようなハウジング１０から成るシリコンチップと接合される他方のシリコンチップのハウジング２５は、上記ハウジング１０の第１の溝２１と対応する位置よりも外側部を総て欠如させて成る欠如部３０から構成される。すなわち上側のハウジング２５から成るシリコンチップは、下側のハウジング１０から成るシリコンチップの実装部と対応する部分を欠いた形状になっている。

この実施の形態において、マイクロマシンを構成する各チップ１０、２５は、何れも正方形になっているが、長方形にしてもよい。また上記実施の形態において、第１の溝形状２１を曲線状にしているが、直線状としてもよい。また溝２１の形成や、欠如部３０の形成は、何れもシリコンの深彫エッチング法、例えばＤ−ＲＩＥ法、ＴＭＡＨ法、あるいはＫＯＨ法等の各種のエッチング法によって行なわれてもよい。また２枚以上のシリコンチップの接合は、シリコンの接合法、例えば陽極接合法、Ａｕ−Ａｕ接合法、Ａｕ−Ｓｎ接合法、常温接合法等の各種の接合法の何れかの接合法によって行なわれてよい。

このような実施の形態においても、とくに溝２１と欠如部３０の存在によって、２つのシリコンチップ１０、２５の機能部に、実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と電子デバイス材料との線膨張係数の違いによって生じる応力により、機能部が電気特性的に影響を受け難くなる。

以上本願発明を図示の実施の形態によって説明したが、本願発明は上記実施の形態によって限定されることなく、本願発明の技術的思想の範囲内において各種の変更が可能である。例えば上記第３の実施の形態、あるいは第４の実施の形態において、シリコンチップ１０、２５の一方または両方に、それぞれ機能部１１を囲むように円形の第２の溝２２を形成するようにしてもよい。また本願発明は、マイクロマシンのみならず、半導体素子やＩＣにも適用することができる。

本願発明は、マイクロマシン、半導体素子、ＩＣに適用することができる。

第１の実施の形態のマイクロマシンから成るデバイスの外観斜視図である。同デバイスの平面図である。同デバイスの底面図である。同デバイスの側面図である。同デバイスの図２におけるＡ−Ａ線断面図である。同デバイスの図２におけるＢ−Ｂ線断面図である。同デバイスの横断面図である。実装したときの変形の状態を示す断面図である。反りの測定のためのアドレスを示すグラフである。各位置における変形量を示すグラフと表である。第２の実施の形態のマイクロマシンから成るデバイスの外観斜視図である。同平面図である。同底面図である。同側面図である。図１２におけるＡ−Ａ線断面図である。図１２におけるＢ−Ｂ線断面図である。図１２における横断面図である。実装したときの変形の状態を示す断面図である。変形の状態を測定するための位置（アドレス）を示すグラフである。各位置における反りの量を示すグラフと表である。第３の実施の形態のマイクロマシンから成るデバイスの外観斜視図である。同デバイスの平面図である。同デバイスの底面図である。同デバイスの側面図である。図２２におけるＡ−Ａ線断面図である。同デバイスの図２２におけるＢ−Ｂ線断面図である。シリコンチップ１０、２５の横断面図である。第４の実施の形態のマイクロマシンから成るデバイスの外観斜視図である。同デバイスの平面図である。同デバイスの底面図である。同デバイスの側面図である。図２９におけるＡ−Ａ線断面図である。図２９におけるＢ−Ｂ線断面図である。シリコンチップ１０、２５の横断面図である。従来のマイクロマシンから成る電子デバイスの外観斜視図である。同デバイスの平面図である。同デバイスの底面図である。同デバイスの側面図である。図３６におけるＡ−Ａ線断面図である。同デバイスの図３６におけるＢ−Ｂ線断面図である。同デバイスの横断面図である。同デバイスを実装基板上に実装したときの接着に伴う応力による変形を示す断面図である。各位置における反りの量を検出するための位置（アドレス）を示すグラフである。同位置と反りとの関係を示すグラフおよび表である。

符号の説明

１…ハウジング、２…機能部、３…実装面、４…接着剤、１０…ハウジング、１１…機能部、１２…実装面、１３…凹部、１４…接着剤、２１…溝、第１の溝、２２…第２の溝、２５…ハウジング、２６…機能部、２７…溝、３０…欠如部

Claims

ハウジング内に機能部を設けた電子デバイスにおいて、
前記ハウジングの実装面において、前記機能部と対応する位置に対して前記ハウジングの側端側に実装部を設けるとともに、該実装部と前記機能部と対応する領域とを区画する溝をハウジングの前記実装面に設けたことを特徴とする電子デバイス。
前記機能部がマイクロマシンであることを特徴とする請求項１に記載の電子デバイス。
前記機能部が半導体素子であることを特徴とする請求項１に記載の電子デバイス。
前記機能部がＩＣ（集積回路装置）であることを特徴とする請求項１に記載の電子デバイス。
前記溝が、前記ハウジングの実装面と直交する方向の厚さの１／６以上の深さを有することを特徴とする請求項１に記載の電子デバイス。
ハウジングが偏平な直方体状であって、一方の主面が実装面を構成し、該実装面のコーナの部分の近傍に実装部が設けられることを特徴とする請求項１に記載の電子デバイス。
ハウジング内に機能部を設けた電子デバイスにおいて、
前記ハウジングの実装面において、前記機能部と対応する位置に対して前記ハウジングの側端側に実装部を設けるとともに、該実装部と前記機能部と対応する領域を区画する第１の溝を設け、
さらに前記機能部を囲むように前記実装面の中心側に第２の溝を設けたことを特徴とする電子デバイス。
前記機能部がマイクロマシンであることを特徴とする請求項７に記載の電子デバイス。
前記機能部が半導体素子であることを特徴とする請求項７に記載の電子デバイス。
前記機能部がＩＣ（集積回路装置）であることを特徴とする請求項７に記載の電子デバイス。
前記溝が前記ハウジングの実装面と直交する方向の厚さの１／６以上の深さを有することを特徴とする請求項７に記載の電子デバイス。
複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、
実装側のハウジングの実装面において、前記機能部と対応する位置に対して前記ハウジングの側端側に実装部を設け、該実装部と前記機能部と対応する領域とを区画する溝をハウジングに設け、
さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称として前記ハウジングの溝と対応する溝を前記他方のハウジングに設けたことを特徴とする電子デバイス。
前記機能部がマイクロマシンであることを特徴とする請求項１２に記載の電子デバイス。
前記機能部が半導体素子であることを特徴とする請求項１２に記載の電子デバイス。
前記機能部がＩＣ（集積回路装置）であることを特徴とする請求項１２に記載の電子デバイス。
前記溝が前記ハウジングの接合面方向と直交する方向の厚さの１／６以上の深さを有することを特徴とする請求項１２に記載の電子デバイス。
複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、
実装側のハウジングの実装面において、前記機能部と対応する位置に対して前記ハウジングの側端側に実装部を設け、実装部と前記機能部と対応する領域とを区画する溝をハウジングに設け、
さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称とした溝と対応する位置から実装部方向に至る領域を欠如させたことを特徴とする電子デバイス。
前記機能部がマイクロマシンであることを特徴とする請求項１７に記載の電子デバイス。
前記機能部が半導体素子であることを特徴とする請求項１７に記載の電子デバイス。
前記機能部がＩＣ（集積回路装置）であることを特徴とする請求項１７に記載の電子デバイス。
前記溝が前記ハウジングの接合面方向と直交する方向の厚さの１／６以上の深さを有することを特徴とする請求項１７に記載の電子デバイス。