JP4613958B2 - 電子部品の製造方法及び電子部品 - Google Patents

電子部品の製造方法及び電子部品 Download PDF

Info

Publication number
JP4613958B2
JP4613958B2 JP2007529459A JP2007529459A JP4613958B2 JP 4613958 B2 JP4613958 B2 JP 4613958B2 JP 2007529459 A JP2007529459 A JP 2007529459A JP 2007529459 A JP2007529459 A JP 2007529459A JP 4613958 B2 JP4613958 B2 JP 4613958B2
Authority
JP
Japan
Prior art keywords
case plate
electronic component
hole
element substrate
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007529459A
Other languages
English (en)
Other versions
JPWO2007017980A1 (ja
Inventor
宗治 山下
厚司 見角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2007017980A1 publication Critical patent/JPWO2007017980A1/ja
Application granted granted Critical
Publication of JP4613958B2 publication Critical patent/JP4613958B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
    • G01P15/123—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by piezo-resistive elements, e.g. semiconductor strain gauges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0831—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type having the pivot axis between the longitudinal ends of the mass, e.g. see-saw configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Pressure Sensors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、電子部品素子として機能する素子基板がケース板に接着剤を用いて貼り合わされている積層体を有する電子部品に関し、より詳細には、素子基板上の電極とケース板上の電極との電気的接続構造及び電子部品の外部との電気的接続部分の構造が改良された電子部品の製造方法及び電子部品に関する。
従来、半導体基板に３次元構造体からなるセンサが形成されている半導体センサ装置が種々提案されている。この種の半導体センサ装置は、可動部分を有するため、可動部分の動きが妨げられないように製品化され、かつ実装されねばならなかった。そのため、例えば、上記半導体基板をセラミックパッケージ内に収納し、実装基板に該セラミックパッケージを搭載し、ボンディングワイヤにより接合する方法が用いられていた。しかしながら、この方法では、セラミックパッケージを必要とするため、大型にならざるを得なかった。また、実装基板上にボンディングワイヤで実装する場合、実装スペースが大きくならざるを得なかった。特に、外部との電気的接続部分が多い半導体センサ装置の場合には、実装基板上において、ボンディングワイヤによる大きな実装スペースを必要とした。
これに対して、下記の特許文献１には、図１０に示す半導体装置１０１が開示されている。半導体装置１０１は、ベース基板１０２を有する。ベース基板１０２上に、半導体センサが構成されている半導体基板１０３が固定されている。半導体基板１０３は、電極１０３ａを含む可動部分を有する。図１０では、略図的に示されているが、電極１０３ａを有するセンサ部分が可動部分とされている。従って、半導体基板１０３の可動部分に臨む空隙Ａを設けるために、半導体基板１０３の一方面１０３ｂ側に凹部が設けられている。凹部が設けられている面１０３ｂを下面として、半導体基板１０３がベース基板１０２に固定されている。
他方、半導体基板１０３に設けられた電極１０３ｃ，１０３ｄが、ベース基板１０２上の電極１０２ａ，１０２ｂに接合され、かつ電気的に接続されている。電極１０２ａ，１０２ｂは、ベース基板１０２内に設けられたスルーホール電極を介してベース基板１０２の下面に設けられた電極１０２ｃ，１０２ｄに電気的に接続されている。そして、電極１０２ｃ，１０２ｄに、半田バンプ１０４，１０５が接合されている。
他方、半導体基板１０３の側面及び上面は、モールド樹脂１０６により封止されている。すなわち、ベース基板１０２とモールド樹脂１０６とで半導体基板１０３が気密封止されている。
実装基板に実装するに際しては、上記半田バンプ１０４，１０５により、実装基板上の電極ランドに実装することができる。従って、小さな実装スペースで半導体装置１０１を実装基板上に搭載することができる。
特開２００４−３４０７３０号公報
特許文献１に記載の半導体装置１０１では、上記のように、可動部分を有する半導体基板１０３が、ベース基板１０２とモールド樹脂１０５とで気密封止されており、かつ半田バンプ１０４，１０５を用いてフリップチップボンディング工法により基板に搭載することができる。この場合、半田バンプ１０４，１０５による接合強度は比較的弱い。そのため、実装基板とベース基板１０２との間にアンダーフィルと称されているエポキシ樹脂などの接着剤を充填し、接着強度を高める必要があった。
その結果、実装基板とベース基板１０２との間の隙間が、半田バンプ１０４，１０５だけでなく、上記アンダーフィルにより満たされるため、実装基板に応力が加わった場合、半田バンプ１０４，１０５だけでなく、アンダーフィルを経由して、ベース基板１０２、ひいては半導体基板１０３に伝わりやすかった。従って、半導体基板１０３に構成されている半導体センサにおいて上記応力の影響によって誤動作が生じるおそれがあった。
本発明の目的は、上述した従来技術の欠点を解消し、実装基板などに実装された後の外部からの応力の伝達を抑制でき、比較的小さな実装スペースで表面実装することができ、しかも構造が簡単であり、かつ複数の外部接続用端子間の絶縁抵抗を高めることが可能な電子部品の製造方法及び電子部品を提供することにある。
本発明によれば、電子部品として機能させるための機能部と、該機能部を外部と電気的に接続するために一方面に形成された外部接続用電極とが設けられている素子基板を用意する工程と、前記素子基板上に相対的に耐サンドブラスト性が高い接着剤を用いて、相対的に耐サンドブラスト性が低いケース板を貼り合わせる工程と、前記ケース板にサンドブラスト加工により前記外部接続用電極の一部が下に存在している部分で前記接着剤を露出させるように穴を形成する工程と、前記穴に露出しており、前記サンドブラスト加工により除去できなかった接着剤部分をエッチングにより除去し、前記外部接続用電極を露出させる工程と、前記ケース板の外表面から前記穴内に至るように、かつ前記接着剤の除去により露出した外部接続用電極と電気的に接続されるように電極膜を形成する工程と、機械加工により、先端面に前記電極膜が至る突起を前記ケース板の外表面に形成する工程とを備える、電子部品の製造方法が提供される。
本発明に係る電子部品の製造方法のある特定の局面では、前記電極膜を形成するより前に、前記ケース板の少なくとも前記電極膜が形成される部分を荒らす工程がさらに備えられている。
本発明に係る電子部品の製造方法のさらに他の特定の局面によれば、前記エッチングがドライエッチングにより行われる。
本発明に係る電子部品の製造方法のさらに別の特定の局面によれば、前記接着剤として、ポリイミド系接着剤が用いられる。
本発明に係る電子部品の製造方法のさらに別の特定の局面では、前記穴を分割するように前記素子基板と前記ケース板との積層体をダイシングし、前記突起の側面に前記穴の内周面の一部で形成された凹部を形成する工程がさらに備えられている。
本発明に係る電子部品の製造方法のさらに他の特定の局面では、前記素子基板の前記ケース板が接着される側とは反対側の面に第２のケース板を積層する工程がさらに備えられている。
本発明に係る電子部品の製造方法のさらに他の特定の局面では、前記第２のケース板が、接着剤により前記素子基板に貼り合わされる。
本発明に係る電子部品は、電子部品素子として機能する機能部が設けられた素子基板と、前記素子基板の片面に設けられた接着剤層と、前記接着剤層よりも耐サンドブラスト性が低い材料からなり、前記接着剤層により前記ケース板に貼り合わされているケース板とを備え、前記素子基板の前記ケース板が積層される面に、外部と電気的に接続される外部接続用電極が形成されており、前記ケース板に、前記外部接続用電極の少なくとも一部を露出させるように底部に前記接着剤層が配置されていない穴を有し、前記ケース板の前記素子基板と積層されている側とは反対側の面に、前記電極膜が外表面に付与されている突起が形成されており、突起の側面の一部が前記穴の内周面により形成されており、前記突起の先端面から、突起の側面を経て、前記穴内に露出している外部接続用電極に至る電極膜が形成されている。
（発明の効果）
本発明に係る電子部品の製造方法では、電子部品として機能させるための機能部と、該機能部を外部に電気的に接続するために片面に形成された外部接続用電極とが設けられた素子基板を用意し、素子基板の上記外部接続用電極が設けられた側の面に、ケース板を、相対的に耐サンドブラスト性が高い接着剤を用いて貼り合わせた後に、サンドブラスト加工により、下方に外部接続用電極の一部が存在する部分において接着剤層を露出するように穴が形成される。この場合、接着剤層は耐サンドブラスト性が高いため、接着剤層を完全に除去しないように、かつケース板に穴を形成するようにサンドブラスト加工を施すことにより、接着剤層が穴の底部に露出された状態となるようにサンドブラスト加工を施すことができる。
そして、穴に露出しており、サンドブラスト加工により除去できなかった接着剤部分がエッチングにより除去される。このようにして、底部の接着剤層が除去され、それによって素子基板上の外部接続用電極の一部が穴に露出されることになる。
従って、ケース板の外表面から穴内に至るように、かつ上記接着剤部分の除去により露出した素子基板上の外部接続用電極と電気的に接続するように電極膜を形成することにより素子基板の機能部を、ケース板の外表面に設けられた電極膜と電気的に接続することができる。また、機械加工により、ケース板の外表面に、上記穴の内周面により側面の一部が形成されており、先端面に上記電極膜が至るように突起が形成されるので、突起の先端面の電極膜部分を用いて、本発明に係る電子部品を実装基板の電極ランド等に電気的に接続することができる。
従って、本発明によれば、上記突起を素子基板上の電極ランドに当接するようにして表面実装することが可能な電子部品を得ることができる。この場合、アンダーフィル等を必要とせずに、ケース板と一端に設けられている上記突起を用いて実装することができる。
よって、高密度実装し得るだけでなく、実装基板側からの応力の伝達を抑制することができる。
すなわち、上記突起はケース板を加工することによりケース板と一体に構成されているので、ケース板から外れ難い。従って、アンダーフィルを省略することができる。よって、アンダーフィルを経由した応力の伝達が生じず、かつ突起部分のみにより実装基板側からの応力が伝わることになる。よって、素子基板の機能部への実装基板側からの応力の伝達を抑制することができる。
加えて、アンダーフィルを必要としないので、実装基板上に実装する際の工程の簡略化を果たすことも可能となり、かつ上記突起は機械加工により形成されるので、均一な高さを有するように容易に複数の突起を形成することができる。従って、実装品質に優れたチップサイズパッケージ（ＣＳＰ）タイプの電子部品を提供することができる。
さらに、上記サンドブラスト加工に際し、接着剤層が完全に除去されないようにサンドブラスト加工が施される。従って、素子基板がサンドブラスト加工されないため、穴が素子基板に至るおそれがない。よって、ケース板の外表面から穴内に至る電極膜が素子基板の側面等に至り難い。例えば素子基板が半導体基板である場合、半導体基板の側面の所望でない位置に電極が形成された場合には、絶縁抵抗が変動し、ブリッジのバランスがくずれ、オフセット電圧が変動したり、抵抗の絶対値が変化することにより加速度に対する感度が変動したりし、特性が劣化するおそれがある。これに対して、本発明によればこのような特性の変動が生じ難い。
よって、本発明によれば、外部応力によるオフセット電圧や加速度に対する感度特性の変動が生じ難く、また実装基板等において小さな実装スペースで実装することができ、かつアンダーフィルを省略することが可能なＣＳＰタイプの電子部品を容易に提供することが可能となる。
上記電極膜を形成するより前に、ケース板の少なくとも電極膜が形成する部分を荒らす工程をさらに備える場合には、電極膜のケース板表面への密着強度を高めることができる。
エッチングがドライエッチングにより行われる場合には、素子基板上に設けられた外部接続用電極や機能部を構成している部分の所望でない腐食を防止しつつ、上記接着剤層の部分的な除去を行うことができる。
上記接着剤としてポリイミド系接着剤を用いた場合には、ポリイミド系接着剤が耐サンドブラスト性に優れているので、サンドブラスト加工に際し、接着剤を完全に除去しないような加工条件を容易に設定することができる。
上記穴を分割するように素子基板とケース板との積層体をダイシングし、上記突起の側面に穴の内周面の一部で形成された凹部が形成される場合には、本発明に従って、突起の外側面に凹部が設けられており、凹部内に電極膜が形成されている電子部品を提供することができる。そして、上記突起が設けられている部分が実装基板等の電極ランドに接合される部分であり、該突起が電子部品の外縁近傍に位置されることになるため、小型の表面実装可能な電子部品を提供することができる。
素子基板のケース板が接着される側とは反対側の面に第２のケース板が積層される場合には、素子基板の両面がケース板及び第２のケース板で封止されるため、耐環境特性や耐湿性に優れた電子部品を提供することができる。
第２のケース板が接着剤により素子基板に貼り合わされる場合には、第２のケース板を素子基板に対して容易に積層し、貼り合わせることができる。
本発明に係る電子部品では、素子基板に接着剤層を介してケース板が貼り合わされており、該接着剤層の耐サンドブラスト性に比べてケース板の耐サンドブラスト性が低いため、本発明の電子部品の製造方法に従って、サンドブラスト加工により穴を形成した場合に、接着剤層が穴の底部に残存するようにサンドブラスト加工を容易に施すことができる。そして、本発明に従って、エッチングにより、穴の底部に露出している接着剤部分のみを容易に除去することができる。従って、ケース板の外表面に電極膜を形成する際に電極膜を穴の底部に至るように形成することにより、穴の底部に露出している外部接続用電極に電極膜を接合することができる。
従って、本発明の電子部品では、突起が形成された後、突起の先端面から上記外部接続用電極に至る電極膜が形成されることになるため、該突起を利用して実装基板等に表面実装することができ、しかも実装基板側からの応力による影響が生じ難い、ＣＳＰ型の電子部品を提供することができる。
図１（ａ）〜（ｅ）は、第１の実施形態の半導体センサ装置の製造工程を説明するための各部分切欠断面図である。 図２は、本発明の電子部品の実施形態に係る半導体センサ装置の外観を示す斜視図である。 図３は、図１に示した実施形態の半導体センサ装置の分解斜視図である。 図４は、図１に示した実施形態の半導体センサ装置の縦断面図である。 図５は、図１に示した実施形態の半導体センサ装置を実装基板に実装した状態を説明するための部分切欠正面断面図である。 図６は、図１に示した実施形態の半導体センサ装置に用いられる半導体基板の平面図である。 図７は、図４に示した半導体基板の要部を模式的に示す部分切欠平面図である。 図８は、図４に示した半導体基板に構成されているＸ軸方向加速度検出回路を示す図である。 図９は、図４に示した半導体基板に設けられている加速度センサの変位状態を説明するための模式的斜視図である。 図１０は、従来の半導体装置の一例を示す正面断面図である。
符号の説明
１…半導体センサ装置
２，２Ａ…半導体基板
３，３Ａ…ケース板
３ｂ…突起
３ｃ，３ｄ…側面
３ｅ…凹部
４，４Ａ…第２のケース板
４ａ…凹部
７…端子電極
７Ａ…電極膜
８…接続電極
９…外部接続用電極
２１…梁部
以下、図面を参照しつつ本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
本実施形態では、電子部品として、図２に斜視図で示す半導体センサ装置が製造される。図３は、図２に示す半導体センサ装置の分解斜視図である。本実施形態の製造方法を説明するに先立ち、まず上記半導体センサ装置の概略構造を説明する。
半導体センサ装置１は、素子基板としての半導体基板２と、半導体基板２の片面に積層されたケース板３と、半導体基板２の他面に形成された第２のケース板４とを有する。
半導体基板２は、本実施形態では、可動部を有する半導体センサとしての加速度センサを有する。この加速度センサは、互いに直交するＸ軸、Ｙ軸及びＺ軸の３軸方向の加速度をそれぞれ検出することができる。ここで、矩形板状の半導体基板２に直交する方向をＺ軸とし、半導体基板２を平面視した場合の長辺方向をＹ軸方向、短辺方向をＸ軸方向とすることとする。半導体基板２は、従って、ＸＹ平面に平行な上面及び下面を有する。
なお、半導体基板２内の半導体センサの構造自体は特に限定されるものではないため、半導体基板２内の加速度センサの構成については後程簡単に説明することとする。
ケース板３は、接着剤層５により半導体基板２に接着されている。この接着剤としては、ケース基板３よりも耐サンドブラスト性が高い接着剤が用いられる。これは、後述のサンドブラスト加工によりケース基板３に穴を開けるに際し、接着剤層５が穴の底部で完全に除去されないようにするためである。すなわち、接着剤層５は、サンドブラスト加工に際してのストッパーの機能を果たす。このような接着剤層５を構成する接着剤としては、ポリイミド系接着剤またはエポキシ系接着剤層などが用いられ、好ましくは、耐サンドブラスト性の高いポリイミド系接着剤が用いられる。
なお、図３に示すように、第２のケース板４の上面には、凹部４ａが形成されている。凹部４ａは、半導体基板２の加速度センサの可動部分２ａの動きを妨げないため空隙を形成するために設けられている。
図２及び図３では明らかではないが、ケース板３の下面にも同様の凹部が設けられている。従って、半導体基板２の加速度センサの上下に、半導体センサの可動部分２ａの動きを妨げないための空隙が確保されている。
ケース板３及び第２のケース板４は、半導体基板と同一の平面形状、すなわち同一の矩形板状を有する。ケース板３及び第２のケース板４は、本実施形態では、耐熱ガラスにより構成されている。
なお、ケース板３，４は、耐熱ガラスに限らず、アルミナなどの絶縁性セラミックスや合成樹脂などの適宜の合成材料で構成され得る。もっとも、本発明においては、ケース板３は、耐サンドブラスト性が上述した接着剤層５よりも低いことが必要である。
また、好ましくは使用時にリフロー半田付け法などにより実装基板に搭載されることがあるため、耐熱性に優れた耐熱ガラスやセラミックスによりケース板３，４が形成されることが望ましい。
また、ケース板４については、耐サンドブラスト性が低い材料で構成される必要は必ずしもない。
ケース板３は、矩形板状の形状を有するが、半導体基板２に積層されている側とは反対側の面３ａに複数の突起３ｂを有する。突起３ｂは、ケース板３と一体的に同一材料で構成されている。このような複数の突起３ｂは、後述するように、ケース板３を構成する材料を機械加工することにより形成されている。複数の突起３ｂは、ケース板３と同じ材料で一体に構成されているので、ケース板３から外れ難い。
他方、ケース板３の一対の長辺側に延びる側面３ｃ，３ｄには、複数の凹部３ｅが設けられている。複数の凹部３ｅは、それぞれ、複数の突起３ｂの側方に対応して設けられている。突起３ｂの先端面には、端子電極７が形成されている。そして、凹部３ｅ内には、接続電極８が形成されている。接続電極８は、端子電極７に接続されており、突起３ｂの側面を経て凹部３ｅ内に延び、ケース板３の下面側に至っている。
他方、図３に示されているように、半導体基板２の上面には、上記加速度センサを外部と電気的に接続するための複数の外部接続用電極９が形成されている。そして、各外部接続用電極９が、各接続電極８に接続されている。
従って、上記加速度センサは、ケース板３の突起３ｂ上に形成された端子電極７に電気的に接続されている。
また、上記端子電極７及び接続電極８が形成される面は、面粗度で♯２００〜２０００程度の範囲、より好ましくは♯６００程度に荒らされていることが望ましい。このような粗面の場合、形成される端子電極７や接続電極８の密着強度を高めることが可能となる。
次に、上記半導体装置１の製造方法を、図１（ａ）〜（ｅ）を参照して説明する。
図１（ａ）に示すように、まず素子基板としての半導体基板２Ａを用意する。この半導体基板２Ａの上下に接着剤層５，６を介して、まずケース板３Ａ及びケース板４Ａを積層し、貼り合わせる。
しかる後、図１（ｂ）に示すように、ケース板３Ａの上面からサンドブラスト法により下方に外部接続用電極９が存在する部分で穴３ｆを形成する。この場合、硬化後の接着剤層５の耐サンドブラスト性は、ケース板３Ａの耐サンドブラスト性よりも高い。従って、接着剤層５がサンドブラストにより穴３ｆの底部で完全に除去されないようにサンドブラスト加工を行う。よって、図１（ｂ）に示すように、穴３ｆがサンドブラスト加工により形成されるが、穴３ｆの底部には、接着剤層５は残存する。
なお、穴３ｆには、ケース板３Ａの上面側から下面側に向かって径が小さくなるようにテーパーが付与されている。これは、サンドブラスト加工により穴３ｆを形成するため、自然にテーパーが付与されることによる。もっとも、穴３ｆには、上記テーパーは付与されておらずともよい。しかしながら、テーパーが形成されていることにより後述する電極膜の断線が穴３ｆの上方開口縁において生じ難い。
次に、エッチングにより穴３ｆの底部に露出している接着剤層５を除去する。このエッチングは、ドライエッチングまたはウェットエッチングにより行われるが、好ましくは、穴３ｆの底部に露出している外部接続用電極９や機能部分としての半導体センサ等の腐食を防止するためにはドライエッチングが用いられる。
このドライエッチングにより、図１（ｃ）に示すように、穴３ｆの底部に露出している接着剤層部分が除去され、外部接続用電極９が露出される。
すなわち、穴３ｆは、底部の露出している接着剤層の下方に上記外部接続用電極９が位置する部分に設けられていた。従って、上記エッチングにより接着剤層の一部が除去されると、接着剤層５の下方に位置していた外部接続用電極９が露出されることになる。
しかる後、図１（ｄ）に示す電極膜７Ａをケース板３Ａの上面に形成する。この場合、電極膜７Ａは、スパッタリングまたは蒸着などの適宜の方法により形成される。
図１（ｄ）に示すように、上記電極膜７Ａは、ケース板３Ａの上面から、上記穴３ｆ内に至り、穴３ｆの底部に露出している外部接続用電極９に電気的に接続されるように設けられる。前述したように、穴３ｆにテーパーが付与されているので、穴３ｆの上方開口縁において上記電極膜７Ａの断線が生じ難い。従って、前述したように、穴３ｆにはテーパーが付与されていることが好ましい。
なお、上記のように、電極膜７Ａを形成した後に、穴３ｆ内に、さらに導電性接着剤などを充填し、電気的接続部分を補強し、かつ電気的接続の信頼性を高めてもよい。
しかる後、好ましくは、上記電極膜７Ａを形成した後に、電極膜７Ａ上にメッキ膜が形成される。このメッキ膜は、Ｓｎまたははんだなどをメッキすることにより行われ、本実施形態の半導体装置を表面実装する際の半田付け性を高めるために形成される。もっとも、上記メッキ膜は必ずしも形成せずともよく、例えば導電ペーストを用いて実装される場合には、メッキ膜は必ずしも設けられずともよい。
次に、図１（ｅ）に示すように、ダイサーなどを用いた研削等の機械加工を行い、マザーの積層体の上面において、複数の突起３ｂを形成する。この突起３ｂは、ケース板３Ａの上面に突出した複数の突起３ｂが残存するように研削されて形成される。従って、突起３ｂは、ケース板３Ａと同一材料により一体に構成されている。
また、上記突起３ｂの先端面に、上記電極膜７Ａの一部が残存し、突起３ｂの先端面から側面を経て穴３ｆの底部に電極膜７Ａが至るように突起３ｂが形成されている。すなわち、突起３ｂは、上記穴３ｆが設けられている部分の内側側方に形成されることになる。なお、ここで内側とは最終的にダイシングにより得られる半導体センサ装置１において、突起３ｂはケース板３の外周側縁に開いた凹部３ｅの内側に設けられることになるため、内側とは、最終的に得られた個々の半導体センサ装置１における内側を意味するものとする。
次に、マザーの積層体をダイシングし、図１（ｅ）及び図４に示すように、個々の半導体センサ装置１を得る。ダイシングは、穴３ｆの中央部分に沿ってマザーの積層体の一部を除去するようにして行われる。ダイシングにより、上記電極膜７Ａが切断され、端子電極７と、端子電極７に連ねられた接続電極８とが形成されることになる。このようにして、突起３ｂの外側に上記穴３ｆの切断により設けられた凹部３ｅが配置され、該凹部３ｅ内に上記接続電極８が配置されている構造が得られる。すなわち、突起３ｂの外側面に凹部３ｅが配置された半導体センサ装置１を容易に得ることができる。
上記製造方法から明らかなように、本実施形態では、耐サンドブラスト性の相対的に低いケース板３に対して耐サンドブラスト性が相対的に高い接着剤層５が用いられているため、穴３ｆの形成に際し、サンドブラスト加工により接着剤層を完全に除去しないような条件でサンドブラスト加工を容易に行うことができる。すなわち、接着剤層５をサンドブラスト加工に際してのストッパーとして機能させることができる。
それによって、サンドブラスト加工により、半導体基板２まで加工が及ぶことを防止することができる。半導体基板２にまで穴３ｆが及ぶと上述した電極膜７Ａを形成した場合、電極膜７Ａが半導体基板２に形成された穴の内周面にまで至ることになる。半導体基板２に至った穴の内周面に電極膜７Ａが及ぶと、最終的には、電極膜７Ａに由来する接続電極８が半導体基板の側面にまで至ることとなり、半導体センサ装置１の特性が変動するおそれがある。
すなわち、接続電極８が半導体基板２の側面に至ると、該半導体基板２に接続電極８により電界が加わり特性が変化するおそれがある。これに対して、上記実施形態では、上記接着剤層５がストッパーとして機能し、半導体基板２に至らないように穴３ｆが形成されるので、接続電極８は、半導体基板２の側面には至らない。
次に、上記実施形態により得られた半導体センサ装置１が、端子電極７を用いて実装基板に表面実装することができることを、図５を参照して説明する。
図５に示すように、実装に際しては、実装基板５１上の電極ランド５２，５３に、端子電極７，７が当接するように、半導体センサ装置１が上下逆転されて実装基板５１上に載置される。そして、例えば半田５４，５５を用いて、上記端子電極７，７が電極ランド５２，５３に接合される。この場合、上記のように、突起３ｂがケース板３と同じ材料で一体に構成されているので、半田加熱時の熱が加わったとしても、突起３ｂがケース板３から外れることはい。そのため、アンダーフィルを用いずとも、図５に示すように、半導体センサ装置１を実装基板５１上に強固に接合することができる。よって、アンダーフィルの使用を省略することができる。
従って、実装スペースが小さく、実装基板５１上に十分な接合強度で実装され得る半導体センサ装置１を提供することができる。なお、上記半導体センサ装置１では、アンダーフィルを必要としないので、アンダーフィルを介した実装基板５１側からの応力の伝達も起こらない。加えて、実装基板５１側にたわみ変形等が生じたとしても、実装基板５１側からの応力は、突起３ｂのみを経由して半導体センサ装置１側に伝わることになるため、上記応力が半導体基板２の半導体センサに伝わり難い。従って、実装基板５１側が変形した場合などにおいても、誤動作の生じ難い半導体センサ装置１を提供することができる。
次に、上記半導体基板２において設けられている加速度センサの概略構成を説明する。
図６に平面図で示すように、半導体基板２内には、枠状の梁部２１が浮いた状態で配置されている。この梁部２１が設けられている部分及び後述の錘部分が設けられている部分の拡大平面図を図７に示す。梁部２１は、平面視した場合、角環状の形状を有する。梁部２１の前述したＸ軸方向両端から、それぞれＸ軸方向に沿って外側に延びるように支持部２２ａ，２２ｂが連ねられている。支持部２２ａ，２２ｂの梁部２１に連ねられている側とは反対側の端部が半導体基板２の本体部分に連ねられている。すなわち、支持部２２ａ，２２ｂにより、梁部２１が浮かされた状態とされている。
また、梁部２１のＹ軸方向両側に、錘部２３ａ，２３ｂが配置されている。錘部２３ａ，２３ｂは、梁部２１に対してＹ軸方向両側からＹ軸方向外側に連ねられた連結部２４ａ，２４ｂにより梁部２１に連結されている。従って、錘部２３ａ，２３ｂは、梁部２１と同様に半導体基板２の本体部に対して浮かされた状態で配置されている。梁部２１がたわみ変形することにより、錘部２３ａ，２３ｂが、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の３軸方向に変位可能とされている。
本実施形態では、上記半導体基板２は、ＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板をマイクロマシニング技術を用いて加工することにより形成されている。なお、ＳＯＩ基板とは、Ｓｉ層と、ＳｉＯ層と、Ｓｉ層とがこの順序で積層されている多層基板であり、もっとも、本発明で用いられる半導体基板は上記ＳＯＩ基板に限定されるものではない。
また、上記梁部２１において、図６に略図的に示すように、例えばＸ軸方向の加速度を検出するために、４つのピエゾ抵抗部ＲX1〜ＲX4が配置されている。これら４つのピエゾ抵抗部ＲX1〜ＲX4がＸ軸方向の加速度を検出するＸ軸方向加速度検出部を構成している。そして、半導体基板２に形成されている配線パターンにより、ピエゾ抵抗部ＲX1〜ＲX4が図８に示すブリッジ回路を構成している。このブリッジ回路における出力変化によりＸ方向の加速度が検出される。すなわち、図８に示すように、このブリッジ回路では、ピエゾ抵抗部ＲX1，ＲX2が電気的に接続され、電圧検出部ＰX1が形成されている。同様に、ピエゾ抵抗部ＲX3，ＲX4が電気的に接続され、電圧検出部ＰX2が形成されている。
また、ピエゾ抵抗部ＲX1，ＲX3が電気的に接続され、この接続部が外部の電圧電源に接続される電圧入力部Ｖｓとされている。さらに、外部配線パターンにより、ピエゾ抵抗部ＲX2，ＲX4が電気的に接続され、該接続部分がグラウンド電位に接続されている。
なお、Ｙ軸方向及びＺ軸方向の加速度を検出するために、同様に、４つのピエゾ抵抗部がそれぞれ配置されており、かつ図８に示したブリッジ回路と同様のブリッジ回路が半導体基板２に形成されている配線パターンにより上記４つのピエゾ抵抗部を接続することにより構成されている。
半導体基板２においては、Ｘ軸方向の加速度が発生すると、加速度に起因したＸ軸方向の力が可動部２ａである錘部２３ａ，２３ｂに作用する。錘部２３ａ，２３ｂでのＸ軸方向への作用力により、錘部２３ａ，２３ｂが、図９の破線で示す基準状態から、例えば図９の実線で示すように、Ｘ軸方向に変位する。錘部２３ａ，２３ｂのＸ軸方向への変位により、連結部を介して梁部２１はたわみ変形し、それによって梁部２１に応力が発生する。この梁部２１に生じた応力により、上述したＸ軸方向加速度検出部におけるピエゾ抵抗部の抵抗値が変化する。そのため、Ｘ軸方向への加速度が発生している場合に、Ｘ軸方向加速度検出部を構成している図８に示したブリッジ回路の出力が変化し、Ｘ軸方向の加速度が検出される。この場合、Ｙ軸方向及びＺ軸方向に加速度が作用しない場合には、Ｙ軸方向加速度検出部及びＺ軸方向加速度検出部を構成している各ブリッジ回路の出力には変化がみられないことになる。このようにして、Ｘ軸方向の加速度が検出される。
Ｙ軸方向に加速度が発生した場合、あるいはＺ軸方向に加速度が発生した場合にも、同様にして、Ｙ軸方向及びＺ軸方向の加速度が検出される。
なお、本実施形態では、上記のような加速度センサが半導体基板に可動部を有する半導体センサとして構成されているが、本発明はこのような加速度センサを用いた半導体センサに限らず、可動部を有する適宜の半導体センサが形成されている半導体基板を用いることができる。半導体センサとしては、加速度センサの他、角速度センサ、角加速度センサ、圧電ジャイロセンサなどの様々な半導体を用いた可動部を有するセンサを挙げることができる。
また、上記実施形態では、上記半導体基板２を素子基板として用いたが、本発明に係る電子部品の製造方法では、素子基板は半導体基板に限定されず、半導体以外の材料からなる基板であってもよく、また、機能部についても、上記のようなセンサに限らず、様々な電子部品として機能する機能部を広く含むものとする。
さらに、上記実施形態では、第２のケース板４が半導体基板２の下面に積層されていたが、本発明においては、第２のケース板４は必ずしも用いられずともよい。すなわち、第２のケース板４を用いずに、実装後に上面を開放状態としてもよい。
もっとも、第２のケース板４を積層することにより、素子基板に形成されている機能部を確実に気密封止することができる。電子部品の機械的強度も高められる。
また、第２のケース板４側にも、上記複数の突起及び端子電極を形成してもよい。その場合には、ケース板側から実装基板に搭載され得る電子部品を得ることができる。すなわち、電子部品の上下の方向性を無くすことができる。
また、ケース板３，４に凹部４ａ等が設けられておらずともよい。その場合には枠状に塗布される接着剤層の厚みを厚くすることにより空隙を形成すればよい。

Claims (8)

  1. 電子部品として機能させるための機能部と、該機能部を外部と電気的に接続するために一方面に形成された外部接続用電極とが設けられている素子基板を用意する工程と、
    前記素子基板上に相対的に耐サンドブラスト性が高い接着剤を用いて、相対的に耐サンドブラスト性が低いケース板を貼り合わせる工程と、
    前記ケース板にサンドブラスト加工により前記外部接続用電極の一部が下に存在している部分で前記接着剤を露出させるように穴を形成する工程と、
    前記穴に露出しており、前記サンドブラスト加工により除去できなかった接着剤部分をエッチングにより除去し、前記外部接続用電極を露出させる工程と、
    前記ケース板の外表面から前記穴内に至るように、かつ前記接着剤の除去により露出した外部接続用電極と電気的に接続されるように電極膜を形成する工程と、
    機械加工により、先端面に前記電極膜が至る突起を前記ケース板の外表面に形成する工程とを備える、電子部品の製造方法。
  2. 前記電極膜を形成するより前に、前記ケース板の少なくとも前記電極膜が形成される部分を荒らす工程をさらに備える、請求項１に記載の電子部品の製造方法。
  3. 前記エッチングがドライエッチングにより行われる、請求項１または２に記載の電子部品の製造方法。
  4. 前記接着剤として、ポリイミド系接着剤を用いる、請求項１〜３のいずれか１項に記載の電子部品の製造方法。
  5. 前記穴を分割するように前記素子基板と前記ケース板との積層体をダイシングし、前記突起の側面に前記穴の内周面の一部で形成された凹部を形成する工程をさらに備える、請求項１〜４のいずれか１項に記載の電子部品の製造方法。
  6. 前記素子基板の前記ケース板が接着される側とは反対側の面に第２のケース板を積層する工程をさらに備える、請求項１〜５のいずれか１項に記載の電子部品の製造方法。
  7. 前記第２のケース板が、接着剤により前記素子基板に貼り合わされる請求項６に記載の電子部品の製造方法。
  8. 電子部品素子として機能する機能部が設けられた素子基板と、
    前記素子基板の片面に設けられた接着剤層と、
    前記接着剤層よりも耐サンドブラスト性が低い材料からなり、前記接着剤層により前記ケース板に貼り合わされているケース板とを備え、
    前記素子基板の前記ケース板が積層される面に、外部と電気的に接続される外部接続用電極が形成されており、
    前記ケース板に、前記外部接続用電極の少なくとも一部を露出させるように底部に前記接着剤層が配置されていない穴を有し、
    前記ケース板の前記素子基板と積層されている側とは反対側の面に、前記電極膜が外表面に付与されている突起が形成されており、突起の側面の一部が前記穴の内周面により形成されており、前記突起の先端面から、突起の側面を経て、前記穴内に露出している外部接続用電極に至る電極膜が形成されている、電子部品。
JP2007529459A 2005-08-05 2006-05-16 電子部品の製造方法及び電子部品 Expired - Fee Related JP4613958B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005228243 2005-08-05
JP2005228243 2005-08-05
PCT/JP2006/309724 WO2007017980A1 (ja) 2005-08-05 2006-05-16 電子部品の製造方法及び電子部品

Publications (2)

Publication Number Publication Date
JPWO2007017980A1 JPWO2007017980A1 (ja) 2009-02-19
JP4613958B2 true JP4613958B2 (ja) 2011-01-19

Family

ID=37727171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007529459A Expired - Fee Related JP4613958B2 (ja) 2005-08-05 2006-05-16 電子部品の製造方法及び電子部品

Country Status (6)

Country Link
US (1) US7507346B2 (ja)
JP (1) JP4613958B2 (ja)
CN (1) CN100565848C (ja)
DE (1) DE112006001844B4 (ja)
TW (1) TWI304646B (ja)
WO (1) WO2007017980A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7419853B2 (en) * 2005-08-11 2008-09-02 Hymite A/S Method of fabrication for chip scale package for a micro component
JPWO2009022578A1 (ja) * 2007-08-10 2010-11-11 株式会社村田製作所 素子構造およびその製造方法
JP5378106B2 (ja) * 2009-08-20 2013-12-25 日本シイエムケイ株式会社 プリント配線板の製造方法
WO2012137714A1 (ja) 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
JP6217870B2 (ja) * 2015-09-30 2017-10-25 住友ベークライト株式会社 構造体、配線基板および配線基板の製造方法
CN108141959B (zh) * 2015-10-06 2020-02-07 住友电工印刷电路株式会社 印刷线路板和电子部件
JP6680880B2 (ja) 2015-11-30 2020-04-15 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティドＷ．Ｌ． Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓ， Ｉｎｃｏｒｐｏｒａｔｅｄ ダイのための保護環境バリアー

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11201788A (ja) * 1998-01-19 1999-07-30 Mitsubishi Electric Corp 半導体カルマン渦流量センサ及びその製造方法
JP2001308347A (ja) * 2000-04-27 2001-11-02 Mitsubishi Electric Corp 加速度センサの製造方法
JP2004311574A (ja) * 2003-04-03 2004-11-04 Shinko Electric Ind Co Ltd インターポーザー及びその製造方法ならびに電子装置
JP2004340730A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026147A1 (fr) * 1999-10-04 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2001124794A (ja) * 1999-10-26 2001-05-11 Matsushita Electric Works Ltd マイクロ加工センサの実装構造及びその実装方法
US6476415B1 (en) * 2000-07-20 2002-11-05 Three-Five Systems, Inc. Wafer scale processing
US6953990B2 (en) * 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
US6926592B2 (en) * 2003-11-25 2005-08-09 Motorola, Inc. Surface treatment of mechanically abraded glass

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11201788A (ja) * 1998-01-19 1999-07-30 Mitsubishi Electric Corp 半導体カルマン渦流量センサ及びその製造方法
JP2001308347A (ja) * 2000-04-27 2001-11-02 Mitsubishi Electric Corp 加速度センサの製造方法
JP2004311574A (ja) * 2003-04-03 2004-11-04 Shinko Electric Ind Co Ltd インターポーザー及びその製造方法ならびに電子装置
JP2004340730A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200742009A (en) 2007-11-01
DE112006001844B4 (de) 2012-07-05
JPWO2007017980A1 (ja) 2009-02-19
DE112006001844T5 (de) 2008-06-12
TWI304646B (en) 2008-12-21
US20080113164A1 (en) 2008-05-15
CN100565848C (zh) 2009-12-02
US7507346B2 (en) 2009-03-24
WO2007017980A1 (ja) 2007-02-15
CN101218669A (zh) 2008-07-09

Similar Documents

Publication Publication Date Title
US6300676B1 (en) Small size electronic part and a method for manufacturing the same, and a method for forming a via hole for use in the same
JP4613958B2 (ja) 電子部品の製造方法及び電子部品
US7468552B2 (en) Physical quantity sensor
EP1602896A2 (en) Gyro-sensor comprising a plurality of component units, and fabricating method thereof
US20120000288A1 (en) Physical quantity sensor
JP4613852B2 (ja) 電子デバイス
JP2007043017A (ja) 半導体センサ装置
JP2009241164A (ja) 半導体センサー装置およびその製造方法
JP5052459B2 (ja) 半導体センサー装置
JP4925275B2 (ja) 半導体装置
JP4925272B2 (ja) 半導体装置
JP5366463B2 (ja) 物理量センサ及びその製造方法、ならびに、物理量センサ実装構造
JP5151085B2 (ja) センサーユニットおよびその製造方法
WO2016117289A1 (ja) 物理量センサおよびその製造方法
JP2010025822A (ja) 物理量センサ及びその製造方法
JP5163363B2 (ja) 半導体センサ装置
JP4706634B2 (ja) 半導体センサおよびその製造方法
JP6983490B2 (ja) 電子部品
JP5167848B2 (ja) 支持基板及びそれを用いた静電容量型力学量検出センサの製造方法
JP5163362B2 (ja) 半導体センサ装置
JPWO2012102252A1 (ja) 貫通電極付基板およびその製造方法
JP2010197286A (ja) 加速度センサ及び加速度センサの製造方法
JP5804762B2 (ja) 圧電デバイス
JP4925273B2 (ja) 半導体装置
JP2010276478A (ja) 加速度センサ装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees