JP2000133741A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000133741A JP2000133741A JP10300783A JP30078398A JP2000133741A JP 2000133741 A JP2000133741 A JP 2000133741A JP 10300783 A JP10300783 A JP 10300783A JP 30078398 A JP30078398 A JP 30078398A JP 2000133741 A JP2000133741 A JP 2000133741A
- Authority
- JP
- Japan
- Prior art keywords
- stiffener
- semiconductor device
- wiring pattern
- thickness
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 プリント基板へ実装するときのリフローの際
に、半田ボールが剥離することのない半導体装置を提供
する。 【解決手段】 表面に所定の配線パターン2を形成した
ポリイミドフィルム1を基板とし、このポリイミドフィ
ルム1に形成されたデバイスホール3の中に半導体チッ
プ4を搭載し、配線パターン2の所定の個所に接続させ
て複数の半田ボール11をアレイ状に配置し、ポリイミ
ドフィルム1の平坦性を確保するためにスティフナ7を
貼り付けた半導体装置において、スティフナ7を厚さA
が0.15〜0.30mmの銅板により構成する。
に、半田ボールが剥離することのない半導体装置を提供
する。 【解決手段】 表面に所定の配線パターン2を形成した
ポリイミドフィルム1を基板とし、このポリイミドフィ
ルム1に形成されたデバイスホール3の中に半導体チッ
プ4を搭載し、配線パターン2の所定の個所に接続させ
て複数の半田ボール11をアレイ状に配置し、ポリイミ
ドフィルム1の平坦性を確保するためにスティフナ7を
貼り付けた半導体装置において、スティフナ7を厚さA
が0.15〜0.30mmの銅板により構成する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、スティフナを組み込んだ半導体装置に関す
る。
し、特に、スティフナを組み込んだ半導体装置に関す
る。
【0002】
【従来の技術】半導体チップの入出力容量の増大に伴
い、所定形状の配線パターンを表面に形成した絶縁フィ
ルムを半導体装置の基板として使用し、これに半導体チ
ップを搭載し、配線パターンの所定の個所に電極として
の半田ボールをアレイ状に配置した構造の半導体装置が
普及しつゝある。
い、所定形状の配線パターンを表面に形成した絶縁フィ
ルムを半導体装置の基板として使用し、これに半導体チ
ップを搭載し、配線パターンの所定の個所に電極として
の半田ボールをアレイ状に配置した構造の半導体装置が
普及しつゝある。
【0003】この半導体装置は、入出力の起点を平面的
に配置することが可能であることから、特に、細密配線
の用途に適しているが、絶縁フィルムを使用するこの種
半導体装置特有の問題として反りの問題がある。
に配置することが可能であることから、特に、細密配線
の用途に適しているが、絶縁フィルムを使用するこの種
半導体装置特有の問題として反りの問題がある。
【0004】薄い絶縁フィルムとこれにラミネートされ
た銅箔との複合体を基本構成とするこのタイプの半導体
装置にあっては、絶縁フィルムが反りやすいために平坦
性の確保が難しく、このため、スティフナ(補強のため
の板)を貼り付けることが行われている。
た銅箔との複合体を基本構成とするこのタイプの半導体
装置にあっては、絶縁フィルムが反りやすいために平坦
性の確保が難しく、このため、スティフナ(補強のため
の板)を貼り付けることが行われている。
【0005】図2は、スティフナを貼り付けた半導体装
置の構造を示したもので、1は表面に所定形状の配線パ
ターン2を形成し、中央にデバイスホール3を形成した
絶縁フィルム、4はデバイスホール3の中に位置させら
れ、配線パターン2のインナーリード6に電極5を接続
させた半導体チップ、7は中央に設けた孔14の中に半
導体チップ4を収納し、接着剤15を介して絶縁フィル
ム1に接着されたスティフナを示す。
置の構造を示したもので、1は表面に所定形状の配線パ
ターン2を形成し、中央にデバイスホール3を形成した
絶縁フィルム、4はデバイスホール3の中に位置させら
れ、配線パターン2のインナーリード6に電極5を接続
させた半導体チップ、7は中央に設けた孔14の中に半
導体チップ4を収納し、接着剤15を介して絶縁フィル
ム1に接着されたスティフナを示す。
【0006】16は、表面に形成された接着剤17を介
してスティフナ7と半導体チップ4に接着された放熱
板、11はスティフナ7の反対側において、配線パター
ン2の所定の個所に接続され、アレイ状に配置された電
極としての半田ボール、12は半導体チップ4およびイ
ンナーリード6の周囲に形成されたモールド封止樹脂、
13は配線パターンを保護するために設けられたソルダ
ーレジスト層を示す。
してスティフナ7と半導体チップ4に接着された放熱
板、11はスティフナ7の反対側において、配線パター
ン2の所定の個所に接続され、アレイ状に配置された電
極としての半田ボール、12は半導体チップ4およびイ
ンナーリード6の周囲に形成されたモールド封止樹脂、
13は配線パターンを保護するために設けられたソルダ
ーレジスト層を示す。
【0007】以上の構成の半導体装置においては、多く
の場合、銅、あるいは銅合金によって構成されるスティ
フナ7の存在が、絶縁フィルム1の反りを矯正し、平坦
度を確保する結果、半田ボール11と接続対象のプリン
ト基板との接続性が保証され、所定通りの接続が精度よ
く行われることになる。
の場合、銅、あるいは銅合金によって構成されるスティ
フナ7の存在が、絶縁フィルム1の反りを矯正し、平坦
度を確保する結果、半田ボール11と接続対象のプリン
ト基板との接続性が保証され、所定通りの接続が精度よ
く行われることになる。
【0008】しかし、この半導体装置によると、スティ
フナ7の上にさらに放熱板16を貼り付け、それによっ
て半導体チップからの熱を放出する構造としていること
から、組み立てが複雑になるとともに部品点数が多くな
り、このため、製造原価が高くなるという不利益があ
る。
フナ7の上にさらに放熱板16を貼り付け、それによっ
て半導体チップからの熱を放出する構造としていること
から、組み立てが複雑になるとともに部品点数が多くな
り、このため、製造原価が高くなるという不利益があ
る。
【0009】図3は、この問題に対処するために提案さ
れた新しい半導体装置の構造を示す。スティフナ7が一
つの部材により構成されているもので、半導体チップ4
は、スティフナ7の中央に形成された凹部8に接着剤1
0によって固着され、スティフナ7の平坦部9は、同じ
く接着剤10によって絶縁フィルム1に接着されてい
る。
れた新しい半導体装置の構造を示す。スティフナ7が一
つの部材により構成されているもので、半導体チップ4
は、スティフナ7の中央に形成された凹部8に接着剤1
0によって固着され、スティフナ7の平坦部9は、同じ
く接着剤10によって絶縁フィルム1に接着されてい
る。
【0010】スティフナ7は、銅、あるいは銅合金の板
状物により構成されるのが普通であり、凹部8を有した
一枚ものに成型される。スティフナ7を構成する銅板の
厚さBは、標準として0.35〜0.45mmの範囲に
設定され、金型を使用した絞り加工によって所定の形状
に成型される。
状物により構成されるのが普通であり、凹部8を有した
一枚ものに成型される。スティフナ7を構成する銅板の
厚さBは、標準として0.35〜0.45mmの範囲に
設定され、金型を使用した絞り加工によって所定の形状
に成型される。
【0011】以上のように構成される半導体装置は、ス
ティフナ7が放熱板の役割をも兼務することから、これ
による部品点数の少なさと組み立て作業の容易さ、そし
て、これらに基づいた低コスト性において、図2の半導
体装置より優れ、今後の需要の伸びが期待されている。
ティフナ7が放熱板の役割をも兼務することから、これ
による部品点数の少なさと組み立て作業の容易さ、そし
て、これらに基づいた低コスト性において、図2の半導
体装置より優れ、今後の需要の伸びが期待されている。
【0012】
【発明が解決しようとする課題】しかし、この半導体装
置によると、プリント基板18へ実装するときの赤外線
リフローの際に、半田ボール11の剥離現象が発生す
る。スティフナ7とプリント基板18との線膨張率の違
いに基づくリフロー熱によるこれら両材の反りが原因し
ているもので、これらが反る結果、変形可能な絶縁フィ
ルム1によって裏打ちされた配線パターン2と半田ボー
ル11との間には剥離が生ずるようになる。
置によると、プリント基板18へ実装するときの赤外線
リフローの際に、半田ボール11の剥離現象が発生す
る。スティフナ7とプリント基板18との線膨張率の違
いに基づくリフロー熱によるこれら両材の反りが原因し
ているもので、これらが反る結果、変形可能な絶縁フィ
ルム1によって裏打ちされた配線パターン2と半田ボー
ル11との間には剥離が生ずるようになる。
【0013】従って、本発明の目的は、プリント基板へ
実装するときのリフローの際に、半田ボールが剥離する
恐れのない半導体装置を提供することにある。
実装するときのリフローの際に、半田ボールが剥離する
恐れのない半導体装置を提供することにある。
【0014】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、所定形状の配線パターンを片面に有し、
デバイスホールを形成された絶縁フィルムと、前記デバ
イスホールの中に位置させられて前記配線パターンのイ
ンナーリードに接続された半導体チップと、中央の凹部
に前記半導体チップを接着して収納し、前記凹部に連な
る平坦部を前記絶縁フィルムの他面に接着させたスティ
フナと、前記配線パターンの所定の個所に接続され、ア
レイ状に配置された複数の半田ボールとから構成され、
前記スティフナは、厚さが0.15〜0.30mmの銅
板により構成されることを特徴とする半導体装置を提供
するものである。
達成するため、所定形状の配線パターンを片面に有し、
デバイスホールを形成された絶縁フィルムと、前記デバ
イスホールの中に位置させられて前記配線パターンのイ
ンナーリードに接続された半導体チップと、中央の凹部
に前記半導体チップを接着して収納し、前記凹部に連な
る平坦部を前記絶縁フィルムの他面に接着させたスティ
フナと、前記配線パターンの所定の個所に接続され、ア
レイ状に配置された複数の半田ボールとから構成され、
前記スティフナは、厚さが0.15〜0.30mmの銅
板により構成されることを特徴とする半導体装置を提供
するものである。
【0015】上記の銅板は、銅、あるいは銅合金により
構成される。この銅板の厚さを0.15〜0.30mm
に設定する理由は、0.15mm以下では剛性が不足し
て半導体装置としての平坦度確保が困難になるためであ
り、逆に、0.30mmを超過すると、実装相手のプリ
ント基板とともにリフロー時の反りが大きくなり、半田
ボールに剥離が発生するようになるためである。
構成される。この銅板の厚さを0.15〜0.30mm
に設定する理由は、0.15mm以下では剛性が不足し
て半導体装置としての平坦度確保が困難になるためであ
り、逆に、0.30mmを超過すると、実装相手のプリ
ント基板とともにリフロー時の反りが大きくなり、半田
ボールに剥離が発生するようになるためである。
【0016】本発明による半導体装置は、スティフナの
厚さを特定の水準以下に設定することによってスティフ
ナの剛性を小さくし、これにより基板実装時におけるリ
フロー熱によるスティフナの反りを減少させ、スティフ
ナの反りによる配線パターンおよび半田ボール間への剥
離力作用を低減しようとするものである。
厚さを特定の水準以下に設定することによってスティフ
ナの剛性を小さくし、これにより基板実装時におけるリ
フロー熱によるスティフナの反りを減少させ、スティフ
ナの反りによる配線パターンおよび半田ボール間への剥
離力作用を低減しようとするものである。
【0017】スティフナの厚さをこれまでの0.35〜
0.45mmから0.15〜0.30mmに変更するこ
とは、4割もの剛性減少となり、この結果、半田ボール
の剥離現象は完全に防止されるようになる。なお、ステ
ィフナを構成する銅板としては、Cuを主体としたCu
−Zr合金板の使用が好ましい。
0.45mmから0.15〜0.30mmに変更するこ
とは、4割もの剛性減少となり、この結果、半田ボール
の剥離現象は完全に防止されるようになる。なお、ステ
ィフナを構成する銅板としては、Cuを主体としたCu
−Zr合金板の使用が好ましい。
【0018】絶縁フィルムの構成材としては、主にポリ
イミドが使用され、その厚さは100μm以下に設定す
ることが好ましい。絶縁フィルムの片面に形成される配
線パターンは、多くの場合、厚さ50μm以下の銅箔、
あるいは銅合金箔により構成される。
イミドが使用され、その厚さは100μm以下に設定す
ることが好ましい。絶縁フィルムの片面に形成される配
線パターンは、多くの場合、厚さ50μm以下の銅箔、
あるいは銅合金箔により構成される。
【0019】
【発明の実施の形態】次に、本発明による半導体装置の
実施の形態について説明する。図1において、1は、片
面に厚さ25μmの銅箔から成る所定形状の配線パター
ン2を形成し、中央にデバイスホール3を形成した厚さ
50μmのポリイミドフィルム、4はデバイスホール3
の中に位置させられて、その電極5を配線パターン2の
インナーリード6に接続された半導体チップを示す。
実施の形態について説明する。図1において、1は、片
面に厚さ25μmの銅箔から成る所定形状の配線パター
ン2を形成し、中央にデバイスホール3を形成した厚さ
50μmのポリイミドフィルム、4はデバイスホール3
の中に位置させられて、その電極5を配線パターン2の
インナーリード6に接続された半導体チップを示す。
【0020】7は凹部8とこれに連なる平坦部9とから
構成され、平坦部9を接着剤10を介してポリイミドフ
ィルム1の他面に貼り付けたスティフナであり、半導体
チップ4は接着剤10を介してこのスティフナ7の凹部
8に固着されている。スティフナ7は、厚さAが0.2
0mmのC15150(0.02重量%のZrを含む銅
合金)により構成されている。
構成され、平坦部9を接着剤10を介してポリイミドフ
ィルム1の他面に貼り付けたスティフナであり、半導体
チップ4は接着剤10を介してこのスティフナ7の凹部
8に固着されている。スティフナ7は、厚さAが0.2
0mmのC15150(0.02重量%のZrを含む銅
合金)により構成されている。
【0021】11は配線パターン2の所定の個所に接続
され、アレイ状に配置された半田ボール、12は半導体
チップ4、インナーリード6の周囲にモールドされたエ
ポキシ封止樹脂、13は配線パターン2を保護するため
のソルダーレジスト層を示す。
され、アレイ状に配置された半田ボール、12は半導体
チップ4、インナーリード6の周囲にモールドされたエ
ポキシ封止樹脂、13は配線パターン2を保護するため
のソルダーレジスト層を示す。
【0022】以上の本実施形態による半導体装置と、A
寸法が0.40mmのスティフナを使用して組み立てら
れたこれまでの半導体装置とをプリント基板に実装し、
これに240℃のIRリフロー処理を実施した結果、本
実施形態による半導体装置には半田ボールの剥離が全く
発生しなかったのに比べ、0.40mm厚さのスティフ
ナを組み込んだ半導体装置の場合には、11%の半田ボ
ールに剥離の発生が認められた。
寸法が0.40mmのスティフナを使用して組み立てら
れたこれまでの半導体装置とをプリント基板に実装し、
これに240℃のIRリフロー処理を実施した結果、本
実施形態による半導体装置には半田ボールの剥離が全く
発生しなかったのに比べ、0.40mm厚さのスティフ
ナを組み込んだ半導体装置の場合には、11%の半田ボ
ールに剥離の発生が認められた。
【0023】
【発明の効果】以上説明したように、本発明による半導
体装置によれば、1枚もののスティフナを組み込んだ半
導体装置において、スティフナの厚さを0.15〜0.
30mmに設定することにより、基板実装の際のリフロ
ー時における半田ボールの剥離を効果的に防止し得るも
のであり、品質向上の効果大である。
体装置によれば、1枚もののスティフナを組み込んだ半
導体装置において、スティフナの厚さを0.15〜0.
30mmに設定することにより、基板実装の際のリフロ
ー時における半田ボールの剥離を効果的に防止し得るも
のであり、品質向上の効果大である。
【図1】本発明による半導体装置の実施の形態を示す説
明図。
明図。
【図2】従来の半導体装置の説明図。
【図3】従来の他の半導体装置の説明図。
1 ポリイミドフィルム 2 配線パターン 3 デバイスホール 4 半導体チップ 5 電極 6 インナーリード 7 スティフナ 8 凹部 9 平坦部 10 接着剤 11 半田ボール 12 エポキシ封止樹脂 13 ソルダーレジスト層
Claims (3)
- 【請求項1】所定形状の配線パターンを片面に有し、デ
バイスホールを形成された絶縁フィルムと、前記デバイ
スホールの中に位置させられて前記配線パターンのイン
ナーリードに接続された半導体チップと、中央の凹部に
前記半導体チップを接着して収納し、前記凹部に連なる
平坦部を前記絶縁フィルムの他面に接着させたスティフ
ナと、前記配線パターンの所定の個所に接続され、アレ
イ状に配置された複数の半田ボールとから構成され、 前記スティフナは、厚さが0.15〜0.30mmの銅
板により構成されることを特徴とする半導体装置。 - 【請求項2】前記絶縁フィルムは、厚さ100μm以下
のポリイミドにより構成され、前記配線パターンは、厚
さ35μm以下の銅箔、あるいは銅合金箔により構成さ
れることを特徴とする請求項第1項記載の半導体装置。 - 【請求項3】前記銅板は、Zrを含むCu主体のCu−
Zr合金から構成されることを特徴とする請求項第1項
あるいは第2項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10300783A JP2000133741A (ja) | 1998-10-22 | 1998-10-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10300783A JP2000133741A (ja) | 1998-10-22 | 1998-10-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000133741A true JP2000133741A (ja) | 2000-05-12 |
Family
ID=17889051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10300783A Pending JP2000133741A (ja) | 1998-10-22 | 1998-10-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000133741A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187561A (ja) * | 2007-01-31 | 2008-08-14 | Alps Electric Co Ltd | 表面弾性波素子 |
JP2010045325A (ja) * | 2008-07-16 | 2010-02-25 | Mitsui Mining & Smelting Co Ltd | 半導体装置および半導体装置の製造方法 |
US8004096B2 (en) | 2006-02-22 | 2011-08-23 | Fujitsu Limited | Semiconductor device and a manufacturing method thereof |
-
1998
- 1998-10-22 JP JP10300783A patent/JP2000133741A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8004096B2 (en) | 2006-02-22 | 2011-08-23 | Fujitsu Limited | Semiconductor device and a manufacturing method thereof |
JP2008187561A (ja) * | 2007-01-31 | 2008-08-14 | Alps Electric Co Ltd | 表面弾性波素子 |
JP2010045325A (ja) * | 2008-07-16 | 2010-02-25 | Mitsui Mining & Smelting Co Ltd | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030160317A1 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
JPH0758254A (ja) | マルチチップモジュール及びその製造方法 | |
US10847496B2 (en) | Chip wiring method and structure | |
US6501162B2 (en) | Semiconductor device, semiconductor module and hard disk | |
JP2007088476A (ja) | キャビティを備えた基板の製造方法 | |
JPH0529537A (ja) | 半導体モジユール構造 | |
JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
US20040106235A1 (en) | Method for manufacturing circuit devices | |
JP2000133741A (ja) | 半導体装置 | |
JP2003007937A (ja) | 電子部品実装モジュール及びその製造方法 | |
JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
JP2831971B2 (ja) | 半導体素子搭載用プリント配線板およびその製造方法 | |
JPH10242331A (ja) | パワーモジュール用基板及びその製造法 | |
JP2000200851A (ja) | 複数チップ型半導体装置 | |
JPH10242330A (ja) | パワーモジュール用基板及びその製造法 | |
JPH07297320A (ja) | Bga型半導体装置 | |
JPH11214576A (ja) | 半導体チップ搭載用パッケージ | |
JP2001135749A (ja) | 半導体装置 | |
JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
JPH0730055A (ja) | マルチチップモジュール実装型プリント配線板 | |
JP2006294825A (ja) | 半導体集積回路装置 | |
JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP2002110858A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
KR20000039152A (ko) | 반도체패키지용 인쇄회로기판 및 그 제조방법 | |
JP2004282098A (ja) | 半導体パッケージの製造方法 |