JP2000133741A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000133741A JP2000133741A JP10300783A JP30078398A JP2000133741A JP 2000133741 A JP2000133741 A JP 2000133741A JP 10300783 A JP10300783 A JP 10300783A JP 30078398 A JP30078398 A JP 30078398A JP 2000133741 A JP2000133741 A JP 2000133741A
- Authority
- JP
- Japan
- Prior art keywords
- stiffener
- semiconductor device
- wiring pattern
- thickness
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 プリント基板へ実装するときのリフローの際
に、半田ボールが剥離することのない半導体装置を提供
する。 【解決手段】 表面に所定の配線パターン２を形成した
ポリイミドフィルム１を基板とし、このポリイミドフィ
ルム１に形成されたデバイスホール３の中に半導体チッ
プ４を搭載し、配線パターン２の所定の個所に接続させ
て複数の半田ボール１１をアレイ状に配置し、ポリイミ
ドフィルム１の平坦性を確保するためにスティフナ７を
貼り付けた半導体装置において、スティフナ７を厚さＡ
が０．１５〜０．３０ｍｍの銅板により構成する。
に、半田ボールが剥離することのない半導体装置を提供
する。 【解決手段】 表面に所定の配線パターン２を形成した
ポリイミドフィルム１を基板とし、このポリイミドフィ
ルム１に形成されたデバイスホール３の中に半導体チッ
プ４を搭載し、配線パターン２の所定の個所に接続させ
て複数の半田ボール１１をアレイ状に配置し、ポリイミ
ドフィルム１の平坦性を確保するためにスティフナ７を
貼り付けた半導体装置において、スティフナ７を厚さＡ
が０．１５〜０．３０ｍｍの銅板により構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、スティフナを組み込んだ半導体装置に関す
る。
し、特に、スティフナを組み込んだ半導体装置に関す
る。
【０００２】
【従来の技術】半導体チップの入出力容量の増大に伴
い、所定形状の配線パターンを表面に形成した絶縁フィ
ルムを半導体装置の基板として使用し、これに半導体チ
ップを搭載し、配線パターンの所定の個所に電極として
の半田ボールをアレイ状に配置した構造の半導体装置が
普及しつゝある。
い、所定形状の配線パターンを表面に形成した絶縁フィ
ルムを半導体装置の基板として使用し、これに半導体チ
ップを搭載し、配線パターンの所定の個所に電極として
の半田ボールをアレイ状に配置した構造の半導体装置が
普及しつゝある。
【０００３】この半導体装置は、入出力の起点を平面的
に配置することが可能であることから、特に、細密配線
の用途に適しているが、絶縁フィルムを使用するこの種
半導体装置特有の問題として反りの問題がある。
に配置することが可能であることから、特に、細密配線
の用途に適しているが、絶縁フィルムを使用するこの種
半導体装置特有の問題として反りの問題がある。
【０００４】薄い絶縁フィルムとこれにラミネートされ
た銅箔との複合体を基本構成とするこのタイプの半導体
装置にあっては、絶縁フィルムが反りやすいために平坦
性の確保が難しく、このため、スティフナ（補強のため
の板）を貼り付けることが行われている。
た銅箔との複合体を基本構成とするこのタイプの半導体
装置にあっては、絶縁フィルムが反りやすいために平坦
性の確保が難しく、このため、スティフナ（補強のため
の板）を貼り付けることが行われている。
【０００５】図２は、スティフナを貼り付けた半導体装
置の構造を示したもので、１は表面に所定形状の配線パ
ターン２を形成し、中央にデバイスホール３を形成した
絶縁フィルム、４はデバイスホール３の中に位置させら
れ、配線パターン２のインナーリード６に電極５を接続
させた半導体チップ、７は中央に設けた孔１４の中に半
導体チップ４を収納し、接着剤１５を介して絶縁フィル
ム１に接着されたスティフナを示す。
置の構造を示したもので、１は表面に所定形状の配線パ
ターン２を形成し、中央にデバイスホール３を形成した
絶縁フィルム、４はデバイスホール３の中に位置させら
れ、配線パターン２のインナーリード６に電極５を接続
させた半導体チップ、７は中央に設けた孔１４の中に半
導体チップ４を収納し、接着剤１５を介して絶縁フィル
ム１に接着されたスティフナを示す。
【０００６】１６は、表面に形成された接着剤１７を介
してスティフナ７と半導体チップ４に接着された放熱
板、１１はスティフナ７の反対側において、配線パター
ン２の所定の個所に接続され、アレイ状に配置された電
極としての半田ボール、１２は半導体チップ４およびイ
ンナーリード６の周囲に形成されたモールド封止樹脂、
１３は配線パターンを保護するために設けられたソルダ
ーレジスト層を示す。
してスティフナ７と半導体チップ４に接着された放熱
板、１１はスティフナ７の反対側において、配線パター
ン２の所定の個所に接続され、アレイ状に配置された電
極としての半田ボール、１２は半導体チップ４およびイ
ンナーリード６の周囲に形成されたモールド封止樹脂、
１３は配線パターンを保護するために設けられたソルダ
ーレジスト層を示す。
【０００７】以上の構成の半導体装置においては、多く
の場合、銅、あるいは銅合金によって構成されるスティ
フナ７の存在が、絶縁フィルム１の反りを矯正し、平坦
度を確保する結果、半田ボール１１と接続対象のプリン
ト基板との接続性が保証され、所定通りの接続が精度よ
く行われることになる。
の場合、銅、あるいは銅合金によって構成されるスティ
フナ７の存在が、絶縁フィルム１の反りを矯正し、平坦
度を確保する結果、半田ボール１１と接続対象のプリン
ト基板との接続性が保証され、所定通りの接続が精度よ
く行われることになる。
【０００８】しかし、この半導体装置によると、スティ
フナ７の上にさらに放熱板１６を貼り付け、それによっ
て半導体チップからの熱を放出する構造としていること
から、組み立てが複雑になるとともに部品点数が多くな
り、このため、製造原価が高くなるという不利益があ
る。
フナ７の上にさらに放熱板１６を貼り付け、それによっ
て半導体チップからの熱を放出する構造としていること
から、組み立てが複雑になるとともに部品点数が多くな
り、このため、製造原価が高くなるという不利益があ
る。
【０００９】図３は、この問題に対処するために提案さ
れた新しい半導体装置の構造を示す。スティフナ７が一
つの部材により構成されているもので、半導体チップ４
は、スティフナ７の中央に形成された凹部８に接着剤１
０によって固着され、スティフナ７の平坦部９は、同じ
く接着剤１０によって絶縁フィルム１に接着されてい
る。
れた新しい半導体装置の構造を示す。スティフナ７が一
つの部材により構成されているもので、半導体チップ４
は、スティフナ７の中央に形成された凹部８に接着剤１
０によって固着され、スティフナ７の平坦部９は、同じ
く接着剤１０によって絶縁フィルム１に接着されてい
る。
【００１０】スティフナ７は、銅、あるいは銅合金の板
状物により構成されるのが普通であり、凹部８を有した
一枚ものに成型される。スティフナ７を構成する銅板の
厚さＢは、標準として０．３５〜０．４５ｍｍの範囲に
設定され、金型を使用した絞り加工によって所定の形状
に成型される。
状物により構成されるのが普通であり、凹部８を有した
一枚ものに成型される。スティフナ７を構成する銅板の
厚さＢは、標準として０．３５〜０．４５ｍｍの範囲に
設定され、金型を使用した絞り加工によって所定の形状
に成型される。
【００１１】以上のように構成される半導体装置は、ス
ティフナ７が放熱板の役割をも兼務することから、これ
による部品点数の少なさと組み立て作業の容易さ、そし
て、これらに基づいた低コスト性において、図２の半導
体装置より優れ、今後の需要の伸びが期待されている。
ティフナ７が放熱板の役割をも兼務することから、これ
による部品点数の少なさと組み立て作業の容易さ、そし
て、これらに基づいた低コスト性において、図２の半導
体装置より優れ、今後の需要の伸びが期待されている。
【００１２】
【発明が解決しようとする課題】しかし、この半導体装
置によると、プリント基板１８へ実装するときの赤外線
リフローの際に、半田ボール１１の剥離現象が発生す
る。スティフナ７とプリント基板１８との線膨張率の違
いに基づくリフロー熱によるこれら両材の反りが原因し
ているもので、これらが反る結果、変形可能な絶縁フィ
ルム１によって裏打ちされた配線パターン２と半田ボー
ル１１との間には剥離が生ずるようになる。
置によると、プリント基板１８へ実装するときの赤外線
リフローの際に、半田ボール１１の剥離現象が発生す
る。スティフナ７とプリント基板１８との線膨張率の違
いに基づくリフロー熱によるこれら両材の反りが原因し
ているもので、これらが反る結果、変形可能な絶縁フィ
ルム１によって裏打ちされた配線パターン２と半田ボー
ル１１との間には剥離が生ずるようになる。
【００１３】従って、本発明の目的は、プリント基板へ
実装するときのリフローの際に、半田ボールが剥離する
恐れのない半導体装置を提供することにある。
実装するときのリフローの際に、半田ボールが剥離する
恐れのない半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、所定形状の配線パターンを片面に有し、
デバイスホールを形成された絶縁フィルムと、前記デバ
イスホールの中に位置させられて前記配線パターンのイ
ンナーリードに接続された半導体チップと、中央の凹部
に前記半導体チップを接着して収納し、前記凹部に連な
る平坦部を前記絶縁フィルムの他面に接着させたスティ
フナと、前記配線パターンの所定の個所に接続され、ア
レイ状に配置された複数の半田ボールとから構成され、
前記スティフナは、厚さが０．１５〜０．３０ｍｍの銅
板により構成されることを特徴とする半導体装置を提供
するものである。
達成するため、所定形状の配線パターンを片面に有し、
デバイスホールを形成された絶縁フィルムと、前記デバ
イスホールの中に位置させられて前記配線パターンのイ
ンナーリードに接続された半導体チップと、中央の凹部
に前記半導体チップを接着して収納し、前記凹部に連な
る平坦部を前記絶縁フィルムの他面に接着させたスティ
フナと、前記配線パターンの所定の個所に接続され、ア
レイ状に配置された複数の半田ボールとから構成され、
前記スティフナは、厚さが０．１５〜０．３０ｍｍの銅
板により構成されることを特徴とする半導体装置を提供
するものである。
【００１５】上記の銅板は、銅、あるいは銅合金により
構成される。この銅板の厚さを０．１５〜０．３０ｍｍ
に設定する理由は、０．１５ｍｍ以下では剛性が不足し
て半導体装置としての平坦度確保が困難になるためであ
り、逆に、０．３０ｍｍを超過すると、実装相手のプリ
ント基板とともにリフロー時の反りが大きくなり、半田
ボールに剥離が発生するようになるためである。
構成される。この銅板の厚さを０．１５〜０．３０ｍｍ
に設定する理由は、０．１５ｍｍ以下では剛性が不足し
て半導体装置としての平坦度確保が困難になるためであ
り、逆に、０．３０ｍｍを超過すると、実装相手のプリ
ント基板とともにリフロー時の反りが大きくなり、半田
ボールに剥離が発生するようになるためである。
【００１６】本発明による半導体装置は、スティフナの
厚さを特定の水準以下に設定することによってスティフ
ナの剛性を小さくし、これにより基板実装時におけるリ
フロー熱によるスティフナの反りを減少させ、スティフ
ナの反りによる配線パターンおよび半田ボール間への剥
離力作用を低減しようとするものである。
厚さを特定の水準以下に設定することによってスティフ
ナの剛性を小さくし、これにより基板実装時におけるリ
フロー熱によるスティフナの反りを減少させ、スティフ
ナの反りによる配線パターンおよび半田ボール間への剥
離力作用を低減しようとするものである。
【００１７】スティフナの厚さをこれまでの０．３５〜
０．４５ｍｍから０．１５〜０．３０ｍｍに変更するこ
とは、４割もの剛性減少となり、この結果、半田ボール
の剥離現象は完全に防止されるようになる。なお、ステ
ィフナを構成する銅板としては、Ｃｕを主体としたＣｕ
−Ｚｒ合金板の使用が好ましい。
０．４５ｍｍから０．１５〜０．３０ｍｍに変更するこ
とは、４割もの剛性減少となり、この結果、半田ボール
の剥離現象は完全に防止されるようになる。なお、ステ
ィフナを構成する銅板としては、Ｃｕを主体としたＣｕ
−Ｚｒ合金板の使用が好ましい。
【００１８】絶縁フィルムの構成材としては、主にポリ
イミドが使用され、その厚さは１００μｍ以下に設定す
ることが好ましい。絶縁フィルムの片面に形成される配
線パターンは、多くの場合、厚さ５０μｍ以下の銅箔、
あるいは銅合金箔により構成される。
イミドが使用され、その厚さは１００μｍ以下に設定す
ることが好ましい。絶縁フィルムの片面に形成される配
線パターンは、多くの場合、厚さ５０μｍ以下の銅箔、
あるいは銅合金箔により構成される。
【００１９】
【発明の実施の形態】次に、本発明による半導体装置の
実施の形態について説明する。図１において、１は、片
面に厚さ２５μｍの銅箔から成る所定形状の配線パター
ン２を形成し、中央にデバイスホール３を形成した厚さ
５０μｍのポリイミドフィルム、４はデバイスホール３
の中に位置させられて、その電極５を配線パターン２の
インナーリード６に接続された半導体チップを示す。
実施の形態について説明する。図１において、１は、片
面に厚さ２５μｍの銅箔から成る所定形状の配線パター
ン２を形成し、中央にデバイスホール３を形成した厚さ
５０μｍのポリイミドフィルム、４はデバイスホール３
の中に位置させられて、その電極５を配線パターン２の
インナーリード６に接続された半導体チップを示す。
【００２０】７は凹部８とこれに連なる平坦部９とから
構成され、平坦部９を接着剤１０を介してポリイミドフ
ィルム１の他面に貼り付けたスティフナであり、半導体
チップ４は接着剤１０を介してこのスティフナ７の凹部
８に固着されている。スティフナ７は、厚さＡが０．２
０ｍｍのＣ１５１５０（０．０２重量％のＺｒを含む銅
合金）により構成されている。
構成され、平坦部９を接着剤１０を介してポリイミドフ
ィルム１の他面に貼り付けたスティフナであり、半導体
チップ４は接着剤１０を介してこのスティフナ７の凹部
８に固着されている。スティフナ７は、厚さＡが０．２
０ｍｍのＣ１５１５０（０．０２重量％のＺｒを含む銅
合金）により構成されている。
【００２１】１１は配線パターン２の所定の個所に接続
され、アレイ状に配置された半田ボール、１２は半導体
チップ４、インナーリード６の周囲にモールドされたエ
ポキシ封止樹脂、１３は配線パターン２を保護するため
のソルダーレジスト層を示す。
され、アレイ状に配置された半田ボール、１２は半導体
チップ４、インナーリード６の周囲にモールドされたエ
ポキシ封止樹脂、１３は配線パターン２を保護するため
のソルダーレジスト層を示す。
【００２２】以上の本実施形態による半導体装置と、Ａ
寸法が０．４０ｍｍのスティフナを使用して組み立てら
れたこれまでの半導体装置とをプリント基板に実装し、
これに２４０℃のＩＲリフロー処理を実施した結果、本
実施形態による半導体装置には半田ボールの剥離が全く
発生しなかったのに比べ、０．４０ｍｍ厚さのスティフ
ナを組み込んだ半導体装置の場合には、１１％の半田ボ
ールに剥離の発生が認められた。
寸法が０．４０ｍｍのスティフナを使用して組み立てら
れたこれまでの半導体装置とをプリント基板に実装し、
これに２４０℃のＩＲリフロー処理を実施した結果、本
実施形態による半導体装置には半田ボールの剥離が全く
発生しなかったのに比べ、０．４０ｍｍ厚さのスティフ
ナを組み込んだ半導体装置の場合には、１１％の半田ボ
ールに剥離の発生が認められた。
【００２３】
【発明の効果】以上説明したように、本発明による半導
体装置によれば、１枚もののスティフナを組み込んだ半
導体装置において、スティフナの厚さを０．１５〜０．
３０ｍｍに設定することにより、基板実装の際のリフロ
ー時における半田ボールの剥離を効果的に防止し得るも
のであり、品質向上の効果大である。
体装置によれば、１枚もののスティフナを組み込んだ半
導体装置において、スティフナの厚さを０．１５〜０．
３０ｍｍに設定することにより、基板実装の際のリフロ
ー時における半田ボールの剥離を効果的に防止し得るも
のであり、品質向上の効果大である。
【図１】本発明による半導体装置の実施の形態を示す説
明図。
明図。
【図２】従来の半導体装置の説明図。
【図３】従来の他の半導体装置の説明図。
１ ポリイミドフィルム ２ 配線パターン ３ デバイスホール ４ 半導体チップ ５ 電極 ６ インナーリード ７ スティフナ ８ 凹部 ９ 平坦部 １０ 接着剤 １１ 半田ボール １２ エポキシ封止樹脂 １３ ソルダーレジスト層
Claims (3)
- 【請求項１】所定形状の配線パターンを片面に有し、デ
バイスホールを形成された絶縁フィルムと、前記デバイ
スホールの中に位置させられて前記配線パターンのイン
ナーリードに接続された半導体チップと、中央の凹部に
前記半導体チップを接着して収納し、前記凹部に連なる
平坦部を前記絶縁フィルムの他面に接着させたスティフ
ナと、前記配線パターンの所定の個所に接続され、アレ
イ状に配置された複数の半田ボールとから構成され、 前記スティフナは、厚さが０．１５〜０．３０ｍｍの銅
板により構成されることを特徴とする半導体装置。 - 【請求項２】前記絶縁フィルムは、厚さ１００μｍ以下
のポリイミドにより構成され、前記配線パターンは、厚
さ３５μｍ以下の銅箔、あるいは銅合金箔により構成さ
れることを特徴とする請求項第１項記載の半導体装置。 - 【請求項３】前記銅板は、Ｚｒを含むＣｕ主体のＣｕ−
Ｚｒ合金から構成されることを特徴とする請求項第１項
あるいは第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10300783A JP2000133741A (ja) | 1998-10-22 | 1998-10-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10300783A JP2000133741A (ja) | 1998-10-22 | 1998-10-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000133741A true JP2000133741A (ja) | 2000-05-12 |
Family
ID=17889051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10300783A Pending JP2000133741A (ja) | 1998-10-22 | 1998-10-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000133741A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187561A (ja) * | 2007-01-31 | 2008-08-14 | Alps Electric Co Ltd | 表面弾性波素子 |
| JP2010045325A (ja) * | 2008-07-16 | 2010-02-25 | Mitsui Mining & Smelting Co Ltd | 半導体装置および半導体装置の製造方法 |
| US8004096B2 (en) | 2006-02-22 | 2011-08-23 | Fujitsu Limited | Semiconductor device and a manufacturing method thereof |
-
1998
- 1998-10-22 JP JP10300783A patent/JP2000133741A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8004096B2 (en) | 2006-02-22 | 2011-08-23 | Fujitsu Limited | Semiconductor device and a manufacturing method thereof |
| JP2008187561A (ja) * | 2007-01-31 | 2008-08-14 | Alps Electric Co Ltd | 表面弾性波素子 |
| JP2010045325A (ja) * | 2008-07-16 | 2010-02-25 | Mitsui Mining & Smelting Co Ltd | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030160317A1 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
| JPH0758254A (ja) | マルチチップモジュール及びその製造方法 | |
| US10847496B2 (en) | Chip wiring method and structure | |
| US6501162B2 (en) | Semiconductor device, semiconductor module and hard disk | |
| JP2007088476A (ja) | キャビティを備えた基板の製造方法 | |
| JPH0529537A (ja) | 半導体モジユール構造 | |
| JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
| US20040106235A1 (en) | Method for manufacturing circuit devices | |
| JP2000133741A (ja) | 半導体装置 | |
| JP2003007937A (ja) | 電子部品実装モジュール及びその製造方法 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP2831971B2 (ja) | 半導体素子搭載用プリント配線板およびその製造方法 | |
| JPH10242331A (ja) | パワーモジュール用基板及びその製造法 | |
| JP2000200851A (ja) | 複数チップ型半導体装置 | |
| JPH10242330A (ja) | パワーモジュール用基板及びその製造法 | |
| JPH07297320A (ja) | Ｂｇａ型半導体装置 | |
| JPH11214576A (ja) | 半導体チップ搭載用パッケージ | |
| JP2001135749A (ja) | 半導体装置 | |
| JPH08264910A (ja) | 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法 | |
| JPH0730055A (ja) | マルチチップモジュール実装型プリント配線板 | |
| JP2006294825A (ja) | 半導体集積回路装置 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP2002110858A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| KR20000039152A (ko) | 반도체패키지용 인쇄회로기판 및 그 제조방법 | |
| JP2004282098A (ja) | 半導体パッケージの製造方法 |