JP2006228932A - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP2006228932A JP2006228932A JP2005040293A JP2005040293A JP2006228932A JP 2006228932 A JP2006228932 A JP 2006228932A JP 2005040293 A JP2005040293 A JP 2005040293A JP 2005040293 A JP2005040293 A JP 2005040293A JP 2006228932 A JP2006228932 A JP 2006228932A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- semiconductor package
- reinforcing member
- organic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】薄型化された半導体パッケージに、ソリが発生したり強度不足による破損や実装不良が発生したりすることを防止する。
【解決手段】半導体パッケージを形成する際、有機基板2上における半導体素子1が実装される面に、半導体素子1を取り囲むように補強部材4を配置し、この補強部材4を半導体素子1と共に封止樹脂3で封止する。前記構成を採用することにより、パッケージのソリを防止し、かつ外的ストレスに対し強度的に信頼性の高い半導体パッケージが実現する。
【選択図】図1
【解決手段】半導体パッケージを形成する際、有機基板2上における半導体素子1が実装される面に、半導体素子1を取り囲むように補強部材4を配置し、この補強部材4を半導体素子1と共に封止樹脂3で封止する。前記構成を採用することにより、パッケージのソリを防止し、かつ外的ストレスに対し強度的に信頼性の高い半導体パッケージが実現する。
【選択図】図1
Description
本発明は、半導体パッケージの構造に係り、特に薄型化したパッケージのソリを防止し、かつ外的ストレスに対する強度的な信頼性を向上させる技術に関するものである。
現在、多くの電子機器に半導体パッケージが実装されているが、特に携帯電話やモバイル用機器などの進展により、半導体パッケージには今まで以上に高密度実装の要求が高まっている。その要求に応えるために半導体パッケージはますます薄型化しているのが現状である。
しかしながら、その一方で、半導体素子の集積度の増加で基板サイズは大型化する傾向にあり、今後もその傾向は続くと予想される。
以下、図7を参照して従来の半導体パッケージの構造について説明する。
図7において、半導体パッケージは、電気的な信号の処理を行う電子回路を構成する半導体素子1が、この半導体素子1を電気的に接続する有機基板2上に配置され、低熱膨張性の封止樹脂3により封止された構成となっている。
前記有機基板2は、銅箔をエッチィングすることなどによりパターンが形成され(図示せず)、また前記半導体素子1はペーストなどにより有機基板2に接着され、ワイヤボンディングなどの接合技術により有機基板2に電気的に接続される。その後、トランスファーモールドなどにより有機基板2に接続された前記半導体素子1は低熱膨張性の樹脂により封止される。
薄型の半導体パッケージの製造は、通常よりも半導体素子1を薄く研磨し、封止樹脂3の厚みを低く抑えたり、有機基板2を薄くしたりすることで行われる。有機基板2が薄くなればソリが発生しやすくなり、また、半導体パッケージの厚みが薄くなればなるほどパッケージの強度は低下し、破損や実装不良が増してくる。
前記ソリに対応する従来の構造の一例として、例えば特許文献1に記載された半導体パッケージの構造を挙げることができる。
特開平11−354664号公報
しかしながら、前記従来の半導体パッケージの構造では、半導体パッケージに使用されるインターポーザーの厚みが薄くなったり、半導体パッケージの厚みが薄くなった場合、ねじりなどの外的ストレスに対し補強部材が剥がれたり、半導体素子そのものの強度が低下して破壊してしまうおそれがある。
本願発明は、前記従来の問題点を解決するものであり、その目的とするところは、パッケージのソリを防止し、かつ外的ストレスに対し強度的に信頼性の高い半導体パッケージを提供することにある。
前記課題を解決するために、本発明に係る半導体パッケージは、電気的な信号の処理を行う電子回路を構成する半導体素子と、この半導体素子を電気的に接続する基板と、前記半導体素子を封止する低熱膨張性の封止樹脂とを具備する半導体パッケージであって、前記基板上における前記半導体素子が実装される面に、前記半導体素子を取り囲むように補強部材を配置し、この補強部材を前記封止樹脂にて半導体素子と共に封止したものである。
また、前記補強部材により複数の前記半導体素子を取り囲んでなるものである。
また、前記補強部材の高さ方向の寸法を、その幅方向の寸法よりも大きくしたものである。
本発明の半導体パッケージによれば、半導体パッケージを形成する際に、半導体素子を取り囲むように補強部材を配置し、補強部材全体が封止樹脂内に半導体素子と共に封止されるようにしたことにより、パッケージのソリを防止することができ、かつ外的ストレスに対し強度的に信頼性の高い半導体パッケージの提供を実現することができる。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図1は本発明の実施形態における半導体パッケージの一例を示す斜視図、図2はその半導体パッケージの断面図である。なお、図7において説明した構成部材に対応し、実質的に同等の機能を有するものには同一の符号を付してこれを示す。また、以下の実施形態は本発明を具体化した一例であって、本発明の技術範囲を限定するものではない。
図1,図2において、半導体パッケージは、電気的な信号の処理を行う電子回路を構成する半導体素子1と、半導体素子1を電気的に接続する有機基板2と、半導体素子1を封止する低熱膨張性の封止樹脂3とにより構成され、有機基板2上の半導体素子1が実装される面に、半導体素子1を取り囲むように補強部材4を配置し、補強部材4の全体が封止樹脂3内に半導体素子1と共に封止されている。
半導体素子1が実装される有機基板2は、図3に示すように、ある所定のサイズのフレーム5の中にマトリックス状に配置されている。有機基板2は、銅箔をエッチィングすることなどによりパターンが形成され(図示せず)、そのパターン上の接合部表面には金メッキが施されており、電気的な接続が可能になっている。また接合部以外は、ソルダーレジストにより表面が保護されている。薄型の半導体パッケージに使用される有機基板2は、通常使用される基板よりも薄く、0.2mm以下の厚みに加工されている。本実施形態では、0.15mmの厚みの有機基板2を使用した。
次に、薄型半導体パッケージの製造方法について順を追って説明する。
薄型の半導体パッケージに使用される有機基板2は、通常使用される基板よりも薄く加工されているため、基板単体でのソリも大きく、かつ湾曲しやすい。そのため、半導体実装設備上を安定して搬送させるために、まず、補強部材4を有機基板2上の所定位置に絶縁ペーストなどを使用し接着する。これにより、薄い基板であっても発生していたソリが補強部材4により矯正され、安定して搬送できるようになる。この際、補強部材4は、次工程で半導体素子1を実装するエリアの周りを囲むように配置する。
次に、半導体素子1を有機基板2上に設けられた所定位置に、あらかじめペースト材等を使用し接着した後、例えばAu線でワイヤボンディングされ有機基板2と電気的に接続される。
本実施形態では、半導体素子1の有機基板2への接続は、ワイヤボンディングにて実施したが、半導体素子1の接続においては、フリップチップ工法による接続によってもよい。すなわち、あらかじめ半導体素子1の表面の所定位置にバンプを形成し、バンプ部分をACFなどの接合材を使用して有機基板2へ実装する方法によるものでもよい。
半導体素子1を有機基板2へ電気的に接続した後、低熱膨張性の封止樹脂3を使用し、トランスファーモールドによりフレーム5を一括封止した。この封止の際、補強部材4の全体が封止樹脂3内に半導体素子1と共に封止されるようにする。最後に各個片の大きさに切断して半導体パッケージを完成させる。
このような製造工程を経ることにより、パッケージのソリを防止し、かつ外的ストレスに対し強度的に信頼性の高い半導体パッケージの提供を実現することができる。
以上の工程説明は、実装される半導体素子1が一つの場合であるが、図4に示すように、有機基板2上に実装され、補強部材4で囲まれ封止される半導体素子1は複数個にしてもよい。これら複数個の半導体素子1が異なる接続方法で有機基板2上へ実装される構成であってもよい。すなわち、ある半導体素子1はワイヤボンディングで実装され、またある半導体素子1はフリップチップで実装されているような構成であってもよい。
また図4に示す例では、複数の半導体素子1が共に有機基板2上へ配置されているが、複数の半導体素子を高さ方向に積み重ねた形態であってもよい。
さらに、補強部材4は、その高さ方向寸法を幅方向寸法よりも大きくしている。このことにより、トランスファーモールド後の半導体パッケージ表面の平滑性を確保することができるようになる。
さらに、本実施形態では、図5に示す補強部材4の構成例のように、補強部材4の形状を櫛歯状にするなど、トランスファーモールド時の樹脂の流れを極力妨げることがないように形状的な配慮がしてある。
なお、本実施形態において、補強部材4にはステンレス製の部材を使用したが、他の金属部材を使用してもよい。あるいは半導体素子1を封止する際に使用する封止樹脂3と同じ材料の樹脂を使用するなど、補強部材4を樹脂で構成してもよい。
また、図6に示す本実施形態の変形では、まず、有機基板2上に補強部材4を接着した後、半導体素子1を有機基板2へワイヤボンディングにて電気的に接続した。この際も、補強部材4は半導体素子1の周りを囲むように配置してある。その後、低熱膨張性の封止樹脂3を半導体素子1および補強部材4が完全に覆われるように滴下することにより封止を実施した。
そして、前記樹脂による封止後、加熱炉で封止樹脂3を加熱硬化させ、最後に各個片の大きさに切断して半導体パッケージを完成させる。本例の場合も、半導体パッケージに発生するソリは補強部材4により防止されることに変わりない。
また、本発明の構成は、特にその厚さが0.7mm以下の薄型半導体パッケージに適用して有効である。
本発明は、薄型化したパッケージのソリを防止し、かつ外的ストレスに対する強度的な信頼性を向上させることが要求される半導体パッケージに適用され、特に携帯電話あるいはモバイル機器など、実装部品に薄型部品が搭載される機器用のものに有用である。
1 半導体素子
2 有機基板
3 封止樹脂
4 補強部材
2 有機基板
3 封止樹脂
4 補強部材
Claims (4)
- 電気的な信号の処理を行う電子回路を構成する半導体素子と、この半導体素子を電気的に接続する基板と、前記半導体素子を封止する低熱膨張性の封止樹脂とを具備する半導体パッケージであって、
前記基板上における前記半導体素子が実装される面に、前記半導体素子を取り囲むように補強部材を配置し、この補強部材を前記封止樹脂にて半導体素子と共に封止したことを特徴とする半導体パッケージ。 - 前記補強部材により複数の前記半導体素子を取り囲んでなることを特徴とする請求項1記載の半導体パッケージ。
- 前記補強部材の高さ方向の寸法を、その幅方向の寸法よりも大きくしたことを特徴とする請求項1または2記載の半導体パッケージ。
- 前記半導体パッケージの厚さを0.7mm以下に設定したことを特徴とする請求項1,2または3記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005040293A JP2006228932A (ja) | 2005-02-17 | 2005-02-17 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005040293A JP2006228932A (ja) | 2005-02-17 | 2005-02-17 | 半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006228932A true JP2006228932A (ja) | 2006-08-31 |
Family
ID=36990037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005040293A Pending JP2006228932A (ja) | 2005-02-17 | 2005-02-17 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006228932A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2128519A2 (en) | 2008-05-30 | 2009-12-02 | Toshiba Lighting & Technology Corporation | Lighting apparatus and substrate having plurality of light-emitting elements mounted thereon and incorporated in this lighting apparatus |
US7993033B2 (en) | 2008-05-22 | 2011-08-09 | Toshiba Lighting & Technology Corporation | Reflector and lighting apparatus comprising reflector |
US8128263B2 (en) | 2008-09-16 | 2012-03-06 | Toshiba Lighting & Technology Corporation | Light source unit and lighting apparatus having light-emitting diodes for light source |
US8491163B2 (en) | 2009-09-25 | 2013-07-23 | Toshiba Lighting & Technology Corporation | Lighting apparatus |
JP2014053441A (ja) * | 2012-09-07 | 2014-03-20 | Mitsubishi Electric Corp | 半導体装置 |
-
2005
- 2005-02-17 JP JP2005040293A patent/JP2006228932A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7993033B2 (en) | 2008-05-22 | 2011-08-09 | Toshiba Lighting & Technology Corporation | Reflector and lighting apparatus comprising reflector |
EP2128519A2 (en) | 2008-05-30 | 2009-12-02 | Toshiba Lighting & Technology Corporation | Lighting apparatus and substrate having plurality of light-emitting elements mounted thereon and incorporated in this lighting apparatus |
US8545051B2 (en) | 2008-05-30 | 2013-10-01 | Toshiba Lighting & Technology Corporation | Lighting apparatus with heat conductive substrate |
US8556460B2 (en) | 2008-05-30 | 2013-10-15 | Toshiba Lighting & Technology Corporation | Lighting apparatus and light-emitting element mounting substrate having stress absorbing means |
US8668355B2 (en) | 2008-05-30 | 2014-03-11 | Toshiba Lightning & Technology Corporation | Light emitting module having heat conductive substrate |
US9279575B2 (en) | 2008-05-30 | 2016-03-08 | Kabushiki Kaisha Toshiba | Light emitting module having heat conductive substrate |
US9303855B2 (en) | 2008-05-30 | 2016-04-05 | Toshiba Lighting & Technology Corporation | Light emitting module having heat conductive substrate |
US9410685B2 (en) | 2008-05-30 | 2016-08-09 | Toshiba Lighting & Technology Corporation | Light emitting module having heat conductive substrate |
US8128263B2 (en) | 2008-09-16 | 2012-03-06 | Toshiba Lighting & Technology Corporation | Light source unit and lighting apparatus having light-emitting diodes for light source |
US8491163B2 (en) | 2009-09-25 | 2013-07-23 | Toshiba Lighting & Technology Corporation | Lighting apparatus |
JP2014053441A (ja) * | 2012-09-07 | 2014-03-20 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4714598B2 (ja) | 半導体装置及びその製造方法 | |
JP5387685B2 (ja) | 半導体装置の製造方法 | |
JP2009212315A (ja) | 半導体装置及びその製造方法 | |
US7902650B2 (en) | Semiconductor package and method for manufacturing the same | |
US20110001233A1 (en) | Semiconductor device mounted structure and semiconductor device mounting method | |
US8507805B2 (en) | Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard | |
US20110316150A1 (en) | Semiconductor package and method for manufacturing semiconductor package | |
KR100722597B1 (ko) | 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지기판 | |
JP2006228932A (ja) | 半導体パッケージ | |
JP2015076604A (ja) | 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 | |
US8098496B2 (en) | Wiring board for semiconductor device | |
US7660130B2 (en) | Semiconductor device | |
JP2009105209A (ja) | 電子装置及びその製造方法 | |
US9318356B2 (en) | Substrate strip | |
JP2008277457A (ja) | 積層型半導体装置および実装体 | |
JP4688443B2 (ja) | 半導体装置の製造方法 | |
JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
JP2006196734A (ja) | 半導体装置及びその製造方法 | |
JP2005109019A (ja) | リジット基板を用いた半導体装置の製造方法 | |
JP2009170617A (ja) | 半導体装置 | |
JP2004235305A (ja) | 半導体製造装置 | |
JP2006032531A (ja) | 半導体装置 | |
JP2010165747A (ja) | 半導体装置 | |
JP2007059811A (ja) | 電子機器 | |
JP2005340678A (ja) | 半導体装置 |