JP2007174884A - 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 - Google Patents

同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 Download PDF

Info

Publication number
JP2007174884A
JP2007174884A JP2006196772A JP2006196772A JP2007174884A JP 2007174884 A JP2007174884 A JP 2007174884A JP 2006196772 A JP2006196772 A JP 2006196772A JP 2006196772 A JP2006196772 A JP 2006196772A JP 2007174884 A JP2007174884 A JP 2007174884A
Authority
JP
Japan
Prior art keywords
switching element
voltage
switching
reverse current
synchronous rectification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006196772A
Other languages
English (en)
Other versions
JP4031507B2 (ja
Inventor
Shinichi Kojima
眞一 小島
Toru Ueno
徹 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006196772A priority Critical patent/JP4031507B2/ja
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to PCT/JP2006/322799 priority patent/WO2007060871A1/en
Priority to KR1020077016551A priority patent/KR100925865B1/ko
Priority to US11/794,702 priority patent/US7990121B2/en
Priority to EP06832689A priority patent/EP1952519B1/en
Priority to CN2006800031446A priority patent/CN101107772B/zh
Priority to TW095143396A priority patent/TWI350638B/zh
Publication of JP2007174884A publication Critical patent/JP2007174884A/ja
Application granted granted Critical
Publication of JP4031507B2 publication Critical patent/JP4031507B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/908—Inrush current limiters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】逆電流の発生を検出してから該逆電流を遮断するまでの遅延時間の短縮を図ることができ、効率を向上させることができる同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法を得る。
【解決手段】接続部Ｌｘ１の電圧が接地電圧になり逆電流が発生する兆候を検出した場合、又は接続部Ｌｘ１の電圧が接地電圧を超え逆電流の発生を検出した場合は、コンパレータ１１からローレベルの信号が出力されて第３のスイッチング素子Ｍ３をオフさせ、第２のスイッチング素子Ｍ２と接地電圧との接続を遮断するようにし、出力端子ＯＵＴから接地電圧への逆電流をなくすようにした。
【選択図】図１

Description

本発明は、同期整流型スイッチングレギュレータに関し、特に、ＩＣ回路において軽負荷時の高効率化を図ることができる同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法に関する。
図５は、従来の同期整流型スイッチングレギュレータの回路例を示した図である（例えば、特許文献１参照。）。
図５のスイッチングレギュレータは、降圧型の同期整流型スイッチングレギュレータであり、軽負荷時に、出力端子１０４からＮＭＯＳトランジスタＱＮ１を介して接地電圧ＧＮＤへ電流が逆流する。このような逆電流の発生を防止するために、図５のスイッチングレギュレータでは、検出回路１３１を用いて、ＰＭＯＳトランジスタＱＰ１とＮＭＯＳトランジスタＱＮ１との接続部Ｋの電圧が、接地電圧ＧＮＤ以下にアンダーシュートしてから、再び接地電圧ＧＮＤを超えて上昇するタイミングを高速に検出して、速やかにＮＭＯＳトランジスタＱＮ１をオフさせて逆電流の発生を防止し、消費電力の低減を図っていた。
特開２００４−５６９８２号公報
しかし、図５のスイッチングレギュレータでは、検出回路１３１で逆電流を検出すると出力ドライバ１３２を介してＮＭＯＳトランジスタＱＮ１をオフさせていた。このため、逆電流を検出してからＮＭＯＳトランジスタＱＮ１をオフさせるまでに遅延時間が発生し、出力端子１０４からコイルＬ１を介して逆電流が流れる時間が長くなり、効率が低下するという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、逆電流の発生を検出してから該逆電流を遮断するまでの遅延時間の短縮を図ることができ、効率を向上させることができる同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法を得ることを目的とする。
この発明に係る同期整流型スイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子に接続された負荷に出力する同期整流型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行う第１のスイッチング素子と、
該第１のスイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用の第２のスイッチング素子と、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記第１のスイッチング素子に対するスイッチング制御を行うと共に、前記第２のスイッチング素子に対して前記第１のスイッチング素子と相反するスイッチング動作を行わせる制御回路部と、
前記出力端子から第２のスイッチング素子の方向に流れる逆電流の発生を防止するために、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断する逆電流防止回路部と、
を備えるものである。
具体的には、前記逆電流防止回路部は、前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断するようにした。
また、前記逆電流防止回路部は、
前記第２のスイッチング素子と直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う第３のスイッチング素子と、
前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、該第３のスイッチング素子をオフさせて遮断状態にし前記第２のスイッチング素子に流れる電流を遮断する逆電流検出回路と、
を備えるようにした。
また、前記第１のスイッチング素子は、制御電極に入力された制御信号に応じてスイッチングし前記入力電圧の出力制御を行い、前記インダクタは、前記第１のスイッチング素子の出力端と前記出力端子との間に接続され、前記第２のスイッチング素子は、第１のスイッチング素子と接地電圧との間に接続されて、降圧型のスイッチングレギュレータを形成し、前記逆電流検出回路は、第１のスイッチング素子とインダクタとの接続部の電圧が接地電圧以上になると、第３のスイッチング素子をオフさせて遮断状態にするようにした。
また、前記インダクタは、一端が前記入力端子に接続され、前記第１のスイッチング素子は、該インダクタの他端と接地電圧との間に接続され、前記第２のスイッチング素子は、第１のスイッチング素子とインダクタとの接続部と前記出力端子との間に接続されて、昇圧型のスイッチングレギュレータを形成し、前記逆電流検出回路は、第１のスイッチング素子とインダクタとの接続部の電圧が出力端子の電圧以下になると、第３のスイッチング素子をオフさせて遮断状態にするようにしてもよい。
また、前記第１のスイッチング素子、スイッチ回路部、制御回路部及び逆電流防止回路部は、１つのＩＣに集積されるようにした。
また、前記制御回路部及び逆電流防止回路部は、１つのＩＣに集積されるようにしてもよい。
また、この発明に係る同期整流型スイッチングレギュレータの制御回路は、入力された制御信号に応じてスイッチングを行う第１のスイッチング素子と、
該第１のスイッチング素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用の第２のスイッチング素子と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記第１のスイッチング素子に対するスイッチング制御を行うと共に、前記第２のスイッチング素子に対して前記第１のスイッチング素子と相反するスイッチング動作を行わせ、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に接続された負荷に出力する同期整流型スイッチングレギュレータの制御回路において、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記第１のスイッチング素子に対するスイッチング制御を行うと共に、前記第２のスイッチング素子に対して前記第１のスイッチング素子と相反するスイッチング動作を行わせる制御回路部と、
前記出力端子から第２のスイッチング素子の方向に流れる逆電流の発生を防止するために、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断する逆電流防止回路部と、
を備えるようにした。
具体的には、前記逆電流防止回路部は、前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断するようにした。
また、前記逆電流防止回路部は、
前記第２のスイッチング素子と直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う第３のスイッチング素子と、
前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、該第３のスイッチング素子をオフさせて遮断状態にし前記第２のスイッチング素子に流れる電流を遮断する逆電流検出回路と、
を備えるようにした。
また、この発明に係る同期整流型スイッチングレギュレータの動作制御方法は、入力された制御信号に応じてスイッチングを行う第１のスイッチング素子と、
該第１のスイッチング素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用の第２のスイッチング素子と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記第１のスイッチング素子に対するスイッチング制御を行うと共に、前記第２のスイッチング素子に対して前記第１のスイッチング素子と相反するスイッチング動作を行わせ、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に接続された負荷に出力する同期整流型スイッチングレギュレータの動作制御方法において、
前記出力端子から第２のスイッチング素子の方向に流れる逆電流の発生を防止するために、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断するようにした。
具体的には、前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断するようにした。
また、前記第２のスイッチング素子と直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う第３のスイッチング素子を備え、前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、該第３のスイッチング素子をオフさせて遮断状態にし前記第２のスイッチング素子に流れる電流を遮断するようにした。
また、前記同期整流型スイッチングレギュレータにおいて、前記逆電流検出回路は、第１のスイッチング素子とインダクタとの接続部の電圧が接地電圧以上になると、第３のスイッチング素子をオフさせて遮断状態にし該遮断状態を保持して電圧比較動作を停止し、前記第２のスイッチング素子がオフして遮断状態になると該電圧比較動作を再開するようにしてもよい。
また、前記同期整流型スイッチングレギュレータにおいて、前記逆電流検出回路は、第１のスイッチング素子とインダクタとの接続部の電圧が前記出力端子の電圧以下になると、第３のスイッチング素子をオフさせて遮断状態にし該遮断状態を保持して電圧比較動作を停止し、前記第２のスイッチング素子がオフして遮断状態になると該電圧比較動作を再開するようにしてもよい。
また、これらの同期整流型スイッチングレギュレータにおいて、前記第１のスイッチング素子、第２のスイッチング素子、制御回路部及び逆電流防止回路部は、１つのＩＣに集積されるようにしてもよい。
また、前記同期整流型スイッチングレギュレータの制御回路において、前記逆電流検出回路は、第１のスイッチング素子とインダクタとの接続部の電圧が接地電圧以上になると、第３のスイッチング素子をオフさせて遮断状態にし該遮断状態を保持して電圧比較動作を停止し、前記第２のスイッチング素子がオフして遮断状態になると該電圧比較動作を再開するようにしてもよい。
また、前記同期整流型スイッチングレギュレータの制御回路において、前記逆電流検出回路は、第１のスイッチング素子とインダクタとの接続部の電圧が前記出力端子の電圧以下になると、第３のスイッチング素子をオフさせて遮断状態にし該遮断状態を保持して電圧比較動作を停止し、前記第２のスイッチング素子がオフして遮断状態になると該電圧比較動作を再開するようにしてもよい。
また、前記同期整流型スイッチングレギュレータの動作制御方法において、前記同期整流型スイッチングレギュレータは降圧型のスイッチングレギュレータである場合、前記第１のスイッチング素子とインダクタとの接続部の電圧が接地電圧以上になると、第３のスイッチング素子をオフさせて遮断状態にし該遮断状態を保持して電圧比較動作を停止し、前記第２のスイッチング素子がオフして遮断状態になると該電圧比較動作を再開するようにしてもよい。
また、前記同期整流型スイッチングレギュレータの動作制御方法において、前記同期整流型スイッチングレギュレータは昇圧型のスイッチングレギュレータである場合、前記第１のスイッチング素子とインダクタとの接続部の電圧が前記出力端子の電圧以下になると、第３のスイッチング素子をオフさせて遮断状態にし該遮断状態を保持して電圧比較動作を停止し、前記第２のスイッチング素子がオフして遮断状態になると該電圧比較動作を再開するようにしてもよい。
本発明の同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法によれば、前記出力端子から第２のスイッチング素子の方向に流れる逆電流の発生を防止するために、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断するようにした。このことから、第２のスイッチング素子の制御回路系と独立した回路を使用して第２のスイッチング素子に流れる逆電流を遮断することができるため、逆電流の発生を検出してから該逆電流を遮断するまでの遅延時間の短縮を図ることができ、効率を向上させることができると共に、設計が容易であり設計の効率化を図ることができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における同期整流型スイッチングレギュレータの回路例を示した図である。
図１において、スイッチングレギュレータ１は、入力電圧として入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力する同期整流型スイッチングレギュレータである。
スイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなる第１のスイッチング素子Ｍ１と、ＮＭＯＳトランジスタからなる同期整流用の第２のスイッチング素子Ｍ２とを備えている。
更に、スイッチングレギュレータ１は、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、位相補償用の抵抗Ｒ３及びコンデンサＣ２，Ｃ３と、誤差増幅回路３と、発振回路４と、ＰＷＭコンパレータ５と、バッファＢＦ１，ＢＦ２と、ＮＭＯＳトランジスタからなる第３のスイッチング素子Ｍ３と、逆電流検出回路６とを備えている。逆電流検出回路６は、コンパレータ１１及びバッファＢＦ３で構成されている。なお、スイッチングレギュレータ１では、基準電圧発生回路２、抵抗Ｒ１〜Ｒ３、誤差増幅回路３、発振回路４、ＰＷＭコンパレータ５、バッファＢＦ１，ＢＦ２及びコンデンサＣ２，Ｃ３は制御回路部をなし、第３のスイッチング素子Ｍ３及び逆電流検出回路６は逆電流防止回路部をなす。また、スイッチングレギュレータ１において、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、第１から第３の各スイッチング素子Ｍ１〜Ｍ３、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
基準電圧発生回路２は、所定の基準電圧Ｖｒｅｆを生成して出力し、出力電圧検出用の抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏｕｔを分圧して分圧電圧ＶＦＢを生成し出力する。また、誤差増幅回路３は、入力された分圧電圧ＶＦＢと基準電圧Ｖｒｅｆとの電圧差を増幅して出力信号ＥＡｏを生成し出力する。
また、発振回路４は、所定の三角波信号ＴＷを生成して出力し、ＰＷＭコンパレータ５は、誤差増幅回路３の出力信号ＥＡｏと該三角波信号ＴＷからＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力する。パルス信号Ｓｐｗは、バッファＢＦ１を介して第１のスイッチング素子Ｍ１のゲートに入力されると共に、バッファＢＦ２を介して第２のスイッチング素子Ｍ２のゲートに入力される。逆電流検出回路６は、第２のスイッチング素子Ｍ２に逆電流が発生する兆候の検出を行い、該逆電流発生の兆候を検出すると第３のスイッチング素子Ｍ３をオフさせて第２のスイッチング素子Ｍ２と接地電圧との接続を遮断して逆電流の発生を防止する。
入力端子ＩＮと接地電圧との間には第１から第３の各スイッチング素子Ｍ１〜Ｍ３が直列に接続され、第１のスイッチング素子Ｍ１と第２のスイッチング素子Ｍ２との接続部をＬｘ１とする。接続部Ｌｘ１と出力端子ＯＵＴとの間にはインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧との間には、抵抗Ｒ１及びＲ２が直列に接続されると共にコンデンサＣ１が接続され、抵抗Ｒ１とＲ２との接続部から分圧電圧ＶＦＢが出力される。また、抵抗Ｒ１には、位相補償用のコンデンサＣ２が並列に接続されている。誤差増幅回路３において、反転入力端には分圧電圧ＶＦＢが、非反転入力端には基準電圧Ｖｒｅｆがそれぞれ入力され、出力端は、ＰＷＭコンパレータ５の反転入力端に接続されている。
また、誤差増幅回路３の出力端と接地電圧との間には、抵抗Ｒ３及びコンデンサＣ３の直列回路が接続されており、該直列回路は位相補償回路をなす。ＰＷＭコンパレータ５の非反転入力端には三角波信号ＴＷが入力され、ＰＷＭコンパレータ５から出力されたパルス信号Ｓｐｗは、バッファＢＦ１を介して第１のスイッチング素子Ｍ１のゲートに、バッファＢＦ２を介して第２のスイッチング素子Ｍ２のゲートにそれぞれ入力されている。コンパレータ１１の反転入力端は接続部Ｌｘ１に接続され、コンパレータ１１の非反転入力端は接地電圧に接続されている。コンパレータ１１の出力端は、バッファＢＦ３を介して第３のスイッチング素子Ｍ３のゲートに接続されている。
このような構成において、接続部Ｌｘ１の電圧が接地電圧未満であり、接続部Ｌｘ１から接地電圧に電流が流れる逆電流が発生する兆候がない場合は、コンパレータ１１からハイレベルの信号が出力され、第３のスイッチング素子Ｍ３はオンして導通状態になる。このような状態において、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが大きくなると、誤差増幅回路３の出力信号ＥＡｏの電圧が低下し、ＰＷＭコンパレータ５からのパルス信号Ｓｐｗのデューティサイクルは小さくなる。この結果、第１のスイッチング素子Ｍ１がオンする時間が短くなり、それに応じて第２のスイッチング素子Ｍ２がオンする時間が長くなって、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが低下するように制御される。
また、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが小さくなると、誤差増幅回路３の出力信号ＥＡｏの電圧が上昇し、ＰＷＭコンパレータ５からのパルス信号Ｓｐｗのデューティサイクルは大きくなる。この結果、第１のスイッチング素子Ｍ１がオンする時間が長くなり、それに応じて第２のスイッチング素子Ｍ２がオンする時間が短くなって、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが上昇するように制御される。このような動作を繰り返して、出力電圧Ｖｏｕｔを所定の電圧で一定になるように制御する。
次に、接続部Ｌｘ１の電圧が接地電圧になり、逆電流が発生する兆候を検出した場合、又は接続部Ｌｘ１の電圧が接地電圧を超えて逆電流の発生を検出した場合は、コンパレータ１１からローレベルの信号が出力され、第３のスイッチング素子Ｍ３はオフして遮断状態になる。このとき、第２のスイッチング素子Ｍ２はオンした状態のままである。
このように、逆電流検出回路６は、接続部Ｌｘ１の電圧から第２のスイッチング素子Ｍ２に逆電流が流れる兆候があるか否かの検出を行い、該兆候を検出すると第２のスイッチング素子Ｍ２に直列に接続された第３のスイッチング素子Ｍ３をオフさせて第２のスイッチング素子Ｍ２と接地電圧との接続を遮断するようにした。このため、第２のスイッチング素子Ｍ２に流れる逆電流の発生を確実に防止することができる。また、第２のスイッチング素子Ｍ２の制御回路系と独立した回路を使用して第２のスイッチング素子Ｍ２に流れる逆電流を遮断するようにしたことから、逆電流の発生を検出してから該逆電流を遮断するまでの遅延時間の短縮を図ることができ、効率を向上させることができると共に、設計が容易であり設計の効率化を図ることができる。
次に、図１では、電圧モード制御型のスイッチングレギュレータを例にして説明したが、本発明は電流モード制御型のスイッチングレギュレータにも適用することができ、この場合、図１は、図２のようになる。なお、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図２における図１との相違点は、図１の発振回路４をなくし、電流検出回路１５、所定の矩形波をなすクロック信号ＣＬＫを生成して出力する発振回路１６、スロープ補償回路１７、加算回路１８及びフリップフロップ回路１９を追加したことにある。
図２のスイッチングレギュレータ１は、第１のスイッチング素子Ｍ１と、同期整流用の第２のスイッチング素子Ｍ２と、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、位相補償用の抵抗Ｒ３及びコンデンサＣ２，Ｃ３と、誤差増幅回路３と、ＰＷＭコンパレータ５と、バッファＢＦ１，ＢＦ２と、第３のスイッチング素子Ｍ３と、逆電流検出回路６とを備えている。更に、スイッチングレギュレータ１は、電流検出回路１５と、クロック信号ＣＬＫを生成して出力する発振回路１６と、該クロック信号ＣＬＫから所定ののこぎり波信号Ｓｓｔｗを生成して出力するスロープ補償回路１７と、加算回路１８と、フリップフロップ回路１９とを備えている。
また、電流検出回路１５は、抵抗Ｒ４と第４のスイッチング素子Ｍ４の直列回路で構成され、第４のスイッチング素子Ｍ４は、第１のスイッチング素子Ｍ１と同型のＭＯＳトランジスタ、すなわちＰＭＯＳトランジスタからなる。なお、図２では、基準電圧発生回路２、抵抗Ｒ１〜Ｒ３、誤差増幅回路３、発振回路１６、ＰＷＭコンパレータ５、バッファＢＦ１，ＢＦ２、コンデンサＣ２，Ｃ３、電流検出回路１５、スロープ補償回路１７、加算回路１８及びフリップフロップ回路１９が制御回路部をなす。
発振回路１６から出力されたクロック信号ＣＬＫは、スロープ補償回路１７とフリップフロップ回路１９のセット入力端Ｓにそれぞれ入力され、スロープ補償回路１７は、入力されたクロック信号ＣＬＫからのこぎり波信号Ｓｓｔｗを生成して加算回路１８に出力する。また、抵抗Ｒ４と第４のスイッチング素子Ｍ４の直列回路は、第１のスイッチング素子Ｍ１と並列に接続されている。第４のスイッチング素子Ｍ４のゲートは第１のスイッチング素子Ｍ１のゲートに接続され、第４のスイッチング素子Ｍ４は、第１のスイッチング素子Ｍ１に同期してオン／オフする。抵抗Ｒ４には第１のスイッチング素子Ｍ１から出力される電流に比例した電流が流れ、該電流は抵抗Ｒ４によって電圧に変換され、抵抗Ｒ４と第４のスイッチング素子Ｍ４との接続部の電圧が信号Ｓｃｕとして加算回路１８に出力される。
加算回路１８は、入力されたのこぎり波信号Ｓｓｔｗと信号Ｓｃｕを加算してＰＷＭコンパレータ５の非反転入力端に出力する。
ＰＷＭコンパレータ５は、誤差増幅回路３の出力信号ＥＡｏと加算回路１８から出力された信号からＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成してフリップフロップ回路１９のリセット入力端Ｒに出力する。フリップフロップ回路１９の反転出力端ＱＢは、バッファＢＦ１を介して第１及び第４の各スイッチング素子Ｍ１，Ｍ４のゲートにそれぞれ接続されると共に、バッファＢＦ２を介して第２のスイッチング素子Ｍ２のゲートに接続されている。
このような構成において、フリップフロップ回路１９のセット入力端Ｓにはクロック信号ＣＬＫが入力されており、フリップフロップ回路１９は、クロック信号ＣＬＫの立ち上がり又は立ち下がりでセットされ、出力端ＱＢをローレベルにする。フリップフロップ回路１９のリセット入力端ＲにはＰＷＭコンパレータ５の出力端が接続されており、フリップフロップ回路１９は、セットされた後、ＰＷＭコンパレータ５からのパルス信号Ｓｐｗでリセットされ、出力端ＱＢをハイレベルに戻す。フリップフロップ回路１９の出力端ＱＢから出力された信号は、バッファＢＦ１を介して第１及び第４の各スイッチング素子Ｍ１，Ｍ４のそれぞれのゲートに入力されると共に、バッファＢＦ２を介して第２のスイッチング素子Ｍ２のゲートに入力される。逆電流検出回路６の動作は図１の場合と同様であるのでその説明を省略する。このように、図２のような電流モード制御型のスイッチングレギュレータにおいても図１の場合と同様の効果を得ることができる。
なお、図１及び図２において、第３のスイッチング素子Ｍ３を第２のスイッチング素子Ｍ２と接地電圧との間に接続したが、第３のスイッチング素子Ｍ３を接続部Ｌｘ１と第２のスイッチング素子Ｍ２との間に接続するようにしてもよい。
第２の実施の形態．
前記第１の実施の形態では、降圧型のスイッチングレギュレータを例にして説明したが、本発明は昇圧型のスイッチングレギュレータにも適用することができ、このようにしたものを本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態における同期整流型スイッチングレギュレータの回路例を示した図である。なお、図３では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図３において、スイッチングレギュレータ１ａは、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＮＭＯＳトランジスタからなる第１のスイッチング素子Ｍ１１と、ＰＭＯＳトランジスタからなる同期整流用の第２のスイッチング素子Ｍ１２とを備えている。
更に、スイッチングレギュレータ１ａは、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、位相補償用の抵抗Ｒ３及びコンデンサＣ２，Ｃ３と、誤差増幅回路３と、発振回路４と、ＰＷＭコンパレータ５と、バッファＢＦ１と、インバータＩＮＶ１と、ＰＭＯＳトランジスタからなる第３のスイッチング素子Ｍ１３と、逆電流検出回路６ａとを備えている。また、逆電流検出回路６ａは、コンパレータ１１及びバッファＢＦ３で構成されている。
なお、スイッチングレギュレータ１ａでは、基準電圧発生回路２、抵抗Ｒ１〜Ｒ３、誤差増幅回路３、発振回路４、ＰＷＭコンパレータ５、バッファＢＦ１、インバータＩＮＶ１及びコンデンサＣ２，Ｃ３は制御回路部をなし、第３のスイッチング素子Ｍ１３及び逆電流検出回路６ａは逆電流防止回路部をなす。また、スイッチングレギュレータ１ａにおいて、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、第１から第３の各スイッチング素子Ｍ１１〜Ｍ１３、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
バッファＢＦ１は、インバータＩＮＶ１を介して入力されたパルス信号Ｓｐｗを第１及び第２の各スイッチング素子Ｍ１１，Ｍ１２のそれぞれのゲートに出力する。逆電流検出回路６ａは、第２のスイッチング素子Ｍ１２の接続を遮断して逆電流の発生を防止する。
入力端子ＩＮと接地電圧との間にはインダクタＬ１と第１のスイッチング素子Ｍ１１が直列に接続され、インダクタＬ１と第１のスイッチング素子Ｍ１１との接続部をＬｘ２とする。接続部Ｌｘ２と出力端子ＯＵＴとの間には、第２のスイッチング素子Ｍ１２及び第３のスイッチング素子Ｍ１３が直列に接続されている。コンパレータ１１の反転入力端は接続部Ｌｘ２に接続され、コンパレータ１１の非反転入力端は出力端子ＯＵＴに接続されている。コンパレータ１１の出力端は、バッファＢＦ３を介して第３のスイッチング素子Ｍ１３のゲートに接続されている。
このような構成において、接続部Ｌｘ２の電圧が出力電圧Ｖｏｕｔを超えており、出力端子ＯＵＴから接続部Ｌｘ２に電流が流れる逆電流が発生する兆候がない場合は、コンパレータ１１からローレベルの信号が出力され、第３のスイッチング素子Ｍ１３はオンして導通状態になる。このような状態において、スイッチングレギュレータ１ａの出力電圧Ｖｏｕｔが大きくなると、誤差増幅回路３の出力信号ＥＡｏの電圧が低下し、ＰＷＭコンパレータ５からのパルス信号Ｓｐｗのデューティサイクルは小さくなる。この結果、第１のスイッチング素子Ｍ１１がオンする時間が長くなり、それに応じて第２のスイッチング素子Ｍ１２がオンする時間が短くなって、スイッチングレギュレータ１ａの出力電圧Ｖｏｕｔが低下するように制御される。
また、スイッチングレギュレータ１ａの出力電圧Ｖｏｕｔが小さくなると、誤差増幅回路３の出力信号ＥＡｏの電圧が上昇し、ＰＷＭコンパレータ５からのパルス信号Ｓｐｗのデューティサイクルは大きくなる。この結果、第１のスイッチング素子Ｍ１１がオンする時間が短くなり、それに応じて第２のスイッチング素子Ｍ１２がオンする時間が長くなって、スイッチングレギュレータ１ａの出力電圧Ｖｏｕｔが上昇するように制御される。このような動作を繰り返して、出力電圧Ｖｏｕｔを所定の電圧で一定になるように制御する。
次に、接続部Ｌｘ２の電圧が出力電圧Ｖｏｕｔになり、逆電流が発生する兆候を検出した場合、又は接続部Ｌｘ２の電圧が出力電圧Ｖｏｕｔ未満になって逆電流の発生を検出した場合は、コンパレータ１１からハイレベルの信号が出力され、第３のスイッチング素子Ｍ１３はオフして遮断状態になる。このとき、第２のスイッチング素子Ｍ１２はオンした状態のままである。
このように、逆電流検出回路６ａは、接続部Ｌｘ２の電圧から第２のスイッチング素子Ｍ１２に逆電流が流れる兆候があるか否かの検出を行い、該兆候を検出すると第２のスイッチング素子Ｍ１２に直列に接続された第３のスイッチング素子Ｍ１３をオフさせて第２のスイッチング素子Ｍ１２と出力端子ＯＵＴとの接続を遮断するようにした。このため、第２のスイッチング素子Ｍ２に流れる逆電流の発生を確実に防止することができる。また、第２のスイッチング素子Ｍ１２の制御回路系と独立した回路を使用して第２のスイッチング素子Ｍ１２に流れる逆電流を遮断するようにしたことから、逆電流の発生を検出してから該逆電流を遮断するまでの遅延時間の短縮を図ることができ、効率を向上させることができると共に、設計が容易であり設計の効率化を図ることができる。
次に、図３では、電圧モード制御型のスイッチングレギュレータを例にして説明したが、本発明は電流モード制御型のスイッチングレギュレータにも適用することができ、この場合、図３は、図４のようになる。なお、図４では、図３と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図３との相違点のみ説明する。
図４における図３との相違点は、図３の発振回路４をなくし、電流検出回路２５、所定の矩形波をなすクロック信号ＣＬＫを生成して出力する発振回路２６、スロープ補償回路２７、加算回路２８及びフリップフロップ回路２９を追加したことにある。
図４のスイッチングレギュレータ１ａは、第１のスイッチング素子Ｍ１１と、同期整流用の第２のスイッチング素子Ｍ１２と、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、位相補償用の抵抗Ｒ３及びコンデンサＣ２，Ｃ３と、誤差増幅回路３と、ＰＷＭコンパレータ５と、バッファＢＦ１と、インバータＩＮＶ１と、逆電流検出回路６ａとを備えている。更に、スイッチングレギュレータ１ａは、電流検出回路２５と、クロック信号ＣＬＫを生成して出力する発振回路２６と、該クロック信号ＣＬＫから所定ののこぎり波信号Ｓｓｔｗを生成して出力するスロープ補償回路２７と、加算回路２８と、フリップフロップ回路２９とを備えている。
また、電流検出回路２５は、抵抗Ｒ１４と第４のスイッチング素子Ｍ１４の直列回路で構成され、第４のスイッチング素子Ｍ１４は、第１のスイッチング素子Ｍ１１と同型のＭＯＳトランジスタ、すなわちＮＭＯＳトランジスタからなる。なお、図４では、基準電圧発生回路２、抵抗Ｒ１〜Ｒ３、誤差増幅回路３、発振回路２６、ＰＷＭコンパレータ５、バッファＢＦ１、インバータＩＮＶ１、コンデンサＣ２，Ｃ３、電流検出回路２５、スロープ補償回路２７、加算回路２８及びフリップフロップ回路２９が制御回路部をなす。
発振回路２６から出力されたクロック信号ＣＬＫは、スロープ補償回路２７とフリップフロップ回路２９のセット入力端Ｓにそれぞれ入力され、スロープ補償回路２７は、入力されたクロック信号ＣＬＫからのこぎり波信号Ｓｓｔｗを生成して加算回路２８に出力する。また、抵抗Ｒ１４と第４のスイッチング素子Ｍ１４の直列回路は、第１のスイッチング素子Ｍ１１と並列に接続されている。第４のスイッチング素子Ｍ１４のゲートは第１のスイッチング素子Ｍ１１のゲートに接続され、第４のスイッチング素子Ｍ１４は、第１のスイッチング素子Ｍ１１に同期してオン／オフする。抵抗Ｒ１４には第１のスイッチング素子Ｍ１１に流れる電流に比例した電流が流れ、該電流は抵抗Ｒ１４によって電圧に変換され、抵抗Ｒ１４と第４のスイッチング素子Ｍ１４との接続部の電圧が信号Ｓｃｕとして加算回路２８に出力される。
加算回路２８は、入力されたのこぎり波信号Ｓｓｔｗと信号Ｓｃｕを加算してＰＷＭコンパレータ５の非反転入力端に出力する。
ＰＷＭコンパレータ５は、誤差増幅回路３の出力信号ＥＡｏと加算回路２８から入力された信号からＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成し、インバータＩＮＶ１を介してフリップフロップ回路２９のリセット入力端Ｒに出力する。フリップフロップ回路２９の出力端Ｑは、バッファＢＦ１を介して第１、第２及び第４の各スイッチング素子Ｍ１１，Ｍ１２，Ｍ１４のゲートにそれぞれ接続されている。
このような構成において、フリップフロップ回路２９のセット入力端Ｓにはクロック信号ＣＬＫが入力されており、フリップフロップ回路２９は、クロック信号ＣＬＫの立ち上がり又は立ち下がりでセットされ、出力端Ｑをハイレベルにする。フリップフロップ回路２９のリセット入力端ＲにはインバータＩＮＶ１を介してＰＷＭコンパレータ５からのパルス信号Ｓｐｗが入力されており、フリップフロップ回路２９は、セットされた後、ＰＷＭコンパレータ５からのパルス信号Ｓｐｗでリセットされ、出力端Ｑをローレベルに戻す。フリップフロップ回路２９の出力端Ｑから出力された信号は、バッファＢＦ１を介して第１、第２及び第４の各スイッチング素子Ｍ１１，Ｍ１２，Ｍ１４のそれぞれのゲートに入力される。逆電流検出回路６ａの動作は図３の場合と同様であるのでその説明を省略する。このように、図４のような電流モード制御型のスイッチングレギュレータにおいても図３の場合と同様の効果を得ることができる。
なお、図３及び図４において、第３のスイッチング素子Ｍ１３を第２のスイッチング素子Ｍ１２と出力端子ＯＵＴとの間に接続したが、第３のスイッチング素子Ｍ１３を接続部Ｌｘ１と第２のスイッチング素子Ｍ１２との間に接続するようにしてもよい。
図１において、第３のスイッチング素子Ｍ３を接続部Ｌｘ１と第２のスイッチング素子Ｍ２との間に接続するようにした場合、図１は図６のようになり、図２の場合も同様である。また、図３において、第３のスイッチング素子Ｍ１３を接続部Ｌｘ１と第２のスイッチング素子Ｍ１２との間に接続するようにした場合、図３は図７のようになり、図４の場合も同様である。
第３の実施の形態．
前記第１の実施の形態では、逆電流が発生する兆候又は逆電流の発生を検出するために接続部Ｌｘ１と接地電圧との電圧比較を行うことから、逆電流検出回路６のコンパレータ１１を常時作動させていたが、逆流を検出して同期整流用のスイッチング素子Ｍ２に直列に接続された第３のスイッチング素子Ｍ３をオフさせて遮断状態にすると、該オフさせた第３のスイッチング素子Ｍ３のゲートに入力されているコンパレータ１１の出力信号をラッチさせることにより、該コンパレータ１１の電圧比較動作を停止させるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図８は、本発明の第３の実施の形態における同期整流型スイッチングレギュレータの回路例を示した図である。なお、図８では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図８における図１との相違点は、図１の逆電流検出回路６のコンパレータ１１を電圧比較回路４１に置き換えたことにあり、これに伴って、図１の逆電流検出回路６を逆電流検出回路６ｂにし、図１のスイッチングレギュレータ１をスイッチングレギュレータ１ｂにした。
図８において、スイッチングレギュレータ１ｂは、入力電圧として入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力する同期整流型スイッチングレギュレータである。
スイッチングレギュレータ１ｂは、第１のスイッチング素子Ｍ１と、第２のスイッチング素子Ｍ２と、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、位相補償用の抵抗Ｒ３及びコンデンサＣ２，Ｃ３と、誤差増幅回路３と、発振回路４と、ＰＷＭコンパレータ５と、バッファＢＦ１，ＢＦ２と、第３のスイッチング素子Ｍ３と、逆電流検出回路６ｂとを備えている。
逆電流検出回路６ｂは、電圧比較回路４１及びバッファＢＦ３で構成されている。なお、スイッチングレギュレータ１ｂでは、基準電圧発生回路２、抵抗Ｒ１〜Ｒ３、誤差増幅回路３、発振回路４、ＰＷＭコンパレータ５、バッファＢＦ１，ＢＦ２及びコンデンサＣ２，Ｃ３は制御回路部をなし、第３のスイッチング素子Ｍ３及び逆電流検出回路６ｂは逆電流防止回路部をなす。また、スイッチングレギュレータ１ｂにおいて、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、第１から第３の各スイッチング素子Ｍ１〜Ｍ３、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
逆電流検出回路６ｂは、第２のスイッチング素子Ｍ２に逆電流が発生する兆候の検出を行い、該逆電流発生の兆候を検出すると第３のスイッチング素子Ｍ３をオフさせて第２のスイッチング素子Ｍ２と接地電圧との接続を遮断して逆電流の発生を防止する。電圧比較回路４１には、接続部Ｌｘ１の電圧と接地電圧がそれぞれ入力され、更にバッファＢＦ２の出力信号が入力されている。電圧比較回路４１の出力端は、バッファＢＦ３を介して第３のスイッチング素子Ｍ３のゲートに接続されている。
このような構成において、接続部Ｌｘ１の電圧が接地電圧未満であり、接続部Ｌｘ１から接地電圧に電流が流れる逆電流が発生する兆候がない場合は、電圧比較回路４１からハイレベルの信号が出力され、第３のスイッチング素子Ｍ３はオンして導通状態になる。
次に、接続部Ｌｘ１の電圧が接地電圧になって、逆電流が発生する兆候を検出した場合、又は接続部Ｌｘ１の電圧が接地電圧を超えて逆電流の発生を検出した場合は、電圧比較回路４１は、ローレベルの信号をラッチして出力すると共に、電圧比較動作を停止して低消費電流モードになる。このため、第３のスイッチング素子Ｍ３はオフして遮断状態になり、このとき、第２のスイッチング素子Ｍ２はオンした状態のままである。第２のスイッチング素子Ｍ２をオフさせて遮断状態にするために、バッファＢＦ２からローレベルの信号が出力されると、電圧比較回路４１は、電圧比較動作を開始し、接続部Ｌｘ１の電圧が接地電圧未満になると、ローレベルの信号のラッチを解除してハイレベルの信号を出力する。
なお、前記説明では、図１の回路構成を有する場合を例にして説明したが、図２の回路構成を有する場合も同様であり、図２の逆電流検出回路６を図８で示した逆電流検出回路６ｂに置き換えればよいことから、その説明を省略する。
このように、本第３の実施の形態におけるスイッチングレギュレータは、逆電流検出回路６ｂが、図１の逆電流検出回路６と同様の動作を行うと共に、逆電流が発生する兆候を検出した場合、又は接続部Ｌｘ１の電圧が接地電圧を超えて逆電流の発生を検出した場合には、第３のスイッチング素子Ｍ３をオフさせて遮断状態にするための信号をラッチして出力した後、電圧比較動作を停止して低消費電流モードになるようにした。このため、前記第１の実施の形態と同様の効果を得ることができると共に、消費電流の低減を図ることができる。
第４の実施の形態．
前記第２の実施の形態では、逆電流が発生する兆候又は逆電流の発生を検出するために接続部Ｌｘ２と出力電圧Ｖｏｕｔとの電圧比較を行うことから、逆電流検出回路６ａのコンパレータ１１を常時作動させていたが、逆流を検出して同期整流用のスイッチング素子Ｍ１２に直列に接続された第３のスイッチング素子Ｍ１３をオフさせて遮断状態にすると、該オフさせた第３のスイッチング素子Ｍ１３のゲートに入力されているコンパレータ１１の出力信号をラッチさせることにより、該コンパレータ１１の電圧比較動作を停止させるようにしてもよく、このようにしたものを本発明の第４の実施の形態とする。
図９は、本発明の第４の実施の形態における同期整流型スイッチングレギュレータの回路例を示した図である。なお、図９では、図３と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図３との相違点のみ説明する。
図９における図３との相違点は、図３の逆電流検出回路６ａのコンパレータ１１を電圧比較回路４５に置き換えたことにあり、これに伴って、図３の逆電流検出回路６ａを逆電流検出回路６ｃにし、図３のスイッチングレギュレータ１ａをスイッチングレギュレータ１ｃにした。
図９において、スイッチングレギュレータ１ｃは、第１のスイッチング素子Ｍ１１と、第２のスイッチング素子Ｍ１２と、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、位相補償用の抵抗Ｒ３及びコンデンサＣ２，Ｃ３と、誤差増幅回路３と、発振回路４と、ＰＷＭコンパレータ５と、バッファＢＦ１と、インバータＩＮＶ１と、第３のスイッチング素子Ｍ１３と、逆電流検出回路６ｃとを備えている。また、逆電流検出回路６ｃは、電圧比較回路４５及びバッファＢＦ３で構成されている。
なお、スイッチングレギュレータ１ｃでは、基準電圧発生回路２、抵抗Ｒ１〜Ｒ３、誤差増幅回路３、発振回路４、ＰＷＭコンパレータ５、バッファＢＦ１、インバータＩＮＶ１及びコンデンサＣ２，Ｃ３は制御回路部をなし、第３のスイッチング素子Ｍ１３及び逆電流検出回路６ｃは逆電流防止回路部をなす。また、スイッチングレギュレータ１ｃにおいて、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、第１から第３の各スイッチング素子Ｍ１１〜Ｍ１３、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
逆電流検出回路６ｃは、第２のスイッチング素子Ｍ１２に逆電流が発生する兆候の検出を行い、該逆電流発生の兆候を検出すると第３のスイッチング素子Ｍ１３をオフさせて第２のスイッチング素子Ｍ１２と出力端子ＯＵＴとの接続を遮断して逆電流の発生を防止する。電圧比較回路４５には、接続部Ｌｘ２の電圧と出力電圧Ｖｏｕｔがそれぞれ入力され、更にバッファＢＦ１の出力信号が入力されている。電圧比較回路４５の出力端は、バッファＢＦ３を介して第３のスイッチング素子Ｍ１３のゲートに接続されている。
このような構成において、接続部Ｌｘ２の電圧が出力電圧Ｖｏｕｔを超えており、出力端子ＯＵＴから接続部Ｌｘ２に電流が流れる逆電流が発生する兆候がない場合は、電圧比較回路４５からローレベルの信号が出力され、第３のスイッチング素子Ｍ１３はオンして導通状態になる。
次に、接続部Ｌｘ２の電圧が出力電圧Ｖｏｕｔになって、逆電流が発生する兆候を検出した場合、又は接続部Ｌｘ２の電圧が出力電圧Ｖｏｕｔ未満になって逆電流の発生を検出した場合は、電圧比較回路４５は、ハイレベルの信号をラッチして出力すると共に、電圧比較動作を停止して低消費電流モードになる。このため、第３のスイッチング素子Ｍ１３はオフして遮断状態になり、このとき、第２のスイッチング素子Ｍ１２はオンした状態のままである。第２のスイッチング素子Ｍ１２をオフさせて遮断状態にするために、バッファＢＦ１からハイレベルの信号が出力されると、電圧比較回路４５は、電圧比較動作を開始し、接続部Ｌｘ２の電圧が出力電圧Ｖｏｕｔを超えると、ハイレベルの信号のラッチを解除してローレベルの信号を出力する。
なお、前記説明では、図３の回路構成を有する場合を例にして説明したが、図４の回路構成を有する場合も同様であり、図４の逆電流検出回路６ａを図９で示した逆電流検出回路６ｃに置き換えればよいことから、その説明を省略する。
このように、本第４の実施の形態におけるスイッチングレギュレータは、逆電流検出回路６ｃが、図３の逆電流検出回路６ａと同様の動作を行うと共に、接続部Ｌｘ２の電圧が出力電圧Ｖｏｕｔになって、逆電流が発生する兆候を検出した場合、又は接続部Ｌｘ２の電圧が出力電圧Ｖｏｕｔ未満になって逆電流の発生を検出した場合には、第３のスイッチング素子Ｍ１３をオフさせて遮断状態にするための信号をラッチして出力した後、電圧比較動作を停止して低消費電流モードになるようにした。このため、前記第２の実施の形態と同様の効果を得ることができると共に、消費電流の低減を図ることができる。
なお、前記第１から第４の各実施の形態において、第２及び第３の各スイッチング素子はそれぞれトランジスタサイズが大きいため、直列に接続された第２及び第３の各スイッチング素子をレイアウトする際、該２つのスイッチング素子の接続部のドレインとソースを共通化することによってチップ面積の縮小化を図ることができる。例えば、図１の場合の第２及び第３の各スイッチング素子Ｍ２，Ｍ３を図１０で示しており、図１０の場合における第２及び第３の各スイッチング素子Ｍ２，Ｍ３のレイアウトパターン例を図１１に示している。図１１では、第２のスイッチング素子Ｍ２のソースと第３のスイッチング素子のドレインを共通化している。
本発明の第１の実施の形態における同期整流型スイッチングレギュレータの回路例を示した図である。 本発明の第１の実施の形態における同期整流型スイッチングレギュレータの他の回路例を示した図である。 本発明の第２の実施の形態における同期整流型スイッチングレギュレータの回路例を示した図である。 本発明の第２の実施の形態における同期整流型スイッチングレギュレータの他の回路例を示した図である。 従来の同期整流型スイッチングレギュレータの回路例を示した図である。 本発明の第１の実施の形態における同期整流型スイッチングレギュレータの他の回路例を示した図である。 本発明の第２の実施の形態における同期整流型スイッチングレギュレータの他の回路例を示した図である。 本発明の第３の実施の形態における同期整流型スイッチングレギュレータの回路例を示した図である。 本発明の第４の実施の形態における同期整流型スイッチングレギュレータの回路例を示した図である。 図１の第２及び第３の各スイッチング素子を示した図である。 図１０の場合のレイアウトパターン例を示した図である。
符号の説明
１，１ａ スイッチングレギュレータ
２ 基準電圧発生回路
３ 誤差増幅回路
４，１６，２６ 発振回路
５ ＰＷＭコンパレータ
６，６ａ 逆電流検出回路
１０ 負荷
１１ コンパレータ
１５，２５ 電流検出回路
１７，２７ スロープ補償回路
１８，２８ 加算回路
１９，２９ フリップフロップ回路
Ｒ１，Ｒ２ 抵抗
Ｌ１ インダクタ
Ｃ１ コンデンサ
Ｍ１，Ｍ１１ 第１のスイッチング素子
Ｍ２，Ｍ１２ 第２のスイッチング素子
Ｍ３，Ｍ１３ 第３のスイッチング素子
ＢＦ１〜ＢＦ３ バッファ
ＩＮＶ１ インバータ
１ｂ，１ｃ スイッチングレギュレータ
６ｂ，６ｃ 逆電流検出回路
４１，４５ 電圧比較回路

Claims (20)

  1. 入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子に接続された負荷に出力する同期整流型スイッチングレギュレータにおいて、
    入力された制御信号に応じてスイッチングを行う第１のスイッチング素子と、
    該第１のスイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
    入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用の第２のスイッチング素子と、
    前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記第１のスイッチング素子に対するスイッチング制御を行うと共に、前記第２のスイッチング素子に対して前記第１のスイッチング素子と相反するスイッチング動作を行わせる制御回路部と、
    前記出力端子から第２のスイッチング素子の方向に流れる逆電流の発生を防止するために、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断する逆電流防止回路部と、
    を備えることを特徴とする同期整流型スイッチングレギュレータ。
  2. 前記逆電流防止回路部は、前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断することを特徴とする請求項１記載の同期整流型スイッチングレギュレータ。
  3. 前記逆電流防止回路部は、
    前記第２のスイッチング素子と直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う第３のスイッチング素子と、
    前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、該第３のスイッチング素子をオフさせて遮断状態にし前記第２のスイッチング素子に流れる電流を遮断する逆電流検出回路と、
    を備えることを特徴とする請求項２記載の同期整流型スイッチングレギュレータ。
  4. 前記第１のスイッチング素子は、制御電極に入力された制御信号に応じてスイッチングし前記入力電圧の出力制御を行い、前記インダクタは、前記第１のスイッチング素子の出力端と前記出力端子との間に接続され、前記第２のスイッチング素子は、第１のスイッチング素子と接地電圧との間に接続されて、降圧型のスイッチングレギュレータを形成し、前記逆電流検出回路は、第１のスイッチング素子とインダクタとの接続部の電圧が接地電圧以上になると、第３のスイッチング素子をオフさせて遮断状態にすることを特徴とする請求項３記載の同期整流型スイッチングレギュレータ。
  5. 前記インダクタは、一端が前記入力端子に接続され、前記第１のスイッチング素子は、該インダクタの他端と接地電圧との間に接続され、前記第２のスイッチング素子は、第１のスイッチング素子とインダクタとの接続部と前記出力端子との間に接続されて、昇圧型のスイッチングレギュレータを形成し、前記逆電流検出回路は、第１のスイッチング素子とインダクタとの接続部の電圧が出力端子の電圧以下になると、第３のスイッチング素子をオフさせて遮断状態にすることを特徴とする請求項３記載の同期整流型スイッチングレギュレータ。
  6. 前記第１のスイッチング素子、第２のスイッチング素子、制御回路部及び逆電流防止回路部は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４又は５記載の同期整流型スイッチングレギュレータ。
  7. 前記制御回路部及び逆電流検出回路は、１つのＩＣに集積されることを特徴とする請求項３記載の同期整流型スイッチングレギュレータ。
  8. 入力された制御信号に応じてスイッチングを行う第１のスイッチング素子と、
    該第１のスイッチング素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
    入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用の第２のスイッチング素子と、
    を備え、
    出力端子から出力される出力電圧が所定の定電圧になるように前記第１のスイッチング素子に対するスイッチング制御を行うと共に、前記第２のスイッチング素子に対して前記第１のスイッチング素子と相反するスイッチング動作を行わせ、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に接続された負荷に出力する同期整流型スイッチングレギュレータの制御回路において、
    前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記第１のスイッチング素子に対するスイッチング制御を行うと共に、前記第２のスイッチング素子に対して前記第１のスイッチング素子と相反するスイッチング動作を行わせる制御回路部と、
    前記出力端子から第２のスイッチング素子の方向に流れる逆電流の発生を防止するために、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断する逆電流防止回路部と、
    を備えることを特徴とする同期整流型スイッチングレギュレータの制御回路。
  9. 前記逆電流防止回路部は、前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断することを特徴とする請求項８記載の同期整流型スイッチングレギュレータの制御回路。
  10. 前記逆電流防止回路部は、
    前記第２のスイッチング素子と直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う第３のスイッチング素子と、
    前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、該第３のスイッチング素子をオフさせて遮断状態にし前記第２のスイッチング素子に流れる電流を遮断する逆電流検出回路と、
    を備えることを特徴とする請求項９記載の同期整流型スイッチングレギュレータの制御回路。
  11. 入力された制御信号に応じてスイッチングを行う第１のスイッチング素子と、
    該第１のスイッチング素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
    入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用の第２のスイッチング素子と、
    を備え、
    出力端子から出力される出力電圧が所定の定電圧になるように前記第１のスイッチング素子に対するスイッチング制御を行うと共に、前記第２のスイッチング素子に対して前記第１のスイッチング素子と相反するスイッチング動作を行わせ、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に接続された負荷に出力する同期整流型スイッチングレギュレータの動作制御方法において、
    前記出力端子から第２のスイッチング素子の方向に流れる逆電流の発生を防止するために、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断することを特徴とする同期整流型スイッチングレギュレータの動作制御方法。
  12. 前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記第２のスイッチング素子の接続を遮断して該第２のスイッチング素子に流れる電流を遮断することを特徴とする請求項１１記載の同期整流型スイッチングレギュレータの動作制御方法。
  13. 前記第２のスイッチング素子と直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う第３のスイッチング素子を備え、前記第１のスイッチング素子と前記インダクタとの接続部の電圧から、前記出力端子から第２のスイッチング素子の方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、該第３のスイッチング素子をオフさせて遮断状態にし前記第２のスイッチング素子に流れる電流を遮断することを特徴とする請求項１２記載の同期整流型スイッチングレギュレータの動作制御方法。
  14. 前記逆電流検出回路は、第１のスイッチング素子とインダクタとの接続部の電圧が接地電圧以上になると、第３のスイッチング素子をオフさせて遮断状態にし該遮断状態を保持して電圧比較動作を停止し、前記第２のスイッチング素子がオフして遮断状態になると該電圧比較動作を再開することを特徴とする請求項４記載の同期整流型スイッチングレギュレータ。
  15. 前記逆電流検出回路は、第１のスイッチング素子とインダクタとの接続部の電圧が前記出力端子の電圧以下になると、第３のスイッチング素子をオフさせて遮断状態にし該遮断状態を保持して電圧比較動作を停止し、前記第２のスイッチング素子がオフして遮断状態になると該電圧比較動作を再開することを特徴とする請求項５記載の同期整流型スイッチングレギュレータ。
  16. 前記第１のスイッチング素子、第２のスイッチング素子、制御回路部及び逆電流防止回路部は、１つのＩＣに集積されることを特徴とする請求項１４又は１５記載の同期整流型スイッチングレギュレータ。
  17. 前記逆電流検出回路は、第１のスイッチング素子とインダクタとの接続部の電圧が接地電圧以上になると、第３のスイッチング素子をオフさせて遮断状態にし該遮断状態を保持して電圧比較動作を停止し、前記第２のスイッチング素子がオフして遮断状態になると該電圧比較動作を再開することを特徴とする請求項１０記載の同期整流型スイッチングレギュレータの制御回路。
  18. 前記逆電流検出回路は、第１のスイッチング素子とインダクタとの接続部の電圧が前記出力端子の電圧以下になると、第３のスイッチング素子をオフさせて遮断状態にし該遮断状態を保持して電圧比較動作を停止し、前記第２のスイッチング素子がオフして遮断状態になると該電圧比較動作を再開することを特徴とする請求項１０記載の同期整流型スイッチングレギュレータの制御回路。
  19. 前記同期整流型スイッチングレギュレータが降圧型のスイッチングレギュレータである場合、前記第１のスイッチング素子とインダクタとの接続部の電圧が接地電圧以上になると、第３のスイッチング素子をオフさせて遮断状態にし該遮断状態を保持して電圧比較動作を停止し、前記第２のスイッチング素子がオフして遮断状態になると該電圧比較動作を再開することを特徴とする請求項１３記載の同期整流型スイッチングレギュレータの動作制御方法。
  20. 前記同期整流型スイッチングレギュレータが昇圧型のスイッチングレギュレータである場合、前記第１のスイッチング素子とインダクタとの接続部の電圧が前記出力端子の電圧以下になると、第３のスイッチング素子をオフさせて遮断状態にし該遮断状態を保持して電圧比較動作を停止し、前記第２のスイッチング素子がオフして遮断状態になると該電圧比較動作を再開することを特徴とする請求項１３記載の同期整流型スイッチングレギュレータの動作制御方法。
JP2006196772A 2005-11-25 2006-07-19 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 Expired - Fee Related JP4031507B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006196772A JP4031507B2 (ja) 2005-11-25 2006-07-19 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
KR1020077016551A KR100925865B1 (ko) 2005-11-25 2006-11-09 동기 정류형 스위칭 조정기, 동기 정류형 스위칭 조정기의제어 회로 및 동기 정류형 스위칭 조정기의 동작 제어 방법
US11/794,702 US7990121B2 (en) 2005-11-25 2006-11-09 Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof
EP06832689A EP1952519B1 (en) 2005-11-25 2006-11-09 Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof
PCT/JP2006/322799 WO2007060871A1 (en) 2005-11-25 2006-11-09 Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof
CN2006800031446A CN101107772B (zh) 2005-11-25 2006-11-09 同步整流开关调节器、其控制电路，及控制其操作的方法
TW095143396A TWI350638B (en) 2005-11-25 2006-11-23 Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005340626 2005-11-25
JP2006196772A JP4031507B2 (ja) 2005-11-25 2006-07-19 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007121529A Division JP4932584B2 (ja) 2005-11-25 2007-05-02 同期整流型スイッチングレギュレータ

Publications (2)

Publication Number Publication Date
JP2007174884A true JP2007174884A (ja) 2007-07-05
JP4031507B2 JP4031507B2 (ja) 2008-01-09

Family

ID=38067102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006196772A Expired - Fee Related JP4031507B2 (ja) 2005-11-25 2006-07-19 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法

Country Status (7)

Country Link
US (1) US7990121B2 (ja)
EP (1) EP1952519B1 (ja)
JP (1) JP4031507B2 (ja)
KR (1) KR100925865B1 (ja)
CN (1) CN101107772B (ja)
TW (1) TWI350638B (ja)
WO (1) WO2007060871A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008067495A (ja) * 2006-09-07 2008-03-21 Ricoh Co Ltd スイッチングレギュレータ
JP2009071978A (ja) * 2007-09-13 2009-04-02 Fuji Electric Device Technology Co Ltd スイッチング電源
JP2009303303A (ja) * 2008-06-10 2009-12-24 Ricoh Co Ltd スイッチングレギュレータ
JP2010068671A (ja) * 2008-09-12 2010-03-25 Ricoh Co Ltd Ｄｃ−ｄｃコンバータ
JP2010187496A (ja) * 2009-02-13 2010-08-26 Asahi Kasei Toko Power Device Corp スイッチング電源装置
JP2011229311A (ja) * 2010-04-21 2011-11-10 Fujitsu Ltd 半導体装置
JP2012050205A (ja) * 2010-08-25 2012-03-08 Ricoh Co Ltd スイッチングコンバータ回路
US8829878B2 (en) 2011-05-27 2014-09-09 Ricoh Company, Ltd. Switching regulator and electronic device incorporating same
JP2015046973A (ja) * 2013-08-27 2015-03-12 リコー電子デバイス株式会社 スイッチングレギュレータ

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262646A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd 降圧型スイッチングレギュレータ
JP5261919B2 (ja) * 2006-11-10 2013-08-14 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路
JP4902390B2 (ja) * 2007-02-17 2012-03-21 セイコーインスツル株式会社 カレント検出回路及び電流モード型スイッチングレギュレータ
JP2009011045A (ja) * 2007-06-27 2009-01-15 Nec Electronics Corp スイッチングレギュレータ、及び直流電圧変換方法
JP5151332B2 (ja) 2007-09-11 2013-02-27 株式会社リコー 同期整流型スイッチングレギュレータ
US8076913B2 (en) * 2008-12-22 2011-12-13 Mediatek Inc. Voltage converters and voltage generating methods for generating output voltage signals according to a pulse width modulation signal
US8410770B2 (en) * 2009-06-03 2013-04-02 Texas Instruments Incorporated Fast boost regulator
JP5507216B2 (ja) * 2009-11-20 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置および電源装置
US8212536B2 (en) 2009-12-23 2012-07-03 R2 Semiconductor, Inc. Stacked NMOS DC-to-DC power conversion
US9035625B2 (en) 2009-12-23 2015-05-19 R2 Semiconductor Common cascode routing bus for high-efficiency DC-to-DC conversion
US8233250B2 (en) 2009-12-23 2012-07-31 R2 Semiconductor, Inc. Over voltage protection of switching converter
JP5667761B2 (ja) * 2009-12-28 2015-02-12 株式会社東芝 スイッチング電源
TWI415373B (zh) * 2010-02-08 2013-11-11 Sitronix Technology Corp Dead state adjustment circuit and method with coarse adjustment function and fine adjustment function
CN102255506B (zh) * 2010-05-17 2013-11-13 昂宝电子（上海）有限公司 具有前馈补偿的高精度振荡器***及其方法
JP2012100376A (ja) * 2010-10-29 2012-05-24 Mitsumi Electric Co Ltd スイッチング電源装置
GB201200342D0 (en) * 2012-01-10 2012-02-22 Texas Instr Cork Ltd Hybrid peak/average current mode control using digitally assisted analog control schemes
TWI452458B (zh) * 2012-06-25 2014-09-11 Richtek Technology Corp 具有多重時脈信號頻率設定模式的切換式穩壓器控制電路
JP5802638B2 (ja) * 2012-09-21 2015-10-28 株式会社東芝 昇降圧型電源回路
US9438127B2 (en) * 2013-03-11 2016-09-06 Analog Devices Global Reverse current control for an isolated power supply having synchronous rectifiers
JP5834039B2 (ja) * 2013-03-13 2015-12-16 株式会社東芝 降圧スイッチング回路
JP2015008611A (ja) * 2013-06-26 2015-01-15 オムロンオートモーティブエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ
JP5611420B1 (ja) * 2013-06-26 2014-10-22 オムロンオートモーティブエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ
JP6403973B2 (ja) * 2014-04-01 2018-10-10 ローム株式会社 スイッチングレギュレータ
DE102014107991B4 (de) * 2014-06-05 2020-01-30 Krohne Messtechnik Gmbh Feldgerät mit Schaltwandlerschaltung
TWI614979B (zh) * 2015-02-20 2018-02-11 線性科技股份有限公司 具有分離的高頻及低頻路徑信號的快速暫態電力供應器
US10050559B2 (en) 2016-01-20 2018-08-14 Linear Technology Llc Control architecture with improved transient response
US10680522B2 (en) 2017-02-09 2020-06-09 Rohm Co., Ltd. Switching regulator and control device therefor
US10270347B2 (en) * 2017-08-18 2019-04-23 Honeywell International Inc. Short-circuit protected power supply circuit
US10461641B2 (en) * 2018-03-01 2019-10-29 Infineon Technologies Austria Ag Reference voltage control in a power supply
CN111869072B (zh) * 2018-08-01 2021-10-01 华为技术有限公司 一种电压转换电路的控制电路
JP7166179B2 (ja) * 2019-01-25 2022-11-07 株式会社東芝 電源回路
TWI715224B (zh) * 2019-09-30 2021-01-01 瑞昱半導體股份有限公司 具有耐壓機制的輸出電路
US11394301B1 (en) 2021-02-15 2022-07-19 Analog Devices, Inc. Techniques for linear control of inductor current shunt for mitigation of load dump transients in DC-DC regulators

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481178A (en) * 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
JP3152016B2 (ja) * 1993-06-15 2001-04-03 富士電機株式会社 同期整流用パワーｍｏｓｆｅｔの制御装置
EP0933865B1 (en) * 1997-12-31 2003-03-19 STMicroelectronics S.r.l. High efficiency DC/DC converter.
DE19841341A1 (de) * 1998-09-10 2000-03-16 Bosch Gmbh Robert Abwärts-Drosselwandler
JP2001197728A (ja) * 1999-10-25 2001-07-19 Seiko Instruments Inc スイッチング・レギュレータ回路
WO2003085476A1 (en) * 2002-04-03 2003-10-16 International Rectifier Corporation Synchronous buck converter improvements
JP3614156B2 (ja) 2002-07-24 2005-01-26 セイコーエプソン株式会社 電源回路
DE10243885A1 (de) * 2002-09-21 2004-04-01 Philips Intellectual Property & Standards Gmbh Konverterschaltung und Ansteuerverfahren hierfür
US6841977B2 (en) * 2003-03-03 2005-01-11 Astec International Limited Soft-start with back bias conditions for PWM buck converter with synchronous rectifier
US6989997B2 (en) * 2003-06-25 2006-01-24 Virginia Tech Intellectual Properties, Inc. Quasi-resonant DC-DC converters with reduced body diode loss
JP4316362B2 (ja) 2003-12-02 2009-08-19 株式会社リコー 電源回路
JP2005253253A (ja) 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd Ｄｃｄｃコンバータの動作切替システム
JP4671275B2 (ja) * 2005-01-26 2011-04-13 ルネサスエレクトロニクス株式会社 電源制御装置、電源用電子部品及び電源装置
JP4621636B2 (ja) * 2005-07-14 2011-01-26 株式会社東芝 電源装置及びその制御方法
CN1972097B (zh) * 2005-11-21 2011-07-06 凌骥电子(上海)有限公司 软过渡控制器、控制软过渡的方法和使用其的同步转换器
US20080068868A1 (en) * 2005-11-29 2008-03-20 Advanced Analogic Technologies, Inc. Power MESFET Rectifier
US20080259649A1 (en) * 2007-04-20 2008-10-23 Philippe Marchand Switched mode power supply comprising a rectifier circuit

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008067495A (ja) * 2006-09-07 2008-03-21 Ricoh Co Ltd スイッチングレギュレータ
JP2009071978A (ja) * 2007-09-13 2009-04-02 Fuji Electric Device Technology Co Ltd スイッチング電源
JP2009303303A (ja) * 2008-06-10 2009-12-24 Ricoh Co Ltd スイッチングレギュレータ
US8581567B2 (en) 2008-06-10 2013-11-12 Ricoh Company, Ltd. Controlling switching regulator under light load conditions
JP2010068671A (ja) * 2008-09-12 2010-03-25 Ricoh Co Ltd Ｄｃ−ｄｃコンバータ
JP2010187496A (ja) * 2009-02-13 2010-08-26 Asahi Kasei Toko Power Device Corp スイッチング電源装置
JP2011229311A (ja) * 2010-04-21 2011-11-10 Fujitsu Ltd 半導体装置
JP2012050205A (ja) * 2010-08-25 2012-03-08 Ricoh Co Ltd スイッチングコンバータ回路
US8829878B2 (en) 2011-05-27 2014-09-09 Ricoh Company, Ltd. Switching regulator and electronic device incorporating same
JP2015046973A (ja) * 2013-08-27 2015-03-12 リコー電子デバイス株式会社 スイッチングレギュレータ
US9431907B2 (en) 2013-08-27 2016-08-30 Ricoh Electronic Devices Co., Ltd. Switching regulator incorporating operation monitor

Also Published As

Publication number Publication date
EP1952519B1 (en) 2011-09-21
KR20070091203A (ko) 2007-09-07
EP1952519A4 (en) 2010-05-05
TWI350638B (en) 2011-10-11
KR100925865B1 (ko) 2009-11-06
US20090201000A1 (en) 2009-08-13
WO2007060871A1 (en) 2007-05-31
TW200737673A (en) 2007-10-01
US7990121B2 (en) 2011-08-02
CN101107772B (zh) 2012-03-21
CN101107772A (zh) 2008-01-16
EP1952519A1 (en) 2008-08-06
JP4031507B2 (ja) 2008-01-09

Similar Documents

Publication Publication Date Title
JP4031507B2 (ja) 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JP4825086B2 (ja) スイッチングレギュレータ
JP4708976B2 (ja) 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JP4045292B1 (ja) 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JP5151332B2 (ja) 同期整流型スイッチングレギュレータ
KR100994452B1 (ko) 동기 정류형 스위칭 레귤레이터
JP4932584B2 (ja) 同期整流型スイッチングレギュレータ
JP2008092635A (ja) 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JP2008178263A (ja) 昇降圧型スイッチングレギュレータ及び昇降圧型スイッチングレギュレータの逆電流防止方法
JP2007151340A (ja) 昇降圧型スイッチングレギュレータ
JP5375226B2 (ja) 同期整流型スイッチングレギュレータ及びその動作制御方法
JP2008295166A (ja) スイッチングレギュレータ
JP2009071613A (ja) 出力回路
JP5304356B2 (ja) スイッチングレギュレータ
JP5312781B2 (ja) スイッチング電源回路
JP5087310B2 (ja) 同期整流型スイッチングレギュレータ
JP2005261102A (ja) スイッチングレギュレータ
JP2009207256A (ja) 降圧型スイッチングレギュレータ
JP2013121174A (ja) 発振回路、およびｄｃ−ｄｃコンバータ
JP2006352398A (ja) 遅延回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070423

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070507

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070507

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees