JP5375226B2

JP5375226B2 - 同期整流型スイッチングレギュレータ及びその動作制御方法

Info

Publication number: JP5375226B2
Application number: JP2009062659A
Authority: JP
Inventors: 淳二西田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2009-03-16
Filing date: 2009-03-16
Publication date: 2013-12-25
Anticipated expiration: 2029-03-16
Also published as: JP2010220338A

Description

本発明は、非絶縁型スイッチングレギュレータに関し、特に、同期整流トランジスタを備えた同期整流型スイッチングレギュレータの逆流防止回路に関する。

図７は、従来の逆流防止回路を備えた同期整流方式の降圧型スイッチングレギュレータの回路例を示した図である。
図７のスイッチングレギュレータ１００では、出力電圧Ｖｏｕｔが上昇し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも大きくなると、誤差増幅回路１１１の出力電圧である誤差電圧Ｖｅが低下する。すると、三角波発振回路１１３から出力された三角波電圧Ｖｔと交差する位置が低下するため、ＰＷＭコンパレータ１１２から出力されるパルスは、ローレベルの時間が短く、ハイレベルの時間が長くなる。この結果、スイッチングトランジスタＭ１０１のオンデューティサイクルが小さくなり、インダクタＬ１０１に供給するエネルギー量が減少し、出力電圧Ｖｏｕｔは低下する。

逆に、出力電圧Ｖｏｕｔが低下し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも小さくなると、誤差電圧Ｖｅが上昇する。すると、三角波電圧Ｖｔと交差する位置が上昇するため、ＰＷＭコンパレータ１１２から出力されるパルス信号は、ローレベルの時間が長く、ハイレベルの時間が短くなる。この結果、スイッチングトランジスタＭ１０１のオンデューティサイクルが大きくなり、インダクタＬ１０１に供給するエネルギー量が増加するため、出力電圧Ｖｏｕｔは上昇する。
このような動作を繰り返すことにより、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆと等しい電圧になるように出力電圧Ｖｏｕｔが制御される。

ＰＷＭコンパレータ１１２の出力信号がハイレベルになると、スイッチングトランジスタＭ１０１がオフすると同時に、インバータ回路１１７の出力信号はローレベルになり、ＮＡＮＤ回路１１８の第１入力端はローレベルになる。また、スイッチングトランジスタＭ１０１がオフすると、インダクタＬ１０１の逆起電力の作用で接続部ＬＸは負電圧になるため、逆流検出コンパレータ１２０の出力信号はローレベルになる。この結果、ＮＡＮＤ回路１１８の第２入力端もローレベルになるため、ＮＡＮＤ回路１１８の出力信号はハイレベルになり、同期整流トランジスタＭ１０２がオンする。同期整流トランジスタＭ１０２がオンすると、接地電圧ＧＮＤから同期整流トランジスタＭ１０２とインダクタＬ１０１を介して出力端子ＯＵＴに電流が流れる。

出力端子ＯＵＴから出力される出力電流が小さい場合は、スイッチングトランジスタＭ１０１のオンデューティサイクルが極めて小さくなり、インダクタＬ１０１に蓄えられるエネルギーが少なくなる。このため、同期整流トランジスタＭ１０２がオンしている間に、インダクタＬ１０１のエネルギーをすべて放出してしまう。すると、出力コンデンサＣ１０１に蓄えられていた電荷がインダクタＬ１０１と同期整流トランジスタＭ１０２を介して、接地電圧ＧＮＤに放電されることによる電流の逆流が発生し、電力変換効率を大きく低下させてしまう。

前記逆流が発生すると、接続部ＬＸの電圧は正電圧になり、逆流検出コンパレータ１２０の出力信号はハイレベルになる。すると、ＮＡＮＤ回路１１８の第２入力端がハイレベルになるため、ＮＡＮＤ回路１１８の出力信号はローレベルになり、同期整流トランジスタＭ１０２はオフして遮断状態になる。このようにして、前記逆流を防止することができる。
しかし、逆流検出コンパレータ１２０やＮＡＮＤ回路１１８には動作遅れが存在するため、接続部ＬＸの電圧が正電圧になったことを検出してから同期整流トランジスタＭ１０２をオフさせるようにしたのでは、実際に同期整流トランジスタＭ１０２がオフするまでの間にかなりの逆電流が流れていまい、完全に前記逆流を防止することができなかった。

このようなことから、図８に示すように、逆流検出コンパレータ１２０の反転入力端と接地電圧ＧＮＤとの間に負電圧である参照電圧Ｖｏｆｆを与えていた（例えば、特許文献１参照。）。接続部ＬＸの電圧が上昇し参照電圧Ｖｏｆｆを超えた時点で逆流検出コンパレータ１２０が動作し、実際に同期整流トランジスタＭ１０２がオフしたときに、接続部ＬＸの電圧がちょうど接地電圧ＧＮＤになるような電圧に、参照電圧Ｖｏｆｆを設定する。このようにすることで、前記逆流を完全に防止することができる。また、図８では、逆流検出コンパレータ１２０やＮＡＮＤ回路１１８等の動作速度が温度依存性を持ったため、温度に応じて参照電圧Ｖｏｆｆの電圧を変化させ、広い温度範囲にわたって前記逆流を防止するようにしていた。

接続部ＬＸの電圧は、同期整流トランジスタＭ１０２がオンした直後に最も低下し、時間の経過と共に上昇して接地電圧ＧＮＤに近づく。このときの接続部ＬＸの電圧変化速度ｄ（ＶＬＸ）／ｄｔは、下記（１）式のようになる。
ｄ（ＶＬＸ）／ｄｔ＝Ｖｏｕｔ／Ｌ×Ｒｏｎ………………（１）
但し、Ｒｏｎは同期整流トランジスタＭ１０２のオン抵抗であり、ＬはインダクタＬ１０１のインダクタンスである。

すなわち、出力電圧Ｖｏｕｔが大きいほど接続部ＬＸの電圧上昇速度が速くなることが分かる。このため、出力電圧Ｖｏｕｔを可変にし、しかも出力電圧範囲を大きくしたスイッチングレギュレータでは、出力電圧Ｖｏｕｔが大きくなるほど、同期整流トランジスタＭ１０２がオフするときの接続部ＬＸの電圧が大きくなる。このようなことから、前記逆流を完全に防ぐためには、参照電圧Ｖｏｆｆを出力電圧Ｖｏｕｔの最大値に合わせて大きく設定する必要があった。

しかし、参照電圧Ｖｏｆｆを大きな値に設定すると、出力電圧Ｖｏｕｔが小さい場合、参照電圧Ｖｏｆｆが大き過ぎてインダクタＬ１０１のエネルギーがすべて放出される前に同期整流トランジスタＭ１０２をオフさせてしまうため、出力電圧Ｖｏｕｔのリプルが増加したり、変換効率を低下させたりしてしまうという問題があった。
また、参照電圧Ｖｏｆｆとして逆流検出コンパレータ１２０の差動入力のオフセット電圧を利用する方法が多く用いられており、該差動入力にオフセット電圧を持たせる方法として、差動入力トランジスタの一方の素子サイズを大きくする方法が一般に用いられている。しかし、このような方法では、入力電圧Ｖｉｎが大きく変動した場合に前記オフセット電圧が変動してしまうという問題があった。

本発明は、このような問題を解決するためになされたものであり、出力電圧Ｖｏｕｔのリプルが増加したり、変換効率が低下したりすることなく、入力電圧Ｖｉｎや出力電圧Ｖｏｕｔが変わっても確実に逆流の発生兆候を検出して該逆流を防止することができる逆流防止回路を備えた同期整流型スイッチングレギュレータ及びその動作制御方法を得ることを目的とする。

この発明に係る同期整流型スイッチングレギュレータは、入力端子に入力された入力電圧を、設定された電圧に変換して出力端子から出力電圧として出力する同期整流型スイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行う第１スイッチ素子と、
該第１スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
制御電極に入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用の第２スイッチ素子と、
前記出力端子から出力される出力電圧が前記設定された定電圧になるように前記第１スイッチ素子に対するスイッチング制御を行うと共に、前記第２スイッチ素子に対して前記第１スイッチ素子と相反するスイッチング動作を行わせる制御回路部と、
前記出力端子から前記第２スイッチ素子の方向に電流が流れる逆流の発生検出を行い、該検出結果を示す信号を前記制御回路部に出力する逆流検出回路部と、
を備え、
前記逆流検出回路部は、前記第２スイッチ素子の両端の内、前記逆流が発生した際に電圧が大きくなる方の端部の電圧と、他方の端部の電圧よりも前記設定された電圧に応じて生成した電圧だけ小さくした参照電圧との電圧比較を行って、前記逆流が発生する兆候又は前記逆流の発生の検出を行い、前記制御回路部は、前記逆流検出回路部から前記逆流が発生する兆候又は前記逆流の発生を検出したことを示す信号が入力されると、前記第２スイッチ素子を強制的にオフさせて遮断状態にするものである。

具体的には、前記逆流検出回路部は、差動入力を構成する差動対をなす２つのトランジスタを有する差動増幅回路を備えた逆流検出用のコンパレータからなり、該差動増幅回路の入力オフセット電圧が前記参照電圧をなすようにした。

また、前記逆流検出用のコンパレータは、前記差動対をなす各トランジスタの一方に、前記制御回路部からの制御信号に応じて、前記出力電圧に応じた電流値になるように生成されたオフセット電流を供給するようにした。

この場合、外部から入力された出力電圧設定信号に応じた電流値の前記オフセット電流を生成して前記逆流検出用のコンパレータに出力するオフセット電流生成回路部を備え、前記制御回路部は、前記出力端子から出力される前記出力電圧に比例した帰還電圧を生成すると共に、前記出力電圧設定信号に応じた基準電圧を生成し、該帰還電圧が該基準電圧と同電圧になるように前記第１スイッチ素子及び前記第２スイッチ素子のスイッチング制御を行うようにした。

また、前記差動増幅回路に供給する異なる複数の電流値のバイアス電流を生成して前記逆流検出用のコンパレータに出力するバイアス電流生成回路部を備え、前記逆流検出用のコンパレータは、該バイアス電流生成回路部から入力された各バイアス電流の１つを、前記制御回路部からの制御信号に応じて選択して前記差動増幅回路に供給し、前記制御回路部は、前記逆流検出用のコンパレータに対して、前記第２スイッチ素子をオンさせると同時に前記バイアス電流を増加させて、該コンパレータに入力された電圧の変化に対する応答速度が速くなるようにした。

また、前記バイアス電流生成回路部は、第１バイアス電流と該第１バイアス電流よりも小さい第２バイアス電流をそれぞれ生成して前記逆流検出用のコンパレータに出力し、前記逆流検出用のコンパレータは、前記制御回路部からの制御信号に応じて、前記第１バイアス電流に前記第２バイアス電流を加えた電流、又は前記第２バイアス電流のいずれか一方を選択して前記差動増幅回路に供給するようにした。

また、前記バイアス電流生成回路部及び前記オフセット電流生成回路部は、共通の定電流源からの定電流を基にして、前記各バイアス電流及び前記オフセット電流をそれぞれ生成するようにした。

また、前記定電流源は、前記定電流の電流値を調整する調整手段を備えるようにした。

また、前記逆流検出用のコンパレータは、前記差動増幅回路の出力電圧を増幅して前記制御回路部に出力する増幅回路を備え、該増幅回路は、前記第２バイアス電流を負荷電流源にするようにした。

具体的には、前記定電流源は、前記オフセット電流に比例して前記第１バイアス電流及び前記第２バイアス電流の各電流値が調整されるようにした。

また、前記制御回路部は、前記逆流検出回路部から前記逆流を検出したことを示す信号が入力されると、直ちに前記第２スイッチ素子をオフさせて遮断状態にすると共に、所定時間後に前記逆流検出回路部に対して逆流検出動作を停止させ、次の制御サイクルで前記第２スイッチ素子をオンさせて導通状態にするときに前記逆流検出回路部に対して逆流検出動作を開始させるようにした。

また、この発明に係る同期整流型スイッチングレギュレータの動作制御方法は、制御電極に入力された制御信号に応じてスイッチングを行う第１スイッチ素子と、
該第１スイッチ素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
制御電極に入力された制御信号に応じてスイッチングを行い該インダクタの放電を行う同期整流用の第２スイッチ素子と、
を備え、
出力端子から出力される出力電圧が、設定された電圧になるように、前記第１のスイッチ素子に対するスイッチング制御を行うと共に、前記第２スイッチ素子に対して前記第１スイッチ素子と相反するスイッチング動作を行わせ、前記入力端子に入力された入力電圧を前記設定された電圧に変換して前記出力端子から出力する同期整流型スイッチングレギュレータの動作制御方法において、
前記スイッチング制御時に前記第２スイッチ素子をオンさせて導通状態にすると同時に、前記第２スイッチ素子の両端の内、前記出力端子から前記第２スイッチ素子の方向に電流が流れる逆流が発生した際に電圧が大きくなる方の端部の電圧と、他方の端部の電圧よりも前記設定された電圧に応じて生成した電圧だけ小さくした参照電圧との電圧比較を行って、前記逆流が発生する兆候又は前記逆流の発生の検出を行い、
前記逆流が発生する兆候又は前記逆流の発生を検出すると、前記第２スイッチ素子を強制的にオフさせて遮断状態になるようにした。

具体的には、前記入力端子に入力された入力電圧を、外部から入力された出力電圧設定信号に応じた電圧に変換して前記出力端子から出力し、
前記出力端子から出力される前記出力電圧に比例した帰還電圧を生成すると共に、前記出力電圧設定信号に応じた基準電圧を生成し、
前記帰還電圧が該基準電圧と同電圧になるように前記第１スイッチ素子及び前記第２スイッチ素子のスイッチング制御を行うようにした。

また、前記逆流を検出すると、直ちに前記第２スイッチ素子をオフさせて遮断状態にすると共に、所定時間後に前記逆流検出動作を停止し、次の制御サイクルで前記第２スイッチ素子をオンさせて導通状態にするときに前記逆流検出動作を開始するようにした。

本発明の同期整流型スイッチングレギュレータ及びその動作制御方法によれば、前記スイッチング制御時に前記第２スイッチ素子をオンさせて導通状態にすると同時に、前記第２スイッチ素子の両端の内、前記出力端子から前記第２スイッチ素子の方向に電流が流れる逆流が発生した際に電圧が大きくなる方の端部の電圧と、前記設定された電圧に応じた電圧に設定される基準電圧との電圧比較を行って、前記逆流が発生する兆候又は前記逆流の発生の検出を行い、前記逆流が発生する兆候又は前記逆流の発生を検出すると、前記第２スイッチ素子を強制的にオフさせて遮断状態にするようにした。このことから、入力電圧や出力電圧が変わっても確実に逆流の発生兆候を検出して該逆流を防止することができる。

本発明の第１の実施の形態における同期整流型スイッチングレギュレータの回路例を示した図である。図１の逆流検出コンパレータ７の回路例を示した図である。図１のスイッチングレギュレータ１の動作例を示したタイミングチャートである。図１のバイアス／オフセット電流設定回路８の回路例を示した図である。図４のディプレッション型ＮＭＯＳトランジスタＭ３２の構成例を示した図である。図４のディプレッション型ＮＭＯＳトランジスタＭ３２の他の構成例を示した図である。従来の逆流防止回路を備えた同期整流方式の降圧型スイッチングレギュレータの回路例を示した図である。従来の逆流防止回路を備えた同期整流方式の降圧型スイッチングレギュレータの他の回路例を示した図である。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における同期整流型スイッチングレギュレータの回路例を示した図である。
図１のスイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを外部から入力された出力電圧設定信号ＨＹＳＤによって設定された電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する同期整流方式の降圧型スイッチングレギュレータをなしている。

スイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流トランジスタＭ２と、インダクタＬ１と、出力コンデンサＣ１と、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。また、スイッチングレギュレータ１は、外部からの出力電圧設定信号ＨＹＳＤに応じた基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、前記帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する誤差増幅回路３とを備えている。

また、スイッチングレギュレータ１は、所定の三角波電圧Ｖｔを生成して出力する三角波発振回路４と、三角波電圧Ｖｔと誤差電圧Ｖｅとの電圧比較を行って、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのパルス信号Ｓｐｗｍを生成して出力するＰＷＭコンパレータ５と、ＰＷＭコンパレータ５からのパルス信号に応じて、スイッチングトランジスタＭ１のスイッチング制御を行うための制御信号ＰＨＳと、同期整流トランジスタＭ２のスイッチング制御を行うための制御信号ＮＬＳとをそれぞれ生成して出力する制御回路６とを備えている。更に、スイッチングレギュレータ１は、出力端子ＯＵＴから同期整流トランジスタＭ２に向かって電流が流れる逆流の発生兆候の検出を行う逆流検出コンパレータ７と、逆流検出コンパレータ７に対してバイアス電流とオフセット電流の供給を行うバイアス／オフセット電流設定回路８とを備えている。

なお、スイッチングトランジスタＭ１は第１スイッチ素子を、同期整流トランジスタＭ２は第２スイッチ素子を、基準電圧発生回路２、抵抗Ｒ１，Ｒ２、誤差増幅回路３、三角波発振回路４、ＰＷＭコンパレータ５及び制御回路６は制御回路部を、逆流検出コンパレータ７は逆流検出回路部をそれぞれなす。また、バイアス／オフセット電流設定回路８は、オフセット電流生成回路部をなすと共にバイアス電流生成回路部をなす。また、スイッチングレギュレータ１において、インダクタＬ１及び出力コンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び／又は同期整流トランジスタＭ２、インダクタＬ１並びに出力コンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。

入力端子ＩＮと接地電圧ＧＮＤとの間にはスイッチングトランジスタＭ１と同期整流トランジスタＭ２が直列に接続され、スイッチングトランジスタＭ１と同期整流トランジスタＭ２との接続部ＬＸと、出力端子ＯＵＴとの間にインダクタＬ１が接続されている。出力端子ＯＵＴと接地電圧ＧＮＤとの間には、抵抗Ｒ１及びＲ２の直列回路と出力コンデンサＣ１が並列に接続されている。基準電圧発生回路２には外部からの出力電圧設定信号ＨＹＳＤが入力されており、抵抗Ｒ１と抵抗Ｒ２との接続部の電圧である帰還電圧Ｖｆｂは誤差増幅回路３の反転入力端に入力されている。誤差増幅回路３の非反転入力端には基準電圧Ｖｒｅｆが入力されており、誤差増幅回路３の出力端はＰＷＭコンパレータ５の反転入力端に接続されている。

ＰＷＭコンパレータ５の非反転入力端には三角波電圧Ｖｔが入力され、ＰＷＭコンパレータ５から出力されたパルス信号Ｓｐｗｍは、制御回路６に入力される。制御回路６は、スイッチングトランジスタＭ１及び同期整流トランジスタＭ２の各ゲートに制御信号ＰＨＳ及びＮＬＳを対応して出力し、スイッチングトランジスタＭ１及び同期整流トランジスタＭ２の動作制御を行う。
また、逆流検出コンパレータ７の反転入力端は接続部ＬＸに接続され、逆流検出コンパレータ７の非反転入力端は接地電圧ＧＮＤに接続されている。逆流検出コンパレータ７の出力信号ＣＰＯは制御回路６に入力され、逆流検出コンパレータ７は、制御回路６からの各制御信号ＦＬＯＣＫ及びＳＬＯＣＫによって動作制御される。バイアス／オフセット電流設定回路８には出力電圧設定信号ＨＹＳＤが入力されており、バイアス／オフセット電流設定回路８は、出力電圧設定信号ＨＹＳＤに応じたオフセット電流ｉｏｆｆと、所定の第１バイアス電流ｉｂ１及び第２バイアス電流ｉｂ２をそれぞれ生成して逆流検出コンパレータ７に供給する。

ここで、出力電圧設定信号ＨＹＳＤは、例えば、出力端子ＯＵＴに接続された負荷回路（図示せず）に含まれるＣＰＵ等から出力されるデジタル信号であり、スイッチングレギュレータ１の出力電圧Ｖｏｕｔの電圧設定を行うための信号である。
また、基準電圧発生回路２は、出力電圧設定信号ＨＹＳＤをＤＡ変換して基準電圧Ｖｒｅｆを生成し出力する。このため、出力電圧設定信号ＨＹＳＤに応じて出力電圧Ｖｏｕｔの電圧値を変えることができる。

バイアス／オフセット電流設定回路８は、第１バイアス電流ｉｂ１、第２バイアス電流ｉｂ２、及びオフセット電流ｉｏｆｆをそれぞれ生成して逆流検出コンパレータ７に供給する。なお、第１バイアス電流ｉｂ１、第２バイアス電流ｉｂ２及びオフセット電流ｉｏｆｆはいずれもシンク電流である。
制御回路６は、入力されたパルス信号Ｓｐｗｍに応じてスイッチングトランジスタＭ１及び同期整流トランジスタＭ２を排他的にオンさせて導通状態にするように、スイッチングトランジスタＭ１及び同期整流トランジスタＭ２の動作制御を行うと共に、逆流検出コンパレータ７の動作制御を行う。

このような構成において、まず、逆流検出コンパレータ７が前記逆流の発生兆候を検出していない場合、すなわち逆流検出コンパレータ７の出力信号ＣＰＯがハイレベルである場合の動作について説明する。
このような状態において、出力電圧Ｖｏｕｔが大きくなると、誤差増幅回路３からの誤差電圧Ｖｅが低下し、ＰＷＭコンパレータ５からのパルス信号Ｓｐｗｍのパルス幅が変化する。この結果、スイッチングトランジスタＭ１がオンする時間が短くなり、それに応じて同期整流トランジスタＭ２がオンする時間が長くなって、出力電圧Ｖｏｕｔが低下するように制御される。

また、出力電圧Ｖｏｕｔが小さくなると、誤差増幅回路３からの誤差電圧Ｖｅが上昇し、ＰＷＭコンパレータ５からのパルス信号Ｓｐｗｍのパルス幅が変化する。この結果、スイッチングトランジスタＭ１がオンする時間が長くなり、それに応じて同期整流トランジスタＭ２がオンする時間が短くなって、出力電圧Ｖｏｕｔが上昇するように制御される。スイッチングレギュレータ１は、このような動作を繰り返して、出力電圧Ｖｏｕｔを設定された電圧で一定になるように制御する。

一方、同期整流トランジスタＭ２がオンしているときに、接続部ＬＸの電圧ＶＬＸが正電圧になったことを逆流検出コンパレータ７が検出すると、逆流検出コンパレータ７は出力信号ＣＰＯをローレベルにする。制御回路６は、ローレベルの信号ＣＰＯが入力されると、直ちに制御信号ＮＬＳをローレベルにして同期整流トランジスタＭ２をオフさせる。但し、逆流検出コンパレータ７の差動入力にはオフセット電圧Ｖｏｆｆを持たせてあり、逆流検出コンパレータ７は、接続部ＬＸの電圧ＶＬＸが接地電圧ＧＮＤに到達する少し前に出力信号ＣＰＯをローレベルにして、制御回路６がローレベルの信号ＣＰＯを受けて同期整流トランジスタＭ２をオフさせた時点で、接続部ＬＸの電圧ＶＬＸが接地電圧ＧＮＤと等しくなるようにしている。逆流検出コンパレータ７のオフセット電圧Ｖｏｆｆは、出力電圧設定信号ＨＹＳＤに応じて変わるようにしているため、出力電圧Ｖｏｕｔが大きく変動しても、常に最適なオフセット電圧Ｖｏｆｆが設定されるようになっている。

図２は、逆流検出コンパレータ７の回路例を示した図であり、図２を使用して逆流検出コンパレータ７の動作についてもう少し詳細に説明する。
図２において、バイアス／オフセット電流設定回路８は、端子Ｉｂ１からシンク電流である第１バイアス電流ｉｂ１を、端子Ｉｂ２からシンク電流である第２バイアス電流ｉｂ２をそれぞれ出力し、端子Ｉｏｆｆからシンク電流であるオフセット電流ｉｏｆｆを出力する。バイアス／オフセット電流設定回路８は、入力された出力電圧設定信号ＨＹＳＤ信号に応じてオフセット電流ｉｏｆｆを変化させる。

逆流検出コンパレータ７は、ＰＭＯＳトランジスタＭ１１〜Ｍ２０及びＮＭＯＳトランジスタＭ２１〜Ｍ２４で構成されている。
ＰＭＯＳトランジスタＭ１１及びＭ１３はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＭ１１及びＭ１３において、各ソースは入力電圧Ｖｉｎにそれぞれ接続され、各ゲートは接続され該接続部はＰＭＯＳトランジスタＭ１１のドレインに接続されている。ＰＭＯＳトランジスタＭ１１のドレインはバイアス／オフセット電流設定回路８の端子Ｉｂ１に接続されている。差動対をなすＰＭＯＳトランジスタＭ１９及びＭ２０の各ソースは接続され、該接続部とＰＭＯＳトランジスタＭ１３のドレインとの間にＰＭＯＳトランジスタＭ１４が接続されている。ＰＭＯＳトランジスタＭ１４のゲートには制御回路６からの制御信号ＦＬＯＣＫが入力されている。

ＰＭＯＳトランジスタＭ１９のゲートは、反転入力端をなし電圧ＶＬＸが入力されており、ＰＭＯＳトランジスタＭ２０のゲートは、非反転入力端をなし接地電圧ＧＮＤが入力されている。ＰＭＯＳトランジスタＭ１９のドレインと接地電圧ＧＮＤとの間にはＮＭＯＳトランジスタＭ２２が接続されており、ＰＭＯＳトランジスタＭ２０のドレインと接地電圧ＧＮＤとの間にはＮＭＯＳトランジスタＭ２３が接続されている。ＮＭＯＳトランジスタＭ２２及びＭ２３の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ２２のドレインに接続されており、ＮＭＯＳトランジスタＭ２２及びＭ２３はカレントミラー回路を形成している。

ＰＭＯＳトランジスタＭ１９及びＭ２０の各ソースの接続部とバイアス／オフセット電流設定回路８の端子Ｉｏｆｆとの間には、ＰＭＯＳトランジスタＭ１８とＮＭＯＳトランジスタＭ２１が直列に接続され、ＰＭＯＳトランジスタＭ１８及びＮＭＯＳトランジスタＭ２１の各ゲートには制御回路６からの制御信号ＳＬＯＣＫがそれぞれ入力されている。ＰＭＯＳトランジスタＭ１８とＮＭＯＳトランジスタＭ２１との接続部は、ＰＭＯＳトランジスタＭ１９とＮＭＯＳトランジスタＭ２２との接続部に接続されている。

ＰＭＯＳトランジスタＭ１２及びＭ１７はカレントミラー回路を形成しており、ＰＭＯＳトランジスタＭ１２及びＭ１７において、各ソースは入力電圧Ｖｉｎにそれぞれ接続され、各ゲートは接続され該接続部はＰＭＯＳトランジスタＭ１２のドレインに接続されると共にＰＭＯＳトランジスタＭ１６のゲートに接続されている。ＰＭＯＳトランジスタＭ１２のドレインはバイアス／オフセット電流設定回路８の端子Ｉｂ２に接続されている。
ＰＭＯＳトランジスタＭ１７と接地電圧ＧＮＤとの間にはＮＭＯＳトランジスタＭ２４が接続され、ＮＭＯＳトランジスタＭ２４のゲートは、ＰＭＯＳトランジスタ２０とＮＭＯＳトランジスタＭ２３との接続部に接続されている。

ＰＭＯＳトランジスタＭ１７に並列にＰＭＯＳトランジスタＭ１５が接続され、ＰＭＯＳトランジスタＭ１５のゲートには制御回路６からの制御信号ＳＬＯＣＫが入力されており、ＰＭＯＳトランジスタＭ１５及びＭ１７の各ドレインの接続部と、ＰＭＯＳトランジスタＭ１９及びＭ２０の各ソースの接続部との間にＰＭＯＳトランジスタＭ１６が接続されている。ＰＭＯＳトランジスタＭ１７とＮＭＯＳトランジスタＭ２４との接続部が電流検出コンパレータ７の出力端をなし、該接続部から出力信号ＣＰＯが出力される。

このような構成において、ＰＭＯＳトランジスタＭ１３，Ｍ１４，Ｍ１９，Ｍ２０及びＮＭＯＳトランジスタＭ２２，Ｍ２３が差動増幅回路を形成しており、逆流検出コンパレータ７の初段の増幅回路をなしている。ＮＭＯＳトランジスタＭ２２とＭ２３は、前記差動増幅回路の差動対をなす差動入力トランジスタであるＰＭＯＳトランジスタＭ１９及びＭ２０の負荷をなしており、ＰＭＯＳトランジスタＭ１３が前記差動増幅回路のバイアス電流源になっている。ＰＭＯＳトランジスタＭ１３はＰＭＯＳトランジスタＭ１１とカレントミラー回路を構成しているため、ＰＭＯＳトランジスタＭ１３のドレイン電流は第１バイアス電流ｉｂ１と同電流になる。ＰＭＯＳトランジスタＭ１４は、制御信号ＦＬＯＣＫによってオン／オフ制御され、前記差動増幅回路への第１バイアス電流ｉｂ１の供給／遮断の制御を行う。

ＰＭＯＳトランジスタＭ１７とＮＭＯＳトランジスタＭ２４は、２段目の増幅回路を構成しており、前記差動増幅回路の出力電圧を更に増幅して制御信号ＣＰＯとして出力する。ＮＭＯＳトランジスタＭ２４のゲートが前記２段目の増幅回路の入力端をなしており、ＰＭＯＳトランジスタＭ１７は、ＮＭＯＳトランジスタＭ２４の定電流負荷になっている。ＰＭＯＳトランジスタＭ１７は、ＰＭＯＳトランジスタＭ１２とカレントミラー回路を構成しているため、ＰＭＯＳトランジスタＭ１７のドレイン電流は第２バイアス電流ｉｂ２と同電流になる。

ＰＭＯＳトランジスタＭ１５は、制御信号ＳＬＯＣＫによってオン／オフ制御され、ＰＭＯＳトランジスタＭ１５がオンすると、逆流検出コンパレータ７の出力端は強制的にハイレベル、すなわち入力電Ｖｉｎにプルアップされる。この場合、ＰＭＯＳトランジスタＭ１６とＰＭＯＳトランジスタＭ１２がカレントミラー回路を構成するため、ＰＭＯＳトランジスタＭ１６には第２バイアス電流ｉｂ２が流れ、該第２バイアス電流ｉｂ２は、前記差動増幅回路の第１バイアス電流ｉｂ１に加算される。

ＰＭＯＳトランジスタＭ１８の素子サイズは、ＰＭＯＳトランジスタＭ１９及びＭ２０の素子サイズよりも大きく、このため、制御信号ＳＬＯＣＫがローレベルになると、ＰＭＯＳトランジスタＭ１８のドレイン電流の方がＰＭＯＳトランジスタＭ２０のドレイン電流よりも大きくなる。ＰＭＯＳトランジスタＭ１８のドレイン電流がＮＭＯＳトランジスタＭ２２のドレイン電流になり、ＰＭＯＳトランジスタＭ２０のドレイン電流がＮＭＯＳトランジスタＭ２３のドレイン電流になるため、ＮＭＯＳトランジスタＭ２３のドレイン電圧が低下してＮＭＯＳトランジスタＭ２４をオフさせる。

なお、後述するように制御信号ＳＬＯＣＫがローレベルのときは、ＰＭＯＳトランジスタＭ１９のゲート電圧である接続部ＬＸの電圧ＶＬＸは正電圧になっており、ＰＭＯＳトランジスタＭ１９のドレイン電流はほとんど流れないため、前記動作に関与することはない。また、ＰＭＯＳトランジスタＭ１８がオンしている間は、ＮＭＯＳトランジスタＭ２１はオフしているため、オフセット電流ｉｏｆｆも前記動作に関与することはない。
制御信号ＳＬＯＣＫがハイレベルになると、ＰＭＯＳトランジスタＭ１８がオフすると共にＮＭＯＳトランジスタＭ２１がオンするため、オフセット電流ｉｏｆｆはＰＭＯＳトランジスタＭ１９のドレイン電流に加算され、ＰＭＯＳトランジスタＭ１９とＭ２０のゲート電圧にオフセット電圧Ｖｏｆｆが発生する。オフセット電圧Ｖｏｆｆは、オフセット電流ｉｏｆｆに応じて変化する。

図３は、図１のスイッチングレギュレータ１の動作例を示したタイミングチャートである。なお、図３では、ｉｂは逆流検出コンパレータ７の初段増幅回路である前記差動増幅回路に供給されるバイアス電流であり、区間１は逆流が発生するサイクルを、区間２は逆流が発生しないサイクルをそれぞれ示している。
図２及び図３を参照して、逆流検出コンパレータ７の動作について更に詳しく説明する。
まず、区間１について説明する。
時刻ｔ０で、制御信号ＰＨＳがローレベルになり、スイッチングトランジスタＭ１がオンし、電圧ＶＬＸは入力電圧Ｖｉｎまで上昇してインダクタＬ１にエネルギーが供給される。

また、制御回路６は、制御信号ＦＬＯＣＫをハイレベルにすると共に制御信号ＳＬＯＣＫをローレベルにする。制御信号ＦＬＯＣＫがハイレベルになると、ＰＭＯＳトランジスタＭ１４がオフするため、前記差動増幅回路への第１バイアス電流ｉｂ１の供給は遮断される。制御信号ＳＬＯＣＫがローレベルになるとＰＭＯＳトランジスタＭ１５がオンして出力信号ＣＰＯをプルアップし、第２バイアス電流ｉｂ２がＰＭＯＳトランジスタＭ１６を介して前記差動増幅回路へ供給されるため、前記差動増幅回路のバイアス電流は第２バイアス電流ｉｂ２だけになる。同時に、ＰＭＯＳトランジスタＭ１８がオンし、ＮＭＯＳトランジスタＭ２４をオフさせるため、出力信号ＣＰＯはハイレベルに固定される。

次に、時刻ｔ１で、制御信号ＰＨＳがハイレベルになってスイッチングトランジスタＭ１がオフし、同時に制御信号ＮＬＳがハイレベルになって同期整流トランジスタＭ２がオンする。すると、インダクタＬ１の逆起電力の作用で接続部ＬＸの電圧ＶＬＸが負電圧まで低下する。この後、インダクタＬ１のエネルギーの放出に伴って電圧ＶＬＸは上昇する。このときの電圧ＶＬＸの電圧上昇速度ｄ（ＶＬＸ）／ｄｔは、前記（１）式で表される。すなわち、出力電圧Ｖｏｕｔが大きいほど電圧ＶＬＸの電圧上昇速度が速い。

逆流検出コンパレータ７において、反転入力端の電圧ＶＬＸが、非反転入力端の接地電圧ＧＮＤを超えてから、実際に同期整流トランジスタＭ２がオフするまでには遅延時間Ｔｄの遅れが存在し、遅延時間Ｔｄは、大半が逆流検出コンパレータ７によるものである。このようなことから、電圧ＶＬＸが、接地電圧ＧＮＤに到達するよりも遅延時間Ｔｄだけ前のときの電圧値になると、逆流検出コンパレータ７が動作を開始するようにすれば、同期整流トランジスタＭ２がオフするタイミングを、電圧ＶＬＸが接地電圧ＧＮＤに達した時点に合わせることができる。このため、逆流検出コンパレータ７の差動入力にオフセット電圧Ｖｏｆｆを設け、オフセット電圧Ｖｏｆｆを、電圧ＶＬＸが接地電圧ＧＮＤに到達するよりも遅延時間Ｔｄだけ前のときの電圧値になるように設定している。更に、前記（１）式から分かるように、電圧ＶＬＸの上昇速度は出力電圧Ｖｏｕｔに応じて変わるため、オフセット電圧Ｖｏｆｆも出力電圧Ｖｏｕｔに応じて変化するようにしている。

時刻ｔ１で、制御回路６は、制御信号ＦＬＯＣＫをローレベルにすると共に、制御信号ＳＬＯＣＫをハイレベルにする。制御信号ＦＬＯＣＫがローレベルになると、ＰＭＯＳトランジスタＭ１４がオンし、前記差動増幅回路に第１バイアス電流ｉｂ１が供給される。また、制御信号ＳＬＯＣＫがハイレベルになると、ＰＭＯＳトランジスタＭ１５及びＭ１８がそれぞれオフし、ＮＭＯＳトランジスタＭ２１がオンする。
逆流検出コンパレータ７の反転入力端は負電圧になっているため、出力信号ＣＰＯはハイレベルである。このため、ＰＭＯＳトランジスタＭ１７のドレイン電流はＮＭＯＳトランジスタＭ２４には流れず、ＰＭＯＳトランジスタＭ１６を介して前記差動増幅回路のバイアス電流に加算される。このようなことから、前記差動増幅回路のバイアス電流ｉｂは、第１バイアス電流ｉｂ１と第２バイアス電流ｉｂ２の和になり、逆流検出コンパレータ７の応答速度を速くすることができる。

また、バイアス／オフセット電流設定回路８のオフセット電流ｉｏｆｆはＮＭＯＳトランジスタＭ２１を介してＰＭＯＳトランジスタＭ１９に供給される。このため、オフセット電流ｉｏｆｆだけＰＭＯＳトランジスタＭ１９のドレイン電流が増加し、逆に、ＰＭＯＳトランジスタＭ２０のドレイン電流はオフセット電流ｉｏｆｆだけ小さくなる。ＭＯＳトランジスタにおけるゲート電圧とドレイン電流は関数であるから、ドレイン電流の増加したＰＭＯＳトランジスタＭ１９のゲート‐ソース間電圧Ｖｇｓ１９は、ドレイン電流が減少したＰＭＯＳトランジスタＭ２０のゲート‐ソース間電圧Ｖｇｓ２０よりも大きくなる。電圧Ｖｇｓ１９と電圧Ｖｇｓ２０との電圧差がオフセット電圧Ｖｏｆｆになり、オフセット電圧Ｖｏｆｆはオフセット電流ｉｏｆｆが大きいほど大きくなる。

ＰＭＯＳトランジスタＭ２０のゲートは接地電圧ＧＮＤに接続されているため、ＰＭＯＳトランジスタＭ１９のゲート電圧が、接地電圧ＧＮＤよりもオフセット電圧Ｖｏｆｆだけ小さい電圧になったときに前記差動増幅回路は平衡になり、更に大きくなると逆流検出コンパレータ７の動作が反転する。すなわち、電圧ＶＬＸが接地電圧ＧＮＤよりもオフセット電圧Ｖｏｆｆだけ小さい電圧になると、逆流検出コンパレータ７は反転動作を開始することになる。

図３の電圧ＶＬＸにおいて、実線で示した上昇速度の遅い電圧ＶＬＸ１である場合は、オフセット電圧ＶｏｆｆをＶｏｆｆ１に設定し、破線で示した上昇速度の速い電圧ＶＬＸ２である場合は、オフセット電圧ＶｏｆｆをＶｏｆｆ２に設定する。すると、上昇速度の遅い電圧ＶＬＸ１と上昇速度の速い電圧ＶＬＸ２の両方において、時刻ｔ２で逆流検出コンパレータ７の反転動作が始まり、遅延時間Ｔｄ後の時刻ｔ３で逆流検出コンパレータ７の出力信号ＣＰＯがローレベルになり、制御回路６は同期整流トランジスタＭ２をオフさせる。
時刻ｔ３は、電圧ＶＬＸがちょうど接地電圧ＧＮＤまで上昇した時点であるため、前記逆流は発生せず、しかもインダクタＬ１のエネルギーをすべて放出しており、出力電圧Ｖｏｕｔのリプルが小さく、電力変換効率も最も高くなる。

制御回路６は、信号ＣＰＯがローレベルになると、直ちに制御信号ＦＬＯＣＫをハイレベルにすると共に制御信号ＳＬＯＣＫをローレベルにする。この時点が時刻ｔ４であり、逆流検出コンパレータ７のＰＭＯＳトランジスタＭ１５及びＭ１８がそれぞれオンする。すると、図２の説明で述べたように、逆流検出コンパレータ７の出力信号ＣＰＯがＰＭＯＳトランジスタＭ１５でプルアップされると共に、ＮＭＯＳトランジスタＭ２４がオフするため、出力信号ＣＰＯは直ちにハイレベルに戻る。また、制御信号ＦＬＯＣＫがハイレベルになるため、ＰＭＯＳトランジスタＭ１４がオフし、前記差動増幅回路の第１バイアス電流ｉｂ１の供給が遮断され、前記差動増幅回路のバイアス電流ｉｂは、ＰＭＯＳトランジスタＭ１６を介して供給される第２バイアス電流ｉｂ２だけになる。

このように、時刻ｔ４で逆流検出コンパレータ７の出力信号を固定してしまうため、時刻ｔ４から時刻ｔ５に至る電圧ＶＬＸが不安定な期間に、逆流検出コンパレータ７の出力信号ＣＰＯを安定させることができる。
次に、区間２について説明を行う。
時刻ｔ５から時刻ｔ６は、前記した時刻ｔ０から時刻ｔ１のときと同じ動作が行われる。時刻ｔ６では、制御信号ＰＨＳがハイレベルになってスイッチングトランジスタＭ１がオフすると共に、制御信号ＮＬＳがハイレベルになって同期整流トランジスタＭ２がオンする。

更に、制御回路６は、制御信号ＳＬＯＣＫをハイレベルにすると共に制御信号ＦＬＯＣＫをローレベルにする。この結果、逆流検出コンパレータ７の前記差動増幅回路には第１バイアス電流ｉｂ１と第２バイアス電流ｉｂ２の和が供給され、前記差動増幅回路は高速動作が可能になり、遅延時間Ｔｄを短くすることができる。時刻ｔ６では、スイッチングトランジスタＭ１がオフする時刻ｔ１と同様、電圧ＶＬＸが負電圧になるが、区間１の場合と異なって、同期整流トランジスタＭ２がオンしている期間に、電圧ＶＬＸが、設定されたオフセット電圧まで上昇しないうちに、時刻ｔ７で、次のスイッチングトランジスタＭ１のオンサイクルに入っている。このため、前記逆流は発生せず、逆流検出コンパレータ７の出力信号ＣＰＯも反転しない。

このように、制御信号ＦＬＯＣＫ及びＳＬＯＣＫにより、逆流検出コンパレータ７の動作を必要としない期間は、前記差動増幅回路のバイアス電流ｉｂを第２バイアス電流ｉｂ２だけにして消費電流を減少させ、逆流検出コンパレータ７の動作が必要な期間は、バイアス電流ｉｂを、第１バイアス電流ｉｂ１に第２バイアス電流ｉｂ２を加えた値に増加させて応答速度を速くし、遅延時間Ｔｄが短くなるようにしている。このようにすることにより、逆流検出コンパレータ７の応答速度を速くしながら、消費電流の低減を図ることができる。また、オフセット電圧Ｖｏｆｆをオフセット電流ｉｏｆｆで発生ささているため、オフセット電圧Ｖｏｆｆは入力電圧Ｖｉｎに影響されなくなり、より安定したオフセット電圧Ｖｏｆｆを得ることができる。

次に、図４は、バイアス／オフセット電流設定回路８の回路例を示した図である。
図４において、バイアス／オフセット電流設定回路８は、ＮＭＯＳトランジスタＭ３１、Ｍ３３〜Ｍ４２、ディプレッション型ＮＭＯＳトランジスタＭ３２及びエンコーダ２１で構成されている。
エンコーダ２１は、入力された出力電圧設定信号ＨＹＳＤを所定の方法でエンコードし、３つの信号ＳＷ０〜ＳＷ２をそれぞれ生成して出力する。
ＮＭＯＳトランジスタＭ３１のドレインが端子Ｉｂ１をなして第１バイアス電流ｉｂ１を出力し、ＮＭＯＳトランジスタＭ３３のドレインが端子Ｉｂ２をなして第２バイアス電流ｉｂ２を出力する。

ＮＭＯＳトランジスタＭ３１とＭ３３のゲートは接続され、該接続部にはイネーブル信号ＥＮＬが入力されている。イネーブル信号ＥＮＬは、逆流検出コンパレータ７の動作のオン／オフ制御を行うためのものであり、イネーブル信号ＥＮＬがローレベルときは、バイアス／オフセット電流設定回路８の動作が停止して、逆流検出コンパレータ７への第１バイアス電流ｉｂ１及び第２バイアス電流ｉｂ２の供給をそれぞれ停止する。

ＮＭＯＳトランジスタＭ３１のソースはディプレッション型ＮＭＯＳトランジスタＭ３２のドレインに接続され、ディプレッション型ＮＭＯＳトランジスタＭ３２のゲートとソースが接続され、該接続部はＮＭＯＳトランジスタＭ３４のドレインに接続されている。ＮＭＯＳトランジスタＭ３４〜Ｍ３６、Ｍ３８、Ｍ４０及びＭ４２はカレントミラー回路を形成しており、ＮＭＯＳトランジスタＭ３４〜Ｍ３６、Ｍ３８、Ｍ４０及びＭ４２において、各ソースはそれぞれ接地電圧ＧＮＤに接続され、各ゲートは接続され該接続部はＮＭＯＳトランジスタＭ３４のドレインに接続されている。

ＮＭＯＳトランジスタＭ３５のドレインはＮＭＯＳトランジスタＭ３３のソースに接続され、ＮＭＯＳトランジスタＭ３８のドレインはＮＭＯＳトランジスタＭ３７のソースに、ＮＭＯＳトランジスタＭ４０のドレインはＮＭＯＳトランジスタＭ３９のソースに、ＮＭＯＳトランジスタＭ４２のドレインはＮＭＯＳトランジスタＭ４１のソースにそれぞれ接続されている。ＮＭＯＳトランジスタＭ３６、Ｍ３７、Ｍ３９及びＭ４１の各ドレインは接続され、該接続部は端子Ｉｏｆｆをなしている。また、ＮＭＯＳトランジスタＭ３７のゲートには信号ＳＷ０が、ＮＭＯＳトランジスタＭ３９のゲートには信号ＳＷ１が、ＮＭＯＳトランジスタＭ４１のゲートには信号ＳＷ２がそれぞれ入力されている。
ディプレッション型ＮＭＯＳトランジスタＭ３２は、０バイアスされているためドレイン電流が所定の定電流になり、該定電流が第１バイアス電流ｉｂ１の電流値になる。

ここで、ディプレッション型ＮＭＯＳトランジスタＭ３２は、トリミングによって０バイアス時のドレイン電流を調整できるようになっている。該トリミングの方法には既存の方法を使用することができ、例えば、図５に示すように、トリミングヒューズＦ１〜Ｆ３にディプレッション型ＮＭＯＳトランジスタＭ５１〜Ｍ５３を対応して直列に接続した各直列回路を並列に接続し、トリミングヒューズＦ１〜Ｆ３をトリミングによって選択的に切断して並列に接続されるトランジスタの個数を変更する方法がある。

また、図６に示すように、ディプレッション型ＮＭＯＳトランジスタＭ３２のソースとゲートとの間にトリミング抵抗Ｒ３１を接続し、トリミングによって抵抗Ｒ３１の抵抗値を変えて、ディプレッション型ＮＭＯＳトランジスタＭ３２のゲートバイアス電圧を変えることによりディプレッション型ＮＭＯＳトランジスタＭ３２のドレイン電流を変更する方法等がある。なお、図５のディプレッション型ＮＭＯＳトランジスタＭ３２、及び図６のトリミング抵抗Ｒ３１はそれぞれ調整手段をなす。

このような構成において、ＮＭＯＳトランジスタＭ３４とＭ３５はカレントミラー回路を構成しており、ＮＭＯＳトランジスタＭ３５の素子サイズは、ＮＭＯＳトランジスタＭ３４の素子サイズよりも小さく、ＮＭＯＳトランジスタＭ３５のドレイン電流は第１バイアス電流ｉｂ１よりも小さくなるようにしてある。ＮＭＯＳトランジスタＭ３５のドレイン電流が第２バイアス電流ｉｂ２になり、該電流はＮＭＯＳトランジスタＭ３３を介して端子Ｉｂ２から出力される。
また、信号ＳＷ０〜ＳＷ２の組み合わせによって、ＮＭＯＳトランジスタＭ３８、Ｍ４０、Ｍ４２の各ドレインと端子Ｉｏｆｆとの接続が決定される。
ＮＭＯＳトランジスタＭ３６の素子サイズもＮＭＯＳトランジスタＭ３４の素子サイズより小さく、ＮＭＯＳトランジスタＭ３６のドレイン電流は第１バイアス電流ｉｂ１よりも小さい。ＮＭＯＳトランジスタＭ３６のドレイン電流はオフセット電流ｉｏｆｆの一部になっている。

ＮＭＯＳトランジスタＭ３８、Ｍ４０及びＭ４２において、素子サイズの比は、１：２：４になっており、ドレイン電流の比も１：２：４になっている。信号ＳＷ０〜ＳＷ２の組み合わせで、ＮＭＯＳトランジスタＭ３６のドレイン電流に加算されるオフセット電流ｉｏｆｆの一部の電流値を０〜７までの８通りに変化させることができる。端子Ｉｏｆｆから出力されるオフセット電流ｉｏｆｆは、最大でも第１バイアス電流ｉｂ１よりも小さい電流値である。

このように、本第１の実施の形態におけるスイッチングレギュレータは、接続部ＬＸの電圧ＶＬＸが参照電圧である接地電圧ＧＮＤ以下であるか否かの検出を行って逆流の発生兆候を検出する逆流検出コンパレータ７に、出力電圧Ｖｏｕｔの電圧値に応じて電圧値が変わるオフセット電圧Ｖｏｆｆを持たせるようにして、逆流検出の判断基準となる参照電圧の電圧値を出力電圧Ｖｏｕｔの電圧値に応じて変えるようにした。このことから、出力電圧Ｖｏｕｔのリプルが増加したり、変換効率が低下したりすることなく、入力電圧Ｖｉｎや出力電圧Ｖｏｕｔが変わっても確実に逆流の発生兆候を検出して該逆流を防止することができる。

また、逆流検出を行わない期間は、制御信号ＦＬＯＣＫ及びＳＬＯＣＫにより、前記差動増幅回路のバイアス電流を第２バイアス電流ｉｂ２だけにして消費電流を低下させ、逆流検出を行う期間は、バイアス電流を第１バイアス電流ｉｂ１と第２バイアス電流ｉｂ２との和に増やして応答速度を速くし、逆流検出動作の遅延時間Ｔｄが短くなるようにした。このことから、逆流検出コンパレータ７の応答速度を速くしながら、消費電流の低減を図ることができる。

また、前記差動増幅回路のオフセット電圧Ｖｏｆｆをオフセット電流ｉｏｆｆで発生させるようにしたことから、オフセット電圧Ｖｏｆｆが入力電圧Ｖｉｎに影響されなくなり、より安定したオフセット電圧Ｖｏｆｆを得ることができる。
更に、逆流検出コンパレータ７が逆流を検出してから、次にスイッチングトランジスタＭ１がオンするまでの間、逆流検出コンパレータ７の出力信号ＣＰＯの信号レベルを元に戻して固定するようにしたことから、同期整流トランジスタＭ２がオフした後の電圧ＶＬＸが不安定な期間に、逆流検出コンパレータ７の出力信号ＣＰＯを安定させることができる。

また、第１バイアス電流ｉｂ１、第２バイアス電流ｉｂ２及びオフセット電流ｉｏｆｆの基準となる基準電流源を同じにしたことから、該基準電流源からの電流値をトリミングによって調整しても、第１バイアス電流ｉｂ１、第２バイアス電流ｉｂ２及びオフセット電流ｉｏｆｆの比が変わらないため、オフセット電流ｉｏｆｆがバイアス電流よりも大きくなることはなく、最適なバランスを維持することができる。

なお、前記第１の実施の形態では、オフセット電流ｉｏｆｆの設定は出力電圧設定信号ＨＹＳＤを用いて行ったが、これは一例であり、本発明はこの方法に限定するものではなく、出力電圧ＶｏｕｔをＡＤコンバータ等でデジタル信号に変換した信号を出力電圧設定信号ＨＹＳＤの代わりにエンコーダ２１に入力するようにしてもよい。更に、オフセット電流ｉｏｆｆの設定をデジタル制御ではなく、アナログ制御にすることも可能である。
また、前記第１の実施の形態では、ＰＷＭ制御を使用した降圧型スイッチングレギュレータを例にして説明したが、これは一例であり、本発明は昇圧型スイッチングレギュレータにも適用することができ、更にはＰＦＭ制御等の制御を使用した降圧型及び昇圧型の各スイッチングレギュレータにも適用することができる。

１スイッチングレギュレータ
２基準電圧発生回路
３誤差増幅回路
４三角波発振回路
５ＰＷＭコンパレータ
６制御回路
７逆流検出コンパレータ
８バイアス／オフセット電流設定回路
２１エンコーダ
Ｍ１スイッチングトランジスタ
Ｍ２同期整流トランジスタ
Ｌ１インダクタ
Ｃ１出力コンデンサ
Ｒ１，Ｒ２抵抗
Ｍ１１〜Ｍ２０ＰＭＯＳトランジスタ
Ｍ２１〜Ｍ２４，Ｍ３１，Ｍ３３〜Ｍ４２ＮＭＯＳトランジスタ
Ｍ３２ディプレッション型ＮＭＯＳトランジスタ

特開２００６−６０９７７号公報

Claims

入力端子に入力された入力電圧を、設定された電圧に変換して出力端子から出力電圧として出力する同期整流型スイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行う第１スイッチ素子と、
該第１スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
制御電極に入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用の第２スイッチ素子と、
前記出力端子から出力される出力電圧が前記設定された定電圧になるように前記第１スイッチ素子に対するスイッチング制御を行うと共に、前記第２スイッチ素子に対して前記第１スイッチ素子と相反するスイッチング動作を行わせる制御回路部と、
前記出力端子から前記第２スイッチ素子の方向に電流が流れる逆流の発生検出を行い、該検出結果を示す信号を前記制御回路部に出力する逆流検出回路部と、
を備え、
前記逆流検出回路部は、前記第２スイッチ素子の両端の内、前記逆流が発生した際に電圧が大きくなる方の端部の電圧と、他方の端部の電圧よりも前記設定された電圧に応じて生成した電圧だけ小さくした参照電圧との電圧比較を行って、前記逆流が発生する兆候又は前記逆流の発生の検出を行い、前記制御回路部は、前記逆流検出回路部から前記逆流が発生する兆候又は前記逆流の発生を検出したことを示す信号が入力されると、前記第２スイッチ素子を強制的にオフさせて遮断状態にすることを特徴とする同期整流型スイッチングレギュレータ。
前記逆流検出回路部は、差動入力を構成する差動対をなす２つのトランジスタを有する差動増幅回路を備えた逆流検出用のコンパレータからなり、該差動増幅回路の入力オフセット電圧が前記参照電圧をなすことを特徴とする請求項１記載の同期整流型スイッチングレギュレータ。
前記逆流検出用のコンパレータは、前記差動対をなす各トランジスタの一方に、前記制御回路部からの制御信号に応じて、前記出力電圧に応じた電流値になるように生成されたオフセット電流を供給することを特徴とする請求項２記載の同期整流型スイッチングレギュレータ。
外部から入力された出力電圧設定信号に応じた電流値の前記オフセット電流を生成して前記逆流検出用のコンパレータに出力するオフセット電流生成回路部を備え、前記制御回路部は、前記出力端子から出力される前記出力電圧に比例した帰還電圧を生成すると共に、前記出力電圧設定信号に応じた基準電圧を生成し、該帰還電圧が該基準電圧と同電圧になるように前記第１スイッチ素子及び前記第２スイッチ素子のスイッチング制御を行うことを特徴とする請求項３記載の同期整流型スイッチングレギュレータ。
前記差動増幅回路に供給する異なる複数の電流値のバイアス電流を生成して前記逆流検出用のコンパレータに出力するバイアス電流生成回路部を備え、前記逆流検出用のコンパレータは、該バイアス電流生成回路部から入力された各バイアス電流の１つを、前記制御回路部からの制御信号に応じて選択して前記差動増幅回路に供給し、前記制御回路部は、前記逆流検出用のコンパレータに対して、前記第２スイッチ素子をオンさせると同時に前記バイアス電流を増加させて、該コンパレータに入力された電圧の変化に対する応答速度が速くなるようにすることを特徴とする請求項４記載の同期整流型スイッチングレギュレータ。
前記バイアス電流生成回路部は、第１バイアス電流と該第１バイアス電流よりも小さい第２バイアス電流をそれぞれ生成して前記逆流検出用のコンパレータに出力し、前記逆流検出用のコンパレータは、前記制御回路部からの制御信号に応じて、前記第１バイアス電流に前記第２バイアス電流を加えた電流、又は前記第２バイアス電流のいずれか一方を選択して前記差動増幅回路に供給することを特徴とする請求項５記載の同期整流型スイッチングレギュレータ。
前記バイアス電流生成回路部及び前記オフセット電流生成回路部は、共通の定電流源からの定電流を基にして、前記各バイアス電流及び前記オフセット電流をそれぞれ生成することを特徴とする請求項６記載の同期整流型スイッチングレギュレータ。
前記定電流源は、前記定電流の電流値を調整する調整手段を備えることを特徴とする請求項７記載の同期整流型スイッチングレギュレータ。
前記逆流検出用のコンパレータは、前記差動増幅回路の出力電圧を増幅して前記制御回路部に出力する増幅回路を備え、該増幅回路は、前記第２バイアス電流を負荷電流源にすることを特徴とする請求項８記載の同期整流型スイッチングレギュレータ。
前記定電流源は、前記オフセット電流に比例して前記第１バイアス電流及び前記第２バイアス電流の各電流値が調整されることを特徴とする請求項８又は９記載の同期整流型スイッチングレギュレータ。
前記制御回路部は、前記逆流検出回路部から前記逆流を検出したことを示す信号が入力されると、直ちに前記第２スイッチ素子をオフさせて遮断状態にすると共に、所定時間後に前記逆流検出回路部に対して逆流検出動作を停止させ、次の制御サイクルで前記第２スイッチ素子をオンさせて導通状態にするときに前記逆流検出回路部に対して逆流検出動作を開始させることを特徴とする請求項１、２、３、４、５、６、７、８、９又は１０記載の同期整流型スイッチングレギュレータ。
制御電極に入力された制御信号に応じてスイッチングを行う第１スイッチ素子と、
該第１スイッチ素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
制御電極に入力された制御信号に応じてスイッチングを行い該インダクタの放電を行う同期整流用の第２スイッチ素子と、
を備え、
出力端子から出力される出力電圧が、設定された電圧になるように、前記第１のスイッチ素子に対するスイッチング制御を行うと共に、前記第２スイッチ素子に対して前記第１スイッチ素子と相反するスイッチング動作を行わせ、前記入力端子に入力された入力電圧を前記設定された電圧に変換して前記出力端子から出力する同期整流型スイッチングレギュレータの動作制御方法において、
前記スイッチング制御時に前記第２スイッチ素子をオンさせて導通状態にすると同時に、前記第２スイッチ素子の両端の内、前記出力端子から前記第２スイッチ素子の方向に電流が流れる逆流が発生した際に電圧が大きくなる方の端部の電圧と、他方の端部の電圧よりも前記設定された電圧に応じて生成した電圧だけ小さくした参照電圧との電圧比較を行って、前記逆流が発生する兆候又は前記逆流の発生の検出を行い、
前記逆流が発生する兆候又は前記逆流の発生を検出すると、前記第２スイッチ素子を強制的にオフさせて遮断状態にすることを特徴とする同期整流型スイッチングレギュレータの動作制御方法。
前記入力端子に入力された入力電圧を、外部から入力された出力電圧設定信号に応じた電圧に変換して前記出力端子から出力し、
前記出力端子から出力される前記出力電圧に比例した帰還電圧を生成すると共に、前記出力電圧設定信号に応じた基準電圧を生成し、
前記帰還電圧が該基準電圧と同電圧になるように前記第１スイッチ素子及び前記第２スイッチ素子のスイッチング制御を行うことを特徴とする請求項１２記載の同期整流型スイッチングレギュレータの動作制御方法。
前記逆流を検出すると、直ちに前記第２スイッチ素子をオフさせて遮断状態にすると共に、所定時間後に前記逆流検出動作を停止し、次の制御サイクルで前記第２スイッチ素子をオンさせて導通状態にするときに前記逆流検出動作を開始することを特徴とする請求項１２又は１３記載の同期整流型スイッチングレギュレータの動作制御方法。