JP3332456B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JP3332456B2
JP3332456B2 JP06741093A JP6741093A JP3332456B2 JP 3332456 B2 JP3332456 B2 JP 3332456B2 JP 06741093 A JP06741093 A JP 06741093A JP 6741093 A JP6741093 A JP 6741093A JP 3332456 B2 JP3332456 B2 JP 3332456B2
Authority
JP
Japan
Prior art keywords
wiring
film
thin film
groove
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06741093A
Other languages
English (en)
Other versions
JPH06140393A (ja
Inventor
純一 和田
尚史 金子
恭一 須黒
伸夫 早坂
晴雄 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06741093A priority Critical patent/JP3332456B2/ja
Priority to US08/035,208 priority patent/US5409862A/en
Priority to DE4309542A priority patent/DE4309542C2/de
Publication of JPH06140393A publication Critical patent/JPH06140393A/ja
Priority to US08/353,214 priority patent/US5661345A/en
Application granted granted Critical
Publication of JP3332456B2 publication Critical patent/JP3332456B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
及び半導体装置の構造に関し、特にマイグレーション耐
性に優れ、かつコロージョン（後腐食）を起こさず、か
つ平坦性の良好な半導体装置の電極配線を形成する方
法、及び特に配線信頼性を向上し、配線抵抗及び接触抵
抗を低減し、配線の放熱効果を向上し、半導体装置の応
力を緩和し、かつ配線の密着性を向上させる電極配線構
造に関する。
【０００２】
【従来の技術】これまでＬＳＩの電極配線材料にはＡｌ
を主成分とするＡｌ合金を用い、連続膜を加工すること
によって金属配線を形成していたが、ＬＳＩの微細化に
ともなって配線幅や配線膜厚が縮小化し、配線の信頼性
が低下する問題が生じている。
【０００３】配線の信頼性低下の原因としては、エレク
トロマイグレーション現象やストレスマイグレーション
現象が考えられている。Ａｌを例にとって説明すると、
エレクトロマイグレーションは配線に流れる電子がＡｌ
原子に衝突し、Ａｌ原子が移動する現象であり、ストレ
スマイグレーションはＬＳＩに用いられる他材料からの
機械的応力によりＡｌ原子の移動が引き起こされる現象
であることが最近の研究で明らかになっている。
【０００４】このような配線の信頼性低下の問題を解決
するために、Ａｌ配線の結晶性を制御することが検討さ
れている。Ａｌ結晶は面心立方構造を持ち、その界面エ
ネルギーは（１１１）面が最も小さい。そのため、Ａｌ
膜をスパッタリング法などで形成した場合、界面でのエ
ネルギーが最小になるように〈１１１〉軸主配向を示
す。つまり、界面鉛直方向には〈１１１〉軸を形成する
ように膜の成長が起こる。
【０００５】基板表面に対し〈１１１〉高配向化すれ
ば、配線断面積を最少にする面に界面エネルギーの最も
小さい（１１１）面が向き合うことがなくなり、ストレ
スマイグレーションに起因するスリット状の断線を減少
させることができ、配線の信頼性を向上させることがで
きる。
【０００６】しかし、〈１１１〉軸主配向は示すものの
従来のスパッタリング法でＡｌを形成した場合、成膜初
期の微結晶はすぐに隣合う微結晶と膜を形成してしま
う。連続膜となったＡｌは隣合う結晶粒間で相互に影響
しあい基板面に対する〈１１１〉軸配向性を劣化させて
しまう。つまり、従来の形成方法では結晶粒間の相互作
用によって〈１１１〉軸配向性が劣化するという問題が
あった。
【０００７】また、Ａｌの〈１１１〉高配向化だけでは
（１１１）面内の結晶粒の相互回転を制御することがで
きず、形成されたＡｌ膜は界面鉛直軸方向に〈１１１〉
軸主配向した多結晶となってしまう。このＡｌ膜で半導
体装置を形成した場合、配線内には結晶粒界が数多く存
在することになる。この配線中に存在する結晶粒界は格
子欠陥の集合体と考えることができ、構造的に不安定で
粒界におけるＡｌ原子の拡散係数も大きい。
【０００８】従って、前述したようにエレクトロマイグ
レーションでは、粒界までの移動は同じ速度で起こる
が、粒界ではＡｌ原子の移動速度は速まる。つまり、結
晶粒界を隔ててＡｌ原子の流れる上流側では原子の空乏
が起こり、下流側では原子の蓄積が起こる。Ａｌ原子の
空乏はやがて配線の断線につながり、原子の蓄積はヒロ
ックの発生につながる。
【０００９】また、ストレスマイグレーションでは、Ａ
ｌ膜に機械的ストレスがかかった場合、原子はストレス
を緩和する方向に移動を始める。このとき配線中の粒界
ほどＡｌ原子の移動が起こりやすく、粒界の原子が空乏
し配線の断線が起こる。この様な粒界のうち、隣合った
結晶粒が互いに微小傾角回転の結晶粒であるならば、粒
界におけるＡｌ原子の拡散は遅く、前述したような各マ
イグレーションに対して耐性を有する。
【００１０】しかしながら、従来の半導体装置の製造プ
ロセスでは、Ａｌ膜を形成する際に〈１１１〉軸配向を
向上させることも、結晶粒の（１１１）面内における相
互回転制御も行っていないため、形成されたＡｌ膜は基
板鉛直軸方向では〈１１１〉軸主配向を示すもののその
配向性は鈍く、またその面内では各結晶粒がランダムな
回転をしている。従って、従来のＡｌ配線はエレクトロ
マイグレーション及びストレスマイグレーション耐性に
乏しく、配線が断線しやすいという問題があった。
【００１１】ところで、配線の抵抗値は半導体装置のＲ
Ｃ遅延に関わり、動作速度を決定する重要な因子であ
り、低抵抗化が必要とされる。また微細化が進むにつれ
て配線自身の発熱の問題に対しても低抵抗化が要求され
ている。しかしこれまでのＡｌ合金配線では低抵抗化に
物性的な限界があり、新たな配線材料への転換が必要と
なってきている。
【００１２】Ａｌ系の材料に比べ低抵抗な材料はＣｕや
Ａｇ等が挙げられるが、これらの材料は蒸気圧の高い化
合物を形成しにくく、従来のような反応性イオンエッチ
ング（ＲＩＥ）法の様なドライエッチングでは加工が困
難であるという問題があった。また比較的加工が容易な
Ａｌの場合でも残留エッチングガスの影響によりコロー
ジョンが起こるという問題があった。
【００１３】また反応性イオンエッチング法を用いて形
成される従来の配線は凸状の配線であるため、その後形
成される層間絶縁膜の平坦化工程を必要とし、そのため
工程数を増加させる原因となり、また十分な平坦度も得
られないという問題があった。
【００１４】一方、従来の多結晶Ａｌ多層配線構造で
は、層間絶縁膜を形成時に配線に機械的応力を残留させ
やすい構造であるためストレスマイグレーション耐性に
乏しく、配線が断線しやすいという問題があった。
【００１５】また従来の多層配線構造では、下層配線と
上層配線を接続するために、コンタクト孔を開孔して配
線金属を埋め込んでいる。このとき通常のスパッタリン
グ法等でＡｌを埋め込む場合は、ステップカバレッジが
悪く、段切れを起こしたり、コンタクト抵抗を増大させ
る問題があった。
【００１６】このような問題を解決するために、従来技
術ではコンタクトホールにＷのような異種金属をプラグ
として埋め込む構造で、段切れ不良の防止を行ってい
る。しかし、上下層配線と異なる異種金属をプラグとし
て用いると、エレクトロマイグレーション、およびスト
レスマイグレーション現象によって移動してきた配線金
属原子は、このプラグによって移動が妨げられる。たと
えばＷをプラグとして用いた場合、ＷはＡｌに比べエレ
クトロマイグレーション、ストレスマイグレーションに
対して強い耐性を持つ。
【００１７】従ってＷプラグの陰極側では配線中を移動
してきたＡｌ原子が蓄積してヒロックを発生し、プラグ
陽極側ではＡｌ原子が空乏してボイドを発生するという
問題があった。
【００１８】また、同一金属でプラグを形成する場合で
もプラグと上層配線間には自然酸化膜や結晶粒界が存在
する構造で、マイグレーション耐性の劣下や接触抵抗の
増加という問題があった。
【００１９】さらに配線の微細化にともない配線には高
密度の電流が流れるようになり、配線の自己加熱により
配線抵抗を増加させたり、デバイスの動作速度を遅くす
るという問題があった。
【００２０】また従来の配線パターンでは配線の熱膨張
によって基板に機械的応力を生じやすい構造で、応力に
よる不良を生じるという問題があった。
【００２１】
【発明が解決しようとする課題】この様に従来の方法に
より形成された電極配線はエレクトロマイグレーション
及びストレスマイグレーション耐性に乏しく、配線の信
頼性が低下するという問題があった。
【００２２】また、低抵抗の配線金属に対してその加工
が困難であり、またＡｌの様な加工の容易な金属に対し
てもエッチングガスによりコロージョンが起こるという
問題があった。
【００２３】さらに、従来の配線では平坦性を確保する
ための工程数の増加という問題や、平坦度の劣化という
問題があった。
【００２４】従来の多層配線では、配線上に層間絶縁膜
を形成するときに生じる機械的応力により結晶性が劣下
し、配線の信頼性を劣下するという問題、上層配線と下
層配線間、上層配線とプラグ間、あるいはプラグと下層
配線間の接触抵抗が増加するという問題があった。また
配線の自己加熱という問題があった。
【００２５】さらに、配線金属と異なる金属プラグと上
下層配線間のマイグレーション耐性に乏しいという問題
もあった。
【００２６】本発明は、上記事情を考慮してなされたも
ので、その第１の目的とするところは基板鉛直軸に対し
高配向させ、かつ基板面内における結晶粒の相互回転を
抑えた電極配線を形成することで、ストレスマイグレー
ション及びエレクトロマイグレーション耐性に優れた電
極配線を提供することにある。
【００２７】また、その第２の目的とするところはエッ
チングのような配線加工工程を省略してエッチングの困
難な低抵抗金属の配線パターンを形成することを可能に
し、かつコロージョンが起こることを防止し、かつ平坦
化工程を省略して平坦性の優れた半導体装置を提供する
ことにある。
【００２８】さらにその第３の目的とするところは機械
的応力を残留させず、接触抵抗を低減させ、配線と基板
との密着性を向上させ、さらに放熱効果を向上させるこ
とができる電極配線構造を提供することにある。
【００２９】
【課題を解決するための手段】前述した問題を解決する
ため、本発明の第１は、基体表面に凹部を形成する工程
と、凹部の形成された基体上に金属からなる第１次薄膜
を形成する工程と、第１次薄膜表面に自然酸化膜が形成
される事を抑制しながら加熱により第１次薄膜を凝集分
離せしめ凹部の少なくとも一部に埋め込む工程と、第１
次薄膜上に第１次薄膜と同一金属の第２次薄膜を形成す
る工程と、第１次薄膜と第２次薄膜からなる金属膜をパ
タ―ニングする工程とを行う事を特徴としている。
【００３０】また、本発明の第２は、凹部の内面のうち
少なくとも一部を凹部以外の基体表面よりぬれ性を良く
する工程を行う事を特徴としている。
【００３１】また、本発明の第３は、基体と凝集分離せ
しめる膜との間に障壁層を形成する工程を行う事を特徴
としている。
【００３２】本発明の第４は、凹部を形成する工程の後
に、凹部の形成された基体全面のぬれ性を向上させる工
程を行う事を特徴としている。
【００３３】さらに、本発明の第５は、凹部の内面に導
電層が露呈しており、凹部以外の基体表面のぬれ性を向
上させる工程を行う事を特徴としている。
【００３４】これら本発明の第１乃至第５において、金
属膜を形成した後に、金属膜表面に自然酸化膜が形成さ
れる場合は、形成された自然酸化膜を除去する工程を含
んでも問題はない。
【００３５】また、金属膜が形成されない領域に、余剰
の金属を収容する領域を形成したり、凹部以外の領域に
残存する金属を除去したり、凝集分離をせしめる膜を形
成する際に、凹部底面上の膜厚が凹部以外における膜厚
より厚くするのがよい。
【００３６】これら本発明の第１乃至第５において、凹
部が、平行する複数の直線状の溝であるか、あるいは複
数個の正三角形状であり、各正三角形状の凹部の同一位
置の各辺が全て平行になるように配置されているか、も
しくは二辺のなす角度、１辺と他辺の延長線のなす角
度、及び各辺の延長線とのなす角度が全て６０度となる
のこぎり状であることが望ましい。
【００３７】さらに、凹部の幅が広い部分では、この凹
部を複数の凹部に分割し、複数本の凹部に分割形成して
もよい。
【００３８】さらに、凹部が平行する複数の直線状の溝
で、複数の直線状の溝の両端のうち少なくとも一端には
これら複数の直線状の溝を繋げる余剰の金属膜を収容す
る一つの領域が形成されていることが望ましい。
【００３９】さらにまた、凹部の内面、即ち側面及び底
面のうち少なくとも一面は基体表面より、さらにぬれ性
のよい材質から形成するか、凹部内面だけをイオン衝撃
によってさらにぬれ性よく改質するのが望ましい。
【００４０】さらに、凹部の底面と側面がなす角を７０
°３２′±２０°の範囲としたり、形成された凹部の屈
曲部の角度を６０°あるいは１２０°とするのが望まし
い。
【００４１】本発明の第６は、基体上に金属からなる第
１次薄膜を形成する工程と、第１次薄膜表面に自然酸化
膜が形成される事を抑制しながら加熱により第１次薄膜
を凝集分離せしめ、結晶種を形成する工程と、結晶種上
に第１次薄膜と同一金属の第２次薄膜を形成する工程
と、第１次薄膜と第２次薄膜からなる配線金属膜をパタ
―ニングする工程とを行う事を特徴としている。
【００４２】これら本発明の第１乃至第６において、凝
集分離を行う際の加熱温度が、凝集せしめる金属膜の融
点未満であることが望ましい。
【００４３】
【作用】上記手段により、本発明は、配線金属膜を形成
する基体表面に凹部を形成することで、＜１１１＞軸配
向性に優れ、かつ基板面内の結晶方位を揃えたＡｌやＣ
ｕなどの電極配線を形成することができる。
【００４４】これにより、エレクトロマイグレ―ション
及びストレスマイグレ―ション耐性に優れた高配向かつ
面内方位の揃った電極配線を形成することができ、さら
に工程数を削減できると共に、従来は加工が困難であっ
た低抵抗材料による配線形成を容易にする。
【００４５】本発明の第１乃至第５では、基体表面に形
成された凹部によって＜１１１＞配向性が向上し、かつ
各結晶粒の面内相互回転が制御される。
【００４６】スパッタリング法などで形成された配線金
属膜は、その表面に自然酸化膜が厚く形成されていない
状態で加熱すると、凝集分離する。この分離した配線金
属は、膜状態と異なり隣合う結晶粒から何等相互間力を
受ける事はない。従って凝集分離した配線金属は基体と
の界面のみによってその結晶方位が決定される。
【００４７】Ａｌの場合、従来のように連続膜を形成し
ても＜１１１＞主配向を示す。これは面心立方構造を持
つ結晶の界面エネルギ―の最も小さい面が（１１１）面
であるための性質で、隣合う結晶粒から相互間力を受け
にくい分離したＡｌではこの性質が顕著に現れる。つま
り、分離Ａｌでは基体との界面と（１１１）面が接する
ように原子の再配列が起こり、基板鉛直方向に対し＜１
１１＞高配向する。
【００４８】また、基体表面に凹部を形成した場合、Ａ
ｌ薄膜は分離後、凹部に埋め込まれる。埋め込まれたＡ
ｌは凹部側面と底面とで基体と接する事になる。この複
数面から配向させれば、凹部に埋め込まれたＡｌの結晶
方位を揃える事ができる。
【００４９】本発明の第１乃至第５によれば、配線状の
凹部を形成する事で、結晶方位の揃った配線を形成する
事ができ、信頼性の高い電極配線が得られる。
【００５０】本発明の第４によれば、凹部の形成された
基体全面のぬれ性を向上することで、加熱によって凝集
した凝集体が基体表面と接触する面積を増加させること
ができる。基体表面との接触面積を増加させると基体表
面に形成した凹部と凝集体が接触する確率が増加する。
凹部と接触した凝集体は表面エネルギーを低減して安定
化するために、凹部内に埋め込まれるが、凹部内面のぬ
れ性が良いほど、その界面エネルギーは小さい。
【００５１】この時、基体全面と配線金属とのぬれ性を
向上したことにより、凝集体の体積を凹部容積を満たす
必要最小限に抑えることができる。これにより凹部内容
積を越える余剰金属が凹部上に残留するのを防ぐことが
はじめて可能となり、結晶粒界の発生、配線の導通をな
くすことができる。
【００５２】また、ぬれ性を向上させるために、赤外線
に対して反射防止効果のあるぬれ性向上層を用いた場
合、凝集分離する加熱温度を均一化することができ、均
一に配線金属を埋め込むことができる。
【００５３】また、ぬれ性を向上させるのに配線金属よ
りも硬度の高いぬれ性向上層を用いた場合、平坦部に残
留する配線金属をケミカルメカニカルポリッシング法を
用いて除去するときに研磨のストッパー層としても用い
ることができる。
【００５４】本発明の第１及び第６によれば、配線金属
の凝集体を結晶種として第２次薄膜を形成する事で、結
晶性の良好な配線金属膜を大面積で形成する事ができ
る。
【００５５】
【実施例】以下、本発明の詳細を実施例を用いて説明す
る。
【００５６】（第１の実施例） 図１は、本発明による半導体装置の製造方法の第１の実
施例を示す工程断面図である。基板には面方位（１０
０）のＳｉ単結晶１１を用い、本実施例ではこのＳｉ基
板１１上に熱酸化膜１２を１μｍの厚さで形成し、この
熱酸化膜表面に光露光法と反応性イオンエッチング（Ｒ
ＩＥ）法を用いて深さ０．０２μｍから０．５μｍ、幅
０．５μｍから２μｍの配線パターン状溝１８を形成し
た（図１（ａ））。この反応性イオンエッチング（ＲＩ
Ｅ）法によって凹部１８の内面はぬれ性良く形成され
る。
【００５７】この反応性イオンエッチング（ＲＩＥ）法
に用いたガスはＣＦ4 とＨ2 の混合ガスで、各々１６Ｓ
ＣＣＭと２４ＳＣＣＭの流量で流し、エッチング時の圧
力は５，３２Ｐａに制御し、エッチング時の投入パワー
は８００Ｗとした。この後残留レジストは酸素プラズマ
中で灰化後、硫酸と過酸化水素水の混合液中で洗浄し
た。
【００５８】次にこの熱酸化膜１２上に直流マグネトロ
ンスパッタリング法でＡｌ薄膜１９を無加熱で形成した
（図１（ｂ））。このときスパッタリングターゲットに
は純度９９．９９９９％のＡｌを用い、Ａｌ膜厚は溝の
深さと等しく、０．０２μｍから０．５μｍまで形成し
た。スパッタリングに用いたガスはＡｒで、到達真空度
は〜１．３３×１０ −６ Ｐａ、スパッタリング中の圧力
は０．４Ｐａ、投入パワーは６ｋＷとし、自然酸化膜の
形成を抑制しながら成膜を行った。
【００５９】さらに、スパッタリングと同一真空中で１
分間、基板裏面からのハロゲンランプを用いた熱処理を
行い、溝内にＡｌの凝集埋め込みを行った（図１
（ｃ））。この熱処理の到達温度は３００℃程度から６
６０℃程度まで変えて行った。この後配線パターンを形
成していない広い領域に残留したＡｌはレジストエッチ
バック法を用いて除去した。
【００６０】図２に本実施例における基板温度の時間変
化の一例を示す。この温度プロファイルでは、溝にＡｌ
薄膜を凝集分離により埋め込めることが確認できた。今
回の実験では昇温後、自然放冷したが溝内で凝集分離が
起こらない時間内であればその到達温度を維持しても良
い。
【００６１】図３に、溝内へのＡｌの埋め込み可能温度
とＡｌの膜厚の関係について示す。同図で示すように、
例えばＡｌ膜厚が０．２μｍでは、加熱して約４７０℃
になったところから凹部への埋め込みが開始され、５５
０℃以上では凹部に埋め込まれたＡｌが分離してしまう
ことが分かった。よって４７０℃〜５５０℃の領域でＡ
ｌ配線が断線することはない。同様に、Ａｌ膜厚が０．
３μｍでは４９５℃〜６１０℃、０．６μｍでは５１５
℃〜６６０℃の領域でＡｌ配線が断線することはない。
【００６２】この様に、各膜厚における埋め込み可能温
度を調べた結果、図中斜線部の領域でＡｌは構内に埋め
込まれ、この構内では凝集分離が起こらない、すなわち
断線が起こらないことが確認された。
【００６３】図４に、基板である酸化膜とＡｌによる反
応生成物の反応速度と温度の関係を、対数グラフにした
ものを示す。このグラフは、Ｒ＝３．１８×１０１７ｅ
ｘｐ−（２．５６２／ｋＴ）の式で計算した反応速度と
温度の関係である。ここで、ｋはボルツマン定数であ
る。
【００６４】このグラフから分かるように温度と時間の
パラメータで反応生成物の厚さが決るが、昇温速度が遅
いと基板とＡｌの間に反応物が生成してしまう。基板と
Ａｌの間に反応物が生成すると、Ａｌの基板との界面に
おける移動が著しく妨げられる。従って構内にＡｌを埋
め込むためには、基板との界面に反応物が生成されない
時間内に凝集分離を終了させなければいけない。
【００６５】そこで温度と時間のパラメータから、図３
で示した凝集開始温度に到達するまでの昇温速度を導き
出す必要がある。昇温速度が速い場合は、反応物がほと
んど生成しないうちに、凝集が開始する。また、温度が
低いうちは反応物が生成しないことが分かっている。
【００６６】これらのことから、Ａｌ膜厚と昇温速度の
関係を導いたグラフが図５である。グラフの縦軸に膜厚
をとっているのは、図３で示したように膜厚によって凝
集開始温度が異なるからである。また、このグラフは反
応生成物が１原子層できる場合を目安にして作成した。
なぜならば、反応生成物が１原子層できると、２原子層
できても３原子層できても同じであるからである。
【００６７】このグラフで示されるように、例えば膜厚
が２００ｎｍでは昇温速度を０．１８℃／ｓｅｃ以上
に、３００ｎｍでは昇温速度を０．７４℃／ｓｅｃ以上
に、また６００ｎｍでは昇温速度を２．１１℃／ｓｅｃ
以上にする必要がある。
【００６８】各Ａｌ膜厚における昇温速度を導き出した
結果、図５中の斜線領域の昇温速度で、図３に示した凝
集開始温度まで昇温すれば、熱酸化膜とＡｌ薄膜界面の
反応生成物は充分薄く、薄膜の凝集分離を妨げないこと
になる。
【００６９】図６（ａ）に、埋め込まれたＡｌの結晶方
位について示す。これは電子線回折法によって評価した
もので、溝１８の底面と側面から界面エネルギーの最も
小さい（１１１）面が形成されたため、形成された埋め
込み配線１９のほとんどがこの方位に揃った単結晶であ
ることがわかった。このときの溝底面と溝側面のなす角
は７５°としたが、７０°３２’±２０°の範囲であれ
ば良いことが確認されている。
【００７０】なお、図６（ｂ）に、溝に埋め込まれたＡ
ｌ配線の写真を示す。
【００７１】またこの結晶方位を示す場合、図７
（ａ），（ｂ）に示すように配線２０の屈曲部を６０°
あるいは１２０°の角度にすれば屈曲部に結晶粒界が生
じないことが確認された。以上のことは、本実施例以外
の実施例においても確認されている。
【００７２】図８に、本実施例で形成された幅１．２μ
ｍのＡｌ配線の信頼性に関する評価結果を示す。これは
電流密度を１．５×１０７Ａ／ｃｍ２、基板温度２００
℃の加速試験で評価したもので、従来の配線は６０秒程
度で断線し、配線抵抗が増加するのに対し、本実施例で
形成された配線は９０００秒まで断線しないことが明か
となった。
【００７３】従来の様に平均粒径が２〜３μｍの配線の
場合、１００℃で１０ＦＩＴを保証する電流密度は１０
６Ａ／ｃｍ２を越えることが不可能であったが、本実施
例で形成された配線では１０６Ａ／ｃｍ２を越える電流
密度でも１０ＦＩＴを保証することが確認された。
【００７４】第１の実施例では、熱酸化膜表面に溝状配
線パターンを形成する場合について説明したが、ＢＰＳ
Ｇ膜、ＰＳＧ膜、酸化シリコン膜、窒化シリコン膜、Ｂ
Ｎ膜、ポリイミド膜等他の絶縁膜でも適用可能である。
【００７５】また、第１の実施例では、配線パターンの
ない広い領域に残留する配線金属の除去にレジストエッ
チバック法を用いたが、ケミカルポリッシング法、メカ
ニカルポリッシング法あるいはメカニカルケミカルポリ
ッシング法のような除去法を用いても良いし、配線金属
の下地にＣやＴｉＮなどを用いたリフトオフ法を用いて
除去しても良い。例えば、Ｃは酸素アッシャー、ＴｉＮ
はＨ２Ｏ２溶液で除去すれば良い。あるいは配線間短絡
のないように孤立した溝に残留金属を埋め込む方法でも
よい。
【００７６】また、この実施例の中では配線についての
み説明したが、図９に示すようにコンタクトホールある
いはビィアホールを含む溝についても本実施例で説明し
た方法によってＡｌを凝集分離によって埋め込むことが
できた。またコンタクトホールあるいはビィアホールだ
けでも埋め込むことができた。これらコンタクトホール
あるいはビィアホール内に埋め込まれたＡｌは結晶粒界
を持たないことを透過電子顕微鏡評価によって確認し
た。
【００７７】さらに、第１の実施例では配線金属として
Ａｌを用いる場合について説明したが、Ａｌ合金、Ｃ
ｕ、Ａｇ、Ａｕ、Ｐｔ等の他の金属にも当然適用可能で
ある。
【００７８】（第２の実施例） 本実施例は、配線金属の成膜にバイアススパッタ法を用
いた場合の例である。
【００７９】図１０は、本発明による半導体装置の製造
方法の第２の実施例を示す工程断面図である。基板には
面方位（１００）のＳｉ単結晶１１を用いた。本実施例
ではこのＳｉ基板１１上に熱酸化膜１２を１μｍの厚さ
で形成し、この熱酸化膜１２の表面に光露光法と反応性
イオンエッチング法を用いて深さ０．０２μｍから０．
５μｍ、幅０．５μｍから２μｍの配線パターン状溝１
８を形成した（図１０（ａ））。
【００８０】第１の実施例と同様に、反応性イオンエッ
チング（ＲＩＥ）法によって凹部１８の内面がぬれ性良
く形成される。このときに用いたガスはＣＦ４とＨ２の
混合ガスで、各々１６ＳＣＣＭと２４ＳＣＣＭの流量で
流し、エッチング時の圧力は５．３２Ｐａに制御し、エ
ッチング時の投入パワーは８００Ｗとした。この後残留
レジストは酸素プラズマ中で灰化後、硫酸と過酸化水素
水の混合液中で洗浄した。
【００８１】次にこの熱酸化膜１２上にバイアススパッ
タリング法でＡｌ薄膜２１を無加熱で形成した（図１０
（ｂ））。このときスパッタリングターゲットには純度
９９．９９９９％のＡｌを用い、Ａｌの膜厚は溝の深さ
と等しく、０．０２μｍから０．５μｍまで形成した。
スパッタリングに用いたガスはＡｒで、到達真空度は〜
１．３３×１０ −６ Ｐａ、スパッタリング中の圧力は
０．４Ｐａ、投入パワーは６ｋＷとし、自然酸化膜の形
成を抑制しながら成膜を行った。
【００８２】さらに、第１の実施例と同様に、スパッタ
リングと同一真空中で１分間、基板裏面からのハロゲン
ランプを用いた熱処理を行い、溝内にＡｌの凝集埋め込
みを行った（図１０（ｃ））。この熱処理の到達温度は
温度は３００℃から６６０℃まで変えて行った。この後
配線パターンを形成していない広い領域に残留したＡｌ
はレジストエッチバック法を用いて除去した。
【００８３】このように、バイアススパッタ法を用いて
形成されたＡｌ膜２１は溝内部のＡｌ膜厚が厚く、溝以
外の平坦部ではＡｌ膜厚が薄くなっているため、膜の凝
集分離は溝以外の平坦部から始まる。従って、溝１８の
形成されていない領域のＡｌは溝内に移動を始める。こ
の結果、Ａｌの平坦部に残留するＡｌ量が減少し、Ａｌ
除去工程を容易にすることができる。このバイアススパ
ッタ法に限らず、溝内部の膜厚を厚く、溝以外の平坦部
では膜厚を薄くできる方法であれば、良いものである。
【００８４】また、底面と側面のなす角度、配線の屈曲
部の角度、残留する配線金属の除去方法、及び孤立した
溝の形成については、第１の実施例で説明した内容と同
様である。
【００８５】本実施例で形成された幅０．５μｍのＡｌ
配線の信頼性を電流密度が１０７Ａ／ｃｍ２オーダーの
加速試験で評価したところ、１００℃の試験条件で１０
ＦＩＴ以下の信頼性が得られていることが確認された。
【００８６】第２の実施例では、成膜時に溝内部の配線
金属膜厚が溝以外の配線金属膜厚より、厚くなる成膜法
を用いる方法について説明したが、成膜後に溝内部の膜
厚より溝外部の膜厚が薄くなるように加工しても問題な
い。例えば、通常のスパッタリング法で形成後、レジス
トエッチバック法やポリッシング法を用いて溝外部の膜
厚を薄くした工程後に、凝集分離を行い、溝に配線金属
を埋め込む。この工程中に配線金属膜表面に自然酸化膜
が形成された場合は、この自然酸化膜を除去すると良
い。このような方法を用いれば、溝内に埋め込めない余
剰の配線金属を低減することができる。
【００８７】（第３の実施例） 本発明の凹部内に層間絶縁膜とは異種の材質膜を形成す
る方法を、第３の実施例として説明する。
【００８８】図１１は、本発明による半導体装置の製造
方法の第３の実施例を示す工程断面図である。基板には
面方位（１００）のＳｉ単結晶１１を用いた。本実施例
ではこのＳｉ基板１１上にＣＶＤ法によりＢＰＳＧ膜１
２を１μｍの厚さで形成し、このＢＰＳＧ膜表面をメル
トリフロー法で平坦化処理を施す。これは、絶縁膜表面
が平坦化されないで凸凹が残っていると、埋め込む必要
のない凹部内に配線金属が埋め込まれてしまうからであ
る。この後、このＢＰＳＧ膜表面に光露光法と反応性イ
オンエッチング法を用いて深さ０．５μｍ、幅０．５μ
ｍの配線パターン状溝１８を形成した（図１１
（ａ））。
【００８９】反応性イオンエッチング（ＲＩＥ）法に用
いたガスはＣＦ４とＨ２の混合ガスで、各々１６ＳＣＣ
Ｍと２４ＳＣＣＭの流量で流し、エッチング時の圧力は
５．３２Ｐａに制御し、エッチング時の投入パワーは８
００Ｗとした。この後残留レジストは酸素プラズマ中で
灰化後、硫酸と過酸化水素水の混合液中で洗浄した。
【００９０】次にこのＢＰＳＧ膜１２上に直流マグネト
ロンスパッタリング法でＮｂ薄膜２２を無加熱で形成し
た（図１１（ｂ））。このときスパッタリングターゲッ
トには純度９９．９９９９％のＮｂを用い、Ｎｂの膜厚
は５０ｎｍ形成した。スパッタリングに用いたガスはＡ
ｒ、到達真空度は〜１．３３×１０ −６ Ｐａ、スパッタ
リング中の圧力は０．４Ｐａ、投入パワーは１ＫＷで行
った。さらにメカニカルポリッシング法を用いて溝以外
のＮｂ膜を除去した（図１１（ｃ））。
【００９１】この基板上に直流マグネトロンスパッタリ
ング法でＣｕ薄膜２３を無加熱で形成した（図１１
（ｄ））。このときスパッタリングターゲットには純度
９９．９９９９％のＣｕを用い、Ｃｕの膜厚は０．４μ
ｍまで形成した。スパッタリングに用いたガスはＡｒ、
到達真空度は〜１．３３×１０ −６ Ｐａ、スパッタリン
グ中の圧力は０．４Ｐａ、投入パワーは１ｋＷとし、自
然酸化膜の形成を抑制しながら成膜を行った。
【００９２】さらに、スパッタリングと同一真空中で１
分間の熱処理を行い、溝内にＣｕの凝集埋め込みを行っ
た。この熱処理の温度は５５０℃で行った。さらに広域
平坦部に残留したＣｕはメカニカルポリッシング法によ
って除去した（図１１（ｅ））。
【００９３】このときＣｕの下地膜としてＮｂを用いた
理由は、ＮｂがＣｕに対して高いバリア性を有し、かつ
界面における密着性に優れているためで、Ｎｂ上では凝
集を起こしにくく、Ｎｂのない平坦面上のＣｕを溝内に
効率良く引き込むことが可能になった。
【００９４】この様にして形成されたＣｕ膜は配向性に
優れ、かつ大粒径化されていることがＸ線回折法と透過
電子顕微鏡評価により確認された。
【００９５】本実施例で形成された幅０．５μｍのＣｕ
配線の信頼性を電流密度が１０７Ａ／ｃｍ２オーダーの
加速試験で評価したところ、１００℃の試験条件で１０
ＦＩＴ以下の信頼性が得られていることが確認された。
【００９６】なお、本実施例では直流マグネトロンスパ
ッタリング法でＣｕ薄膜を形成しているが、バイアスス
パッタ法を用いることによって第２の実施例と同様に、
溝内部の膜厚を厚く、溝以外の平坦部の膜厚を薄くする
ことができる。また、底面と側面のなす角度、配線の屈
曲部の角度、及び残留する配線金属の除去方法について
は、第２の実施例で説明した内容と同様である。
【００９７】（第４の実施例） 本発明の第１次金属薄膜の凝集分離による埋め込み結晶
種上に第２次配線薄膜を形成する方法について第４の実
施例を用いて説明する。
【００９８】図１２，１３は、本発明による半導体装置
の製造方法の第４の実施例を示すための工程断面図であ
る。
【００９９】基板１１には面方位（１００）のＳｉ単結
晶を用い、本実施例ではこのＳｉ基板１１上に、まず熱
酸化膜１２を１００ｎｍ形成する（図１２（ａ））。
【０１００】次に、レジストを塗布後、通常の光露光法
を用いてマスクパターン１３を形成する（図１２
（ｂ））。通常の露光技術で形成できない微細マスクパ
ターン１３を形成する場合は電子ビームによる直接描画
露光法を用いても良い。このときのマスクパターン１３
の形状は直線状の複数本の凹部が平行に配列するように
形成した。なお、溝によってできる凹部と凸部の幅は、
共に０．６μｍとした。
【０１０１】さらに、反応性イオンエッチング（ＲＩ
Ｅ）法を用いて熱酸化膜１２に深さ５０ｎｍのエッチン
グを施して凹部を形成し、レジストを除去する（図１２
（ｃ））。この時エッチングで使用したガスはＣＦ４、
エッチング圧力は１．０４Ｐａ、投入パワーは５０Ｗで
行った。なお、ここで形成される凹部は、後に形成する
Ａｌ膜の段差が生じない程度のアスペクト比で形成する
とよい。この反応性イオンエッチング（ＲＩＥ）法によ
って、凹部の底面及び側面がぬれ性良く改質される。
【０１０２】このパターニングによって凹部が形成され
た熱酸化膜１２上に、直流マグネトロンスパッタリング
法で第１次Ａｌ膜１４（純度９９．９９９％以上）を室
温で２０ｎｍ形成する（図１２（ｄ））。スパッタリン
グに用いたガスはＡｒガスで、バックグランド真空度は
〜１．３３×１０ −６ Ｐａ、スパッタリング圧力は０．
４Ｐａ、投入パワーは１ＫＷとし、自然酸化膜の形成を
抑制しながら成膜を行った。
【０１０３】次に、前記した実施例と同様に、このスパ
ッタリング時の真空度を維持した状態、つまり第１次Ａ
ｌ薄膜表面の自然酸化膜の形成を抑制した状態で、基板
１１を３５０℃、１分間の熱処理を行い、第１次Ａｌ薄
膜を凝集分離し、Ａｌ結晶種１５を凹部内に形成する
（図１３（ａ））。ここで、結晶種１５の表面には自然
酸化膜はほとんど存在しない。
【０１０４】この後、上記真空度を維持した状態、つま
りＡｌ結晶種表面の自然酸化膜の形成を抑制した状態
で、３８０ｎｍの第２次Ａｌ薄膜１６をスパッタリング
により形成する（図１３（ｂ））。この時のスパッタリ
ングは、第１次Ａｌ薄膜を形成した場合と同条件で行っ
た。
【０１０５】さらに、水素と窒素の混合雰囲気中で４５
０℃、１５分間の熱処理を施した。最後にレジストマス
クを形成し、第１次Ａｌ薄膜と第２次Ａｌ薄膜からなる
Ａｌ薄膜をエッチングして、電極配線パターン１７を形
成する（図１３（ｃ））。
【０１０６】熱酸化膜１２表面に形成された凹部とＡｌ
結晶種１５の方位関係を図１４に示す。これは凹部に埋
め込まれたＡｌ結晶種の一例の断面図である。各結晶面
がなす角度から各々の結晶面を同定すると、図中に示す
面方位であることがわかった。また他の結晶種の断面を
観察した結果をみてもその結晶面によって決められる断
面形状は等しく結晶種は面内において相互回転制御さ
れ、同一方位を示すことがわかった。
【０１０７】また、基板鉛直方向をＸ線回析法によって
調べた結果を図１５に示す。このプロファイルは一般に
ロッキングカーブと呼ばれ、Ｘ線入射角をＡｌ〈１１
１〉方位に対応する角度に合わせ、その回析Ｘ線を検知
したもので、ピーク半値幅が狭いほど結晶方位にズレが
小さく配向度が高いことを示している。
【０１０８】図１５（ａ）は従来の方法で形成したＡｌ
のロッキングカーブでピークが２分されている事がわか
る。これは膜中に存在する結晶粒同士が相互に作用しあ
い、配向性を劣化させているためである。
【０１０９】一方、第４の実施例の電極配線の形成方法
を用いれば、図１５（ｂ）及び（ｃ）の様なピークが得
られる。（ｂ）は、図示していないが、表面に凹部が形
成されていない熱酸化膜上に形成したＡｌ膜のピーク
で、（ｃ）は図１２，１３で示したような凹部を形成し
た熱酸化膜上のＡｌ膜のピークである。
【０１１０】図１５（ｂ）を見てわかるように熱酸化膜
上に凹部を形成しない場合でも、従来の成膜方法で形成
されたＡｌ膜のピークに比べ半値幅が狭くなっている。
これにより、第１次Ａｌ膜を分離して結晶種を形成し、
この結晶種を基に第２次Ａｌ膜を形成する第３の発明
は、高配向化に効果がある事が示された。
【０１１１】また、図１５（ｃ）は凹部が形成された熱
酸化膜上のＡｌ膜のピークで、凹部が形成されていない
場合よりさらにピークが狭くなり、熱酸化膜表面に凹部
を形成する事は高配向化にさらに効果がある事がわか
る。
【０１１２】第４の実施例で形成された１μｍの配線の
信頼性を電流密度が１０７Ａ／ｃｍ２オーダーの加速試
験で評価したところ、１０ＦＩＴ以下の信頼性が得られ
ていることが確認された。
【０１１３】なお、第４の実施例では、熱酸化膜表面に
形成される凹部は、図１６（ａ）のように平行する複数
本の直線状の溝である場合を示しているが、これに限ら
ず凹部の形状は、図１６（ｂ）のように、複数個の正三
角形状とし、各正三角形の同一位置の各辺が全て平行と
なるように配置してもよい。あるいは、図１６（ｃ）の
ように、二辺のなす角度、一辺と他辺の延長線とのなす
角度、および各辺の延長線のなす角度が全て６０度とな
るのこぎり状としてもよい。
【０１１４】いずれの場合においても、第１次薄膜を凝
集分離してできた結晶種は凹部に埋め込まれ、直線状の
凹部の場合と同様にそれら結晶粒の面内回転は制御され
ており、形成された配線の信頼性が向上することが確認
された。
【０１１５】第４の実施例では、第１次金属膜を形成す
るとき通常のスパッタリングを用いる方法について説明
したが、この時に、第２の実施例のように成膜時に溝内
部の配線金属膜厚を溝外部の配線金属膜厚より厚くして
も良い。成膜後溝外部の配線金属膜厚を溝内部の配線金
属膜厚より薄くする、あるいは除去する工程を行っても
良い。この後表面に自然酸化膜が形成される場合は、こ
れを除去する工程を行うことが好ましい。また、溝外部
の配線金属膜をすべて除去したとき、溝内部で配線金属
膜が凝集分離してもかまわない。
【０１１６】（第５の実施例） 本発明のぬれ性向上層を用い、かつ凹部容積を埋め込む
配線金属量を必要最小限にして均一な埋め込み配線を形
成する方法を第５の実施例として説明する。
【０１１７】図１７は本発明による半導体装置の製造方
法の第５の実施例を示す工程断面図である。
【０１１８】基板には面方位（１００）のＳｉ単結晶基
板１１を用い、本実施例ではＳｉ基板上に熱酸化膜１２
を１μｍの厚さで形成し、この熱酸化膜表面に光露光法
と反応性イオンエッチング（ＲＩＥ）法によって深さ
０．４μｍ、幅０．６μｍのパターン形状の配線溝１８
を形成した（図１７（ａ））。
【０１１９】この反応性イオンエッチング法に用いたガ
スはＣＦ４とＨ２の混合ガスで、各々１６ＳＣＣＭと２
４ＳＣＣＭの流量で流し、エッチング時の圧力は、５．
３２ Ｐａに制御し、エッチング時の投入パワーは８００
Ｗとした。この後残留レジストを酸素プラズマ中で灰化
後、硫酸と過酸化水素水の混合液中で洗浄した。
【０１２０】次にこの熱酸化膜上に直流マグネトロンス
パッタリング法でＣ（炭素）膜２４を形成した（図１７
（ｂ））。この時、Ｃ膜２４の厚は０．０２μｍ，０．
０５μｍ，０．１μｍ，０．２μｍと変えた。スパッタ
リングに用いたガスはＡｒで、到達真空度は〜１．３３
×１０ −６ Ｐａ、スパッタリング中の圧力は０．４Ｐ
ａ、投入パワーは４ｋＷとした。
【０１２１】次にこのＣ膜２４上に連続的に直流マグネ
トロンスパッタリング法でＡｌ薄膜１９を０．１μｍか
ら０．８μｍの膜厚で無加熱で形成した（図１７
（ｃ））。この時スパッタリングターゲットには純度９
９．９９９９％のＡｌを用いた。スパッタリングに用い
たガスはＡｒで、到達真空度は〜１．３３×１０ −６ Ｐ
ａ、スパッタリング中の圧力は０．４Ｐａ、投入パワー
は６ｋＷとし、自然酸化膜の形成を抑制しながら成膜を
行った。
【０１２２】さらに、スパッタリングと同一真空中で４
５秒間、基板裏面からのハロゲンランプを用いた熱処理
を行い、凹部内にＡｌの凝集埋め込みを行った。この熱
処理の到達温度は３００℃程度から６６０℃程度まで変
えて行った。
【０１２３】次に配線パターンを形成していない広い領
域に残留したＡｌは、ケミカルメカニカルポリッシング
法により除去した。研磨粒子は平均粒径３５ｎｍのコロ
イダルシリカ（ＳｉＯ２粒子）で、粒子同士の吸着を抑
えるためにアルカリ性水溶液中で用いた。この研磨粒子
ではＣ膜２４はほとんど研磨できないため、平坦部の残
留Ａｌを除去した時点で研磨は止まり、凹部に埋め込ま
れたＡｌ配線表面が必要以上に研磨されることはなかっ
た。研磨後、表面上に残留したＣ膜２４は、Ｏ2 プラズ
マ中で灰化することにより除去した。
【０１２４】物質のぬれ性とは、その材質の表面（ある
いは界面）張力によって決定される。図１８に示す様に
平坦な材質Ａ上の材質Ｂが熱平衡状態で球状形状となる
ことは一般に良く知られている。これは材質Ａと材質Ｂ
を含む系の、接触面も含めた表面（あるいは界面）エネ
ルギーを最小化して、安定化するためである。この時、
材質Ａの表面張力（γＡ）、材質Ａと材質Ｂとの間の界
面張力（γＡＢ）、および材質Ｂの表面張力（γＢ）は
つりあい、以下に示すヤングの関係式が成り立つ。
【０１２５】 γＢCOS θ＝γＡ−γＡＢ …（１） ここで、θは材質Ａと材質Ｂの接触部の角度のことで接
触角あるいはぬれ角と呼ばれる。また、熱平衡状態にお
ける表面（界面）張力は状態によらず材質によってのみ
決まる。材質Ａと材質Ｂのぬれ性がよい（あるいは向上
する）ということは、この接触角が小さいことを意味し
ている。
【０１２６】本実施例ではＡｌと下地基板とのぬれ性を
向上させるために、Ｃ膜２４をぬれ性向上層として用
い、溝へのＡｌの埋め込み効率を向上させた。上層材質
と下層材質のぬれ性がよい程、下層材料表面に形成され
た凹部への上層材料の埋め込み効率が向上することをシ
ミュレーションにより示す。
【０１２７】熱平衡状態にある系の表面エネルギーＥは
以下に示す関係式によって表される。
【０１２８】 Ｅ＝ＳＡγＡ＋ＳＡＢγＡＢ＋ＳＢγＢ …（ ２） ここでＳＡ，ＳＡＢ、およびＳＢはその系における材質
Ａの表面積、材質Ａと材質Ｂの界面面積、および材質Ｂ
の表面積である。
【０１２９】次に、図１９（ａ）のように下地材質Ａ表
面に溝があり、その上で材質Ｂが球状に凝集する系１
と、図１９（ｂ）のように溝内に埋め込まれる系２を想
定する。このときの系１と系２の表面エネルギーの差Δ
Ｅは（１），（２）式より次式で与えられる。
【０１３０】 ΔＥ＝Ｅ１−Ｅ２ ＝｛ＳＢ１−ＳＢ２＋（ＳＡＢ２−ＳＡＢ１）COS θ｝γＢ＝ＫγＢ …（３） （Ｋ＝ＳＢ１−ＳＢ２＋（ＳＡＢ２−ＳＡＢ１）COS θ） このとき、Ｋは（３）式において材質Ｂの表面張力γＢ
にかかる係数を示し、添え字は各々の系を示す。材質Ｂ
の表面張力γＢは材質によって決まる正の実数値である
ことから、もしＫ＞０ならばΔＥ＝Ｅ１−Ｅ２＞０であ
り、Ｅ１＞Ｅ２となる。系１の表面エネルギーＥ１より
系２の表面エネルギーＥ２が小さい場合、系はエネルギ
ーの小さい系へ移行する。
【０１３１】図２０にＫの値の接触角θ依存性を示す。
縦軸にはＫの値を任意単位で示し、横軸には接触角の値
を示した。この計算において、材質Ｂの体積は接触角に
よらず一定とした。また溝の幅、および深さは実験結果
と比較するために、各々０．６μｍ、および０．４μｍ
とし、材質Ｂの体積を埋め込むのに充分な長さを持つと
仮定した。
【０１３２】図２０より接触角が約６７°未満で、Ｋの
値が正の値を持つことがわかる。ここで、Ｋの値が０に
なるθの値を埋め込み臨界角と定義する。この埋め込み
臨界角（この場合は約６７°）以下では、溝を持つ材質
Ａ上で材質Ｂが球状に凝集する系１より溝内に材質Ｂが
埋め込まれる系２の方が、表面エネルギーが低く安定で
あることを示している。さらに、接触角が０に近づくほ
ど（ぬれ性が向上するほど）、Ｋの値は大きくなり埋め
込み効率が向上することを示している。
【０１３３】本シミュレーション結果は、溝の幅、およ
び深さが各々０．４μｍ、および０．６μｍの場合で計
算した計算例であり、溝の幅や深さが異なる場合、この
埋め込み臨界角の値には変化が生じる。しかし、このよ
うな特定の臨界角未満において、材質Ａ上に形成された
溝内に材質Ｂが埋め込まれるという傾向は不変傾向であ
る。
【０１３４】またこの傾向は、材質ＡとＢの塗れ性（接
触角）によってのみ決まり、材料によらないことは当然
のことである。
【０１３５】本実施例ではぬれ性向上層としてＣ膜２４
を用いた。Ｃ膜２４はその膜厚によってＡｌとのぬれ性
が異なる。図２１にＡｌとＣの接触角のＣ膜厚依存性を
示す。この接触角測定では、平坦な熱酸化膜上にＣ膜厚
（０．０２μｍ，０．０５μｍ，０．１μｍ，０．２μ
ｍ）を形成後、Ａｌ膜（０．０５μｍ）を形成し、加熱
凝集（５００℃，４５秒間）させた試料を用いた。Ｃ膜
厚が約０．０２μｍ以下では、すべて前述した計算例に
よる埋め込み臨界角約６７°（但し、溝幅０．４μｍ、
溝深さ０．６μｍの場合）を下回る。
【０１３６】さらに、熱酸化膜上に溝を形成し、その上
にＣ膜２４を膜厚を変えて形成後、Ａｌ膜の加熱凝集埋
め込みを行った。埋め込み効率の評価は、Ｃ膜形成後の
溝の幅、深さ、および周期が各々０．６μｍ，０．４μ
ｍ、および１．２μｍとなるように周期的溝を形成し、
その上で球状凝集したＡｌ個数を数えることで行った。
その結果、接触角が小さくなるほど（Ｃ膜厚が薄くなる
ほど）、球状凝集するＡｌ粒の個数が減少し、Ａｌの埋
め込み効率が向上することがわかった。
【０１３７】また、球状凝集したＡｌと溝に埋め込まれ
たＡｌが接触している場合、その接触部近傍に結晶粒界
が生じていることが発明者の透過電子顕微鏡による観察
ではじめて明らかになった。これは、溝内のＡｌは溝内
面から結晶情報を受けて、その結晶方位が溝によって規
則的に決まるが、球状凝集したＡｌは溝内面との接触面
積が少ないためにランダムな結晶方位を持つためである
と考えられる。
【０１３８】球状凝集したＡｌは複数の溝に埋め込まれ
た単結晶配線にまたがって形成される場合も多く、配線
の導通という問題がある。後工程によって埋め込み単結
晶配線と接触した球状Ａｌ粒の除去が可能な場合におい
ても、除去後、単結晶配線の一部に結晶粒界を残すこと
となり配線の信頼性低下の原因となる。
【０１３９】このような問題の解決のためには、埋め込
み工程では溝内に埋め込まれるべきＡｌ量が過剰となり
球状凝集したＡｌ粒を形成することや、逆にＡｌ量が欠
乏して配線の断線を生じたりすることを抑える必要があ
る。上述した計算や実験では、ぬれ性を向上させること
によって溝への埋め込み効率が向上することを示した
が、これは埋め込む材料の体積が溝の容積と同じかそれ
以下であることを仮定している。しかし実際の半導体装
置の電極配線にはその用途によって配線の位置や形状が
異なり、配線が疎な部分や密な部分がある。
【０１４０】上述したように平坦な材質Ａ上である膜厚
の材質Ｂを加熱凝集させた場合、材質Ｂはいくつかの球
状の凝集体を形成する。材質Ａの表面に溝が形成されて
いる場合でも、加熱された材質Ｂの薄膜は表面エネルギ
ーを安定化させるために球状に凝集しようとするが、凝
集体が溝にかかった場合は溝に埋め込まれる方がより安
定化できる。
【０１４１】しかし、図２２（ａ）に示すように配線溝
が疎な部分と密な部分が同時に存在する場合、配線溝が
密な部分では凝集体界面が溝にかかって埋め込まれる
が、配線溝が疎な部分では溝にかからないで埋め込めな
い場合が生じる。これを解決するために図２２（ｂ）の
ように材質Ｂの膜厚を増加させて凝集体界面の面積を増
加させると、溝にはかかり埋め込めるものの、配線状溝
の容積を越える材質Ｂは配線上で球状に凝集してしま
い、結晶粒界を形成してしまう。
【０１４２】そこで、材質Ｂとぬれ性の良い材質Ｃ上に
溝を形成した場合、図２２（ｃ）のように接触角が減少
して凝集体の体積を増加させずに界面面積を増加するこ
とができ、配線溝の疎密によらず均一な埋め込みが可能
となった。このようにぬれ性を制御することは表面エネ
ルギーを低減して埋め込み効率を上げるだけでなく、溝
に埋め込む金属量を制御することも可能であることがわ
かった。
【０１４３】従って、均一な埋め込み単結晶配線の形成
では、ぬれ性を向上させかつ配線金属の膜厚を配線状溝
容積を埋め込むのに必要最小限の膜厚に制御することが
望ましい。
【０１４４】この時、基板内で配線状溝が最も密集して
いる領域の面積をＳとし、その領域内の溝の総容積をＶ
とした時、基板全面に形成する金属膜の膜厚ｔは、 Ｓｔ＝Ｖ の関係を満たす膜厚を中心として制御されることが望ま
しい。
【０１４５】本実施例で形成された幅０．５μｍのＡｌ
配線の信頼性を電流密度が１０７Ａ／ｃｍ２オーダーの
加速試験で評価したところ、１００℃の試験条件で１０
ＦＩＴ以下の信頼性が得られていることが確認された。
【０１４６】本実施例では配線金属としてＡｌを用い、
ぬれ性向上層としてＣ膜を用いたが、配線金属として他
の材料、例えばＣｕ，Ａｇ，Ａｔなどを用いる場合は、
その材料とぬれ性の良いぬれ性向上層を選択すれば全く
問題ない。
【０１４７】本実施例ではぬれ性向上層としてＣ膜をス
パッタリング形成することを示したが、イオンビーム衝
撃や加熱などを利用して基板表面を改質してもよい。
【０１４８】以上、第１〜第５の実施例では、基板の加
熱はハロゲンランプによる基板裏面からの熱を用いた
が、この他に抵抗加熱型のヒーターから熱伝導で加熱さ
せる方式も良く、また抵抗加熱型のヒーターから輻射熱
によって加熱させる方式でも良い。
【０１４９】あるいは電子線やレーザー光のようなエネ
ルギービームを局所照射する方式をとっても良い。さら
に高周波誘導加熱により加熱しても良く、特に配線電極
の下地に誘導加熱されやすい材料を用いると良い。また
この時、基板に温度勾配を持たせる加熱であっても問題
はない。
【０１５０】また、ハロゲンランプ等の裏面加熱では配
線を形成するよりも下層にあるパターンにより異なる光
の反射が起こり、温度の不均一性が生じるため、図２３
に示すように上記パターンの上層または下層や基板裏面
側などにＣ，ＴｉＮ膜のような反射防止膜を形成後、加
熱凝集埋め込みを行っても良い。
【０１５１】この反射防止膜は、光を吸収し、発生した
熱を熱伝導によって加熱する膜であり、Ｃ膜やＴｉＮ膜
に限らず光を吸収する材料であれば良い。
【０１５２】また、本発明を用いて形成された埋め込み
配線中に不純物を拡散させることができる。例えば本発
明で形成されたＡｌ埋め込み配線にＣｕやＳｉのような
不純物を拡散させた場合、粒界や溝の界面に析出させる
ことにより、さらに配線の信頼性が向上する。
【０１５３】そのために本発明で形成されたＡｌ配線上
に上記不純物を含む薄膜を形成し、熱拡散によって所望
の量の不純物を拡散させても良いし、イオン注入法など
で不純物を注入しても良い。
【０１５４】また、第１〜４の実施例に限って、絶縁
膜、半導体膜、あるいは金属膜上に、これよりも相対的
にぬれ性の悪い材質からなる膜を形成し、この膜を選択
的に絶縁膜、半導体膜あるいは金属膜の表面が露呈する
まで除去することによって凹部を形成することも考えら
れる。
【０１５５】さらに、配線金属膜の表面に自然酸化膜が
形成された場合は、一旦その自然酸化膜を除去した後に
金属薄膜を凝集分離させて溝へ埋め込むことができる。
この時の自然酸化膜の除去方法は、Ａｒなどの原子を用
いた物理スパッタリング法でも良いし、ハロゲン等のエ
ッチングガスを用いた除去法でも良い。
【０１５６】さらにまた、第１〜第５の実施例では配線
金属の成膜方法としてスパッタリング法、バイアススパ
ッタリング法を用いたが、この他に真空蒸着法やＣＶＤ
法や方向性を有する物理蒸着法や方向性を有するＣＶＤ
法等を用いても良い。
【０１５７】また、図２４に示すように、基板凹部上の
金属薄膜を溝幅より広い幅でオーバーラップするように
選択的に除去した後に金属薄膜を凝集させても良い。す
なわち、図２４（ａ）のように選択的に配線金属膜を除
去した後に、Ａｒイオンの逆スパッタリング等で自然酸
化膜を除去し、その後加熱して金属薄膜を凝集して溝に
埋め込むようにする。
【０１５８】また図２４（ｂ）のように、密集したパタ
ーン上において複数の溝上で一括して金属薄膜を残し、
その後にＡｒイオンの逆スパッタリング等で自然酸化膜
を除去し、金属薄膜を凝集して溝に埋め込むようにして
も良い。
【０１５９】また、配線領域の凹部に凝集分離により、
配線金属膜を埋め込むとともに非配線領域に埋め込めな
い余分の配線金属膜を残置させるようにしてもよい。
【０１６０】例えば図２５（ａ），（ｂ）に示すよう
に、配線密集領域で溝に埋め込めない余剰の配線金属を
収容するような収容領域を形成しても良い。この場合は
凝集させた後に配線部と収容領域を繋ぐ配線金属は電気
的に断線させる工程を有する。あるいはパターン密集領
域の余剰Ａｌを収容する領域を、そのパターンの回りに
図２５（ｃ）のように形成しても問題はない。
【０１６１】また、チップ以外の部分、例えばダイシン
グラインなどに余剰金属を集めるようにしても良い。
【０１６２】さらにまた、図２６のようにパッド部分な
どの凹部の幅が広い部分では、この凹部を複数の凹部に
分割しても良い。
【０１６３】（第１の参考例） 次に、本発明に関する第１の参考例について説明する。
【０１６４】図２７は第１の参考例の電極配線構造の説
明図である。図２７では省略したが、層間絶縁膜下には
素子構造が形成されている。
【０１６５】図２８は第１の参考例の半導体装置におけ
る電極配線構造を形成するための工程断面図である。
【０１６６】ｎ型拡散層３２の形成された面方位（１０
０）のＳｉ単結晶基板３１上に層間絶縁膜としてＳｉＯ
２膜３３をＣＶＤ法により形成する。このときのＳｉＯ
２膜３３の膜厚は１．６μｍとした。このＳｉＯ２膜３
３表面に光露光法と反応性イオンエッチング（ＲＩＥ）
法を用いて第１層Ａｌ配線に相当する幅１．２μｍ、深
さ０．８μｍの溝３４を形成する。さらに光露光法とＲ
ＩＥ法を用いてｎ型拡散層３２上に１μｍ×１μｍのコ
ンタクトホール３５を開孔する（図２８(a) ）。
【０１６７】この溝３４とコンタクトホール３５を形成
するときのＲＩＥ法に用いたガスはＣＦ４とＨ２の混合
ガスで、各々１６ＳＣＣＭと２４ＳＣＣＭの流量で流
し、エッチング時の圧力は５．３２Ｐａに制御し、エッ
チング時の投入パワーは８００Ｗとした。また後残留レ
ジストは酸素プラズマ中で灰化後、硫酸と過酸化水素水
の混合液中で洗浄した。
【０１６８】次にコンタクトホール３５底面に選択的に
バリアメタルとしてＴｉＮ／Ｔｉの積層膜３６を形成す
る（図２８(b) ）。この時、バリアメタルはコンタクト
ホールの底面のみに選択的に形成されたが、配線用溝３
４とコンタクトホール３５を含む層間絶縁膜全面に形成
してもよいが、この場合はＡｌ配線を形成する前に溝お
よびコンタクトホール内面以外のバリアメタルを除去す
るか、後の余剰Ａｌを除去する工程でＡｌと共に除去し
てもよい。
【０１６９】バリアメタルを溝およびコンタクトホール
内面に残した場合の構造を図２９に示す。またバリアメ
タルの材質はＳｉ基板との反応を抑えられるものであれ
ばよい。この基板上に０．４μｍ厚のＡｌ薄膜３７を直
流マグネトロンスパッタリング法により無加熱で成膜し
た。
【０１７０】このときスパッタリングターゲットには純
度９９．９９９９％のＡｌを用い、スパタリングに用い
たガスはＡｒで、到達真空度は〜１．３３×１０ −６ Ｐ
ａ、スパッタリング中の圧力は０．４Ｐａ、投入パワー
は６ｋＷで行った。
【０１７１】さらにスパッタリングと同一真空中で５０
０℃、１分間の熱処理を行い、溝内にＡｌ薄膜３７の凝
集分離埋め込みを行い第１層Ａｌ配線３７を形成する。
この後配線パターンを形成していない広い領域に残留し
たＡｌはポリッシング法を用いて除去した。この時はＡ
ｌ配線３７上面もポリッシングされる条件で行った（図
２８(c) ）。
【０１７２】さらにこの上に層間絶縁膜としてＳｉＯ２
膜３８をプラズマＣＶＤ法により形成する。このとき基
板加熱は４５０℃とし、ＳｉＯ２膜３８の膜厚は１．６
μｍとした。このＳｉＯ２膜３８表面に光露光法とＲＩ
Ｅ法を用いて第２層Ａｌ配線に相当する幅１．２μｍ、
深さ０．８μｍの溝３９を形成する。さらに光露光法と
ＲＩＥ法を用いて第１層Ａｌ配線３７上に１μｍ×１μ
ｍのヴィアホール４０を開孔する（図２８(d) ）。この
ときのＲＩＥ条件は、溝３４とコンタクトホール３５を
形成したときと同様にした。
【０１７３】さらに第１層Ａｌ配線３７を形成したとき
と同じ方法と条件で、第２層Ａｌ配線４１を形成した
（図２８(e) ）。
【０１７４】このような配線状溝を持つ基板上で融点以
下の加熱でＡｌ薄膜を凝集分離すると、Ａｌは略溶融状
態で溝内に埋め込まれる。融点以下の加熱でＡｌ薄膜が
略溶融状態となるのは、Ａｌ原子拡散の大きい表面や界
面の原子が薄膜の堆積に占める割合が増加するためであ
る。つまり、薄膜の表面や界面の原子は膜内部の原子に
比べ未結合手を多く持つ。
【０１７５】そのため、表面や界面原子は少ないエネル
ギーで容易に拡散する。したがって、表面や界面の原子
の全体の原子数に占める割合が増加すると少ない熱エネ
ルギーでも溶融状態に達することができ、プロセスを低
温化することができる。また、配線金属表面に自然酸化
膜が形成する事を抑制すれば、表面原子はさらに動きや
すく低温で略溶融状態に至り、かつ結晶方位を乱す酸素
等の不純物の混入を防ぐことができる。
【０１７６】また、略溶融状態で溝中に埋め込まれたＡ
ｌは溝内面より結晶配向し、ｍｍ単位の単結晶を形成す
ることができる。図２９に溝中の単結晶Ａｌの結晶方位
の一例を示す。図２９では溝底面及び側面と平行にＡｌ
（１１１）面を形成し、溝の長手方向には〈１１０〉方
位を示す。Ａｌ（１１１）面は再稠密面であり、もっと
も界面エネルギーの小さい結晶面である。
【０１７７】従って、界面エネルギー的にもっとも安定
となるように溝内でＡｌが再結晶化した結果、図２９の
ような結晶方位となるといえる。またコンタクトホール
も同時に埋め込んだ場合、コンタクトホール内面の面積
は、溝内面の面積に比べて小さいため、溝内のＡｌの結
晶方位に従う。したがって、配線とプラグは同一単結晶
から形成することができる。
【０１７８】図３０に層間絶縁膜による機械的応力によ
るＡｌ配線の結晶性の変化に関するＸ線回折法を用いた
結果を示す。縦軸は配線の（１１１）方位強度を示し、
強度が高いほど結晶性がよいことをしめしている。エッ
チング加工した配線構造（凸型）にくらべ層間絶縁膜の
凹部に配線金属が埋め込まれる構造（凹型）では予め配
線は低面と２側面から絶縁物に覆われているため、その
後の熱工程で発生する応力をこの３面に分散する事がで
き、配線内部に機械的応力を残留させない構造である。
【０１７９】図３０のように層間絶縁膜の凹部に埋め込
まれた単結晶配線は機械的応力によって結晶性が劣下せ
ず、従来の配線構造に対しもっとも良い結晶性を示す事
がわかる。また第１の参考例の配線構造で結晶欠陥が少
ない事は透過型電子顕微鏡を用いて確認された。
【０１８０】本参考例で形成された幅１．２μｍのＡｌ
配線の信頼性に関する評価結果は図８と同様であった。
これは第１の実施例で説明したように、電流密度を１．
５×１０７Ａ／ｃｍ２、基板温度２００℃の加速試験で
評価したもので、従来の配線は６０秒程度で断線し、配
線抵抗が増加するのに対し、本参考例で形成された配線
は９０００秒まで断線しない事が明らかとなった。
【０１８１】従来の様に平均粒径が２〜３μｍの配線の
場合、１００℃で１０ＦＩＴを保証する電流密度は１０
６Ａ／ｃｍ２を越えることが不可能であったが、本参考
例で形成された配線では１０６Ａ／ｃｍ２を越える電流
密度でも１０ＦＩＴを保証する事が確認された。
【０１８２】本参考例ではバリアメタルはコンタクトホ
ールの低面のみに形成される電極配線構造について説明
したが、図３１の様に、溝の内面に形成される構造でも
問題ない。
【０１８３】（第２の参考例） 以下、本発明に関する第２の参考例について説明する。
【０１８４】図３２は第２の参考例の電極配線構造を説
明する半導体装置の断面図である。図３２では省略した
が、層間絶縁膜下には素子構造が形成されている。図３
２の電極配線構造は第１の参考例と同様の工程により形
成されたが、Ａｌ配線上面に滑らかな湾曲面を残すため
に、平坦部に残留するＡｌを除去するポリッシング工程
にストッパー層を用いた。ストッパー層は、Ａｌの埋め
込みが終了後、全面に形成された。この時ストッパー層
にはＣ膜を用い、研磨粒子には酸化セリウムを用いた。
【０１８５】この研磨粒子ではＣ膜のポリッシング速度
はＳｉＯ２膜に対して１／２０〜１／３０となり、スト
ッパー層として用いる事ができる。ポリッシング開始時
には、残留Ａｌ上にもＣ膜が形成されているが、突起形
状では研磨布の圧力が集中するため、ポリッシング速度
が速い。ストッパー層でポリッシングが終了した後、少
量残留するＡｌはウェットエッチングにより除去した。
このストッパー層として用いたＣ膜はＯ２プラズマ中に
曝す事により容易に除去する事ができる。
【０１８６】この配線上面の滑らかな湾曲面は、略溶融
状態となったＡｌと下地層間絶縁膜とのぬれ性によって
形成されている。一般的に図３３(a) に示すように固体
上の液体は３つの張力の釣りあう球状の形状を持つ。す
なわち液体の表面張力γＬ、固体の表面張力γＳ及び固
液界面の界面張力γＬＳのつりあいによって接触角θを
もって接する。溝内に埋め込まれた略溶融状態のＡｌに
対しても同様の事が言える。
【０１８７】つまり、図３３(b) ，(c) の様に溝の側壁
と略溶融Ａｌは接触角をもって接する。実験ではＡｌと
ＳｉＯ２の場合は５５±１５゜の接触角を持っている事
が確認された。従って溝に埋め込まれたＡｌ配線上面は
ぬれ性による滑らかな湾曲面を形成する。
【０１８８】このような上面が滑らかに湾曲したＡｌ単
結晶配線と上層配線間とプラグで接続した場合、接触面
積の増大にともなう接触抵抗の低減が確認された。
【０１８９】また、上面が滑らかに湾曲したＡｌ単結晶
配線は層間絶縁膜との接触面積が増大し、配線に発生す
る熱を層間絶縁膜へ放熱する効率が向上するを事が確認
された。
【０１９０】図３２では上面が下に湾曲した配線構造を
示したが、図３４に示すような上面が上に湾曲した配線
構造でも同様の効果が得られる。
【０１９１】（第３の参考例） 以下、本発明に関する第３の参考例について説明する。
【０１９２】図３５は第３の参考例による電極配線構造
の説明図である。図３５に示す電極配線構造は第１，第
２参考例で詳細を説明した様に、層間絶縁膜の凹部にＡ
ｌを加熱により埋め込む方法で形成された。
【０１９３】このように形成された複数個の凹部が同一
層で接続しない場合、すなわち図３５のＡ、Ｂ及びＣパ
ターンの様にＡｌ配線が同一層でつながっていない場
合、それぞれ異なる結晶方位を示すことが透過型電子顕
微鏡評価によって確認された。またこれらの配線パター
ンの結晶方位を所望の方位に制御する事も可能である。
【０１９４】図３５には各々の配線パターンの結晶方位
の一例を示してある。このような複数の配線パターンで
基板に対して結晶方位が異なる様に配線を形成する事
は、単結晶基板からエピタキシャル成長させる従来の単
結晶形成方法では不可能であった。
【０１９５】単結晶では結晶方位によってその熱膨張率
が異なる。熱膨張は熱エネルギーによって原子同士の結
合距離が変化する現象である。それぞれの結晶面では原
子の配列が異なるため、結晶軸方向に熱膨張する距離が
異なる。
【０１９６】図３５の様に配線パターンごとにその方位
が異なる場合、一定方向に配線が膨張する事がなくな
り、基板に加える応力の方向を分散する事ができる。基
板の応力が減少すると応力に起因する半導体装置の不良
を減少させる事ができる。このように配線パターンの結
晶方位を変化させた時、基板の応力が低下している事が
基板の反りの測定から確認された。
【０１９７】（第４の参考例） 以下、本発明に関する第４の参考例について説明する。
【０１９８】図３６は第４の参考例による電極配線構造
の説明図である。配線が屈曲した部分、あるいは上下配
線層を接続する部分に結晶粒界を持たない構造である事
を特徴としている。これらの電極配線構造は第１及び第
２の参考例で詳細を説明したように層間絶縁膜の凹部に
Ａｌを加熱により埋め込む方法により実現された。
【０１９９】従来の配線構造ではこのような屈曲部には
機械的応力が集中するため、結晶粒界をなくす事が不可
能であったが、層間絶縁膜の凹部にＡｌを埋め込む方法
では第１及び第３の参考例で説明したように応力を分散
する事ができ、結晶粒界を配線屈曲部、あるいは配線接
続部に発生させない電極配線構造が実現可能となった。
【０２００】このような屈曲部あるいは配線接続部に結
晶粒界がない事は透過型電子顕微鏡評価によって確認さ
れた。
【０２０１】図３７に本参考例で形成された屈曲部を多
く含む幅１．２μｍのＡｌ配線の信頼性に関する評価結
果を示す。これは電流密度を１．５×１０７Ａ／ｃ
ｍ２、基板温度２００℃の加速試験で評価したもので、
従来の配線は１００秒程度で断線し、配線抵抗が増加す
るのに対し、本参考例で形成された配線は６０００秒ま
で断線しない事が明らかとなった。
【０２０２】従来の様に屈曲部に結晶粒界を持つ場合、
１００℃で１０ＦＩＴを保証する電流密度は１０６Ａ／
ｃｍ２を越えることが不可能であったが、本参考例で形
成された配線では１０６Ａ／ｃｍ２を越える電流密度で
も１０ＦＩＴを保証する事が確認された。
【０２０３】（第５の参考例） 以下、本発明に関する第５の参考例について説明する。
【０２０４】図３８は第５の参考例による電極配線構造
の説明図である。溝内面にぬれ性向上層を備え、かつ埋
め込まれた金属配線が単結晶である構造を特徴としてい
る。この電極配線構造は、第５の実施例で詳細を説明し
たように、ぬれ性向上層にＣ膜２４を用い、凹部にＡｌ
を加熱により埋め込んで単結晶化する方法により実現さ
れた。
【０２０５】本参考例では、Ａｌ配線とコンタクトホー
ルを介して接続される導伝体にＷを用いたが、他の金属
に接続されても良いし、直接Ｓｉ基板と接続してもよ
い。
【０２０６】本参考例で用いたＣ膜２４がＡｌとぬれ性
の良い材料であることは、第５の実施例においてその詳
細を説明した。ぬれ性の良いと言うことは互いに密着性
の良いことを示している。そのため層間絶縁膜などから
受ける応力や後工程によってかかる熱ストレスでも剥が
れない。
【０２０７】断面観察により実際に単結晶Ａｌ配線の剥
がれは、Ｃ膜２４を形成する構造とする事で減少傾向に
あることが確認できた。
【０２０８】また、Ｃ膜はＷ，Ａｌ，Ｓｉ等に対して、
拡散、反応しにくい。従ってＷとＡｌ間、ＡｌとＳｉ間
等の拡散、反応を抑える効果が顕著であり、障壁層とし
て用いることができる。
【０２０９】以上、第１から第５の実施例及び、第１か
ら第５の参考例において、（層間絶縁膜、またはぬれ性
向上層、障壁層とＡｌが接する界面面積）／（Ａｌの上
面面積）の比ができるだけ大きく、かつＡｌのステップ
カバレッジが良好であるような溝の構造が望ましい。ま
た、図３９に示す層間絶縁膜に形成される溝の底面と側
面のなす角Ａあるいは配線の屈曲角Ｂ、Ｃは、結晶面が
なす角に一致するように加工することが望ましい、例え
ば立方晶の結晶面同士のなす角は、図４０，４１の表１
の様になる。
【０２１０】さらに、第１から第５の実施例及び、第１
から第５の参考例において、Ａｌスパッタリング成膜時
にステップカバレッジを向上させるために図４２に示す
ような溝形状としても問題ない。
【０２１１】第１から第５の実施例及び、第１から第５
の参考例において、例えばパッド部の様に配線領域が広
く、Ａｌの埋め込みが困難で単結晶化できない場合には
図２６で示したように広い領域をせまい溝に分割しても
良い。
【０２１２】第１から第５の実施例及び、第１から第５
の参考例において、配線金属としてＡｌについて説明し
たが、この他にＡｌ合金、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ等も
配線金属として当然適用できる。
【０２１３】さらに、第１から第５の実施例及び、第１
から第５の参考例では、ＳｉＯ２やＢＰＳＧを絶縁膜と
して用いたが、図４３に示すように配線金属膜と下地絶
縁膜あるいは基板Ｓｉとの反応、配線金属膜を構成する
金属などの下地への拡散を抑えるために障壁層を形成し
ても良い。
【０２１４】Ａｌ、Ａｌ合金、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ
等のような配線金属膜との反応、及びこれらの膜の構成
金属の拡散を抑える材料としてはＣ，ＴｉＮ、ＺｒＮ、
ＨｆＮ、ＴａＮ、ＶＮ、ＮｂＮ、ＴｉＢ２、ＺｒＢ２、
ＨｆＢ２、ＶＢ、ＴａＢ、ＮｂＢ、ＴｉＣ、ＺｒＣ、Ｈ
ｆＣ、ＴａＣ、ＶＣ、ＮｂＣ、ＩｒＯ３、Ｉｎ２Ｏ、Ｒ
ｕＯ２、ＲｈＯ等が挙げられる。
【０２１５】この他にＡｌ，Ａｌ合金に対してはＴｉＷ
が、Ｃｕ、Ａｇ、Ａｕ、Ｐｔに対してはＣｒ、Ｍｏ、
Ｗ、Ｖ、Ｎｂ、Ｔａ等が挙げられる。また基板Ｓｉと直
接電気的接触が必要とならない場合はＡｌではＭｇＯ、
Ａｌ２Ｏ３等の絶縁物も挙げられる。
【０２１６】さらにまた、第１〜４の実施例及び、第１
〜４の参考例ではＳｉＯ２やＢＰＳＧを絶縁膜として用
いたが、図４４に示すように配線金属膜と下地材料との
ぬれ性を向上させるために、ぬれ性向上層を溝内面に形
成する構造でも良い。
【０２１７】Ａｌ、Ａｌ合金、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ
等のような配線金属膜とのぬれ性を向上させる材料とし
ては、Ｃ，ＴｉＮ、ＺｒＮ、ＨｆＮ、ＴａＮ、ＶＮ、Ｎ
ｂＮ、ＴｉＢ２、ＺｒＢ２、ＨｆＢ２、ＶＢ、ＴａＢ、
ＮｂＢ、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＶＣ、Ｎｂ
Ｃ、ＩｒＯ３、Ｉｎ２Ｏ、ＲｕＯ２、ＲｈＯ等が挙げら
れる。この他にＡｌ、Ａｌ合金に対してはＴｉＷ、Ｍｇ
Ｏ、Ａｌ２Ｏ３が、Ｃｕ、Ａｇ、Ａｕ、Ｐｔに対しては
Ｃｒ、Ｍｏ、Ｗ、Ｖ、Ｎｂ、Ｔａ等が挙げられる。
【０２１８】これとは逆に、溝内面に比べて相対的にぬ
れ性を劣化させる材料を、ぬれ性劣化層として溝内面以
外に形成する構造でも良い。ぬれ性を劣化させる材料と
してはＦ、Ｈ、Ｏ等の軽元素で構成される材料が考えら
れる。またこのぬれ性向上層及び劣化層は障壁層を兼ね
たものであってもよく、Ｓｉ基板と直接電気的接触が必
要な場合は導電体とすれば良い。
【０２１９】また、凹部内面に導体層が露呈している場
合に、ぬれ性向上層を凹部以外の基板表面に形成しても
良い。この方法を次に説明する。
【０２２０】まず基板には、図４５のようにＷ／ＴｉＮ
積層膜が下層電極として形成されており、その上にプラ
ズマＣＶＤ法によりＳｉＯ２膜３３を１．２μｍの膜厚
で形成した。その後、光露光法と反応性イオンエッチン
グ法により、コンタクトホール３５を、ＳｉＯ２膜３３
が０．４μｍ残るように形成した。レジストを除去した
後、ぬれ性向上層としてのＣ膜２４を直流マグネトロン
スパッタリング法を用いて、０．０２μｍの膜厚で形成
した。
【０２２１】その後、Ｃ膜２４上にレジストを形成し、
再び光露光法を用いて予め途中までエッチングしたコン
タクトホール３５に配線状溝パターンが合うようにレジ
ストをパターニングした。次に、酸素（Ｏ２）を用いた
反応性イオンエッチング法を用いて、Ｃ膜２４をエッチ
ングし、連続的にＣＦ４とＨ２の混合ガスを用いた反応
性イオンエッチングにより、ＳｉＯ２膜３３を０．４μ
ｍエッチングした。このエッチングによって、コンタク
トホール３５の底面には、下層電極の上層であるＴｉＮ
表面が露呈する。
【０２２２】レジストを硫酸と過酸化水素水の混合溶液
によるウェットエッチングで除去した後、純Ａｌ膜１９
を０．２μｍの膜厚で直流マグネトロンスパッタリング
法によって形成した。さらに基板を大気にさらさずに５
５０℃、４５秒間の加熱を行い、Ａｌ膜１９をコンタク
トホール３５を含む溝内に凝集分離せしめて埋め込ん
だ。
【０２２３】さらに、溝のない平坦Ｃ膜２４上に残留し
た余剰の島状Ａｌは、アルカリ性溶液（ピペラジン（Ｃ
４Ｈ１０Ｎ２）水溶液）にシリカ（ＳｉＯ２）粒子を分
散させてコロイダルシリカとした研磨液を用いて除去し
た。この研磨液ではＣ膜２４はポリッシング速度が遅い
ため、ポリッシングにおけるストッパー層として働き、
溝内のＡｌ膜１９が必要以上に研磨される事はない。ポ
リッシング終了後、ストッパー層を兼ねたぬれ性向上層
のＣ膜２４はＯ２プラズマ処理により除去した。
【０２２４】この時、溝側壁のＳｉＯ２膜は、Ａｌとの
接触角が５５°であり、第５の実施例で説明した埋め込
み臨界角未満である。従って、Ａｌはこの溝内に埋め込
まれた方が表面エネルギーを小さくして安定化できる。
さらに、溝以外のＣ膜２４（０．０２μｍ）はＡｌとの
接触角が約１７°であり、凝集体が溝に接触する確率が
ＳｉＯ２に溝を形成したものよりも確率が高くなる。従
って、Ａｌ薄膜の膜厚を、溝の容積を満たす必要最小限
の量に抑えることができ、余剰のＡｌが溝上に残留する
事はなく、結晶粒界のない信頼性の高い電極配線が得ら
れた。
【０２２５】さらに、本参考例で説明した方法を用いれ
ば、ぬれ性向上層に絶縁膜を用いても、下層電極とＡｌ
との電気的接触を妨げることはない。
【０２２６】ここまで、基体上に形成された溝内に配線
金属膜を凝集分離して埋め込み、結晶性の揃った配線金
属を形成する方法について説明してきたが、この方法は
配線金属膜以外のＳｉやＧｅのような半導体に応用する
ことも可能である。例えば、Ｓｉを凹部の形成されたＳ
ｉＯ２層上に１０〜１０００ｎｍの厚さで形成し、６０
０〜１４００℃の温度で、半導体層の表面に自然酸化膜
の形成を抑制しながら凝集分離させれば、溝に結晶性の
良い半導体層を埋め込むことができる。
【０２２７】この場合も配線金属を用いた場合のよう
に、反応あるいは拡散を抑制する障壁層を用いたり、ぬ
れ性の異なる材料で凝集分離を効果的に行うこともでき
る。この半導体層は、配線としても利用が可能である
し、この層に半導体装置を形成することもできる。絶縁
物上に単結晶あるいは大粒径の多結晶の半導体を形成す
れば、素子を３次元的に形成することや薄膜トランジス
タ（ＴＦＴ）の特性を向上させることが可能である。
【０２２８】その他、本発明の要旨を逸脱しない範囲で
種々変形して実施可能である。
【０２２９】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、容易に金属パターンを形成する
ことができることに加え、これまでエッチングにより配
線パターンを形成していた材料に対しても工程を短縮す
ることができ、エッチングガスによるコロージョン（後
腐食）という問題も起こさない。
【０２３０】また本発明の半導体装置の製造方法によれ
ば、溝内に埋め込まれた金属の結晶方位が揃った配線を
形成することができる。また凹部内に埋め込まれた結晶
性の揃った金属を結晶種として金属薄膜を形成すること
も可能であり、結晶性の揃った大面積の配線金属膜が得
られる。
【０２３１】結晶方位の揃った配線は、エレクトロマイ
グレーション及びストレスマイグレーション耐性に優
れ、電極配線の信頼性を向上させる事ができる。
【０２３２】さらに、本発明の半導体装置における電極
配線構造によれば、応力が抑えられた単結晶構造が提供
されるので、マイグレーション耐性などの信頼性を効果
的に向上させる事ができた。
【図面の簡単な説明】
【図１】本発明による電極配線の形成方法の第１の実施
例を説明するための工程断面図。
【図２】第１の実施例における基板温度の時間変化の一
例。
【図３】第１の実施例における溝内Ａｌ凝集可能温度と
Ａｌの膜厚の関係について示すグラフ。
【図４】反応生成物の反応速度と温度の関係を示した対
数グラフ。
【図５】Ａｌ膜厚と昇温速度の関係を示したグラフ。
【図６】第１の実施例における溝内埋め込みＡｌの結晶
方位を説明するための斜視図、及びＡｌ配線の写真。
【図７】第１の実施例における配線の屈曲部の角度を示
す図。
【図８】第１の実施例で形成された幅１．２μｍのＡｌ
配線の信頼性評価結果。
【図９】Ａｌを凝集分離で埋め込んだコンタクトホール
あるいはビィアホールを示す図。
【図１０】本発明による電極配線の形成方法の第２の実
施例を説明するための工程断面図。
【図１１】本発明による電極配線の形成方法の第３の実
施例を説明するための工程断面図。
【図１２】本発明による電極配線の形成方法の第４の実
施例を説明するための工程断面図。
【図１３】図１０から継続される工程断面図。
【図１４】第４の実施例における凹部に埋め込まれたＡ
ｌ結晶種の面内回転の制御を示す図。
【図１５】従来のＡｌ膜の配向性と第４の実施例による
Ａｌ膜の配向性との比較を示す図。
【図１６】第４の実施例における凹部の様々な形状を示
す斜視図。
【図１７】本発明による電極配線の形成方法の第５の実
施例を説明するための工程断面図。
【図１８】平坦な材質Ａ上の材質Ｂが熱平衡状態で球状
形状となる様子を示す図。
【図１９】溝がある下地材質Ａの表面上で材質Ｂが球状
に凝集する系１と、溝内に埋め込まれる系２を示す図。
【図２０】材質Ｂの表面張力γＢにかかる係数の接触角
θ依存性を示すグラフ。
【図２１】ＡｌとＣの接触角のＣ膜厚依存性を示すグラ
フ。
【図２２】疎な配線溝と密な配線溝が同時に存在する材
質Ａに材質Ｂが埋め込まれる様子を示す図。
【図２３】基板裏面にＣ，ＴｉＮ膜のような反射防止膜
を形成して加熱する様子を示した図。
【図２４】基板凹部上の金属薄膜を溝幅より広い幅でオ
ーバーラップするように選択的に除去した後に金属薄膜
を凝集させる様子を示す工程断面図。
【図２５】余剰の配線金属を収容する収容領域を形成し
た電極配線。
【図２６】凹部を複数の凹部に分割したパッド部分の
例。
【図２７】第１の参考例の電極配線構造の断面構造図。
【図２８】電極配線構造の形成方法の第１の参考例を説
明するための工程断面図。
【図２９】溝中の単結晶Ａｌの結晶方位の一例。
【図３０】Ａｌ配線の結晶性の変化に関するＸ線回折法
を用いた結果。
【図３１】溝の内面に形成される電極配線構造の例。
【図３２】第２の参考例の電極配線構造を説明する半導
体装置の断面図。
【図３３】Ａｌと下地層間絶縁膜とのぬれ性によって形
成される配線上面の滑らかな湾曲面を示す図。
【図３４】上面が上に湾曲した配線構造を示す断面図。
【図３５】第３の参考例による電極配線構造の断面構造
図。
【図３６】第４の参考例による電極配線構造の断面構造
図。
【図３７】第４の参考例で形成された屈曲部を多く含む
幅１．２μｍのＡｌ配線の信頼性評価結果。
【図３８】本発明による電極配線の第５の参考例を説明
するための断面構造図。
【図３９】溝の底面と側面のなす角、あるいは配線の屈
曲角を示す一例。
【図４０】立方晶の結晶面同士のなす角を示す表。
【図４１】図３９に続く立方晶の結晶面同士のなす角を
示す表。
【図４２】ステップカバレッジを向上させるための溝形
状の例。
【図４３】障壁層を形成した電極配線構造の例。
【図４４】ぬれ性向上層を溝内面に形成した電極配線構
造の例。
【図４５】ぬれ性向上層を凹部以外の基板表面に形成し
た電極配線構造の例。
【符号の説明】
１１ Ｓｉ基板 １２ 熱酸化膜 １３ マスクパターン １４ 第１次Ａ１薄膜 １５ Ａ１結晶 １６ 第２次Ａ１薄膜 １７ 電極配線パターン １８ 配線パターン形状溝 １９，２１ Ａ１薄膜 ２０ 配線 ２２ Ｎｂ薄膜 ２３ Ｃｕ薄膜 ２４ Ｃ（炭素）膜 ３１ Ｓｉ単結晶基板 ３２ ｎ型拡散層 ３３ ＳｉＯ２膜 ３４ 溝 ３５ コンタクトホール ３６ ＴｉＮ／Ｔｉ積層膜 ３７ 第１層Ａ１配線 ３８ ＳｉＯ２膜 ３９ 溝 ４０ ヴィアホール ４１ 第２層Ａ１配線
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平4−269202 (32)優先日 平成４年９月14日(1992．9．14) (33)優先権主張国 日本（ＪＰ） (72)発明者 岡野 晴雄 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 研究開発センター内 審査官 市川 篤 (56)参考文献 特開 平２−308538（ＪＰ，Ａ) 特開 昭61−93650（ＪＰ，Ａ) 特開 平２−79446（ＪＰ，Ａ) 特開 昭61−102755（ＪＰ，Ａ) 特開 平３−288438（ＪＰ，Ａ) 特開 平４−291763（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/28 H01L 21/768

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 基体表面に凹部を形成する工程と、前記
    凹部の形成された前記基体上に金属からなる第１次薄膜
    を形成する工程と、前記第１次薄膜表面に自然酸化膜が
    形成される事を抑制しながら加熱により前記第１次薄膜
    を凝集分離せしめ前記凹部の少なくとも一部に埋め込む
    工程と、前記第１次薄膜上に前記第１次薄膜と同一金属
    の第２次薄膜を形成する工程と、前記第１次薄膜と前記
    第２次薄膜からなる金属膜をパターニングする工程とを
    行う事を特徴とした半導体装置の製造方法。
  2. 【請求項２】 前記凹部の内面のうち少なくとも一部を
    前記凹部以外の基体表面よりぬれ性を良くする工程を行
    う事を特徴とした請求項１記載の半導体装置の製造方
    法。
  3. 【請求項３】 前記基体と凝集分離せしめる膜との間に
    障壁層を形成する工程を行う事を特徴とした請求項１記
    載の半導体装置の製造方法。
  4. 【請求項４】 前記凹部を形成する工程の後に、前記凹
    部の形成された基体全面のぬれ性を向上させる工程を行
    う事を特徴とした請求項１記載の半導体装置の製造方
    法。
  5. 【請求項５】 前記凹部は、その内面に導電層が露呈し
    ており、前記凹部以外の基体表面のぬれ性を向上させる
    工程を行う事を特徴とした請求項１記載の半導体装置の
    製造方法。
  6. 【請求項６】 基体上に金属からなる第１次薄膜を形成
    する工程と、前記第１次薄膜表面に自然酸化膜が形成さ
    れる事を抑制しながら加熱により前記第１次薄膜を凝集
    分離せしめ、結晶種を形成する工程と、該結晶種上に前
    記第１次薄膜と同一金属の第２次薄膜を形成する工程
    と、前記第１次薄膜と前記第２次薄膜からなる配線金属
    膜をパターニングする工程とを行う事を特徴とした半導
    体装置の製造方法。
JP06741093A 1992-03-24 1993-03-04 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP3332456B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP06741093A JP3332456B2 (ja) 1992-03-24 1993-03-04 半導体装置の製造方法及び半導体装置
US08/035,208 US5409862A (en) 1992-03-24 1993-03-22 Method for making aluminum single crystal interconnections on insulators
DE4309542A DE4309542C2 (de) 1992-03-24 1993-03-24 Halbleitereinrichtung mit einer verbesserten Verdrahtungsstruktur und Verfahren zur Herstellung dieser Halbleitereinrichtung
US08/353,214 US5661345A (en) 1992-03-24 1994-12-01 Semiconductor device having a single-crystal metal wiring

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP6578192 1992-03-24
JP19273392 1992-06-29
JP4-192733 1992-06-29
JP21238092 1992-07-17
JP4-212380 1992-07-17
JP4-65781 1992-09-14
JP26920292 1992-09-14
JP4-269202 1992-09-14
JP06741093A JP3332456B2 (ja) 1992-03-24 1993-03-04 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JPH06140393A JPH06140393A (ja) 1994-05-20
JP3332456B2 true JP3332456B2 (ja) 2002-10-07

Family

ID=27523930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06741093A Expired - Fee Related JP3332456B2 (ja) 1992-03-24 1993-03-04 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (2) US5409862A (ja)
JP (1) JP3332456B2 (ja)
DE (1) DE4309542C2 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5709958A (en) * 1992-08-27 1998-01-20 Kabushiki Kaisha Toshiba Electronic parts
DE4400200C2 (de) * 1993-01-05 1997-09-04 Toshiba Kawasaki Kk Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
DE4447597B4 (de) * 1993-01-05 2004-09-30 Kabushiki Kaisha Toshiba, Kawasaki Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsschicht
JP3034428B2 (ja) * 1993-06-22 2000-04-17 株式会社東芝 半導体装置及びその製造方法並びにアライメント方法
JP3382031B2 (ja) * 1993-11-16 2003-03-04 株式会社東芝 半導体装置の製造方法
US5466626A (en) * 1993-12-16 1995-11-14 International Business Machines Corporation Micro mask comprising agglomerated material
DE4400032C1 (de) * 1994-01-03 1995-08-31 Gold Star Electronics Halbleitereinrichtung und Verfahren zu deren Herstellung
JP3277098B2 (ja) * 1994-07-26 2002-04-22 株式会社東芝 半導体装置の製造方法
KR0161116B1 (ko) * 1995-01-06 1999-02-01 문정환 반도체 장치의 금속층 형성방법
US5587342A (en) * 1995-04-03 1996-12-24 Motorola, Inc. Method of forming an electrical interconnect
US5668055A (en) * 1995-05-05 1997-09-16 Applied Materials, Inc. Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer
US5702982A (en) * 1996-03-28 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits
TW345739B (en) * 1996-04-19 1998-11-21 Matsushita Electron Co Ltd Semiconductor apparatus
JPH1064907A (ja) * 1996-08-13 1998-03-06 Toshiba Corp 電気的固体装置及びその製造方法
JP3353874B2 (ja) * 1996-09-24 2002-12-03 シャープ株式会社 半導体装置及びその製造方法
JP3583562B2 (ja) * 1996-10-18 2004-11-04 株式会社東芝 半導体装置
JP2956830B2 (ja) * 1996-11-21 1999-10-04 日本電気株式会社 半導体装置の製造方法
US6130124A (en) * 1996-12-04 2000-10-10 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes having reduced susceptibility to oxidation
US7510961B2 (en) * 1997-02-14 2009-03-31 Micron Technology, Inc. Utilization of energy absorbing layer to improve metal flow and fill in a novel interconnect structure
JP2836616B2 (ja) * 1997-03-05 1998-12-14 日本電気株式会社 導体配線パターンの形成方法
KR100230418B1 (ko) 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
JP3031301B2 (ja) 1997-06-25 2000-04-10 日本電気株式会社 銅配線構造およびその製造方法
KR100268936B1 (ko) * 1997-12-16 2000-10-16 김영환 반도체 소자의 양자점 형성 방법
US6307267B1 (en) * 1997-12-26 2001-10-23 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US6380627B1 (en) * 1998-06-26 2002-04-30 The Regents Of The University Of California Low resistance barrier layer for isolating, adhering, and passivating copper metal in semiconductor fabrication
KR100398539B1 (ko) * 1998-06-29 2003-09-19 가부시끼가이샤 도시바 스퍼터 타겟
US6180506B1 (en) 1998-09-14 2001-01-30 International Business Machines Corporation Upper redundant layer for damascene metallization
US6075264A (en) 1999-01-25 2000-06-13 Samsung Electronics Co., Ltd. Structure of a ferroelectric memory cell and method of fabricating it
DE19929307C1 (de) * 1999-06-25 2000-11-09 Siemens Ag Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
US6465887B1 (en) * 2000-05-03 2002-10-15 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with diffusion barrier and process for making same
KR100525212B1 (ko) * 2000-06-27 2005-11-01 인터내셔널 비지네스 머신즈 코포레이션 탄성 계수가 낮은 유전체 재료의 열팽창을 조절하기 위한 연결 구조를 포함한 집적회로
DE60108413T2 (de) * 2000-11-10 2005-06-02 Unitive Electronics, Inc. Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür
US6762122B2 (en) * 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
US6943105B2 (en) 2002-01-18 2005-09-13 International Business Machines Corporation Soft metal conductor and method of making
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US6960828B2 (en) * 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
DE10241154A1 (de) 2002-09-05 2004-03-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Zwischenmaterialien und zugehörige Komponenten
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7028733B2 (en) * 2003-06-23 2006-04-18 The Goodyear Tire & Rubber Company Pneumatic tire having circumferentially extending rib with chamfers
DE602004028129D1 (de) * 2003-08-11 2010-08-26 Honeywell Int Inc Target/trägerplatte-konstruktionen und herstellungsverfahren dafür
US7301239B2 (en) * 2004-07-26 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wiring structure to minimize stress induced void formation
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
US7368383B2 (en) * 2005-05-24 2008-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Hillock reduction in copper films
JP2007067066A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置とその製造方法
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
JP4555797B2 (ja) * 2006-04-24 2010-10-06 Ｄｏｗａホールディングス株式会社 半導体素子
US7880278B2 (en) * 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
DE102006056620B4 (de) * 2006-11-30 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterstruktur und Verfahren zu ihrer Herstellung
JP5200430B2 (ja) * 2007-06-21 2013-06-05 富士電機株式会社 金属薄膜の形成方法
JP5369570B2 (ja) * 2008-09-17 2013-12-18 株式会社大真空 圧電振動デバイスの封止部材の製造方法
JP2011242473A (ja) * 2010-05-14 2011-12-01 Nikon Corp 遮光パターンの形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2047466B (en) * 1979-02-24 1983-03-30 Int Computers Ltd Multi-level connection networks
US4352239A (en) * 1980-04-17 1982-10-05 Fairchild Camera And Instrument Process for suppressing electromigration in conducting lines formed on integrated circuits by control of crystalline boundary orientation
US4503451A (en) * 1982-07-30 1985-03-05 Motorola, Inc. Low resistance buried power bus for integrated circuits
JPS6199372A (ja) * 1984-10-22 1986-05-17 Hitachi Ltd 電極配線
JPS6334955A (ja) * 1986-07-29 1988-02-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPS63162854A (ja) * 1986-12-25 1988-07-06 Fujitsu Ltd 金属膜形成方法
US4920070A (en) * 1987-02-19 1990-04-24 Fujitsu Limited Method for forming wirings for a semiconductor device by filling very narrow via holes
US5001541A (en) * 1989-03-22 1991-03-19 Texas Instruments Incorporated Advanced electromigration resistant interconnect structure and process
JP2680468B2 (ja) * 1989-07-01 1997-11-19 株式会社東芝 半導体装置および半導体装置の製造方法
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
JPH03198327A (ja) * 1989-12-26 1991-08-29 Fujitsu Ltd 半導体装置の製造方法
JPH03270233A (ja) * 1990-03-20 1991-12-02 Fujitsu Ltd 金属配線層の平坦化方法
JPH0440858A (ja) * 1990-06-05 1992-02-12 Naoji Hoshino 飼料添加物の製造方法
US5011793A (en) * 1990-06-19 1991-04-30 Nihon Shinku Gijutsu Kabushiki Kaisha Vacuum deposition using pressurized reflow process
US5093279A (en) * 1991-02-01 1992-03-03 International Business Machines Corporation Laser ablation damascene process
JP3099406B2 (ja) * 1991-04-05 2000-10-16 ヤマハ株式会社 集積回路の多層配線構造
US5406123A (en) * 1992-06-11 1995-04-11 Engineering Research Ctr., North Carolina State Univ. Single crystal titanium nitride epitaxial on silicon

Also Published As

Publication number Publication date
DE4309542A1 (de) 1993-10-14
JPH06140393A (ja) 1994-05-20
US5409862A (en) 1995-04-25
DE4309542C2 (de) 1997-10-02
US5661345A (en) 1997-08-26

Similar Documents

Publication Publication Date Title
JP3332456B2 (ja) 半導体装置の製造方法及び半導体装置
JP3330495B2 (ja) 電気的相互接続用薄膜金属バリア層
JP3353874B2 (ja) 半導体装置及びその製造方法
JP3382031B2 (ja) 半導体装置の製造方法
JP3294041B2 (ja) 半導体装置
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
JP3277098B2 (ja) 半導体装置の製造方法
JPH077077A (ja) 半導体装置及びその製造方法
JP3337876B2 (ja) 半導体装置の製造方法
JPH0760852B2 (ja) 銅合金導電プラグ形成方法及び装置
JPH07201984A (ja) アルミニウムコンタクト形成方法
JP4044236B2 (ja) 半導体装置の製造方法
JPH0799170A (ja) 半導体装置の金属層形成方法
JP2000277607A (ja) 半導体装置およびその製造方法
JP2000049164A (ja) 半導体装置およびその製造方法
US6426293B1 (en) Minimizing resistance and electromigration of interconnect by adjusting anneal temperature and amount of seed layer dopant
JP3021996B2 (ja) アルミニウム配線およびその形成方法
JPH0963992A (ja) 金属層形成方法及び配線形成方法
JPH02239665A (ja) 半導体装置の製造方法
KR950010042B1 (ko) 반도체 장치의 금속 배선층 형성방법
JP2897827B2 (ja) 半導体装置の多層配線構造
JPH1032203A (ja) 半導体装置の製造方法
JP3234762B2 (ja) 半導体装置の製造方法
JPH06204218A (ja) 半導体装置の製造方法
JP2000124310A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees