JP2008066615A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008066615A JP2008066615A JP2006244996A JP2006244996A JP2008066615A JP 2008066615 A JP2008066615 A JP 2008066615A JP 2006244996 A JP2006244996 A JP 2006244996A JP 2006244996 A JP2006244996 A JP 2006244996A JP 2008066615 A JP2008066615 A JP 2008066615A
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- semiconductor device
- film
- capacitor
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】本発明の第1の態様に係る半導体装置は、半導体基板と;前記半導体基板上に形成される下部電極と、前記下部電極上に形成される容量絶縁膜と、前記容量絶縁膜上に形成される上部電極より構成されるキャパシタと;前記上部電極及び下部電極上に形成されるコンタクトホールと;前記コンタクトホール内に形成される、酸素を含有したバリア層と;内面に前記バリア層が形成された前記コンタクトホールに充填される導体層とを備える。
【選択図】図8
Description
で形成すると、還元性雰囲気で形成され、かつ膜中に大量の水素を含有してしまうためである。また、SiN 膜に代わってAl2O3
膜が使われる場合もある。
=300/100sccm、チャンバー圧力300mTorr、ステージ温度400℃とする。次に、2ndステップは、WF6/H2=500/6500sccm、チャンバー圧力30Torr、ステージ温度400℃とする。Ti、TiN、およびW膜をエッチバックすることにより、メタルプラグ304が形成される(図13(B))。エッチングに使用するガスは、例えば、6フッ化硫黄(SF6)、O2を使用する。エッチングの条件は、ガス流量SF6/O2=250/50sccm、RFパワー300W、チャンバー圧力150mTorrとする。
206,306 キャパシタ下部電極
207,307 キャパシタ容量絶縁膜
208,308 キャパシタ上部電極
211,212,311,312 コンタクトホール
213,313,214,314,315 バリア層
215,316 導電層
Claims (13)
- 半導体基板と;
前記半導体基板上に形成される下部電極と、前記下部電極上に形成される容量絶縁膜と、前記容量絶縁膜上に形成される上部電極より構成されるキャパシタと;
前記上部電極及び下部電極上に形成されるコンタクトホールと;
前記コンタクトホール内に形成される、酸素を含有したバリア層と;
内面に前記バリア層が形成された前記コンタクトホールに充填される導体層とを備えることを特徴とする半導体装置。 - 前記バリア層は、複数の層からなる積層構造を有することを特徴とする請求項1に記載の半導体装置。
- 前記バリア層は、前記電極側の第1バリア層とその上に形成された同一材料の第2バリア層からなることを特徴とする請求項2に記載の半導体装置。
- 前記第1及び第2のバリア層は、TiNからなることを特徴とする請求項3に記載の半導体装置。
- 前記第1バリア層の圧縮応力が前記第2バリア層の圧縮応力よりも小さいことを特徴とする請求項1,2,3又は4に記載の半導体装置。
- 前記バリア層は、前記電極側の第1バリア層とその上に形成される第3バリア層及び、これら第1及び第3バリア層に挟まれた第2バリア層とからなり、
前記第1及び第3バリア層が同一材料からなり、前記第2バリア層が異種材料からなることを特徴とする請求項2に記載の半導体装置。 - 前記第1バリア層及び第3バリア層がTiNからなり、前記第2バリア層がTiAlNからなることを特徴とする請求項6に記載の半導体装置。
- 前記導体層は、Al又はAl合金からなることを特徴とする請求項1,2,3,4,5,6,又は7に記載の半導体装置。
- 前記上部電極及び下部電極は、Ptからなることを特徴とする請求項1,2,3,4,5,6,7又は8に記載の半導体装置。
- 前記第1バリア層の圧縮応力が5×109dyne/cm2よりも小さいことを特徴とする請求項1,2,3,4,5,6,7,8又は9に記載の半導体装置。
- 半導体基板と;
前記半導体基板上に形成されるPtからなる下部電極と、前記下部電極上に形成される容量絶縁膜と、前記容量絶縁膜上に形成されるPtからなる上部電極より構成されるキャパシタと;
前記上部電極及び下部電極上に形成されるコンタクトホールと;
前記コンタクトホール内に形成される、酸素を含有したバリア層と;
内面に前記バリア層が形成された前記コンタクトホールに充填されるAl又はAl合金からなる導体層とを備えることを特徴とする半導体装置。 - 半導体基板上にPtからなるキャパシタ用の下部電極を形成する工程と;
前記下部電極上にキャパシタ用の容量絶縁膜を形成する工程と;
前記容量絶縁膜上にPtからなるキャパシタ用の上部電極を形成する工程と;
前記キャパシタを覆うように第1絶縁膜を形成する工程と;
前記上部電極及び下部電極上の前記第1絶縁膜にコンタクトホールを形成する工程と;
前記コンタクトホール内に第1バリア層を形成する工程と;
前記第1バリア層上に第2バリア層を形成する工程と;
前記第1及び第2バリア層で内部を覆われたコンタクトホールにAl又はAl合金からなる導体層を充填する工程とを含み、
前記第1バリア層を、成膜圧10〜15mTorrのスパッタリングで形成することを特徴とする半導体装置の製造方法。 - 前記第1バリア層を形成後に、大気暴露する工程を更に含むことを特徴とする請求項12に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006244996A JP2008066615A (ja) | 2006-09-11 | 2006-09-11 | 半導体装置及びその製造方法 |
US11/826,331 US7812452B2 (en) | 2006-09-11 | 2007-07-13 | Semiconductor device having barrier layer comprised of dissimilar materials, and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006244996A JP2008066615A (ja) | 2006-09-11 | 2006-09-11 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008066615A true JP2008066615A (ja) | 2008-03-21 |
Family
ID=39168715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006244996A Pending JP2008066615A (ja) | 2006-09-11 | 2006-09-11 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7812452B2 (ja) |
JP (1) | JP2008066615A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010278074A (ja) * | 2009-05-26 | 2010-12-09 | Fujitsu Semiconductor Ltd | 電子装置およびその製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4453846B2 (ja) * | 2007-11-20 | 2010-04-21 | セイコーエプソン株式会社 | 強誘電体メモリ装置およびその製造方法 |
US9177826B2 (en) * | 2012-02-02 | 2015-11-03 | Globalfoundries Inc. | Methods of forming metal nitride materials |
US11289487B2 (en) * | 2018-02-23 | 2022-03-29 | Micron Technology, Inc. | Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods |
CN109037445A (zh) * | 2018-08-01 | 2018-12-18 | 德淮半导体有限公司 | Mim电容器及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01312870A (ja) * | 1988-06-10 | 1989-12-18 | Hitachi Ltd | 半導体装置 |
JPH05291560A (ja) * | 1992-04-07 | 1993-11-05 | Ricoh Co Ltd | 半導体デバイスのバリアメタル |
JP2003037083A (ja) * | 2001-07-25 | 2003-02-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2004296535A (ja) * | 2003-03-25 | 2004-10-21 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、強誘電体メモリ、及び電子機器 |
JP2006210511A (ja) * | 2005-01-26 | 2006-08-10 | Oki Electric Ind Co Ltd | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151815A (ja) | 1992-11-13 | 1994-05-31 | Ricoh Co Ltd | 半導体装置とその製造方法 |
JPH08181212A (ja) | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6225656B1 (en) * | 1998-12-01 | 2001-05-01 | Symetrix Corporation | Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same |
JP2007067066A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 半導体装置とその製造方法 |
WO2007060735A1 (ja) * | 2005-11-25 | 2007-05-31 | Fujitsu Limited | 半導体装置およびその製造方法 |
-
2006
- 2006-09-11 JP JP2006244996A patent/JP2008066615A/ja active Pending
-
2007
- 2007-07-13 US US11/826,331 patent/US7812452B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01312870A (ja) * | 1988-06-10 | 1989-12-18 | Hitachi Ltd | 半導体装置 |
JPH05291560A (ja) * | 1992-04-07 | 1993-11-05 | Ricoh Co Ltd | 半導体デバイスのバリアメタル |
JP2003037083A (ja) * | 2001-07-25 | 2003-02-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2004296535A (ja) * | 2003-03-25 | 2004-10-21 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、強誘電体メモリ、及び電子機器 |
JP2006210511A (ja) * | 2005-01-26 | 2006-08-10 | Oki Electric Ind Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010278074A (ja) * | 2009-05-26 | 2010-12-09 | Fujitsu Semiconductor Ltd | 電子装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080061399A1 (en) | 2008-03-13 |
US7812452B2 (en) | 2010-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4785030B2 (ja) | 半導体装置とその製造方法 | |
KR100725690B1 (ko) | 반도체장치 및 그 제조방법 | |
JP2005268801A (ja) | 強誘電体キャパシタ水素障壁及びその製造方法 | |
JP2006210511A (ja) | 半導体装置 | |
US6815225B2 (en) | Method for forming capacitor of nonvolatile semiconductor memory device | |
US7462898B2 (en) | Semiconductor device having capacitor with upper electrode of conductive oxide and its manufacture method | |
JP2008066615A (ja) | 半導体装置及びその製造方法 | |
JP4906278B2 (ja) | 半導体装置の製造方法 | |
JP4845624B2 (ja) | 半導体装置とその製造方法 | |
JP5832715B2 (ja) | 半導体装置の製造方法 | |
JP2005327847A (ja) | 半導体装置及びその製造方法 | |
JP2004193280A (ja) | 半導体装置及びその製造方法 | |
US20040185635A1 (en) | Semiconductor device and method for fabricating the same | |
JP2008091863A (ja) | 半導体素子の製造方法 | |
JP2010093064A (ja) | 半導体装置及びその製造方法 | |
JP2006005152A (ja) | 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法 | |
JP2003163284A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
JP4718138B2 (ja) | 半導体装置 | |
JP5277717B2 (ja) | 半導体装置及びその製造方法 | |
JP2008041977A (ja) | 半導体回路装置の製造方法 | |
JP4649899B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP2008192914A (ja) | 半導体装置及びその製造方法 | |
JP2008091616A (ja) | 半導体装置の製造方法 | |
JP2004023041A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004363151A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080922 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120124 |