JP2007005782A5 - - Google Patents

Download PDF

Info

Publication number
JP2007005782A5
JP2007005782A5 JP2006145085A JP2006145085A JP2007005782A5 JP 2007005782 A5 JP2007005782 A5 JP 2007005782A5 JP 2006145085 A JP2006145085 A JP 2006145085A JP 2006145085 A JP2006145085 A JP 2006145085A JP 2007005782 A5 JP2007005782 A5 JP 2007005782A5
Authority
JP
Japan
Prior art keywords
conductive layer
layer
opening
conductive
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006145085A
Other languages
English (en)
Other versions
JP2007005782A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2006145085A priority Critical patent/JP2007005782A/ja
Priority claimed from JP2006145085A external-priority patent/JP2007005782A/ja
Publication of JP2007005782A publication Critical patent/JP2007005782A/ja
Publication of JP2007005782A5 publication Critical patent/JP2007005782A5/ja
Withdrawn legal-status Critical Current

Links

Claims (14)

  1. 可撓性を有する基板上の第1の絶縁層上に第1の導電層と、前記第1の導電層上に前記第1の導電層に達する開口を含む第2の絶縁層と、前記第2の絶縁層上に集積回路部とアンテナとを電気的に接続する信号配線層及び前記信号配線層に隣接する第2の導電層とを有し、
    前記第2の導電層は、前記開口において前記第1の導電層と接しており、
    前記第1の導電層は、前記信号配線層と第2の絶縁層を介して重なっていることを特徴とするRFIDタグ
  2. 可撓性を有する基板上の第1の絶縁層上に第1の導電層と、前記第1の導電層上に前記第1の導電層に達する第1の開口及び第2の開口を含む第2の絶縁層と、前記第2の絶縁層上に集積回路部とアンテナとを電気的に接続する信号配線層及び前記信号配線層を間に挟んで隣接する第2の導電層及び第3の導電層とを有し、
    前記第1の導電層は、前記第1の開口において前記第2の導電層と、前記第2の開口において前記第3の導電層と、それぞれ接していることを特徴とするRFIDタグ
  3. 可撓性を有する基板上の第1の絶縁層上に集積回路部とアンテナとを電気的に接続する信号配線層及び前記信号配線層に隣接する第1の導電層と、前記信号配線層及び前記第1の導電層上に、前記第1の導電層に達する開口を含む第2の絶縁層と、前記第2の絶縁層上に第2の導電層とを有し、
    前記第2の導電層は、前記開口において前記第1の導電層と接しており、
    前記第2の導電層は、前記信号配線層と第2の絶縁層を介して重なっていることを特徴とするRFIDタグ
  4. 可撓性を有する基板上の第1の絶縁層上に集積回路部とアンテナとを電気的に接続する信号配線層及び前記信号配線層を間に挟んで隣接する第1の導電層及び第2の導電層と、前記信号配線層、前記第1の導電層及び前記第2の導電層上に、前記第1の導電層に達する第1の開口及び前記第2の導電層に達する第2の開口を含む第2の絶縁層と、前記第2の絶縁層上に第3の導電層とを有し、
    前記第3の導電層は、前記第1の開口において前記第1の導電層と、前記第2の開口において前記第2の導電層と、それぞれ接していることを特徴とするRFIDタグ
  5. 可撓性を有する基板上の第1の絶縁層上に第1の導電層と、前記第1の導電層上に第1の開口及び第2の開口を含む第2の絶縁層と、前記第2の絶縁層上に集積回路部とアンテナとを電気的に接続する信号配線層及び前記信号配線層を間に挟んで隣接する第2の導電層及び第3の導電層と、前記信号配線層、前記第2の導電層及び第3の導電層上に前記第2の導電層に達する第3の開口及び前記第3の導電層に達する第4の開口を含む第3の絶縁層と、前記第3の絶縁層上に第4の導電層とを有し、
    前記第1の導電層は、前記第1の開口において前記第2の導電層と、前記第2の開口において前記第3の導電層とそれぞれ接し、
    前記第4の導電層は、前記第3の開口において前記第2の導電層と、前記第4の開口において前記第3の導電層とそれぞれ接していることを特徴とするRFIDタグ
  6. 請求項1乃至5のいずれか一項において、前記集積回路部は薄膜トランジスタを有することを特徴とするRFIDタグ
  7. 請求項1乃至6のいずれか一項において、前記集積回路部は記憶素子を有することを特徴とするRFIDタグ
  8. 可撓性を有する基板上の第1の絶縁層上に第1の導電層を形成し、
    前記第1の導電層上に前記第1の導電層に達する開口を含む第2の絶縁層を形成し、
    前記第2の絶縁層上に導電膜を形成し、
    前記導電膜を加工して、前記第1の導電層と前記第2の絶縁層を介して重なり、かつ集積回路部とアンテナとを電気的に接続する信号配線層と、前記信号配線層に隣接し、かつ前記開口において前記第1の導電層と接する第2の導電層とを形成することを特徴とするRFIDタグの作製方法。
  9. 可撓性を有する基板上の第1の絶縁層上に第1の導電層を形成し、
    前記第1の導電層上に前記第1の導電層に達する第1の開口及び第2の開口を含む第2の絶縁層を形成し、
    前記第2の絶縁層上に導電膜を形成し、
    前記導電膜を加工して、前記第1の導電層と前記第2の絶縁層を介して重なり、かつ集積回路部とアンテナとを電気的に接続する信号配線層と、前記信号配線層に隣接し、かつ前記開口において前記第1の導電層と接する第2の導電層とを形成することを特徴とするRFIDタグの作製方法。
  10. 可撓性を有する基板上の第1の絶縁層上に導電膜を形成し、
    前記導電膜を加工して、集積回路部とアンテナとを電気的に接続する信号配線層と、前記信号配線層に隣接する第1の導電層とを形成し、
    前記信号配線層及び前記第1の導電層上に、前記第1の導電層に達する開口を含む第2の絶縁層を形成し、
    前記第2の絶縁層上に前記開口において前記第1の導電層と接する第2の導電層を形成することを特徴とするRFIDタグの作製方法。
  11. 可撓性を有する基板上の第1の絶縁層上に導電膜を形成し、
    前記導電膜を加工して、集積回路部とアンテナとを電気的に接続する信号配線層と、前記信号配線層を間に挟んで隣接する第1の導電層及び第2の導電層とを形成し、
    前記信号配線層、前記第1の導電層及び前記第2の導電層上に、前記第1の導電層に達する第1の開口及び前記第2の導電層に達する第2の開口を含む第2の絶縁層を形成し、
    前記第2の絶縁層上に前記第1の開口において前記第1の導電層と、前記第2の開口において前記第2の導電層とそれぞれ接する第3の導電層を形成することを特徴とするRFIDタグの作製方法。
  12. 可撓性を有する基板上の第1の絶縁層上に第1の導電層を形成し、
    前記第1の導電層上に第1の開口及び第2の開口を含む第2の絶縁層を形成し、
    前記第2の絶縁層上に導電膜を形成し、
    前記導電膜を加工して、集積回路部とアンテナとを電気的に接続する信号配線層と、前記信号配線層を間に挟んで隣接し、かつ前記第1の開口において前記第1の導電層と接する第2の導電層及び前記第2の開口において前記第1の導電層と接する前記第3の導電層とを形成し、
    前記信号配線層、前記第2の導電層及び第3の導電層上に前記第2の導電層に達する第3の開口及び前記第3の導電層に達する第4の開口を含む第3の絶縁層を形成し、
    前記第3の絶縁層上に前記第3の開口において前記第2の導電層と、前記第4の開口において前記第3の導電層とそれぞれ接する第4の導電層とを形成することを特徴とするRFIDタグの作製方法。
  13. 請求項9乃至12のいずれか一項において、前記集積回路部に薄膜トランジスタを形成することを特徴とするRFIDタグの作製方法。
  14. 請求項9乃至13のいずれか一項において、前記集積回路部に記憶素子を形成することを特徴とするRFIDタグの作製方法。
JP2006145085A 2005-05-27 2006-05-25 半導体装置及び半導体装置の作製方法 Withdrawn JP2007005782A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006145085A JP2007005782A (ja) 2005-05-27 2006-05-25 半導体装置及び半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005156443 2005-05-27
JP2006145085A JP2007005782A (ja) 2005-05-27 2006-05-25 半導体装置及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2007005782A JP2007005782A (ja) 2007-01-11
JP2007005782A5 true JP2007005782A5 (ja) 2009-06-18

Family

ID=37691035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006145085A Withdrawn JP2007005782A (ja) 2005-05-27 2006-05-25 半導体装置及び半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP2007005782A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5306705B2 (ja) * 2008-05-23 2013-10-02 株式会社半導体エネルギー研究所 半導体装置
US7821068B2 (en) * 2008-08-18 2010-10-26 Xerox Corporation Device and process involving pinhole undercut area
KR101611643B1 (ko) 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5729186B2 (ja) 2011-07-14 2015-06-03 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2014120710A (ja) * 2012-12-19 2014-06-30 Nippon Telegr & Teleph Corp <Ntt> 多層高周波伝送線路およびその製造方法
US9654094B2 (en) 2014-03-12 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor switch circuit and semiconductor substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313300A (ja) * 1991-04-10 1992-11-05 Sumitomo Electric Ind Ltd フレキシブルプリント配線板
JPH0547767A (ja) * 1991-08-19 1993-02-26 Yamaha Corp 集積回路装置の配線構造
JP2904135B2 (ja) * 1996-06-25 1999-06-14 富士ゼロックス株式会社 プリント配線板
JP4158008B2 (ja) * 1999-11-16 2008-10-01 セイコーエプソン株式会社 半導体チップの製造方法
JP2002109487A (ja) * 2000-09-28 2002-04-12 Denso Corp Icカード
JP4063533B2 (ja) * 2001-12-10 2008-03-19 日本碍子株式会社 フレキシブル配線板
JP4566578B2 (ja) * 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法

Similar Documents

Publication Publication Date Title
TW200717887A (en) Thermoelectric device and method for fabricating the same and chip and electronic device
JP2006309161A5 (ja)
JP2009033145A5 (ja)
JP2012068627A5 (ja) 半導体装置の作製方法
JP2007005782A5 (ja)
JP2006236556A5 (ja)
JP2009513026A5 (ja)
JP2013168419A5 (ja)
JP2002031883A5 (ja)
WO2009066629A1 (ja) アンテナ素子およびその製造方法
JP2009265635A5 (ja)
JP2008217776A5 (ja)
JP2008147640A5 (ja)
JP2008270757A5 (ja)
JP2007213065A5 (ja)
JP2014075377A5 (ja)
JP2006121060A5 (ja)
JP2007150179A (ja) フレキシブル回路基板およびその製造方法
TW201907179A (zh) 超音波感測模組及其製作方法、電子裝置
JP2012015496A5 (ja)
JP2007073976A5 (ja)
JP2006317926A5 (ja)
JP2005277323A5 (ja)
WO2010076335A9 (de) Mehrschichtiges folienelement
JP2006237581A5 (ja)