JP2904135B2 - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
JP2904135B2
JP2904135B2 JP8182692A JP18269296A JP2904135B2 JP 2904135 B2 JP2904135 B2 JP 2904135B2 JP 8182692 A JP8182692 A JP 8182692A JP 18269296 A JP18269296 A JP 18269296A JP 2904135 B2 JP2904135 B2 JP 2904135B2
Authority
JP
Japan
Prior art keywords
wiring layer
wiring board
layer
printed wiring
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8182692A
Other languages
English (en)
Other versions
JPH1012980A (ja
Inventor
宗広 倉持
祥太朗 吉村
洋 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP8182692A priority Critical patent/JP2904135B2/ja
Priority to US08/882,105 priority patent/US6143990A/en
Publication of JPH1012980A publication Critical patent/JPH1012980A/ja
Application granted granted Critical
Publication of JP2904135B2 publication Critical patent/JP2904135B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子機器の回路構
成、配線部材に用いられるプリント配線板に係り、特
に、伝送路の特性インピーダンスの整合性を企図したプ
リント配線板の改良に関する。
【0002】
【従来の技術】電子回路の高速化に伴い、伝送する信号
周波数も増加し、伝送路の有する特性インピーダンスの
整合が重要となってきている。ここで、伝送路の特性イ
ンピーダンスの整合がとられていると、デジタル信号を
伝送する場合、リンギングや反射などによる信号の誤認
識、電磁波障害の防止に有効である。また、アナログ信
号を伝送する場合も、波形の歪み、訛り、減衰などを抑
えた品質の良い信号の伝送に有効である。
【0003】従来、伝送路の特性インピーダンスの整合
をとる方式としては、プリント配線板を製作する段階で
行う方式と、プリント配線板を製作した後に行う方式と
に大別され、代表的なものとして以下のような各種方式
が知られている。以下の各種方式において、第一〜第三
の方式はプリント配線板を製作する段階で行う方式であ
り、第四、第五の方式はプリント配線板を製作した後に
行う方式である。第一の方式は、伝送路の導体パターン
幅や厚さを変化させる方式、例えば硬質のプリント配線
板間を可撓性のプリント配線板で接続するような場合に
おいて、伝送路の銅箔パターンの厚さを変化させること
で、伝送路の特性インピーダンスの整合をとるようにし
たものである(例えば特開平7−106766号公
報)。第二の方式は、伝送路の特性に合わせて絶縁層の
厚さを調整するものである(例えば特公平7−5487
5号公報)。第三の方式は、伝送路の特性に合わせて材
料を選択し、絶縁層の誘電率を調整するものである(例
えば特公平7−83185号公報)。第四の方式は、複
数のグランド配線層パターンと、それぞれに対応するス
ルーホールとを設け、このスルーホールを選択的に接続
することで、多層プリント配線板製作後に、伝送路の特
性インピーダンスの整合をとるようにするものである
(例えば特開平6−252563号公報)。第五の方式
は、一般的に回路上で伝送路の特性インピーダンスの整
合をとる手法として既に周知とも言える信号線にダンピ
ング抵抗や終端抵抗を挿入するものである。
【0004】
【発明が解決しようとする課題】しかしながら、第一の
方式(伝送路の導体パターン幅、厚さ調整方式)にあっ
ては、伝送路の特性インピーダンスを高くしようとする
と、伝送路の導体パターン幅を小さくしたり、厚さを薄
くしなければならないため、導体パターンが切れ易くな
ったり、あるいは、エッチング加工精度の影響を直接的
に受け易く、作成した伝送路がエッチング加工や構造の
ばらつきにより、目的とする特性インピーダンスから外
れ易くなるばかりか、伝送路の導通抵抗が高くなってし
まい、伝送信号が不必要に減衰するという技術的課題を
生ずる。また、第二の方式(絶縁層の厚さ調整方式)に
あっては、伝送路の特性インピーダンスを高くしようと
すると、絶縁層の厚さを厚くしなければならないため、
可撓性プリント配線板に適用しにくい。更に、第三の方
式(絶縁層の誘電率調整方式)にあっては、伝送路の特
性に合わせた材料を選択しなければならず、コストが嵩
むばかりか、材料の誘電率だけで伝送路の特性インピー
ダンスの整合を正確に行うことは困難である。更にま
た、これら第一乃至第三の方式は、いずれもプリント配
線板を製作する段階での特性インピーダンスの整合を企
図したものであるから、プリント配線板を製作した後に
特性インピーダンスを調整することはできない。
【0005】また、第四の方式(グランド配線層選択的
接続方式)にあっては、特性インピーダンス調整用のた
めに、複数のグランド配線層及び複数のスルーホールを
予め設けておき、スルーホールを選択的に接続するよう
にしているので、特性インピーダンス調整用のグランド
配線層及びスルーホールのスペースが必要不可欠であ
り、その分、プリント配線板が大型化してしまうばかり
か、プリント配線板の層数が多くなり易く、可撓性プリ
ント配線板にそのまま適用し難いという技術的課題があ
る。更にまた、第五の方式(ダンピング抵抗、終端抵抗
挿入方式)のうち、一般に知られているダンピング抵抗
挿入方式にあっては、ダンピング抵抗に伴う回路上の時
定数が大きくなることから、到達する信号電位が低下す
る、波形訛りによる伝達速度の低下が発生するなどの技
術的課題があり、一方、終端抵抗挿入方式にあっては、
終端抵抗の挿入分だけ消費電流が増大することから、ド
ライブ能力を高く設定さぜるを得ず、その分、電源容量
を増大させるという電源コストの低廉化という要請に沿
わない事態を生ずる。
【0006】本発明は、以上の技術的課題を解決するた
めになされたものであって、従来方式の各種弊害を確実
に回避しながら、伝送路の特性インピーダンスの整合を
容易かつ正確に行うことができるプリント配線板を提供
するものである。
【0007】
【課題を解決するための手段】すなわち、本発明は、図
1に示すように、信号配線層1に対応してグランド配線
層2が設けられたプリント配線板において、グランド配
線層2には、プリント配線板上であって、信号配線層1
と別に設けられる第1のグランド配線層2aと、この第
1のグランド配線層2aに抵抗体4を介して接続される
第2のグランド配線層2bとを具備させるようにしたも
のである。 特に、本発明の代表的な態様は、図1に示す
ように、信号配線層1に対応してグランド配線層2が設
けられたプリント配線板において、グランド配線層2に
は、プリント配線板上であって、信号配線層1に隣接し
設けられる第1のグランド配線層2aと、信号配線層
1に対し絶縁層3を挟んで設けられる第2のグランド配
線層2bとを具備させ、第1のグランド配線層2aと第
2のグランド配線層2bとの間に抵抗体4を介装したこ
とを特徴とするものである。
【0008】
【0009】このような技術的手段において、本願発明
の対象は多層のプリント配線板を全て含むものであり、
硬質のプリント配線板は勿論であるが、特に、可撓性が
要求される可撓性プリント配線板にも容易に適用するこ
とができる点で好ましい。また、プリント配線板の製法
については、片面金属箔付き基板や両面金属箔付き基板
を用い、公知のエッチング加工などを用いて信号配線層
1やグランド配線層2を形成するものであれば適宜選定
して差し支えない。また、信号配線層1は信号配線パタ
ーンを導体で形成したものであり、グランド配線層2
は、基準電位に接続される配線パターンを導体で形成し
たものであり、接地されるものは勿論のこと、接地以外
に例えば電源層を基準電位とすればこの電源層をグラン
ド配線層として用いるようにしてもよい。
【0010】更に、本願のプリント配線板の特性インピ
ーダンスの整合は、マイクロストリップ構造、ストリッ
プ構造をとることにより行われる。この場合、信号配線
層1の配線パターンと第2のグランド配線層2bの配線
パターンとがマイクロストリップ線路又はストリップ線
路を形成するようにする。
【0011】また、抵抗体4としては、所定の抵抗値を
備えたものであれば、抵抗部品を用いたり、導電ペース
トを印刷するものなど適宜選定して差し支えない。前記
抵抗部品としては、周知の炭素皮膜や金属酸化製のリー
ド付抵抗部品や、チップ型抵抗部品がある。ここで、既
存の抵抗部品を使用することにより、容易に所望の抵抗
値を得ることが可能になり、抵抗値を変えることで特性
インピーダンスが制御されることから、所望の特性イン
ピーダンスが容易に得られる。特に、チップ型抵抗部品
を用いて実装すると、層間接続と抵抗体の挿入とが1回
で行うことができ、かつまたコンパクトに収まる点で好
ましい。
【0012】また、抵抗体4として導電ペーストの印刷
を用いるようにすれば、抵抗部品を実装する方式と比べ
安価になり、しかも、絶縁層3のバイヤーホールに導電
ペーストを充填することで層間を接続することから、省
スペース化の点で好ましい。特に、導電ペーストを用い
るタイプにあっては、導電ペーストをカバーレイで覆
い、この部分でフレームなどの導体と誤って接触させな
いようにすることが必要である。
【0013】また、第1のグランド配線層2aと第2の
グランド配線層2bとは通常絶縁層3を挟んで異なる面
に形成されるが、このとき、前記抵抗体4は絶縁層3の
層間接続を行う手段を兼ねており、別に層間接続を行う
手段が不要になる点で好ましい。一方、第1のグランド
配線層2aが絶縁層3に設けられた導通部(スルーホー
ルメッキなど)を介して絶縁層3の反対側面に及んで形
成される場合には、第1のグランド配線層2aと第2の
グランド配線層2bとが同一面上になることから、この
ときには、同一面上で抵抗体4を介装するようにすれば
よい。
【0014】次に、上述した技術的手段の作用について
説明する。図1に示されたプリント配線板において、第
1のグランド配線層2aと第2のグランド配線層2bと
の間に抵抗体4が介装されているため、この抵抗体4の
抵抗値を調整することにより、伝送路の特性インピーダ
ンスが制御される。
【0015】
【発明の実施の形態】以下、添付図面に示す実施の形態
に基づいてこの発明を詳細に説明する。 ◎実施の形態1 図2は本発明が適用されたプリント配線板の実施の形態
1の使用例を示す。同図において、本発明が適用された
プリント配線板20は可撓性を有するものであり、硬質
のプリント配線板21,22間を接続する長尺な配線部
品として使用されている。本実施の形態において、プリ
ント配線板20は、図3〜図5に示すように、可撓性を
有する片面プリント基板30,40を積層した2層構造
になっており、下側に位置する片面プリント基板30は
一定厚の絶縁ベース31の片面(上面)に信号配線層3
2を形成すると共に、信号配線層32領域の幅方向外側
に第1のグランド配線層33を形成したものであり、一
方、上側に位置する片面プリント基板40は一定厚の絶
縁ベース41の片面(上面)の略全域に第2のグランド
配線層42をベタ形成したものである。尚、本実施の形
態では、信号配線層32の配線パターンと第2のグラン
ド配線層42の配線パターンとがマイクロストリップ線
路を形成している。
【0016】本実施の形態において、プリント配線板2
0の製造方法としては、例えば絶縁ベース31,41の
片面に金属箔(例えば銅箔)が積層された片面金属箔付
き板に対しエッチングなどの周知の方法にて信号配線層
32,第1のグランド配線層33,第2のグランド配線
層42に対応した配線パターンを形成することで、片面
プリント基板30,40を作成し、これらを位置決めし
ながら一体的に積層する手法が採用される(例えば特開
平6−334339号公報)。
【0017】更に、本実施の形態に係るプリント配線板
20の長手方向両端部は下層側が上層側よりも突出する
形状となっており、下側の片面プリント基板30の信号
配線層32及びその両側の第1のグランド配線層33の
端部が夫々硬質のプリント配線板21,22に接続され
る端子部34として構成されている。そして、下側の片
面プリント基板30の端子部34の第1のグランド配線
層33と、上側の片面プリント基板40の第2のグラン
ド配線層42の端部との間には、夫々チップ型抵抗部品
50が第1、第2のグランド配線層33,42を跨いで
斜めに実装接続されている。ここで、本実施の形態で
は、プリント配線板の両端部に実装される各チップ型抵
抗部品50の抵抗値は全て同一のものに設定されてい
る。尚、符号51はチップ型抵抗部品50を実装するた
めのハンダである。
【0018】更にまた、本実施の形態に係る伝送回路
(伝送路)を図6に模式的に示す。同図においては、こ
の第1のグランド配線層33に対して第2のグランド配
線層42がチップ型抵抗部品50を介して接続され、第
1のグランド配線層33が接地されている。従って、第
1のグランド配線層33は信号配線層32の近傍に配置
されながら、抵抗を介していないので通常のグランドラ
インとして働く。
【0019】次に、本実施の形態に係るプリント配線板
の伝送路の特性インピーダンスを測定する。本実施の形
態で用いられる特性インピーダンス測定は、例えばヒュ
ーレットパッカード社製HP54120を用い、パルス
信号の応答を利用したTDR(Time Domain
Reflectometry)法で測定した。このと
き、チップ型抵抗部品50の抵抗値(本実施の形態で
は、20Ω,51Ω)を変化させ、特性インピーダンス
の測定結果を図7に示す。尚、同図において、導通は両
者間を短絡(抵抗ゼロ)した状態を意味し、非接続は両
者間を絶縁した状態を意味する。また、図7において
は、特性インピーダンスの測定に際し、信号配線層導体
幅を適宜変化させ、両者の関係も調べた。図7によれ
ば、チップ型抵抗部品50の抵抗値を適宜変えることに
より、特性インピーダンスが細かく調整されることが理
解される。
【0020】尚、本実施の形態では、プリント配線板2
0の両端部に夫々2つのチップ型抵抗部品50を設け、
夫々の抵抗値を同じに設定しているが、例えばプリント
配線板20の両端部に夫々1つずつチップ型抵抗部品5
0を設けるようにしてもよいし、また、プリント配線板
20の両端部に夫々2つのチップ型抵抗部品50を設け
た態様であっても、信号配線層32やグランド配線層3
3,42の構成によっては、2つのチップ型抵抗部品5
0の抵抗値を夫々異なる値に変えるようにしてもよい。
【0021】◎実施の形態2 図8は本発明が適用されたプリント配線板の実施の形態
2を示す。同図において、プリント配線板20は、絶縁
ベース61の両面に金属箔が積層された両面金属箔付き
板を用い、周知のスルーホールメッキとサブトラクティ
ブ法によるパターン形成により、信号配線層62及び第
1、第2のグランド配線層63,64を積層した両面プ
リント配線板として製作された。本実施の形態におい
て、絶縁ベース61の片面(下面)には信号配線層62
が形成されると共に、その両側部に第1のグランド配線
層63が形成され、一方、絶縁ベース61の他の片面
(上面)の信号配線層62に対向した部位には第2のグ
ランド配線層64がベタ状に積層され、その両側部には
前記第1のグランド配線層63とスルーホールメッキ6
5を介して導通する導電層66(第1のグランド配線層
63に相当)が積層されている。そして、チップ型抵抗
部品50は第2のグランド配線層64と導電層66とに
跨って同一面上でハンダ51にて実装接続され、接地さ
れている第1のグランド配線層63と第2のグランド配
線層64との間にチップ型抵抗部品50が介装されてい
る。尚、同図中、符号67はメッキ層を示す。従って、
本実施の形態にあっても、実施の形態1と同様に、チッ
プ型抵抗部品50の抵抗値を適宜変えることにより、特
性インピーダンスを制御することが可能である。
【0022】◎実施の形態3 図9は本発明が適用されたプリント配線板の実施の形態
3を示す。同図において、プリント配線板20は、実施
の形態1と略同様に、可撓性を有する片面プリント基板
30,40を積層した2層構造(片面2層FPC)にな
っており、下側の片面プリント基板30に信号配線層3
2及び第1のグランド配線層33を形成し、上側の片面
プリント基板40に第2のグランド配線層42を形成
し、片面プリント基板30,40の長手方向端部の下層
側を上層側よりも突出させて端子部34(図3参照)と
したものである。本実施の形態において、第1、第2の
グランド配線層33,42の接続部構造は、実施の形態
1と異なり、第1、第2のグランド配線層33,42を
接続するためにバイヤーホール71が形成し、ここに導
電ペースト72としてのカーボンペースト(アサヒ科学
研究所TU−30SKC)を充填した。このとき、充填
する導電物をカーボンペーストとしたことで、バイヤー
ホール71部の接続抵抗が上昇し、両層間に抵抗体を介
装したのと同じ状態が得られた。すなわち、導電ペース
ト72の抵抗値を適宜変化させることで、特性インピー
ダンスを制御することが可能になることが確認された。
尚、本実施の形態では、プリント配線板の表面に図示外
のカバーレイが覆われ、導電ペースト72が外部に接触
する事態は回避されている。
【0023】
【発明の効果】以上説明したように、本発明によれば、
第1のグランド配線層と第2のグランド配線層との間に
抵抗体を介装し、この抵抗体の抵抗値を調整することに
より、伝送路の特性インピーダンスを制御するようにし
たので、このことから、プリント配線板製造後でも、容
易かつ正確に特性インピーダンスを調整することがで
き、伝送路の特性インピーダンスの整合を確実に行うこ
とができる。このため、デジタル信号、アナログ信号の
インピーダンスミスマッチングによる波形歪み、ノイ
ズ、信号の誤認識を低減させ、波形品質の良い信号伝達
を確実に実現することができる。また、マイクロストリ
ップ構造、ストリップ構造の信号パターンにおいても、
信号配線層の導体パターン幅を細くしたり、絶縁層の厚
さを厚くすることなく、容易に高い特性インピーダンス
を得ることが可能になる。このため、信号配線層が細す
ぎることにより弊害(信号配線層の切損やエッチングな
どによる製造誤差による特性インピーダンスのばらつ
き)をなくすことができ、また、絶縁層を必要最小限に
薄くでき、可撓性プリント配線板への適用を容易にする
ことができる。更に、信号配線層にダンピング抵抗や終
端抵抗を挿入する必要がなくなるので、これらの信号電
位の低下や、伝送速度の低下、電源容量の増大という各
種弊害を確実に防止することができる。
【0024】また、本発明において、抵抗体で絶縁層の
層間接続を兼用するようにすれば、他に層間接続を行う
ための手段が不要になり、その分、プリント配線板の構
成を簡略化することができる。
【図面の簡単な説明】
【図1】 本発明に係るプリント配線板の概要を示す説
明図である。
【図2】 実施の形態1に係るプリント配線板の使用例
を示す説明図である。
【図3】 実施の形態1に係るプリント配線板の図2中
III部詳細図である。
【図4】 図3中VI−VI線断面図である。
【図5】 図3中V−V線断面図である。
【図6】 実施の形態1に係るプリント配線板の回路構
成を示す模式図である。
【図7】 実施の形態1において、チップ型抵抗部品の
抵抗値を変化させたときの特性インピーダンス変化を各
信号配線層導体幅毎に示すグラフ図である。
【図8】 実施の形態2に係るプリント配線板を示す図
4と同様な断面説明図である。
【図9】 実施の形態3に係るプリント配線板を示す図
4と同様な断面説明図である。
【符号の説明】
1…信号配線層,2…グランド配線層,2a…第1のグ
ランド配線層,2b…第2のグランド配線層,3…絶縁
層,4…抵抗体,20…プリント配線板,31…絶縁ベ
ース,32…信号配線層,33…第1のグランド配線
層,41…絶縁ベース,42…第2のグランド配線層,
50…チップ型抵抗部品,61…絶縁ベース,62…信
号配線層,63…第1のグランド配線層,64…第2の
グランド配線層,65…スルーホールメッキ,66…導
電層,71…バイヤーホール,72…導電ペースト
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H05K 1/02 H05K 3/46

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 信号配線層(1)に対応してグランド配
    線層(2)が設けられたプリント配線板において、 グランド配線層(2)は、プリント配線板上であって、
    信号配線層(1)に隣接して設けられる第1のグランド
    配線層(2a)と、信号配線層(1)に対し絶縁層
    (3)を挟んで設けられる第2のグランド配線層(2
    b)とからなり、 第1のグランド配線層(2a)と第2のグランド配線層
    (2b)との間に抵抗体(4)を介装したことを特徴と
    するプリント配線板。
  2. 【請求項2】 請求項1記載のプリント配線板におい
    て、抵抗体(4)は絶縁層(3)の層間接続を行う手段
    を兼ねていることを特徴とするプリント配線板。
  3. 【請求項3】 請求項1記載のプリント配線板におい
    て、第1のグランド配線層(2a)が絶縁層(3)に設
    けられた導通部を介して絶縁層(3)の反対側面に及ん
    で形成され、第2のグランド配線層(2b)と同一面上
    で抵抗体(4)を介装したことを特徴とするプリント配
    線板。
  4. 【請求項4】 請求項1記載のプリント配線板におい
    て、抵抗体(4)は抵抗部品を実装したものであること
    を特徴とするプリント配線板。
  5. 【請求項5】 請求項1記載のプリント配線板におい
    て、抵抗体(4)は導電ペーストを印刷したものである
    ことを特徴とするプリント配線板。
  6. 【請求項6】 請求項1記載のプリント配線板におい
    て、信号配線層(1)の配線パターンと第2のグランド
    配線層(2b)の配線パターンとがマイクロストリップ
    線路又はストリップ線路を形成することを特徴とするプ
    リント配線板。
  7. 【請求項7】 請求項1記載のプリント配線板におい
    て、可撓性を備えたことを特徴とするプリント配線板。
  8. 【請求項8】 信号配線層(1)に対応してグランド配
    線層(2)が設けられたプリント配線板において、 グランド配線層(2)は、プリント配線板上であって、
    信号配線層(1)と別に設けられる第1のグランド配線
    層(2a)と、この第1のグランド配線層(2a)に抵
    抗体(4)を介して接続される第2のグランド配線層
    (2b)とからなることを特徴とするプリント配線板。
JP8182692A 1996-06-25 1996-06-25 プリント配線板 Expired - Fee Related JP2904135B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8182692A JP2904135B2 (ja) 1996-06-25 1996-06-25 プリント配線板
US08/882,105 US6143990A (en) 1996-06-25 1997-06-25 Printed wiring board with two ground planes connected by resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8182692A JP2904135B2 (ja) 1996-06-25 1996-06-25 プリント配線板

Publications (2)

Publication Number Publication Date
JPH1012980A JPH1012980A (ja) 1998-01-16
JP2904135B2 true JP2904135B2 (ja) 1999-06-14

Family

ID=16122772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8182692A Expired - Fee Related JP2904135B2 (ja) 1996-06-25 1996-06-25 プリント配線板

Country Status (1)

Country Link
JP (1) JP2904135B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3782577B2 (ja) * 1998-04-15 2006-06-07 キヤノン株式会社 多層プリント配線板及び該配線板を備えた電子機器
JP2007005782A (ja) * 2005-05-27 2007-01-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US7866337B2 (en) * 2005-07-08 2011-01-11 Entegris, Inc. Chemically inert flow controller with non-contaminating body
JP2010034310A (ja) * 2008-07-29 2010-02-12 Toyota Industries Corp トランス及び電力変換装置

Also Published As

Publication number Publication date
JPH1012980A (ja) 1998-01-16

Similar Documents

Publication Publication Date Title
US6252176B1 (en) Printed wiring board, and manufacture thereof
US7518884B2 (en) Tailoring impedances of conductive traces in a circuit board
US6753679B1 (en) Test point monitor using embedded passive resistance
US20060096779A1 (en) Multilayer type printed-wiring board and method of measuring impedance of multilayer type printed-wiring board
US20050082671A1 (en) Ball grid array resistor network
EP1622434A1 (en) Circuit board for a hard disc drive
US5336855A (en) Multilayer printed circuit board, in particular, for high-frequency operation
US20050083147A1 (en) Circuit board and method in which the impedance of a transmission-path is selected by varying at least one opening in a proximate conductive plane
US6143990A (en) Printed wiring board with two ground planes connected by resistor
US6856516B2 (en) Ball grid array resistor capacitor network
JP2904135B2 (ja) プリント配線板
JPH06350312A (ja) 同軸コネクタと多層プリント基板の接続構造
KR20200034175A (ko) 인쇄 회로 기판 어셈블리
US6909052B1 (en) Techniques for making a circuit board with improved impedance characteristics
JPH1168313A (ja) プリント配線基板
USRE40068E1 (en) Multi-layer circuit board having signal, ground and power layers
US6384340B1 (en) Multi-layer circuit board
JP2846803B2 (ja) 多層配線基板
JPH0720943Y2 (ja) 多層プリント配線板
JPH06216501A (ja) プリント配線板及びプリント配線板用部材
JP2007281303A (ja) プリント配線基板およびその製造方法
CN219678789U (zh) 一种射频电路板结构
JPS636892A (ja) プリント配線板間の高周波接続方法
US20110298567A1 (en) System and method for constant characteristic impedance in a flexible trace interconnect array
JPS6214489A (ja) プリント配線板の高周波接続線

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees