JP2006511974A - 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチmis装置およびそれを製造するためのプロセス - Google Patents
注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチmis装置およびそれを製造するためのプロセス Download PDFInfo
- Publication number
- JP2006511974A JP2006511974A JP2005508590A JP2005508590A JP2006511974A JP 2006511974 A JP2006511974 A JP 2006511974A JP 2005508590 A JP2005508590 A JP 2005508590A JP 2005508590 A JP2005508590 A JP 2005508590A JP 2006511974 A JP2006511974 A JP 2006511974A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- epitaxial layer
- layer
- dopant
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 126
- 230000008569 process Effects 0.000 title claims description 121
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000002019 doping agent Substances 0.000 claims abstract description 121
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 125000006850 spacer group Chemical group 0.000 claims abstract description 64
- 150000004767 nitrides Chemical class 0.000 claims description 36
- 238000000151 deposition Methods 0.000 claims description 28
- 239000007943 implant Substances 0.000 claims description 26
- 238000002513 implantation Methods 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 19
- 210000000746 body region Anatomy 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 abstract description 28
- 238000010586 diagram Methods 0.000 description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229920005591 polysilicon Polymers 0.000 description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 19
- 229910052698 phosphorus Inorganic materials 0.000 description 18
- 239000011574 phosphorus Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000005380 borophosphosilicate glass Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 230000008021 deposition Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- -1 ozone-activated TEOS Chemical class 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
この発明は、優れたオン抵抗および絶縁破壊特性を備えたトレンチゲートパワーMOSFETに関し、特に、高周波数動作に好適なトレンチMOSFETに関する。この発明は、そのようなMOSFETを製造するためのプロセスにも関する。
金属絶縁体半導体(MIS)装置には、半導体基板(たとえば、シリコン)から下方に延在するトレンチ内にあるゲートを含むものがある。そのような装置内の電流の流れは主に垂直であり、結果としてセルはより密に充填することができる。他のすべてが等しい場合、このことは装置の通電能力を増加し、オン抵抗を低減する。MIS装置の一般的な分類に含まれる装置は、金属酸化物半導体電界効果トランジスタ(MOSFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)、およびMOS−ゲートサイリスタを含む。
22に対して長期的な信頼性の問題を提示し、MOSFET10のゲート−ドレイン静電容量、Cgdを大きく増加させる。トレンチ構造では、Cgdは従来の横方向の装置よりも大きく、MOSFET10のスイッチングスピードを制限し、高周波数の用途でのその使用を制限する。
促進するための1つの方法が米国特許第5,072,266号に教示されている。この方法は図4に示され、これはMOSFET60を示す。MOSFET60は図1のMOSFET10に類似であるが、深いP+拡散62がPボディ16からトレンチ20の底部の下方のレベルまで下方に延在するところが異なる。深いP+拡散62は、トレンチの角56の電界の強度を低減するように電界を形作る効果を有する。
この発明によるMIS装置では、第1導電型の基板に第2導電型のエピタキシャル(「エピ」)層が上に重なる。トレンチはエピ層に形成され、ゲートはトレンチ内にあり、酸化物または他の絶縁層によってエピ層から分離される。
よく、第2導電型の領域はトレンチの底部のすぐ下方に形成されてもよく、第2導電型の層をエピ層と基板との間の界面にある場所かまたはその近くの場所に注入してもよく、領域および層を合流させるために構造を加熱してもよい。一連の注入は、トレンチの底部と基板との間に第2導電型の領域の「スタック」を含むドレインドリフト領域を作るために行なわれ得る。
図5Aは、この発明による典型的なMIS装置70を示す。MIS装置70はMOSFETであるが、絶縁ゲート型バイポーラトランジスタ(IGBT)、またはMOSゲートサイリスタなどの別の種類のMIS装置であってもよい。
拡散はないため、セルのピッチは、付加的なP型ドーパントがチャネル領域に入り、MOSFETのしきい値電圧を増加させるという心配なく低減することができる。したがって、セルのパッキング密度は増加させることができる。このことは装置のオン抵抗を低減する。
図12A〜図12Nは、この発明による図5AのMOSFET70などのトレンチMOSFETを製造するためのプロセスの一実施例を示す断面図である。図12Aに示されるように、このプロセスは、軽くドープされたP−エピ層102(典型的には、6から8μmの厚み)が強くドープされたN+基板100上に成長されることで開始する。パット酸化物104(たとえば、100〜200Åの厚み)が950℃で10分間のドライ酸化によってP−エピ層102上に熱成長される。図12Bに示されるように、窒化物層106(たとえば、200〜300Åの厚み)がパッド酸化物104上に化学気相成長法によって堆積される。通常のフォトリソグラフィプロセスおよび第1の(トレンチ)マスクを使用して、窒化物層106およびパッド酸化物104はパターニングされ、そこにトレンチがあるべき開口部108を形成する。図12Cに示されるように、トレンチ110は、典型的にはドライプラズマエッチング、たとえば、反応性イオンエッチング(RIE)を使用して、開口部108を通じてエッチングされる。トレンチ110は、約0.5〜1.2μmの幅および約1〜2μmの深さであり得る。
2G)。たとえば、1x1013cm-2から1x1014cm-2のドーズおよび300keVから3.0MeVのエネルギでリンを注入することができる。リンの大きな拡散および結果的なNドレインドリフト領域116の拡大を避けるため、構造が後に露出される熱収支は約950℃で60分間に相当するものに制限されるか、または構造は1050℃で90秒間の急速な熱アニール(RTA)にさらされ得る。どちらの場合も、Nドレインドリフト領域116は、図12Gに示される本質的に小型の形状を保持する。有利には、図12Gの断面図では、Nドレインドリフト領域116の少なくとも75%、および好ましくは90%がトレンチ110の直接下方にある。
プロセスは、図13Aに示されるように、たとえば、2〜4μmの厚みであり得る厚い絶縁層150の堆積で開始する。堆積プロセスはコンフォーマルでないように選ばれ、トレンチ110を満たし、P−エピ層102の上部の表面にオーバーフローするように選ばれる。厚い絶縁層150は、たとえば、低温酸化物(LTO)、化学気相成長法(CVD)酸化物、リンケイ酸ガラス(PSG)、ホウ素リンケイ酸ガラス(BPSG)、または他の絶縁材料であり得る。以下の説明では、絶縁層150はCVD酸化物層であると仮定される。
2Fに示されるステップを通じて上述のものと同一であってもよい。次のステップでは、しかしながら、厚い絶縁層を堆積する代わりに、厚い酸化物層が熱プロセスによって成長される。これが行なわれるとき、熱酸化はシリコンの一部を消費し、それによって側壁スペーサ115の縁をアンダーカットし、窒化物はトレンチの表面から「持上げ」られる。これは、フィールド酸化物領域を半導体装置の上部表面に形成するためにしばしば使用されるLOCOS(LOCal Oxidation of Silicon:シリコンの局所的酸化)で「バーズビーク」に類似の構造を形成する。
上述のプロセスの1つによって厚い底部酸化物が形成された後、犠牲酸化物層(図示せず)をトレンチの側壁に成長し、取除いてもよい。これは、トレンチのエッチング中に生じる結晶の損傷を取除くのを支援する。犠牲酸化物層は約500Åの厚みであってもよく、たとえば、1050℃で20分間のドライ酸化によって熱成長され、ウエットエッチン
グによって取除かれてもよい。犠牲ゲート酸化物のウエットエッチングは、トレンチの底部の酸化物層のエッチングを最低限にするために短く保たれなければならない。
注入されて、図17Hに示されるようにP+ボディ接触領域180が形成される。たとえば、N+ソース領域178は、5x1015cm-2のドーズおよび80keVのエネルギでヒ素を注入されてもよく、1x1020cm-3の濃度が得られ、P+ボディ接触領域182は、1x1015cm-2のドーズおよび60keVのエネルギでホウ素を注入されてもよく、5x1019cm-3の濃度が得られる。
るために連続して高いエネルギで行なわれる一連のN注入で形成されたドレインドリフト領域を含むMOSFET290を示す。スタック128は4つの注入された領域を含むが、4つよりも多いかまたは少ない注入を使用してスタックを形成してもよい。スタックは大きな拡散なしに(すなわち加熱なしに)形成してもよく、またはそれは、ドーパントを拡散しかつ注入された領域間の重なりの量を増加するために加熱してもよい。
Claims (54)
- トレンチMIS装置を製造するプロセスであって、
第1導電型の基板を提供するステップと、
前記基板上に第1のエピタキシャル層を形成するステップとを含み、前記第1のエピタキシャル層は前記基板のドーピング濃度より低いドープ濃度に前記第1導電型のドーパントを用いてドープされ、前記プロセスはさらに、
前記第1のエピタキシャル層上に第2のエピタキシャル層を形成するステップを含み、前記第2のエピタキシャル層は一般に第2導電型であり、前記プロセスはさらに、
前記第2のエピタキシャル層にトレンチを形成するステップと、
前記トレンチに側壁スペーサを形成するステップと、
前記側壁スペーサ間および前記トレンチの底部を通じて前記第1導電型のドーパントを注入するステップと、
前記トレンチの前記底部上の前記側壁スペーサ間に底部絶縁層を形成するステップと、
前記側壁スペーサを取除くステップと、
前記トレンチの側壁上にゲート絶縁層を形成するステップとを含み、前記ゲート絶縁層は前記底部絶縁層より薄く、前記プロセスはさらに、
導電性材料を前記トレンチに導入するステップを含む、プロセス。 - 側壁スペーサを形成するステップは、前記トレンチにコンフォーマルに絶縁層を堆積し、かつ前記絶縁層を方向性エッチングして前記トレンチの底部で前記絶縁層の一部分を取除き、それによって前記トレンチの壁に隣接して前記側壁スペーサを残すステップを含む、請求項1に記載のプロセス。
- 前記絶縁層は窒化物を含む、請求項2に記載のプロセス。
- 前記第1導電型のドーパントを注入するステップは、注入に続いてかつ実質的に熱拡散なしに、ドーパントが前記トレンチの底部から前記第1のエピタキシャル層に延在するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含む、請求項1に記載のプロセス。
- 前記第1導電型のドーパントを注入するステップは、注入に続いてドーパントが前記トレンチの底部の下方にありかつ前記第1のエピタキシャル層に延在しない前記第1導電型の領域を形成するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含み、前記プロセスは、前記第1のエピタキシャル層を加熱して前記ドーパントを下方に拡散し、それによって前記トレンチの底部と前記第1のエピタキシャル層との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項1に記載のプロセス。
- 前記第1導電型のドーパントを注入するステップは、注入に続いてドーパントが実質的に前記トレンチから分離された深い層を形成するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含み、前記プロセスは、前記第1のエピタキシャル層を加熱して前記ドーパントを上方に拡散し、それによって前記トレンチの底部と前記第1のエピタキシャル層との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項1に記載のプロセス。
- 前記第1導電型のドーパントを注入するステップは、
注入に続いてドーパントの第1の部分が前記トレンチの底部の下方にありかつ前記第1のエピタキシャル層に延在しない第1導電型の領域を形成するように或るドーズおよびエネルギでドーパントの前記第1の部分を注入するステップと、
注入に続いてドーパントの第2の部分が実質的に前記トレンチから分離された深い層を形成するように或るドーズおよびエネルギでドーパントの前記第2の部分を注入するステップとを含み、
前記プロセスはさらに、
前記第1のエピタキシャル層を加熱してドーパントの前記第1の部分を下方に拡散しかつドーパントの前記第2の部分を上方に拡散して、前記第1および第2の部分が併合するようにし、それによって前記トレンチの底部と前記第1のエピタキシャル層との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項1に記載のプロセス。 - 前記第1導電型のドーパントを注入するステップは、それぞれ異なるエネルギで前記ドーパントの少なくとも3つの部分を注入して前記第1導電型の連続した領域のスタックを形成するステップを含み、前記スタックは前記トレンチの底部と前記第1のエピタキシャル層との間に延在するドレインドリフト領域を形成する、請求項1に記載のプロセス。
- 底部絶縁層を形成するステップは、或る層を堆積し、前記層をエッチングして前記底部絶縁層を形成するステップを含む、請求項1から8のいずれかに記載のプロセス。
- 或る層を堆積するステップは酸化物層を堆積するステップを含む、請求項9に記載のプロセス。
- 或る層を堆積するステップは化学気相成長法により或る層を堆積するステップを含む、請求項10に記載のプロセス。
- 前記底部絶縁層は低温酸化物層である、請求項9に記載のプロセス。
- 或る層を堆積するステップはガラス層を堆積するステップを含む、請求項9に記載のプロセス。
- 底部絶縁層を形成するステップは、前記トレンチの底部で酸化物層を熱成長するステップを含む、請求項1から8のいずれかに記載のプロセス。
- 底部絶縁層を形成するステップは、前記側壁スペーサと比較して前記トレンチの底部に優先的に堆積する材料を堆積するステップを含む、請求項1から8のいずれかに記載のプロセス。
- トレンチMIS装置であって、
第1導電型の基板と、
前記基板上の前記第1導電型の第1エピタキシャル層とを含み、前記第1のエピタキシャル層は前記基板より軽くドープされ、前記トレンチMIS装置はさらに、
前記第1のエピタキシャル層上の第2導電型の第2のエピタキシャル層を含み、トレンチは前記第2のエピタキシャル層に形成され、前記トレンチMIS装置はさらに、
前記トレンチ内のゲートと、
前記トレンチの側壁に沿ったゲート絶縁層とを含み、前記ゲートは前記ゲート絶縁層によって前記第2のエピタキシャル層から電気的に絶縁され、前記トレンチMIS装置はさらに、
前記トレンチの底部上の底部絶縁層を含み、前記底部絶縁層は前記ゲート絶縁層より厚く、前記トレンチMIS装置はさらに、
前記トレンチの底部と前記第1のエピタキシャル層との間に延在する前記第1導電型のドレインドリフト領域を含み、前記ドレインドリフト領域は前記第2のエピタキシャル層
とのPN接合を形成し、前記PN接合は前記トレンチと前記第1のエピタキシャル層との間に延在する、トレンチMIS装置。 - 前記PN接合は前記ドレインドリフト領域の内部に関して凹形である、請求項16に記載のトレンチMIS装置。
- 前記PN接合は前記第1のエピタキシャル層と前記トレンチの側壁との間に延在する、請求項16に記載のトレンチMIS装置。
- 前記PN接合は前記底部絶縁層の縁と整列する、請求項16に記載のトレンチMIS装置。
- トレンチMOSFETであって、
第1導電型の基板と、
前記基板上の前記第1導電型の第1のエピタキシャル層とを含み、前記第1のエピタキシャル層は前記基板より軽くドープされ、前記トレンチMOSFETはさらに、
前記第1のエピタキシャル層上の第2導電型の第2のエピタキシャル層を含み、トレンチは前記第2のエピタキシャル層に形成され、前記トレンチMOSFETはさらに、
前記トレンチ内のゲートと、
前記トレンチの側壁に沿ったゲート絶縁層とを含み、前記ゲートは前記ゲート絶縁層によって前記エピタキシャル層から電気的に絶縁され、前記トレンチMOSFETはさらに、
前記トレンチの底部上の底部絶縁層を含み、前記底部絶縁層は前記ゲート絶縁層より厚く、前記トレンチMOSFETはさらに、
前記トレンチの底部と前記基板との間に延在する前記第1導電型のドレインドリフト領域を含み、前記ドレインドリフト領域は前記第2のエピタキシャル層とのPN接合を形成し、前記PN接合は前記トレンチと前記第1のエピタキシャル層との間に延在し、前記トレンチMOSFETはさらに、
前記トレンチの側壁および前記エピタキシャル層の上部表面に隣接するソース領域を含む、トレンチMOSFET。 - 前記第2導電型のしきい値調節注入領域を含む、請求項20に記載のトレンチMOSFET。
- 前記第2導電型のボディ領域を含み、前記ボディ領域は前記エピタキシャル層より強くドープされる、請求項21に記載のトレンチMOSFET。
- トレンチMIS装置を製造するプロセスであって、
第1導電型の基板を提供するステップと、
前記基板上に第1のエピタキシャル層を形成するステップとを含み、前記第1のエピタキシャル層は前記第1導電型のドーパントを用いて前記基板のドーピング濃度より低いドーピング濃度にドープされ、前記プロセスはさらに、
前記第1のエピタキシャル層上に第2のエピタキシャル層を形成するステップを含み、前記第2のエピタキシャル層は一般に第2導電型であり、前記プロセスはさらに、
前記第2のエピタキシャル層にトレンチを形成するステップと、
前記トレンチの底部を通じて前記第1導電型のドーパントを注入するステップと、
前記トレンチの底部および側壁上にゲート絶縁層を形成するステップと、
導電性材料を前記トレンチに導入するステップとを含む、プロセス。 - 前記第1導電型のドーパントを注入するステップは、注入に続いてかつ実質的に熱拡散
なしに、ドーパントが前記トレンチの底部から前記第1のエピタキシャル層に延在するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含む、請求項23に記載のプロセス。 - 前記第1導電型のドーパントを注入するステップは、注入に続いてドーパントが前記トレンチの底部の下方にありかつ前記第1のエピタキシャル層に延在しない前記第1導電型の領域を形成するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含み、前記プロセスは、前記第1のエピタキシャル層を加熱して前記ドーパントを下方に拡散し、それによって前記トレンチの底部と前記第1のエピタキシャル層との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項23に記載のプロセス。
- 前記第1導電型のドーパントを注入するステップは、注入に続いてドーパントが前記トレンチから実質的に分離された深い層を形成するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含み、前記プロセスは、前記第1のエピタキシャル層を加熱して前記ドーパントを上方に拡散し、それによって前記トレンチの底部と前記第1のエピタキシャル層との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項23に記載のプロセス。
- 前記第1導電型のドーパントを注入するステップは、
注入に続いてドーパントの第1の部分が前記トレンチの底部の下方にありかつ前記第1のエピタキシャル層に延在しない前記第1導電型の領域を形成するように或るドーズおよびエネルギでドーパントの前記第1の部分を注入するステップと、
注入に続いてドーパントの第2の部分が前記トレンチから実質的に分離された深い層を形成するように或るドーズおよびエネルギでドーパントの前記第2の部分を注入するステップとを含み、
前記プロセスは、
前記第1のエピタキシャル層を加熱してドーパントの前記第1の部分を下方に拡散しかつドーパントの前記第2の部分を上方に拡散して、前記第1および第2の部分が併合するようにし、それによって前記トレンチの底部と前記第1のエピタキシャル層との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項23に記載のプロセス。 - 前記第1導電型のドーパントを注入するステップは、それぞれ異なるエネルギで前記ドーパントの少なくとも3つの部分を注入して前記第1導電型の連続する領域のスタックを形成するステップを含み、前記スタックは前記トレンチの底部と前記第1のエピタキシャル層との間に延在するドレインドリフト領域を形成する、請求項23に記載のプロセス。
- トレンチMIS装置であって、
第1導電型の基板と、
前記基板上の前記第1導電型の第1のエピタキシャル層とを含み、前記第1のエピタキシャル層は前記基板より軽くドープされ、前記トレンチMIS装置はさらに、
前記第1のエピタキシャル層上の第2導電型の第2のエピタキシャル層を含み、トレンチは前記第2のエピタキシャル層に形成され、前記トレンチMIS装置はさらに、
前記トレンチ内のゲートと、
前記トレンチの底部および側壁に沿ったゲート絶縁層とを含み、前記ゲートは前記ゲート絶縁層によって前記第2のエピタキシャル層から電気的に絶縁され、前記トレンチMIS装置はさらに、
前記トレンチの底部と前記第1のエピタキシャル層との間に延在する前記第1導電型のドレインドリフト領域を含み、前記ドレインドリフト領域は前記第2のエピタキシャル層
とのPN接合を形成し、前記PN接合は前記トレンチと前記第1のエピタキシャル層との間に延在する、トレンチMIS装置。 - 前記PN接合は前記ドレインドリフト領域の内側に関して凹形である、請求項29に記載のトレンチMIS装置。
- 前記PN接合は前記第1のエピタキシャル層と前記トレンチの側壁との間に延在する、請求項29に記載のトレンチMIS装置。
- トレンチMOSFETであって、
第1導電型の基板と、
前記基板上の前記第1導電型の第1のエピタキシャル層とを含み、前記第1のエピタキシャル層は前記基板より軽くドープされ、前記トレンチMOSFETはさらに、
前記第1のエピタキシャル層上の第2導電型の第2のエピタキシャル層を含み、トレンチは前記第2のエピタキシャル層に形成され、前記トレンチMOSFETはさらに、
前記トレンチ内のゲートと、
前記トレンチの底部および側壁に沿ったゲート絶縁層とを含み、前記ゲートは前記ゲート絶縁層によって前記第2のエピタキシャル層から電気的に絶縁され、前記トレンチMOSFETはさらに、
前記トレンチの底部と前記第1のエピタキシャル層との間に延在する前記第1導電型のドレインドリフト領域を含み、前記ドレインドリフト領域は前記第2のエピタキシャル層とのPN接合を形成し、前記PN接合は前記トレンチと前記第1のエピタキシャル層との間に延在し、前記トレンチMOSFETはさらに、
前記トレンチの側壁および前記エピタキシャル層の上部表面に隣接するソース領域を含む、トレンチMOSFET。 - トレンチMIS装置を製造するプロセスであって、
第1導電型の基板を提供するステップと、
前記基板上にエピタキシャル層を形成するステップとを含み、前記エピタキシャル層は一般に第2導電型であり、前記プロセスはさらに、
前記エピタキシャル層にトレンチを形成するステップと、
前記トレンチに側壁スペーサを形成するステップと、
前記側壁スペーサ間および前記トレンチの底部を通じて前記第1導電型のドーパントを注入するステップと、
前記トレンチの底部の前記側壁スペーサ間に底部絶縁層を形成するステップと、
前記側壁スペーサを取除くステップと、
前記トレンチの前記側壁上にゲート絶縁層を形成するステップとを含み、前記ゲート絶縁層は前記底部絶縁層より薄く、前記プロセスはさらに、
導電性材料を前記トレンチに導入するステップを含む、プロセス。 - 側壁スペーサを形成するステップは、前記トレンチに絶縁層をコンフォーマルに堆積し、かつ前記絶縁層を方向性エッチングして前記トレンチの底部で前記絶縁層の一部分を取除き、それによって前記トレンチの壁に隣接して前記側壁スペーサを残すステップを含む、請求項33に記載のプロセス。
- 前記絶縁層は窒化物を含む、請求項34に記載のプロセス。
- 前記第1導電型のドーパントを注入するステップは、注入に続いてかつ実質的に熱拡散なしに、ドーパントが前記トレンチの底部から前記基板に延在するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含む、請求項33に記載のプロセス。
- 前記第1導電型のドーパントを注入するステップは、注入に続いてドーパントが前記トレンチの底部の下方にありかつ前記基板に延在しない前記第1導電型の領域を形成するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含み、前記プロセスは、前記エピタキシャル層を加熱して前記ドーパントを下方に拡散し、それによって前記トレンチの底部と前記基板との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項33に記載のプロセス。
- 前記第1導電型のドーパントを注入するステップは、注入に続いてドーパントが前記トレンチから実質的に分離された深い層を形成するように或るドーズおよびエネルギで前記ドーパントを注入するステップを含み、前記プロセスは、前記エピタキシャル層を加熱して前記ドーパントを上方に拡散し、それによって前記トレンチの底部と前記基板との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項33に記載のプロセス。
- 前記第1導電型のドーパントを注入するステップは、
注入に続いてドーパントの第1の部分が前記トレンチの底部の下方にありかつ前記基板に延在しない前記第1導電型の領域を形成するように或るドーズおよびエネルギで前記ドーパントの前記第1の部分を注入するステップと、
注入に続いてドーパントの第2の部分が前記トレンチから実質的に分離された深い層を形成するように或るドーズおよびエネルギで前記ドーパントの前記第2の部分を注入するステップとを含み、
前記プロセスは、
前記エピタキシャル層を加熱してドーパントの前記第1の部分を下方に拡散し、ドーパントの前記第2の部分を上方に拡散して、前記第1および第2の部分が併合するようにし、それによって前記トレンチの底部と前記基板との間に延在するドレインドリフト領域を形成するステップをさらに含む、請求項33に記載のプロセス。 - 前記第1導電型のドーパントを注入するステップは、それぞれ異なるエネルギで前記ドーパントの少なくとも3つの部分を注入して前記第1導電型の連続する領域のスタックを形成するステップを含み、前記スタックは前記トレンチの底部と前記基板との間に延在するドレインドリフト領域を形成する、請求項33に記載のプロセス。
- 底部絶縁層を形成するステップは、或る層を堆積し、前記層をエッチングして前記底部絶縁層を形成するステップを含む、請求項33から40のいずれかに記載のプロセス。
- 或る層を堆積するステップは酸化物層を堆積するステップを含む、請求項41に記載のプロセス。
- 或る層を堆積するステップは化学気相成長法によって或る層を堆積するステップを含む、請求項42に記載のプロセス。
- 前記底部絶縁層は低温酸化物層である、請求項41に記載のプロセス。
- ある層を堆積するステップはガラス層を堆積するステップを含む、請求項41に記載のプロセス。
- 底部絶縁層を形成するステップは前記トレンチの底部上に酸化物層を熱成長するステップを含む、請求項33から40のいずれかに記載のプロセス。
- 底部絶縁層を形成するステップは前記側壁スペーサと比較して前記トレンチの底部に優先的に堆積する材料を堆積するステップを含む、請求項33から40のいずれかに記載のプロセス。
- トレンチMIS装置であって、
第1導電型の基板と、
前記基板上の第2導電型のエピタキシャル層とを含み、トレンチは前記エピタキシャル層に形成され、前記トレンチMIS装置はさらに、
前記トレンチ内のゲートと、
前記トレンチの側壁に沿ったゲート絶縁層とを含み、前記ゲートは前記ゲート絶縁層によって前記エピタキシャル層から電気的に絶縁され、前記トレンチMIS装置はさらに、
前記トレンチの底部上の底部絶縁層を含み、前記底部絶縁層は前記ゲート絶縁層より厚く、前記トレンチMIS装置はさらに、
前記トレンチの底部と前記基板との間に延在する前記第1導電型のドレインドリフト領域を含み、前記ドレインドリフト領域は前記エピタキシャル層とのPN接合を形成し、PN接合は前記トレンチと前記基板との間に延在する、トレンチMIS装置。 - 前記PN接合は前記ドレインドリフト領域の内側に関して凹形である、請求項48に記載のトレンチMIS装置。
- 前記PN接合は前記基板と前記トレンチの側壁との間に延在する、請求項48に記載のトレンチMIS装置。
- 前記PN接合は前記底部絶縁層の縁と整列する、請求項48に記載のトレンチMIS装置。
- トレンチMOSFETであって、
第1導電型の基板と、
前記基板上の第2導電型のエピタキシャル層とを含み、トレンチは前記エピタキシャル層に形成され、前記トレンチMOSFETはさらに、
前記トレンチ内のゲートと、
前記トレンチの側壁に沿ったゲート絶縁層とを含み、前記ゲートは前記ゲート絶縁層によって前記エピタキシャル層から電気的に絶縁され、前記トレンチMOSFETはさらに、
前記トレンチの底部上の底部絶縁層を含み、前記底部絶縁層は前記ゲート絶縁層より厚く、前記トレンチMOSFETはさらに、
前記トレンチの底部と前記基板との間に延在する前記第1導電型のドレインドリフト領域を含み、前記ドレインドリフト領域は前記エピタキシャル層とのPN接合を形成し、前記PN接合は前記トレンチと前記基板との間に延在し、前記トレンチMOSFETはさらに、
前記トレンチの側壁および前記エピタキシャル層の上部表面に隣接するソース領域を含む、トレンチMOSFET。 - 前記第2導電型のしきい値調節注入領域を含む、請求項52に記載のトレンチMOSFET。
- 前記第2導電型のボディ領域を含み、前記ボディ領域は前記エピタキシャル層より強くドープされる、請求項53に記載のトレンチMOSFET。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/326,311 US7033876B2 (en) | 2001-07-03 | 2002-12-19 | Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
US10/454,031 US7291884B2 (en) | 2001-07-03 | 2003-06-04 | Trench MIS device having implanted drain-drift region and thick bottom oxide |
PCT/US2003/039807 WO2004061975A1 (en) | 2002-12-19 | 2003-12-15 | Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006511974A true JP2006511974A (ja) | 2006-04-06 |
JP4388017B2 JP4388017B2 (ja) | 2009-12-24 |
Family
ID=32716855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005508590A Expired - Lifetime JP4388017B2 (ja) | 2002-12-19 | 2003-12-15 | 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチmis装置およびそれを製造するためのプロセス |
Country Status (5)
Country | Link |
---|---|
US (2) | US7291884B2 (ja) |
JP (1) | JP4388017B2 (ja) |
AU (1) | AU2003300924A1 (ja) |
DE (1) | DE10393853B4 (ja) |
WO (1) | WO2004061975A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010517288A (ja) * | 2007-01-24 | 2010-05-20 | シリコニクス テクノロジー シー.ブイ. | スーパージャンクションパワー半導体デバイス |
JP2011216783A (ja) * | 2010-04-01 | 2011-10-27 | Toyota Motor Corp | 半導体装置及び半導体装置の製造方法 |
JP2012248623A (ja) * | 2011-05-26 | 2012-12-13 | Rohm Co Ltd | 半導体装置およびその製造方法 |
US8633561B2 (en) | 2006-01-26 | 2014-01-21 | Siliconix Technology C. V. | Termination for a superjunction device |
US9478441B1 (en) | 2003-10-21 | 2016-10-25 | Siliconix Technology C. V. | Method for forming a superjunction device with improved ruggedness |
JP2020025050A (ja) * | 2018-08-08 | 2020-02-13 | 株式会社東芝 | 半導体装置 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7291884B2 (en) * | 2001-07-03 | 2007-11-06 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
US20060038223A1 (en) * | 2001-07-03 | 2006-02-23 | Siliconix Incorporated | Trench MOSFET having drain-drift region comprising stack of implanted regions |
US7033876B2 (en) * | 2001-07-03 | 2006-04-25 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
US7372088B2 (en) * | 2004-01-27 | 2008-05-13 | Matsushita Electric Industrial Co., Ltd. | Vertical gate semiconductor device and method for fabricating the same |
JP4091921B2 (ja) * | 2004-02-16 | 2008-05-28 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP2007531988A (ja) * | 2004-03-01 | 2007-11-08 | インターナショナル レクティファイアー コーポレイション | トレンチデバイスのための自動整合された接点構造体 |
US7671441B2 (en) * | 2005-04-05 | 2010-03-02 | International Rectifier Corporation | Trench MOSFET with sidewall spacer gates |
JP2007027193A (ja) * | 2005-07-12 | 2007-02-01 | Renesas Technology Corp | 半導体装置およびその製造方法、ならびに非絶縁型dc/dcコンバータ |
US7348256B2 (en) * | 2005-07-25 | 2008-03-25 | Atmel Corporation | Methods of forming reduced electric field DMOS using self-aligned trench isolation |
KR100852456B1 (ko) * | 2007-01-25 | 2008-08-14 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
DE102007029121B3 (de) * | 2007-06-25 | 2008-11-20 | Infineon Technologies Austria Ag | Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement |
US20090053869A1 (en) * | 2007-08-22 | 2009-02-26 | Infineon Technologies Austria Ag | Method for producing an integrated circuit including a trench transistor and integrated circuit |
US7943955B2 (en) * | 2009-01-27 | 2011-05-17 | Infineon Technologies Austria Ag | Monolithic semiconductor switches and method for manufacturing |
US8193559B2 (en) | 2009-01-27 | 2012-06-05 | Infineon Technologies Austria Ag | Monolithic semiconductor switches and method for manufacturing |
JP5729331B2 (ja) * | 2011-04-12 | 2015-06-03 | 株式会社デンソー | 半導体装置の製造方法及び半導体装置 |
US9214457B2 (en) | 2011-09-20 | 2015-12-15 | Alpha & Omega Semiconductor Incorporated | Method of integrating high voltage devices |
JP2013069964A (ja) * | 2011-09-26 | 2013-04-18 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
CN107578994B (zh) | 2011-11-23 | 2020-10-30 | 阿科恩科技公司 | 通过***界面原子单层改进与iv族半导体的金属接触 |
JP6022777B2 (ja) * | 2012-02-28 | 2016-11-09 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
JP6231377B2 (ja) | 2013-12-25 | 2017-11-15 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6115678B1 (ja) | 2016-02-01 | 2017-04-19 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
US9941265B2 (en) * | 2016-07-01 | 2018-04-10 | Nexperia B.V. | Circuitry with voltage limiting and capactive enhancement |
JP6362152B1 (ja) * | 2016-11-11 | 2018-07-25 | 新電元工業株式会社 | Mosfet及び電力変換回路 |
US10170627B2 (en) | 2016-11-18 | 2019-01-01 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
WO2018216222A1 (ja) * | 2017-05-26 | 2018-11-29 | 新電元工業株式会社 | Mosfet及び電力変換回路 |
CN113396482B (zh) * | 2019-02-07 | 2023-12-19 | 罗姆股份有限公司 | 半导体装置 |
DE102022209801A1 (de) | 2022-09-19 | 2024-03-21 | Robert Bosch Gesellschaft mit beschränkter Haftung | Halbleiterelement mit Abschirmung |
Family Cites Families (89)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US26989A (en) * | 1860-01-31 | Pastry-board | ||
US4456367A (en) * | 1982-02-16 | 1984-06-26 | Coulter Systems Corporation | Toning system for electrostatic imaging apparatus |
US4546367A (en) | 1982-06-21 | 1985-10-08 | Eaton Corporation | Lateral bidirectional notch FET with extended gate insulator |
US4672410A (en) | 1984-07-12 | 1987-06-09 | Nippon Telegraph & Telephone | Semiconductor memory device with trench surrounding each memory cell |
JPS6126261A (ja) | 1984-07-16 | 1986-02-05 | Nippon Telegr & Teleph Corp <Ntt> | 縦形mos電界効果トランジスタの製造方法 |
CA1216962A (en) * | 1985-06-28 | 1987-01-20 | Hussein M. Naguib | Mos device processing |
US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
US4893160A (en) | 1987-11-13 | 1990-01-09 | Siliconix Incorporated | Method for increasing the performance of trenched devices and the resulting structure |
US4914058A (en) | 1987-12-29 | 1990-04-03 | Siliconix Incorporated | Grooved DMOS process with varying gate dielectric thickness |
JP2647884B2 (ja) | 1988-01-27 | 1997-08-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
US4967245A (en) | 1988-03-14 | 1990-10-30 | Siliconix Incorporated | Trench power MOSFET device |
US4943537A (en) | 1988-06-23 | 1990-07-24 | Dallas Semiconductor Corporation | CMOS integrated circuit with reduced susceptibility to PMOS punchthrough |
US4906588A (en) | 1988-06-23 | 1990-03-06 | Dallas Semiconductor Corporation | Enclosed buried channel transistor |
US5122474A (en) | 1988-06-23 | 1992-06-16 | Dallas Semiconductor Corporation | Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough |
US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
US5021355A (en) | 1989-05-22 | 1991-06-04 | International Business Machines Corporation | Method of fabricating cross-point lightly-doped drain-source trench transistor |
US5182219A (en) | 1989-07-21 | 1993-01-26 | Linear Technology Corporation | Push-back junction isolation semiconductor structure and method |
US4982260A (en) * | 1989-10-02 | 1991-01-01 | General Electric Company | Power rectifier with trenches |
JPH03211885A (ja) | 1990-01-17 | 1991-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
JPH04194917A (ja) | 1990-11-27 | 1992-07-14 | Brother Ind Ltd | プロジェクタ |
US5282018A (en) | 1991-01-09 | 1994-01-25 | Kabushiki Kaisha Toshiba | Power semiconductor device having gate structure in trench |
CN1019720B (zh) | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
US5250450A (en) * | 1991-04-08 | 1993-10-05 | Micron Technology, Inc. | Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance |
US5323053A (en) * | 1992-05-28 | 1994-06-21 | At&T Bell Laboratories | Semiconductor devices using epitaxial silicides on (111) surfaces etched in (100) silicon substrates |
JPH0621468A (ja) | 1992-06-29 | 1994-01-28 | Toshiba Corp | 絶縁ゲート型半導体装置 |
US5910669A (en) * | 1992-07-24 | 1999-06-08 | Siliconix Incorporated | Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof |
US5410170A (en) | 1993-04-14 | 1995-04-25 | Siliconix Incorporated | DMOS power transistors with reduced number of contacts using integrated body-source connections |
JPH07122749A (ja) | 1993-09-01 | 1995-05-12 | Toshiba Corp | 半導体装置及びその製造方法 |
US5517046A (en) | 1993-11-19 | 1996-05-14 | Micrel, Incorporated | High voltage lateral DMOS device with enhanced drift region |
DE69534888T2 (de) | 1994-04-06 | 2006-11-02 | Denso Corp., Kariya | Herstellungsverfahren für Halbleiterbauelement mit Graben |
US5429970A (en) | 1994-07-18 | 1995-07-04 | United Microelectronics Corporation | Method of making flash EEPROM memory cell |
US5424231A (en) | 1994-08-09 | 1995-06-13 | United Microelectronics Corp. | Method for manufacturing a VDMOS transistor |
US6001678A (en) | 1995-03-14 | 1999-12-14 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
KR100199997B1 (ko) | 1995-09-06 | 1999-07-01 | 오카메 히로무 | 탄화규소 반도체장치 |
KR0159075B1 (ko) * | 1995-11-11 | 1998-12-01 | 김광호 | 트렌치 dmos장치 및 그의 제조방법 |
JP3471509B2 (ja) * | 1996-01-23 | 2003-12-02 | 株式会社デンソー | 炭化珪素半導体装置 |
US6084268A (en) | 1996-03-05 | 2000-07-04 | Semiconductor Components Industries, Llc | Power MOSFET device having low on-resistance and method |
US5821583A (en) * | 1996-03-06 | 1998-10-13 | Siliconix Incorporated | Trenched DMOS transistor with lightly doped tub |
US5780353A (en) | 1996-03-28 | 1998-07-14 | Advanced Micro Devices, Inc. | Method of doping trench sidewalls before trench etching |
US5770878A (en) | 1996-04-10 | 1998-06-23 | Harris Corporation | Trench MOS gate device |
JP2917922B2 (ja) | 1996-07-15 | 1999-07-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
DE69739206D1 (de) | 1996-07-19 | 2009-02-26 | Siliconix Inc | Hochdichte-graben-dmos-transistor mit grabenbodemimplantierung |
TW315513B (en) | 1996-12-09 | 1997-09-11 | United Microelectronics Corp | The multi-level ROM structure and its manufacturing method |
JP3938964B2 (ja) | 1997-02-10 | 2007-06-27 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
JP3063686B2 (ja) | 1997-06-13 | 2000-07-12 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3915180B2 (ja) | 1997-07-03 | 2007-05-16 | 富士電機デバイステクノロジー株式会社 | トレンチ型mos半導体装置およびその製造方法 |
JPH1168102A (ja) | 1997-08-21 | 1999-03-09 | Toshiba Corp | 半導体装置の製造方法 |
JP3052918B2 (ja) | 1997-11-27 | 2000-06-19 | 日本電気株式会社 | 半導体装置 |
KR100281110B1 (ko) | 1997-12-15 | 2001-03-02 | 김영환 | 반도체소자및그제조방법 |
DE19808182C1 (de) | 1998-02-26 | 1999-08-12 | Siemens Ag | Elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung |
US6096616A (en) | 1998-05-18 | 2000-08-01 | Advanced Micro Devices, Inc. | Fabrication of a non-ldd graded p-channel mosfet |
US6074909A (en) | 1998-07-31 | 2000-06-13 | Siemens Aktiengesellschaft | Apparatus and method for forming controlled deep trench top isolation layers |
US6074915A (en) * | 1998-08-17 | 2000-06-13 | Taiwan Semiconductor Manufacturing Company | Method of making embedded flash memory with salicide and sac structure |
KR100275756B1 (ko) | 1998-08-27 | 2000-12-15 | 김덕중 | 트렌치 절연 게이트 바이폴라 트랜지스터 |
US6084264A (en) | 1998-11-25 | 2000-07-04 | Siliconix Incorporated | Trench MOSFET having improved breakdown and on-resistance characteristics |
US6211026B1 (en) * | 1998-12-01 | 2001-04-03 | Micron Technology, Inc. | Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors |
US6144054A (en) | 1998-12-04 | 2000-11-07 | International Business Machines Corporation | DRAM cell having an annular signal transfer region |
DE19908809B4 (de) | 1999-03-01 | 2007-02-01 | Infineon Technologies Ag | Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung |
US6351009B1 (en) | 1999-03-01 | 2002-02-26 | Fairchild Semiconductor Corporation | MOS-gated device having a buried gate and process for forming same |
JP2000269487A (ja) | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置及びその製造方法 |
DE19913375B4 (de) | 1999-03-24 | 2009-03-26 | Infineon Technologies Ag | Verfahren zur Herstellung einer MOS-Transistorstruktur |
US6413822B2 (en) | 1999-04-22 | 2002-07-02 | Advanced Analogic Technologies, Inc. | Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer |
US6291298B1 (en) | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
US6455378B1 (en) | 1999-10-26 | 2002-09-24 | Hitachi, Ltd. | Method of manufacturing a trench gate power transistor with a thick bottom insulator |
US6580123B2 (en) | 2000-04-04 | 2003-06-17 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
KR100481593B1 (ko) | 2000-04-21 | 2005-04-08 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 |
US6620718B1 (en) * | 2000-04-25 | 2003-09-16 | Advanced Micro Devices, Inc. | Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device |
JP2002100772A (ja) | 2000-07-17 | 2002-04-05 | Toshiba Corp | 電力用半導体装置及びその製造方法 |
US6426541B2 (en) * | 2000-07-20 | 2002-07-30 | Apd Semiconductor, Inc. | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication |
US6437386B1 (en) * | 2000-08-16 | 2002-08-20 | Fairchild Semiconductor Corporation | Method for creating thick oxide on the bottom surface of a trench structure in silicon |
US6444528B1 (en) | 2000-08-16 | 2002-09-03 | Fairchild Semiconductor Corporation | Selective oxide deposition in the bottom of a trench |
US6707127B1 (en) * | 2000-08-31 | 2004-03-16 | General Semiconductor, Inc. | Trench schottky rectifier |
US6660600B2 (en) * | 2001-01-26 | 2003-12-09 | Micron Technology, Inc. | Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors |
EP1386352B1 (en) * | 2001-04-28 | 2007-04-04 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor devices and their manufacture |
US6580141B2 (en) * | 2001-06-01 | 2003-06-17 | General Semiconductor, Inc. | Trench schottky rectifier |
US7033876B2 (en) | 2001-07-03 | 2006-04-25 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
US7009247B2 (en) * | 2001-07-03 | 2006-03-07 | Siliconix Incorporated | Trench MIS device with thick oxide layer in bottom of gate contact trench |
US6764906B2 (en) * | 2001-07-03 | 2004-07-20 | Siliconix Incorporated | Method for making trench mosfet having implanted drain-drift region |
US6569738B2 (en) | 2001-07-03 | 2003-05-27 | Siliconix, Inc. | Process for manufacturing trench gated MOSFET having drain/drift region |
US20060038223A1 (en) | 2001-07-03 | 2006-02-23 | Siliconix Incorporated | Trench MOSFET having drain-drift region comprising stack of implanted regions |
US7291884B2 (en) * | 2001-07-03 | 2007-11-06 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
US6709930B2 (en) * | 2002-06-21 | 2004-03-23 | Siliconix Incorporated | Thicker oxide formation at the trench bottom by selective oxide deposition |
US6849898B2 (en) * | 2001-08-10 | 2005-02-01 | Siliconix Incorporated | Trench MIS device with active trench corners and thick bottom oxide |
KR100400079B1 (ko) | 2001-10-10 | 2003-09-29 | 한국전자통신연구원 | 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법 |
US6475908B1 (en) * | 2001-10-18 | 2002-11-05 | Chartered Semiconductor Manufacturing Ltd. | Dual metal gate process: metals and their silicides |
US6674124B2 (en) * | 2001-11-15 | 2004-01-06 | General Semiconductor, Inc. | Trench MOSFET having low gate charge |
US6657254B2 (en) * | 2001-11-21 | 2003-12-02 | General Semiconductor, Inc. | Trench MOSFET device with improved on-resistance |
US6855985B2 (en) | 2002-09-29 | 2005-02-15 | Advanced Analogic Technologies, Inc. | Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology |
-
2003
- 2003-06-04 US US10/454,031 patent/US7291884B2/en not_active Expired - Lifetime
- 2003-12-15 DE DE10393853T patent/DE10393853B4/de not_active Expired - Lifetime
- 2003-12-15 AU AU2003300924A patent/AU2003300924A1/en not_active Abandoned
- 2003-12-15 JP JP2005508590A patent/JP4388017B2/ja not_active Expired - Lifetime
- 2003-12-15 WO PCT/US2003/039807 patent/WO2004061975A1/en active Application Filing
-
2004
- 2004-06-21 US US10/872,931 patent/US7435650B2/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9478441B1 (en) | 2003-10-21 | 2016-10-25 | Siliconix Technology C. V. | Method for forming a superjunction device with improved ruggedness |
US8633561B2 (en) | 2006-01-26 | 2014-01-21 | Siliconix Technology C. V. | Termination for a superjunction device |
JP2010517288A (ja) * | 2007-01-24 | 2010-05-20 | シリコニクス テクノロジー シー.ブイ. | スーパージャンクションパワー半導体デバイス |
JP2011216783A (ja) * | 2010-04-01 | 2011-10-27 | Toyota Motor Corp | 半導体装置及び半導体装置の製造方法 |
JP2012248623A (ja) * | 2011-05-26 | 2012-12-13 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2020025050A (ja) * | 2018-08-08 | 2020-02-13 | 株式会社東芝 | 半導体装置 |
JP7005453B2 (ja) | 2018-08-08 | 2022-01-21 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE10393853T5 (de) | 2006-12-28 |
US20040038467A1 (en) | 2004-02-26 |
AU2003300924A1 (en) | 2004-07-29 |
US20040227182A1 (en) | 2004-11-18 |
JP4388017B2 (ja) | 2009-12-24 |
WO2004061975A1 (en) | 2004-07-22 |
US7435650B2 (en) | 2008-10-14 |
US7291884B2 (en) | 2007-11-06 |
DE10393853B4 (de) | 2013-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4388017B2 (ja) | 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチmis装置およびそれを製造するためのプロセス | |
US7326995B2 (en) | Trench MIS device having implanted drain-drift region and thick bottom oxide | |
US7045857B2 (en) | Termination for trench MIS device having implanted drain-drift region | |
US7416947B2 (en) | Method of fabricating trench MIS device with thick oxide layer in bottom of trench | |
JP5649597B2 (ja) | トレンチmisデバイスの終端領域の作製プロセスおよび、misデバイスを含む半導体ダイとその形成方法 | |
US7118953B2 (en) | Process of fabricating termination region for trench MIS device | |
US6903412B2 (en) | Trench MIS device with graduated gate oxide layer | |
US6498071B2 (en) | Manufacture of trench-gate semiconductor devices | |
WO2002089195A2 (en) | Method of manufacturing a trench-gate semiconductor device | |
EP1376675A2 (en) | Method of fabricating a trench MOSFET | |
JP2004520718A (ja) | トレンチ−ゲート構造半導体装置及びその製造方法 | |
EP1430537A1 (en) | Method for producing a semiconductor device having an edge structure | |
JP2004538626A (ja) | 深い注入接合を有する出力mosfet | |
JP2005524976A (ja) | 低閾値電圧を有する短チャンネルトレンチパワーmosfet | |
JP4299665B2 (ja) | 活性トレンチコーナおよび厚底の酸化物を備えたトレンチmisデバイス、ならびにこれを製造する方法 | |
KR20040002411A (ko) | 트랜치-게이트 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090525 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4388017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |