JP2006313773A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 第１導電型領域とよりも第２導電型領域とのほうが低いコンタクト抵抗率となる金属材料を用いて第１導電型領域の接点を形成することができる半導体装置およびその製造方法を提供する。
【解決手段】 周辺半導体領域５の不純物の濃度値よりも高い濃度値のｐ型不純物を含むｐ型領域５と、周辺半導体領域５の不純物の濃度値よりも高い濃度値のｎ型不純物を含み、ｐ型領域１と重複するように位置するｎ型領域２と、少なくともｎ型領域２上に位置する金属層３とを備える。
【選択図】 図１

Description

本発明は、半導体装置およびその製造方法に関し、より具体的には金属層との接続構造に独自性を有する半導体装置およびその製造方法に関するものである。

半導体デバイスの電極の金属／半導体接点におけるオーム性接触（以下、コンタクト）は、半導体基板上に形成された各種配線とデバイス本体とを連結する役割を担っている。上記接点におけるコンタクト抵抗ρ_cはデバイスの損失を増大させ、高周波特性やスイッチング特性を損なうので、できる限り低減することが求められる。

たとえば、パワートランジスタ用に開発が進んでいる半導体である炭化珪素（ＳｉＣ）のオーミック性接触の電極（以下、オーミック電極）では、金属／ｎ型領域のコンタクトで１０^-6Ωｃｍ²台であり、また金属／ｐ型領域のコンタクトで１０^-5Ωｃｍ²台のコンタクト抵抗率ρ_cが要求されている（非特許文献１参照）。ＳｉＣでの電極形成方法として広く普及している方法では、高濃度にドーピングした領域にキー元素を含む金属材料を蒸着し、そのあとに１０００℃程度の温度で熱処理を行ない、熱処理によって生成した反応層をオーム性接触層として用いる。ＳｉＣで最も低いコンタクト抵抗率ρ_cを示す電極（金属）材料は、ｎ型領域ではＮｉ、またｐ型領域ではＴｉ-Ａｌ合金であるとされ、ともに上記要求値を達成することができる。
松波弘之 編著 半導体SiC 技術と応用（Technology of Semiconductor SiC and Its Application）(日刊工業新聞社 2003年3月31日）pp.156-165

しかしながら、ＳｉＣに限らず半導体デバイスで電極を形成する場合、次の問題がある。
（１）最も良いコンタクト抵抗率ρ_cが得られる電極材料で半導体デバイスを形成する際、ｐ型領域とｎ型領域とで電極材料を変える必要がある。このため、電極形成プロセスにおける制約が厳しく、かつ工程数が増大する。上記電極形成プロセスにおいては、一方の電極材料固有の問題、たとえば熱処理による表面荒れ、配線との密着性などの問題、を解決する際、他方の電極においても同時に最適化される必要がある。

上記のようにｐ型領域とｎ型領域とで電極材料を変える場合、別々に蒸着工程を行なう必要がある。また、一方の電極を形成後に他方の電極を形成するため、先に形成した電極が剥がれやすくなり、その補修にさらに工程が増加するなどの可能性がある。
（２）ｐ型領域およびｎ型領域の電極を同じ材料にした場合、２つの領域でともに最適なコンタクト抵抗率ρ_cを得ることができない。これまでにｐ型領域およびｎ型領域に低いコンタクト抵抗率ρ_cを得ることができる共通する材料、または特殊な工程は見出されていない。ｐ型領域とｎ型領域とで同じ電極材料を使用した場合、通常、一方が他方に対して高いコンタクト抵抗率ρ_cを示すため、高い方のコンタクト抵抗率ρ_cを可能な限度で低くする必要がある。また、同じ電極材料を用いても熱処理後には、ｐ型領域とｎ型領域とで状態が異なることになる。

上記のような電極のケースに限らず、第１導電型領域の接点形成において、第１導電型領域とよりも第２導電型領域とのほうが低いコンタクト抵抗率でオーミック接触する金属材料を用いることが有利な場合がある。そのような場合をここで全て挙げることはできないが、上記第１導電型領域の接点を、上記のような金属材料を用いて形成することができる接続構造を有する半導体装置を得ることは、上記の２つの電極を共通する１つの金属材料で形成する直接的なメリットだけでなく、他の多くのメリットがあると考えられる。

本発明は、第１導電型領域とよりも第２導電型領域とのほうが低いコンタクト抵抗率となる金属材料を用いて第１導電型領域の接点を形成することが有利な場合、上記第１導電型領域の接点を上記のような金属材料を用いて形成することができる半導体装置およびその製造方法を提供することを目的とする。

本発明の半導体装置は、周辺半導体領域と、周辺半導体領域の不純物の濃度値よりも高い濃度値の第１導電型不純物を含む第１導電型領域と、周辺半導体領域の不純物の濃度値よりも高い濃度値の第２導電型不純物を含み、第１導電型領域と重複するように位置する第２導電型領域と、少なくとも第２導電型領域上に位置する金属層とを備えることを特徴とする。

上記構成により、たとえば第１導電型領域とよりも第２導電型領域とのほうが低いコンタクト抵抗率となる金属材料を用いて第１導電型領域の接点を形成することが有利な場合、上記の第２導電型領域と低いコンタクト抵抗率を有する金属を用いて、第１導電型領域に低いコンタクト抵抗率の金属接点を形成することができる。接点を形成する箇所では、第１導電型領域およびそれに重複する第２導電型領域は、それぞれの導電型の不純物を高濃度に含んでいる。このため第１導電型領域と第２導電型領域との接合部に空乏層が生じても、その空乏層は非常に薄いものとなり、逆バイアス状態でもキャリアは容易にその薄い空乏層をトンネリングすることができる。このため、第２導電型領域と低いコンタクト抵抗率を有する金属を用いて、第１導電型領域に低抵抗の接点を形成することができる。

なお、第１導電型領域およびそれに重複する第２導電型領域は、上述したようにそれぞれの導電型の不純物を周辺領域の不純物濃度値よりも高濃度に含んでいる。その前提の下、上記第１導電型領域に第２導電型領域が重複するように位置するとは、第１導電型領域に重なるように第２導電型領域を形成し、両方の領域間にｐｎ界面が形成されている状態をさす。形成順序を逆にして、第２導電型領域に重なるように第１導電型領域を形成したものであってもよい。ｐｎ界面といえる部分が形成されれば両領域の形成順序は問わない。また、第１導電型領域の上に第２導電型領域がエピタキシャル成長法で形成される場合も、上記の構造のなかに含まれる。

本発明の半導体装置の製造方法は、周辺半導体領域を形成する工程と、周辺半導体領域の不純物の濃度値よりも高い濃度値の第１導電型不純物を含む第１導電型領域を形成する工程と、周辺半導体領域の不純物の濃度値よりも高い濃度値の第２導電型不純物を含み、第１導電型領域と重複するように第２導電型領域を形成する工程と、少なくとも第２導電型領域上に位置するように金属層を形成する工程と備える、ことを特徴とする。

上記方法により、第２導電型領域と低いコンタクト抵抗率を有する金属を用いて、第１導電型領域に低いコンタクト抵抗率の接点を形成することができる。

なお、上記の製造方法は、通常用いられる方法である、まず第１導電型領域を形成した後に第２導電型領域を形成する方法である。しかし、本発明の上記半導体装置は、まず第２導電型領域を形成した後に第１導電型領域を形成する方法によったものであってもよい。

上記本発明の半導体装置を用いることにより、第２導電型領域と低いコンタクト抵抗率を有する金属を用いて、第１導電型領域において、低いコンタクト抵抗率の金属接点を形成することができる。また、上記本発明の半導体装置の製造方法を用いることにより、第２導電型領域と低いコンタクト抵抗率を有する金属を用いて、第１導電型領域に低いコンタクト抵抗率の接点を形成することができる。

次に図面を用いて本発明の実施の形態について説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の対になった電極（接点）部分を示す図である。対の電極３１（１０），３２の一方の電極３１（１０）、すなわち第１電極では、周辺半導体領域５の中に、周辺半導体領域５の不純物濃度値よりも高濃度値のｐ型不純物（第１導電型不純物）を含むｐ⁺型領域（第１導電型領域）１が形成され、そのｐ⁺型領域１に表面以外が取り囲まれるように、ｎ型不純物（第２導電型不純物）を周辺半導体領域５の不純物濃度値よりも高濃度値のｎ型不純物を含むｎ⁺型領域（第２導電型領域）２が形成されている。そのｎ⁺型領域２の上に金属層（金属板）３が形成されている。上記対の電極のうちの他方の電極（第２電極）３２では、別の周辺半導体領域７の中に周辺半導体領域７の不純物濃度値よりも高濃度値のｎ型不純物を含むｎ⁺型領域１２が形成され、その上に金属層１３が形成されている。金属層３は、オーミック接触したｐ⁺型領域１とよりも、オーミック接触したｎ⁺型領域２と一層低いコンタクト抵抗率を形成する金属材料で構成される。

図１の電極部分で注目すべきことは、金属層３と金属層１３とが同じ金属材料で形成されていることである。金属層３と金属層１３とは、同じ金属層形成機会に形成され、同様にオーミック接触するように同じ熱処理機会に同じ熱処理を施される。

図１の場合、電極３１（１０）において、ｎ⁺型領域２は、底部が完全にｐ⁺型領域１内にあるだけでなく、平面的に見てｐ⁺型領域１に周囲を取り囲まれている。上記したようにｐｎ接合が形成されれば、両領域は上記のような形状関係に限定されない。周辺半導体領域５は、ｐ型でもｎ型でもよく、不純物を意図的に注入していなくてもよい。また、第２電極３２において、別の周辺半導体領域７は、不純物を意図的に注入していなくてもよい。

上記の電極３２（１０）の構造において、金属層３に電位を印加したとき、ｐ⁺型領域１とｎ⁺型領域２とのｐｎ接合に空乏層が形成される。しかし、高濃度にドーピングされたｐ⁺型領域１とｎ⁺型領域２との接合部の空乏層は非常に薄いものとなる。すなわち、ｐ型不純物濃度Ｎa、ｎ型不純物濃度Ｎdとすると、空乏層の幅ｄは、これら濃度の１／２乗（階段接合の場合）または濃度勾配の１／３乗（傾斜接合の場合）と、反比例する関係にある。

すなわち、不純物濃度（密度）が急激に変化する階段接合の場合は、空乏層の幅ｄはつぎの（１）式のように、空乏層の幅ｄは不純物濃度の１／２乗に反比例する。

ｄ＝［（２εs/ｅ）｛（１／Ｎa）＋（１／Ｎd）｝Ｖbi］^1/2・・・・(１） ただし、εsは誘電率、ｅはキャリアの電荷、Ｖbiはビルドインポテンシャルでありｐｎ接合の外側のｎ型領域とｐ型領域との電位差を表す。

また、濃度勾配がついた傾斜接合の場合には、空乏層の幅ｄはつぎの（２）式のように濃度勾配の１／３乗に反比例する。

ｄ＝（１２εsＶbi／ｅａ）^1/3・・・・・・・・・・・・・（２）
ただし、ａは濃度傾斜（ｃｍ^-4）であり、εs、ｅ、Ｖbiは（１）式の場合と同じである。

すなわち空乏層の幅ｄは不純物濃度の増減と逆行する関係にある。このため、ｐ型不純物濃度Ｎaおよびｎ型不純物濃度Ｎdがともに高いとき空乏層の幅ｄはゼロに近づく。このためキャリアは、逆バイアス状態でも上記の薄い空乏層を容易にトンネリングするようになる。逆に、キャリアが逆バイアス状態でも容易に空乏層をトンネリングできるほど高濃度の不純物をｐ型領域およびｎ型領域に導入する必要がある。

上記のキャリアによる逆バイアス状態における空乏層の容易なトンネリングのために、空乏層にわずかな電界を印加すればトンネル電流は非常に大きくなる。このため、空乏層の有する整流性を回避することができる。この結果、ｎ型領域（第２導電型領域）とのほうが低いコンタクト抵抗率を形成する金属を用いて、ｐ型領域（第１導電型領域）にも低いコンタクト抵抗率の電極を形成することが可能となる。

図２は、図１の一方の電極１０の変形例を示す図である。金属層３はｎ⁺領域２に含まれるが、全てを覆うことなく被覆しない領域を残して配置されている。図１に示す電極に比べて、コンタクト抵抗率は変わることはないが、コンタクト抵抗は接触面積が小さくなった分、増大する。しかし、反面、製造が容易となり、金属層の形成にそれほど精度を要しないという利点を得ることができる。

次に上記の電極３１（１０）を形成する方法について説明する。上記一方の電極１０は次の標準プロセスにより形成することができる。
（１）まず周辺半導体領域５に高濃度のｐ⁺型領域１を形成する。
（２）次いで、上記ｐ⁺型領域１に重複するようにｎ型不純物（第２導電型不純物）を高濃度に含むｎ⁺型領域２を形成する。この結果、ｐｎ接合が形成される。上記高濃度の内容は、周辺半導体領域５の不純物濃度値より高く、ｐｎ接合に生じる空乏層が薄く、逆バイアス状態でキャリアが容易にトンネリングできる程度とする。
（３）上記ｎ⁺型領域２の一部または全部を覆うように金属層３を形成する。図１の構造の場合、ｐ型領域とよりもｎ型領域とのほうが低いコンタクト抵抗率を有するＮｉ層を形成するのがよい。逆の構造の場合（ｎ型領域の電極箇所にｎ⁺型領域を形成し、そこにｐ⁺型領域を形成してその上にｐ型領域と低いコンタクト抵抗率を有する金属層を形成する場合）は、ｎ型領域とよりもｐ型領域とのほうが低いコンタクト抵抗率を有するＴｉ-Ａｌ層を用いるのがよい。
（４）金属層３とｎ⁺型領域２とがオーミック接触するように熱処理をする。

上記のプロセスを本発明の標準プロセスと呼ぶ。上記の標準プロセスの（１）と（２）の順序を入れ替えて、図３〜図５に示す変形プロセスに従って電極を形成してもよい。すなわち、変形プロセスでは、まず、ｎ⁺型領域２を形成し（図３参照）、次いでその周囲にｎ⁺型領域２に重複するようにｐ⁺型領域１を環状に形成してもよい（図４参照）。しかし、この場合、先にｎ⁺型領域２であった領域で、後からｐ⁺型領域となった領域２２は、ｎ型不純物の濃度分だけｐ型不純物濃度が相殺される。このため、変形プロセスではｐ型不純物を注入するとき、空乏層を薄くするｐ型濃度とするためにｐ型不純物濃度を標準プロセスより高くしなければならない。金属層３はｎ⁺型領域２の上に形成する（図５参照）。

標準プロセスの場合は、ｐ⁺型領域であった領域をｎ⁺型領域２にする際に、ｐ型不純物濃度分だけｎ型不純物濃度が相殺されている。したがって、標準プロセスでは、ｐ型領域にｎ型不純物を注入するとき、ｎ型不純物濃度を変形プロセスより高くしなければならない。標準プロセスおよび変形プロセスともに、上記部分の不純物が相殺されることを考慮して不純物を注入する。金属層３をｎ⁺型領域２の上に形成するのは同じである。上記のようなイオン注入法や、拡散法では不純物濃度の相殺を考える必要がある。

また、上記とはさらに別の製造方法では、図６に示すように、半導体領域５にｐ⁺型領域１を形成し、ついで、ｐ⁺型領域１の上に選択的にｎ⁺型エピタキシャル層２を形成する。このあとにＮｉ層などの金属層３を蒸着する。ｐ⁺型領域１の上に全面的にｎ⁺型エピタキシャル層２を形成してもよい。図６に示す構造（高濃度の第１導電型層の上に高濃度の第２導電型層をエピタキシャル成長法で形成する構造）の場合、不純物密度の相殺は考えなくてもよい。

（実施の形態２）
図７は、本発明の実施の形態２における半導体装置のプラグ配線部分（接点）を示す図である。一方のプラグ配線では、周辺半導体領域５の中に、周辺半導体領域５の不純物濃度値よりも高濃度値のｐ型不純物（第１導電型不純物）を含むｐ⁺型領域（第１導電型領域）１が形成され、そのｐ⁺型領域１に表面以外が取り囲まれるように、周辺半導体領域５の不純物濃度値よりも高濃度値のｎ型不純物（第２導電型不純物）を含むｎ⁺型領域（第２導電型領域）２が形成されている。この上に絶縁膜１５が位置し、その絶縁膜１５を貫通して、ｎ⁺型領域２の上に金属層の第１のプラグ配線層３が形成されている。他方のプラグ配線では、別の周辺半導体領域７の中に、周辺半導体領域７の不純物濃度値よりも高濃度値のｎ型不純物（第２導電型不純物）を含むｎ⁺型領域１２が形成されている。ｎ⁺型領域１２には、同様に、絶縁膜１５を貫通して、金属層の第２のプラグ配線層１３が接続されている。

金属層３，１３は、オーミック接触したｐ⁺型領域１とよりも、オーミック接触したｎ⁺型領域２と一層低いコンタクト抵抗率を形成する金属材料で構成される。第１および第２のプラグ配線層３，１３とは、同じ金属層形成機会に形成され、同様にオーミック接触するように同じ熱処理機会に同じ熱処理を施される。

第１のプラグ配線層３では、ｎ⁺型領域２は、底部が完全にｐ⁺型領域１内にあるだけでなく、平面的に見てｐ⁺型領域２に周囲を取り囲まれている。周囲の周辺半導体領域５は、通常、ｐ導電型であるが、不純物を意図的に注入していなくてもよい。また、第２のプラグ配線層１３において、別の周辺半導体領域７は、通常、ｎ導電型であるが、不純物を意図的に注入していなくてもよい。

上記構造において、金属層３に電位を印加したとき、ｐ⁺型領域１とｎ⁺型領域２とのｐｎ接合に空乏層が形成される。しかし、高濃度にドーピングされたｐ⁺型領域１とｎ⁺型領域２との接合部の空乏層は、実施の形態１の（１）式において示したように非常に薄いものとなる。このためキャリアは、上記の薄い空乏層を逆バイアス状態でも容易にトンネリングするようになる。逆に、キャリアが逆バイアス状態で容易に空乏層をトンネリングできるほど高濃度の不純物をｐ型領域およびｎ型領域に導入する必要がある。

上記のキャリアによる空乏層の逆バイアス時の容易なトンネリングのために、空乏層の有する整流性を回避することができる。この結果、ｎ型領域（第２導電型領域）とのほうが低いコンタクト抵抗率を有する金属（ただし後で説明するように周囲との反応性を考慮する必要がある）を用いて、ｐ型領域（第１導電型領域）にも低いコンタクト抵抗率の電極を形成することが可能となる。

図８は、図１に示す第１のプラグ配線層の変形例を示す図である。金属層３はｎ⁺型領域２をすべて覆い、ｐ⁺型領域１にまで拡大している。この構造により、空乏層によって生じる容量を小さくし、高周波特性を向上させる半導体装置を形成することができる。

図７に示す半導体装置の製造方法は、上記実施の形態１における標準プロセス（１）〜（４）において、プロセス（２）の後に、絶縁膜１５を形成し、ｎ⁺型領域２，１２の上に貫通孔を設ければよい。このあとプロセス(３）にしたがって、貫通孔を充填するようにｎ⁺型領域２，１２の上に金属層３，１３を形成する。熱処理プロセス（４）は、後工程における熱処理により同等の熱履歴を受ければ、とくに上記プラグ配線のための熱処理を行なう必要はない。

次に金属層と周囲との反応性について説明する。金属層は、コンタクト抵抗率の要因のほかに絶縁膜１５などとの反応性等も考慮して、その材料を選択するのがよい。むしろ、絶縁膜との反応性が小さいことを最優先させ、ついで、上記のコンタクト抵抗率が低くなる基準の下に金属層の材料を選択するのがよい。また、絶縁膜等との反応を避けるために、バリア層を余計に設けてもよい。また、貫通孔の側壁を反応性の低い材料で覆ったのちに、上記金属層を充填して接続してもよい。上記金属層、バリア層には、あらゆる種類の金属の中から適切な材料を選択して用いることができる。金属層は、複合的な構造で構成されてもよい。

（実施の形態３）
図９は、本発明の実施の形態３における半導体装置の電極部分を示す図であり、図１に示す電極１０の変形例を示す図である。電極１０の箇所に、ｐ⁺型領域（第１導電型領域）１に接してｎ⁺型領域（第２導電型領域）２が形成されている。図９の場合、ｐ⁺型領域１とｎ⁺型領域２とがｐｎ接合を形成するように隣り合っている。図９に示すような、両方の領域が「接する」態様は、ｎ⁺型領域（第２導電型領域）２がｐ⁺型領域（第１導電型領域）１に「重複するように」位置する態様に含まれる。そのｎ⁺型領域２の上に金属層３が形成されている。金属層３は、オーミック接触したｐ⁺型領域１とよりも、オーミック接触したｎ⁺型領域２と一層低いコンタクト抵抗率を形成する。周囲の周辺半導体領域５は、ｐ導電型である。

図９に示す電極構造の場合、電位を金属層３に印加したとき、ｐ⁺型領域１とｎ⁺型領域２のｐｎ接合に空乏層が形成される。また、ｐ型の周辺半導体領域５とｎ⁺型領域２とのｐｎ接合にも空乏層が形成される。この場合、空乏層の厚みは、ｐ⁺型領域１とｎ⁺型領域２のｐｎ接合における空乏層のほうが、上記（１）式により薄い。すなわち、上記両方の領域の不純物濃度は高いために空乏層は非常に薄く、キャリアは逆バイアス状態でも容易にｐ⁺型領域１とｎ⁺型領域２のｐｎ接合における空乏層をトンネリングすることができる。このため、キャリアは、金属層３→ｎ⁺型領域２→ｐ⁺型領域１→周辺半導体領域５の経路を流れる。この結果、ｐ型領域に、ｎ⁺型領域２と一層低いコンタクト抵抗率を形成する金属材料を用いて、電極を形成することができる。

（実施の形態４）
図１０は本発明の実施の形態４の半導体装置における電極部分を示す図であり、図１に示す電極１０の変形例を示す図である。図１０における電極構造１０において注目すべき点は、金属層３はｐ⁺型領域およびｎ⁺型領域２の両方にオーミック接触していることである。図１０に示す構造では、キャリアを、経路４を流れるように注入することにより、空乏層によって生じる容量を小さくし、高周波特性を向上させることができる。その理由はつぎのとおりである。

図１１（ａ）は空乏層による容量Ｃを示す等価回路を示す図である。ｎ⁺型領域２の上にだけ金属の電極を形成した場合、ｐｎ間に発生する空乏層の容量Ｃにより高周波特性が悪化する。ｐ⁺型領域１とｎ⁺型領域２との両方に電極３を形成すると、図１１（ｂ）に示す等価回路のように、ｐｎ接合の空乏層による容量Ｃと並列にｐ⁺型領域１のみを通る抵抗成分Ｒが形成される。ｐ⁺型領域１と電極３との間でもある程度オーミック接触がとれているという仮定の下で、空乏層の容量Ｃに蓄えられた電荷を抵抗成分Ｒを通して導通させ、空乏層の電荷を短時間に低下させることができる。この結果、図１０のように、金属層３をｐ⁺型領域１とｎ⁺型領域２との両方に接触させると高周波特性を改善することができる。

（実施の形態５）
本発明の実施の形態５では、高濃度の不純物領域を形成する際の注入用マスクの形状にポイントがある。図１２および図１３において、注入用マスク９は、本体９ｃ内に、所定厚み以下の中央部領域（開口であってもよい）９ａと、その中央部領域９ａを囲み中央部領域の厚みより厚く本体９ｃより薄い外周領域９ｂとを有する２段構造のマスクである。まず、ｐ型不純物を所定の注入エネルギー（本体９ｃは通過しないが外周領域９ｂは通過するエネルギー）で注入して、周辺半導体領域５の深い領域にｐ⁺型領域１を形成する。次いで、注入用マスク９をそのままの配置で用いて、注入エネルギーを低下させ、外周領域９ｂは通過しないが中央部領域（開口部）９ａは通過するエネルギーでｎ型不純物を注入して、注入用マスク９の開口部９ａに対応する領域のみにｎ⁺型領域２を浅く形成する。ｎ⁺型領域２は、ｐ⁺型領域１に不純物濃度を相殺しながら形成される。

上記の方法によれば、位置ずれを起すことなく、一回の注入用マスク配置によりｐ⁺型領域１に囲まれたｎ⁺型領域２の構造を形成することが可能となる。この結果、簡単に精度のよい半導体装置を作製することが可能となる。

本発明の実施例１においては、図１４に示すＳｉＣのｐｎダイオードを作製した例を紹介する。作製手順は次のとおりである。まず、ｎ型ＳｉＣ基板５１上に、低濃度のｎ^-型エピタキシャル層５２をＣＶＤ法により形成する。ｎ^-型エピタキシャル層５２の厚みは１０μｍとし、またドナー密度が１×１０¹⁶ｃｍ^-3とした。次に、その上に高濃度のｐ⁺エピタキシャル層５３を同じくＣＶＤ法で形成した。ｐ⁺エピタキシャル層５３の厚みは１μｍとし、またアクセプター密度は５×１０¹⁹ｃｍ^-3とした。

次にｐ⁺エピタキシャル層５３のコンタクト形成部に選択的に高濃度のｎ⁺エピタキシャル層５４をＣＶＤ法で形成する。ｎ⁺エピタキシャル層５４の厚みは１μｍとし、またドナー密度は１×１０²⁰ｃｍ^-3とした。次に、ｎ⁺エピタキシャル層５４上と、ｎ型ＳｉＣ基板５１の裏面とに、Ｎｉを厚み１０００Å（０．１μｍ）蒸着した。次いで、１０００℃×２分の合金化熱処理を行なった。

上記の方法により作製したＳｉＣのｐｎダイオードは、Ｎｉ層５５をダイオードの両方の接続端であるｎ型の層５４，５１に１回の処理により形成し、両方の接続端ともに低いコンタクト抵抗とすることができる。そして、ｐ⁺エピタキシャル層５３とｎ⁺エピタキシャル層５４とがともに高濃度の不純物を有するためｐｎ接合における逆バイアス電圧時における空乏層は薄く、低抵抗の電極形成を実現することができる。

本発明の実施例２においては、図１５に示すＳｉＣのＪＦＥＴを作製した例を紹介する。作製手順は次のとおりである。ＳｉＣのｐ型基板６１上に低濃度のｎ^-型エピタキシャル層６２をＣＶＤ法により形成する。ｎ^-型エピタキシャル層６２の厚みは３μｍとし、ドナー密度は１×１０¹⁶ｃｍ^-3とした。次にドレイン、ソース領域６３を形成するためにイオン注入を行なった。ドレイン、ソース領域６３の形成条件は、リン（Ｐ）イオンを用いてドナー密度が２×１０²⁰ｃｍ^-3となるようにドーズ量を設定した。さらにｐ⁺型領域（ゲート領域）６４を形成するために再度イオン注入を行なった。ｐ⁺型領域６４の形成条件は、アルミニウムイオンを用いてアクセプター密度５×１０¹⁹ｃｍ^-3となるようにドーズ量を設定した。

このあと、ｐ⁺型領域６４から外れないようにリンイオン注入を行ない高濃度のｎ⁺型領域６５を形成した。ｎ⁺型領域６５のドナー密度が５×１０²⁰ｃｍ^-3となるようにドーズ量を設定した。イオン注入領域を活性化するために１７００℃で活性化アニールを行なった。次にドレイン、ソース領域６３およびゲート領域６４，６５の上に、いずれもＮｉ層６７を厚み１０００Å（０．１μｍ）蒸着した。このときＮｉ層６７は、ｎ⁺型領域６５を覆い、外側のｐ⁺型領域６４にも接触するように形成した。次に合金化熱処理を行なった。

上記のＳｉＣのＪＦＥＴは、ドレイン、ソース領域６３、およびゲート領域６４，６５においてＮｉ層６７の電極と接触し、そのため低いコンタクト抵抗率を有する。また、ゲート領域では、電極のＮｉ層６７は、ｐ⁺型領域６４およびｎ⁺型領域６５に接触するので、高周波特性も向上させることができる。

本発明においては、半導体は半導体である限りどのような半導体にも適用することができる。たとえば、Ｓｉなどの半導体、ＳｉＣなどの化合物半導体、Ｇａ系化合物半導体など何であってもよい。とくに、通常、ｐ型領域およびｎ型領域の両方の領域でオーミックコンタクトをとることが難しいワイドギャップ半導体（たとえばＳｉＣ、ＧａＮ）には好適である。また、本発明は、上記の実施の形態１〜４に限定されず、たとえば、本発明は、２つの電極を共通する１つの金属材料で形成する直接的なメリットだけでなく、第１導電型領域とよりも第２導電型領域とのほうが低いコンタクト抵抗率となる材料を用いて第１導電型領域の接点を形成することが有利な場合すべてに適用される。

このため、本発明の半導体装置は、周辺半導体領域と、周辺半導体領域の不純物の濃度値よりも高い濃度値の第１導電型不純物を含む第１導電型領域と、周辺半導体領域の不純物の濃度値よりも高い濃度値の第２導電型不純物を含み、第１導電型領域と重複するように位置する第２導電型領域と、少なくとも第２導電型領域上に位置する金属層とを備える。

上記構成により、たとえば第２導電型領域と低いコンタクト抵抗率を有する金属を用いて、第１導電型領域において、低いコンタクト抵抗率の金属接点を形成することができる。接点を形成する箇所では、第１導電型領域およびそれに重複する第１導電型領域は、それぞれの導電型の不純物を高濃度に含んでいる。このため第１導電型領域と第２導電型領域との接合部に空乏層が生じても、その空乏層は非常に薄いものとなり、逆バイアス状態でもキャリアは容易にその薄い空乏層をトンネリングすることができる。このため、第２導電型領域と低いコンタクト抵抗率を有する金属を用いて、第１導電型領域に低抵抗の接点を形成することができる。

なお、第１導電型領域およびそれに重複する第２導電型領域は、上述したようにそれぞれの導電型の不純物を周辺領域の不純物濃度値よりも高濃度に含んでいる。その前提の下、上記第１導電型領域に第２導電型領域が重複するように位置するとは、第１導電型領域に重なるように第２導電型領域を形成し、両方の領域間にｐｎ界面が形成されている状態をさす。形成順序を逆にして、第２導電型領域に重なるように第１導電型領域を形成したものであってもよい。ｐｎ界面といえる部分が形成されれば両領域の形成順序は問わない。両方の領域が、単に隣り合う構造も含まれる。

また、高濃度の第２導電型領域が、高濃度の第１導電型領域上にエピタキシャル成長法により形成されたものであってもよい。また、高濃度の第２導電型領域が、高濃度の第１導電型領域中に不純物を導入されて形成されたものであってもよい。

上記の金属層は、第２導電型領域とのコンタクト抵抗率が第１導電型領域とのコンタクト抵抗率よりも小さい材料から構成されるようにできる。この構成により、半導体装置の接点におけるコンタクト抵抗を減らし、発熱などによって失われる電力消費を減らし、また温度上昇を抑制できるので半導体装置の耐久性を向上させることができる。

また、上記の金属層が、第２導電型領域およびその第２導電型領域に接する第１導電型領域の両方の上に位置するようにできる。この構成により、空乏層によって生じる容量を小さくし、高周波特性を向上させることができる。

また、上記の第１導電型領域が第１の電極の箇所に形成され、上記の金属層を電極板とすることができる。この構成により、たとえば第２導電型領域と低いコンタクト抵抗率を有する金属を用いて、第１導電型領域に低いコンタクト抵抗率の電極を形成することができる。この結果、たとえば大電力用の半導体装置の電極でのコンタクト抵抗を減少させ、消費電力および発熱量を減らすことができる。

また、上記の第１の電極の箇所とは異なる別の周辺半導体領域において、当該別の周辺半導体領域の不純物の濃度値よりも高濃度値の第２導電型不純物を含む第２導電型領域の上に、金属層と同じ材料の金属層が位置して第１の電極と対をなす第２の電極を構成し、その第２の電極は、別の周辺半導体領域の不純物の濃度値よりも高濃度値の第１導電型不純物を含みかつそこに位置する前記第２導電型領域との間に接合部を形成する第１導電型領域を有しないようにできる。

上記構造により、対をなす導電型が異なる領域の電極を、同じ金属材料を用いて一度に形成することができる。

また、第１導電型領域および第２導電型領域の下に絶縁膜を備え、金属層を第１のプラグ配線箇所において絶縁膜を貫通する第１のプラグ配線層とすることができる。

上記構成により、電極に限定されず、プラグ配線層を金属で形成する場合、半導体との接点におけるコンタクト抵抗を低くできる。このため、消費電力や発熱量を減らすことができる。

また、上記の第１のプラグ配線箇所とは異なる別の周辺半導体領域の第２のプラグ配線箇所に位置し、当該別の周辺半導体領域の不純物の濃度値よりも高濃度値の第２導電型不純物を含む第２導電型領域の上に、上記の金属層と同じ材料の第２のプラグ配線層を備え、第２のプラグ配線箇所は、別の周辺半導体領域の不純物濃度の値よりも高濃度値の第１導電型不純物を含みかつそこに位置する第２導電型領域との間に接合部を形成するという条件を満たす第１導電型領域を有しない、構造にできる。

上記構造により、第１および第２導電型領域へのプラグ配線を一度に形成した上で、プラグ配線のコンタクト抵抗を低くすることができる。

上記の半導体装置の製造方法は、周辺半導体領域を形成する工程と、周辺半導体領域の不純物の濃度値よりも高い濃度値の第１導電型不純物を含む第１導電型領域を形成する工程と、周辺半導体領域の不純物の濃度値よりも高い濃度値の第２導電型不純物を含み、第１導電型領域と重複するように第２導電型領域を形成する工程と、少なくとも第２導電型領域上に位置するように金属層を形成する工程と備える。

上記方法により、たとえば第２導電型領域と低いコンタクト抵抗率を有する金属を用いて、第１導電型領域に低いコンタクト抵抗率の接点を形成することができる。なお、上記の製造方法は、通常用いられる方法（標準プロセス）である。標準プロセスでは、まず第１導電型領域を形成した後に第２導電型領域を形成する。しかし、上記半導体装置は、標準プロセスに限定されず、まず第２導電型領域を形成した後に第１導電型領域を形成する変形プロセスによってもよい。

上記の金属層形成工程では、周辺半導体領域において第２導電型領域を越えて該第２導電型領域に接する第１導電型領域をも覆うように金属層を形成することができる。この方法により、空乏層によって生じる容量を小さくし、高周波特性を向上させることができる。

また、上記半導体装置は、周辺半導体領域とは異なる別の周辺半導体領域において、該別の周辺半導体領域に位置する別の第２導電型領域に設けられた別の金属層を備え、金属層形成工程では、金属層および別の金属層を同じ機会に同じ材料で形成することができる。この方法により、製造プロセスを簡略化することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明を用いることにより、半導体装置の接点、たとえば電極構造や配線に適用され、製造工程の簡略化や接点におけるコンタクト抵抗を低減し、その他多くの長所をもたらすことができるので、この分野の接点構造に革新をもたらし、広範に利用されることが期待される。

本発明の実施の形態１の半導体装置における、対の電極部分を示す図である。 図１の一方の電極部分の変形例を示す図である。 図１の一方の電極部分の製造方法における変形例において、ｎ⁺型領域を形成した状態を示す図である。 図３に引き続き、ｐ⁺型領域を形成した状態を示す図である。 ｎ⁺型領域の上に金属層を形成した状態を示す図である。 図１の一方の電極部分のさらに別の構造例を示す図である。 本発明の実施の形態２の半導体装置におけるプラグ配線層を示す図である。 図７の半導体装置の第１のプラグ配線層の変形例を示す図である。 本発明の実施の形態３の半導体装置におけるプラグ配線層を示す図である。 本発明の実施の形態４の半導体装置における電極部分を示す図である。 本発明の実施の形態４の半導体装置における電極部分の等価回路を示す図であり、（ａ）は金属層がｐ⁺型領域にまではみ出さない場合、（ｂ）は金属層がｐ⁺型領域にまではみ出した場合を示す図である。 本発明の実施の形態５の半導体装置の製造方法において不純物を注入している状態を示す図である。 図１２のあとで不純物が注入された状態を示す図である。 実施例１のＳｉＣのｐｎダイオードを示す図である。 実施例２のＳｉＣのＪＦＥＴを示す図である。

符号の説明

１ ｐ⁺型領域（第１導電型領域）、２，１２ ｎ⁺型領域（第２導電型領域）、３，１３ 金属層（電極板、プラグ配線層）、４ キャリア注入経路、５，７ 周辺半導体領域、９ 注入用マスク、９ａ 注入用マスクの中央部領域、９ｂ 注入用マスクの外周領域、９ｃ 注入用マスクの本体、１０，３１，３２ 電極、１５ 絶縁膜、２２ ｎ⁺型領域形成後にｐ⁺型領域とされた部分、５１，６１ ｎ型ＳｉＣ基板、５２，６２ ｎ-エピタキシャル層、５３，６４ ｐ+型エピタキシャル層、５４，６３，６５ ｎ+型エピタキシャル層、５５，６７ Ｎｉ層。

Claims (15)

1. 周辺半導体領域と、
   前記周辺半導体領域の不純物の濃度値よりも高い濃度値の第１導電型不純物を含む第１導電型領域と、
   前記周辺半導体領域の不純物の濃度値よりも高い濃度値の第２導電型不純物を
   含み、前記第１導電型領域と重複するように位置する第２導電型領域と、
   少なくとも前記第２導電型領域上に位置する金属層とを備える、半導体装置。
2. 前記高濃度の第２導電型領域が、前記高濃度の第１導電型領域上にエピタキシャル成長法により形成されたものである、請求項１に記載の半導体装置。
3. 前記高濃度の第２導電型領域が、前記高濃度の第１導電型領域中に不純物を導入されて形成されたものである、請求項１に記載の半導体装置。
4. 前記金属層は、前記第２導電型領域とのコンタクト抵抗率が前記第１導電型領域とのコンタクト抵抗率よりも小さい材料から構成される、請求項１〜３のいずれかに記載の半導体装置。
5. 前記金属層が、前記第２導電型領域およびその第２導電型領域に接する前記第１導電型領域の両方の上に位置している、請求項１〜４のいずれかに記載の半導体装置。
6. 前記第１導電型領域が第１の電極の箇所に形成され、前記金属層が電極板である、請求項１〜５のいずれかに記載の半導体装置。
7. 前記第１の電極の箇所とは異なる別の周辺半導体領域において、当該別の周辺半導体領域の不純物の濃度値よりも高濃度値の第２導電型不純物を含む第２導電型領域の上に、前記金属層と同じ材料の金属層が位置して前記第１の電極と対をなす第２の電極を構成し、前記第２の電極は、前記別の周辺半導体領域の不純物の濃度値よりも高濃度値の第１導電型不純物を含みかつそこに位置する前記第２導電型領域との間に接合部を形成する第１導電型領域を有しない、請求項６に記載の半導体装置。
8. 前記第１導電型領域および第２導電型領域の下に絶縁膜を備え、前記金属層が第１のプラグ配線箇所において前記絶縁膜を貫通する第１のプラグ配線層である、請求項１〜５のいずれかに記載の半導体装置。
9. 前記第１のプラグ配線箇所とは異なる別の周辺半導体領域の第２のプラグ配線箇所に位置し、当該別の周辺半導体領域の不純物の濃度値よりも高濃度値の第２導電型不純物を含む第２導電型領域の上に、前記金属層と同じ材料の第２のプラグ配線層を備え、前記第２のプラグ配線箇所は、前記別の周辺半導体領域の不純物濃度の値よりも高濃度値の第１導電型不純物を含みかつそこに位置する第２導電型領域との間に接合部を形成する第１導電型領域を有しない、請求項８に記載の半導体装置。
10. 周辺半導体領域を形成する工程と、
    前記周辺半導体領域の不純物の濃度値よりも高い濃度値の第１導電型不純物を含む第１導電型領域を形成する工程と、
    前記周辺半導体領域の不純物の濃度値よりも高い濃度値の第２導電型不純物を含み、前記第１導電型領域と重複するように第２導電型領域を形成する工程と、
    少なくとも前記第２導電型領域上に位置するように金属層を形成する工程と、備える、半導体装置の製造方法。
11. 前記第２導電型領域形成工程では、前記第１導電型領域上に第２導電型領域をエピタキシャル成長させる、請求項１０に記載の半導体装置の製造方法。
12. 前記第２導電型領域形成工程では、前記第１導電型領域中に第２導電型不純物を導入することによりその第２導電型領域を形成する、請求項１０に記載の半導体装置の製造方法。
13. 前記第１導電型領域形成工程および第２導電型領域形成工程では、所定厚み以下の中央部領域と、その中央部領域を囲み当該中央部領域の厚みより厚く本体より薄い外周領域とを本体内に有する注入用マスクを用い、前記第１導電型不純物に前記外周領域を通過するが前記本体を通過しない範囲のエネルギーを与えてその注入用マスクを介在させて前記周辺半導体領域に導入することにより前記第１導電型領域を形成し、次いで、同じ注入用マスクをそのままの配置で介在させて、前記第２導電型不純物に前記中央部領域を通過するが前記外周領域を通過しない範囲のエネルギーを与えて前記第１導電型領域に導入することにより前記第２導電型領域を形成する、請求項１２に記載の半導体装置の製造方法。
14. 前記金属層形成工程では、前記周辺領域において前記第２導電型領域を越えて該第２導電型領域に接する前記第１導電型領域をも覆うように前記金属層を形成する、請求項１０〜１３のいずれかに記載の半導体装置の製造方法。
15. 前記半導体装置は、前記周辺領域とは異なる別の周辺領域において、該別の周辺領域に位置する別の第２導電型領域に設けられた別の金属層を備え、前記金属層形成工程では、前記金属層および前記別の金属層を同じ機会に同じ材料で形成する、請求項１０〜１４のいずれかに記載の半導体装置の製造方法。

Images