JP2006267359A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】 共通電極における最適電圧の変動を、簡易な構成によって抑える。
【解決手段】 画素は、複数行の走査線と複数列のデータ線との交差に対応して設けられ
、画素毎に個別の画素電極と、各画素にわたって共通の共通電極と、画素電極と共通電極
とにより電気光学物質を挟持した画素容量と、走査線が選択されたときに導通状態となっ
て、データ線に供給されたデータ信号に応じた電圧を画素容量に書き込むＴＦＴとを含む
。ここで、共通電極に印加すべき電圧を出力する電圧出力回路５４と共通電極との間に抵
抗素子５６を電気的に介挿するとともに、共通電極と接地電位Ｇndとの間に容量素子５８
を電気的に介挿する。
【選択図】 図１

Description

本発明は、電気光学装置における表示品位の低下を防止する技術に関する。

特に液晶などの電気光学物質を用いて画像を表示する電気光学装置では、特性の劣化を
防ぐために、電気光学物質が交流で駆動される。例えば、スイッチング素子として薄膜ト
ランジスタを用いたアクティブマトリクス型の液晶装置においては、液晶を挟んで複数の
画素電極に対向する共通電極に対して略一定の電圧が印加される一方、画素の階調に対応
する電圧を有するデータ信号が予め定められた電位を基準として周期的に極性反転された
うえで各画素電極に印加される。

このような交流駆動において、データ信号が基準電位よりも高位の正極性である場合と
低位である負極性である場合とで電気光学物質に印加される電圧実効値が異なると、電気
光学装置からの出射光量が周期的に変動するフリッカーが発生するだけでなく、結果的に
直流成分が印加されて、電気光学物質に劣化してしまうことになる。このため、画像を表
示する際に、電気光学装置から出射される光量の周期的な変動量が最小となるように、す
なわちフリッカーが最小となるようなに、共通電極（対向電極）の最適電圧を調整する第
１の技術が提案されている（例えば特許文献１参照）。
また、このような共通電極の最適電圧は、時間経過とともに変動することも知られてい
るので、共通電極が設けられる側の対向基板にチャージされる電荷量に応じて、共通電極
に印加する電圧を制御する第２の技術も提案されている（例えば特許文献２参照）。
特開平８−２８６１６９号公報 特開２００３−３０２６４８号公報

しかしながら、上記第１の技術は、製造直後に、フリッカーが最小となるように共通電
極を自動調整するものなので、組込後の通常使用時には対処できない。また、上記第２の
技術は、共通電極に印加する電圧をディジタルデータで指定するとともにＤ／Ａコンバー
タでアナログ電圧に変換するので、構成の複雑化が懸念される。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、共通電
極の最適電圧の変動に対処して、正極性と負極性で液晶に印加される電圧実効値が異なる
ことに起因したフリッカーや直流成分の印加を防止した電気光学装置および電子機器を提
供することにある。

上記目的を達成するために本発明は、複数行の走査線と複数列のデータ線との交差に対
応して設けられた複数の画素であって、画素毎に個別の画素電極と、各画素にわたって共
通の共通電極と、前記画素電極と前記共通電極とを含む画素と、前記共通電極に印加すべ
き電圧を出力する電圧出力回路と前記共通電極との間に電気的に介挿された抵抗素子とを
有することを特徴とする。本発明における抵抗素子の抵抗値は１ｋΩ以上であることが望
ましい。
抵抗素子のみを介挿すると、データ信号の電圧変化の影響を受けて共通電極の電位が変
動するので、本発明においては、前記共通電極と一定の電位に保たれた所定の電位線との
間に電気的に介挿された容量素子を含む構成が好ましい。
本発明において、前記走査線を所定の順番で選択する走査線駆動回路と、選択された走
査線に対応する画素に対し、当該画素の階調に応じたデータ信号を、前記データ線に供給
するデータ線駆動回路とを含む構成としても良い。また、電子機器として、上記電気光学
装置を有する構成としても良い。

以下、本発明の実施形態について図面を参照して説明する。図１は、本実施形態に係る
電気光学装置の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、処理回路５０と表示パネル１００とに
大別される。このうち、処理回路５０は、プリント基板に形成された回路モジュールであ
り、表示パネル１００とは、ＦＰＣ（Flexible Printed Circuit）基板等によって接続さ
れている。

処理回路５０は、さらに、データ信号供給回路３００や、走査制御回路５２、電圧出力
回路５４等を含み、このうち、データ信号供給回路３００は、Ｓ／Ｐ変換回路３２０、Ｄ
／Ａ変換回路群３４０および増幅・反転回路３５０を有する。
Ｓ／Ｐ変換回路３２０は、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック
信号ＤＣＬＫに同期して図示しない上位装置から供給されるディジタルの画像データＶｄ
を、６チャネルに分配するとともに、それぞれ時間軸に６倍に伸長して（相展開またはシ
リアル−パラレル変換ともいう）、画像データＶｄ１ｄ〜Ｖｄ６ｄとして出力するもので
ある。ここで、画像データＶｄは、画素の階調（明るさ）を指定するディジタルデータで
あり、水平帰線期間では、最低階調（黒色）に指定する。なお、水平帰線期間において最
低階調に指定する理由は、主に、タイミングズレなどにより画素に供給されたとしても、
当該画素を表示に寄与させないためである。説明の便宜上、画像データＶｄ１ｄ〜Ｖｄ６
ｄをそれぞれチャネル１〜６と称している。

Ｄ／Ａ変換回路群３４０は、チャネル毎に設けられたＤ／Ａ変換器の集合体であって、
画像データＶｄ１ｄ〜Ｖｄ６ｄを、それぞれ階調値に応じた電圧のアナログ信号に変換す
るものである。
増幅・反転回路３５０は、アナログ変換された信号を、後述する電圧Ｖcを基準にして
正転または極性反転して、データ信号Ｖｉｄ１〜Ｖｉｄ６として表示パネル１００に供給
するものである。
極性反転については、（ａ）走査線毎、（ｂ）データ線毎、（ｃ）画素毎、（ｄ）面（
フレーム）毎など様々な態様があるが、本実施形態にあっては（ａ）走査線毎の極性反転
であるとする。ただし、本発明をこれに限定する趣旨ではない。
なお、電圧Ｖcは、後述する図５に示されるように画像信号の振幅中心電圧である。ま
た、本実施形態では、便宜上、データ信号Ｖｉｄ１〜Ｖｉｄ６について、振幅中心電圧Ｖ
cよりも高位側を正極性と、低位側を負極性と、それぞれ称している。
本実施形態では、画像データＶｄをシリアル−パラレル変換した後にアナログ変換する
構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである
。

ここで、便宜上、表示パネル１００の構成について説明する。この表示パネル１００は
、電気光学変化によって所定の画像を形成するものである。図２は、表示パネル１００の
電気的な構成を示すブロック図であり、図３は、表示パネル１００の画素の詳細な構成を
示す図である。この表示パネル１００は、素子基板と共通電極が形成された対向基板とを
一定の間隙をもってシール材によって貼り合わせるとともに、この間隙に液晶を封止した
構成となっている。
図２に示されるように、表示パネル１００では、８６４行の走査線１１２が図において
Ｘ（水平）方向に延在する一方、１１５２（＝１９２×６）列のデータ線１１４が図にお
いてＹ（垂直）方向に延在している。そして、これらの走査線１１２とデータ線１１４と
の交差部分に対応するように画素１１０が設けられている。したがって、画素１１０は、
本実施形態では、縦８６４行×横１１５２列のマトリクス状に配列することになるが、本
発明をこれに限定する趣旨ではない。
なお、本実施形態において、１１５２列のデータ線１１４は、６列毎にブロック化され
ている。説明の便宜上、左から数えて１、２、３、…、１９２番目のブロックを、それぞ
れＢ１、Ｂ２、Ｂ３、…、Ｂ１９２と表記する。

画素１１０の詳細な構成については、図３に示されるように、ｎチャネル型のＴＦＴ（
薄膜トランジスタ）１１６のソースがデータ線１１４に接続されるとともに、ドレインが
画素電極１１８に接続される一方、ゲートが走査線１１２に接続されている。
また、素子基板に形成された画素電極１１８に対向するように共通電極１０８が全画素
に対して共通に設けられる。そして、これらの画素電極１１８と共通電極１０８との間に
液晶１０５が挟持されている。このため、画素毎に、画素電極１１８、共通電極１０８お
よび液晶１０５からなる画素容量が構成されることになる。

特に図示はしないが、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば
約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両
基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極１１８と共通電極１０８との間を通過する光は、画素容量に印加される電圧実
効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が
大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため
、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交
する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、その単位時間に
おける平均的な光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなる
につれて透過する光量が減少して、ついには透過率が最小である黒色表示になる（ノーマ
リーホワイトモード）。

また、オフ時におけるＴＦＴ１１６を介した画素容量からの電荷リークの影響を少なく
するために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、
画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわ
たって容量線１０７に接続されている。
この容量線１０７は、図２に示されるように、各画素１１０にわたって共通であり、共
通電極１０８とは、電極１０７ａと、上記シール材に混入された導通粒子とを介して電気
的に接続されている。
なお、画素１１０におけるＴＦＴ１１６は、次に説明する走査線駆動回路１３０や、ブ
ロック選択回路１４０、サンプリングスイッチ１５１などと共通の製造プロセスで形成さ
れて、装置全体の小型化や低コスト化に寄与している。

続いて、画素１１０が配列する領域の周辺には、走査線駆動回路１３０や、ブロック選
択回路１４０などの周辺回路が設けられている。このうち、走査線駆動回路１３０は、図
４に示されるように、順次排他的に１水平走査期間にわたってＨレベルになる走査信号Ｇ
１、Ｇ２、Ｇ３、…、Ｇ８６４を、それぞれ１行目、２行目、３行目、…、８６４行目の
走査線１１２に供給するものである。なお、走査線駆動回路１３０の詳細については、本
発明と直接関連しないので省略するが、１垂直走査期間（１Ｆ）の最初に供給されるとと
もに、クロック信号ＣＬＹの半周期程度のパルス幅（Ｈレベル）を有する転送開始パルス
ＤＹを、当該クロック信号ＣＬＹのレベルが遷移する（立ち上がる、または、立ち下がる
）毎に順次シフトした形で走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４として出力して、表
示パネル１００を垂直走査する構成となっている。

次に、ブロック選択回路１４０は、図４に示されるように、１水平走査期間の開始時に
供給されるとともに、クロック信号ＣＬＸの１周期程度のパルス幅（Ｈレベル）を有する
転送開始パルスＤＸを、クロック信号ＣＬＸのレベルが遷移する毎に順次シフトするとと
もに、そのパルス幅を狭めて、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２として
出力して、表示パネル１００を水平走査するものである。
なお、走査信号やサンプリング信号のＨレベルに相当する電圧は電源の高位側電圧Ｖdd
であり、Ｌレベルに相当する電圧は電源の低位側電圧Ｖssであって、この電圧Ｖssが接地
電位Ｇnd（電圧ゼロ）となっている（後述する図６参照）。

サンプリング回路１５０は、データ線１１４の各々に対応して設けられたサンプリング
スイッチ１５１の集合体である。各サンプリングスイッチ１５１は、例えばｎチャネル型
のＴＦＴであり、そのドレインはデータ線１１４に接続されている。
ここで、同一ブロックに属するデータ線１１４に対応する６個のサンプリングスイッチ
１５１のゲートには、ブロックに対応するサンプリング信号が共通に供給される。例えば
、ブロックＢ４に属する１９〜２４列目のデータ線１１４に対応する６個のサンプリング
スイッチ１５１のゲートには、当該ブロックＢ４に対応するサンプリング信号Ｓ４が共通
に供給される。

サンプリングスイッチ１５１のソースは、次のような関係でデータ信号Ｖｉｄ１〜Ｖｉ
ｄ６が供給される６本の画像信号線１７１のいずれかに接続されている。
すなわち、図２において左から数えてｊ列目のデータ線１１４の一端にドレインが接続
されたサンプリングスイッチ１５１は、ｊを６で割った余りが「１」であるならば、その
ソースが、データ信号Ｖｉｄ１が供給される画像信号線１７１に接続され、同様に、ｊを
６で割った余りが「２」、「３」、「４」、「５」、「０」であるデータ線１１４にドレ
インが接続されたサンプリングスイッチ１５１は、そのソースが、データ信号Ｖｉｄ２〜
Ｖｉｄ６が供給される画像信号線１７１にそれぞれ接続されている。例えば、図２におい
て２３列目のデータ線１１４にドレインが接続されたサンプリングスイッチ１５１のソー
スは、「２３」を６で割った余りが「５」であるから、データ信号Ｖｉｄ５が供給される
画像信号線１７１に接続される。なお、ｊは、データ線１１４の列を説明するための符号
であり、本実施形態では１以上１１５２以下の整数である。
ここで、あるサンプリング信号がＨレベルになると、当該サンプリング信号に対応する
ブロックの６個のサンプリングスイッチ１５１がオンして、画像信号線１７１に供給され
ているデータ信号Ｖｉｄ１〜Ｖｉｄ６を、当該ブロックに属する６列のデータ線１１４に
サンプリングする。このため、ブロック選択回路１４０およびサンプリング回路１５０に
よって、データ線駆動回路が構成されることになる。

再び説明を図１に戻すと、走査制御回路５２は、上位装置から供給されるドットクロッ
ク信号ＤＣＬＫ、垂直走査信号Ｖｓおよび水平走査信号Ｈｓから、転送開始パルスＤＸお
よびクロック信号ＣＬＸを生成してブロック選択回路１４０による水平走査を制御すると
ともに、転送開始パルスＤＹおよびクロック信号ＣＬＹを生成して、走査線駆動回路１３
０による垂直走査を制御するものである。また、走査制御回路５２は、水平走査に同期し
て、上述したＳ／Ｐ変換回路３２０における相展開を制御するとともに、増幅・反転回路
３５０における書込極性を指定する。
電圧出力回路５４は、共通電極１０８に印加すべき電圧ＬＣcomを（後述する飽和値Ｖ
_１にて）生成して出力するものである。抵抗素子５６は、その一端が電圧出力回路５４に
、その他端が表示パネル１００における容量線１０７に接続されている。また、容量素子
５８は、その一端が容量線１０７に接続される一方、その他端は電位Ｇndに接地されてい
る。

次に、本実施形態の電気光学装置１０の動作について説明する。図４は、本実施形態に
係る電気光学装置１０の垂直および水平走査を示すタイミングチャートであり、図５は、
連続する水平走査期間にわたって供給されるデータ信号の電圧波形の例を示す図である。
上述したように、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４が、図５に示されるように
、走査線駆動回路１３０によって１水平走査期間毎に順次排他的にＨレベルになる。
各水平走査期間では、水平走査に同期して供給される画像データＶｄが、第１に、Ｓ／
Ｐ変換回路３２０によって６チャネルに分配されるとともに、時間軸に対して６倍に伸長
され、第２に、Ｄ／Ａ変換回路群３４０によってそれぞれアナログ信号に変換され、第３
に、当該アナログ信号が、増幅・反転回路３５０によって正極性書込であれば電圧Ｖcを
基準に正転出力され、負極性書込であれば電圧Ｖcを基準にして反転出力される。

ここで、走査信号Ｇ１がＨレベルになる水平走査期間では、正極性で書き込みが行われ
るものとすると、当該水平走査期間において、増幅・反転回路３５０によるデータ信号Ｖ
ｉｄ１〜Ｖｉｄ６の電圧は、画素を暗くさせるほど、電圧Ｖcよりも高位となる（図５参
照）。
一方、走査信号Ｇ１がＨレベルになる水平走査期間では、転送開始パルスＤＸがブロッ
ク選択回路１４０によって順次シフトされるとともに、そのパルス幅が狭められて、サン
プリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２が出力される。

走査信号Ｇ１がＨレベルになる水平走査期間では、１行目の走査線１１２に位置する画
素１１０のＴＦＴ１１６において、ソース・ドレイン間が導通（オン）状態となる。一方
、サンプリング信号Ｓ１がＨレベルになると、ブロックＢ１に属する１〜６列目のデータ
線１１４には、データ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれサンプリングされる。このため
、サンプリングされたデータ信号Ｖｉｄ１〜Ｖｉｄ６は、図２において上から数えて１行
目の走査線１１２と当該６本（左から数えて１〜６列目）のデータ線１１４と交差する画
素の画素電極１１８にそれぞれ印加されることになる。
この後、サンプリング信号Ｓ２がＨレベルになると、今度は、ブロックＢ２に属する７
〜１２列目のデータ線１１４には、データ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれサンプリン
グされて、これらのデータ信号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該７〜
１２列目のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることに
なる。

以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓ１９２が順次排他的にＨレベ
ルになると、ブロックＢ３、Ｂ４、…、Ｂ１９２に属する６列のデータ線１１４にデータ
信号Ｖｉｄ１〜Ｖｉｄ６の対応するものがそれぞれサンプリングされ、これらのデータ信
号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該６列のデータ線１１４と交差する
画素の画素電極１１８にそれぞれ印加されることになる。これにより、第１行目の画素の
すべてに対する書き込みが完了することになる。その後、走査信号Ｇ１がＬレベルになっ
てＴＦＴ１１６がオフしても、書き込まれた電圧は、画素容量や蓄積容量１０９によって
保持される。

続いて、走査信号Ｇ２がＨレベルになる期間について説明する。本実施形態では、上述
したように、走査線単位の極性反転が行われるので、この水平走査期間においては、負極
性書込が行われることになる。
一方、水平帰線期間において画像データＶｄは画素の黒色化を指定するが、直前の水平
有効表示期間では正極性書込であったので、データ信号Ｖｉｄ１〜Ｖｉｄ６は、図５に示
されるように、この水平帰線期間の略中心タイミングにおいて、画素電極１１８に印加さ
れた場合に当該画素を最低階調の黒色とさせる正極性電圧Ｖb(+)から当該画素を最低階調
の黒色とさせる負極性電圧Ｖb(-)へと切り替わる。
なお、図５における電圧の関係について言及すると、電圧Ｖw(-)、Ｖg(-)は、画素電極
１１８に印加された場合に当該画素を、それぞれ最高階調の白色、中間階調である灰色と
させる負極性電圧である。一方、Ｖw(+)、Ｖg(+)は、画素電極１１８に印加された場合に
、それぞれ当該画素を最高階調の白色、中間階調である灰色とさせる正極性電圧であり、
電圧Ｖcを基準にしたときにＶw(-)、Ｖg(-)と対称関係にある。

走査信号Ｇ２がＨレベルになる水平走査期間の動作は、走査信号Ｇ１がＨレベルになる
水平走査期間と同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２が順次排
他的にＨレベルになり、これにより、第２行目の画素のすべてに対する書き込みが完了す
ることになる。ただし、走査信号Ｇ２がＨレベルとなる水平走査期間は負極性書込である
ので、増幅・反転回路３５０は、６チャネルに分配伸長された信号を、負極性書込に対応
して、電圧Ｖcを基準に反転して出力する。このため、データ信号Ｖｉｄ１〜Ｖｉｄ６の
電圧は、画素を暗くさせるほど、電圧Ｖcよりも低位となる（図５参照）。

以下同様にして、走査信号Ｇ３、Ｇ４、…、Ｇ８６４がＨレベルになって、第３行目、
第４行目、…、第８６４行目の画素に対して書き込みが行われることになる。これにより
、奇数行目の画素については正極性書込が行われる一方、偶数行目の画素については負極
性書込が行われて、この１垂直走査期間では、第１行目〜第８６４行目の画素のすべてに
わたって書き込みが完了することになる。
なお、データ信号Ｖｉｄ１〜Ｖｉｄ６は、水平帰線期間の略中心タイミングにおいて、
正極性書込の水平有効表示期間から負極性書込の水平有効表示期間に移行する場合には電
圧Ｖb(+)から電圧Ｖb(-)へ、負極性書込の水平有効表示期間から正極性書込の水平有効表
示期間に移行する場合には電圧Ｖb(-)から電圧Ｖb(+)へ、それぞれ切り替わる。
また、次の１垂直走査期間においても、同様な書き込みが行われるが、この際、各行の
画素に対する書込極性が入れ替えられる。すなわち、次の１垂直走査期間において、奇数
行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込
が行われることになる。
このように、１垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶１
０５に直流成分が印加されることがなくなり、液晶１０５の劣化が防止される。

ところで、共通電極１０８に印加される電圧ＬＣcomは、極性反転の基準である電圧Ｖc
よりも低位となるように設定される。この理由は、いわゆるサンプリングスイッチ１５１
を構成するＴＦＴのプッシュダウンの影響を考慮したためである。このプッシュダウンに
ついて簡単に説明すると、ＴＦＴであるサンプリングスイッチ１５１のゲート電圧（サン
プリング信号）がＨレベルからＬレベルに変化するときに（オンからオフするときに）、
ドレイン側で保持された電圧が低下する現象である。この原因は、特にゲート・ドレイン
間の寄生容量であり、ソース電圧が低いほど顕著に表れる。

このプッシュダウンの影響を波形として例示する。例えば、ある画素を灰色とするため
に、データ信号としてある垂直走査期間において電圧Ｖg(+)を正極性書込として書き込ん
だ後、次の垂直走査期間において、電圧Ｖg(-)を負極性書込として書き込んだ場合、当該
画素における画素電極１１８の電圧波形は、図６に示される通りとなる。
詳細には、当該画素が選択される１水平走査期間にわたってＴＦＴ１１６はオンするが
、当該水平走査期間のうち、ブロックが選択される期間だけ、当該画素に対応するデータ
線のサンプリングスイッチ１５１がオンする。換言すれば、当該水平走査期間の途中でサ
ンプリングスイッチ１５１がオフする。このため、データ線１１４にサンプリングされた
データ信号は、サンプリングスイッチ１５１のオフ時におけるプッシュダウンの影響を受
けることになる。詳細には、この図に示されるように、正極性の灰色相当電圧Ｖg(+)を書
き込んだ直後のプッシュダウンＰＤよりも、負極性の灰色相当電圧Ｖg(-)を書き込んだ直
後のプッシュダウンＮＤの方が大きくなる。

このため、共通電極１０８に、極性反転の基準である電圧Ｖcを印加したのでは、液晶
容量の実効的な電圧が、正極性書込よりも負極性書込の方が大きくなるので、液晶容量に
直流成分が印加されてしまう。これを避けるために、プッシュダウン量が極性で異なって
も、共通電極１０８に印加する電圧ＬＣcomを電圧Ｖcよりも低位側に設定するのである（
図６参照）。これにより、結果的に、液晶容量に印加される電圧実効値が等しくなる。
ここで、正極性書込と負極性書込とにおいて電圧Ｖcからみて対称関係にある電圧を書
き込んだときに、両極性の実効的な電圧が互いに等しくなるような電圧ＬＣcomを、特に
最適電圧と称する。
なお、図６において、ハッチングで示された領域が、画素電極１１８の電圧と共通電極
１０８の電圧ＬＣcomとの差、すなわち、画素容量に印加される電圧の実効値に寄与する
部分である。

この最適電圧は、図７に示されるように、表示開始（電源投入）後からの時間経過とと
もに変動する。したがって、電圧出力回路５４は、このような最適電圧に一致するように
、電圧ＬＣcomを経過時間とともに変動させて出力する構成とすれば良いはずである。た
だし、この構成は、背景の技術で述べたように、ディジタルデータにしたがってＤ／Ａコ
ンバータなどが別途必要となる。さらに、最適電圧は、経過時間だけでなく、環境温度や
湿度などの他の要因によっても変動するので、これらの様々な要因に応じて変動する最適
電圧に一致するように電圧ＬＣcomを生成する構成は、実際問題として困難である。

ところで、画素電極１１８に印加するデータ信号の極性が交互に入れ替えられるので、
共通電極１０８に電圧ＬＣcomを印加しなくても（共通電極１０８をハイインピーダンス
状態としても）、共通電極１０８は、各画素電極１１８に保持される電圧の時間的平均値
、すなわち、最適電圧の近傍付近で浮遊した状態となる。ただし、共通電極１０８に電圧
を印加しない状態では、共通電極１０８の電位は、データ信号の電圧変化の影響を受けて
時間的に細かく変動するので、各画素は所定の階調を維持できない。

そこで、本実施形態では、電圧出力回路５４の出力線を、表示パネル１００における共
通電極１０８に直接的に接続するのではなく、抵抗素子５６を介して間接的に接続する構
成とした。これにより、共通電極１０８の電位は、最適電圧付近で浮遊した状態において
、電圧出力回路５４により出力される電圧ＬＣcomに引っ張られる形とになる。
本実施形態では、共通電極１０８の電位が抵抗素子５６により電圧ＬＣcomに引っ張ら
れる形となるが、抵抗素子５６だけでは、共通電極１０８の電位が変動しやすくなるので
、共通電極１０８と接地電位Ｇndとの間に、容量素子５８が電気的に介挿された構成とな
っている。これにより、共通電極１０８の電位は、電圧ＬＣcomに引っ張られながら、最
適電圧付近で安定化することになる。

このため、本実施形態によれば、電圧出力回路５４が経過時間や環境条件に応じて電圧
ＬＣcomを変動させなくても、図７における最適電圧の飽和値Ｖ_１となるように電圧ＬＣc
omを出力する簡易な構成によって、最適電圧の変動に対処することが可能となる。
なお、抵抗素子５６の目的は、電圧出力回路５４の出力インピーダンスに対して、共通
電極１０８の入力インピーダンスを十分に高くすることにあり、表示パネル１００のサイ
ズ等によっても異なるが、その抵抗値について概ね１ｋΩ以上であれば良いと考えられる
。また、容量素子５８の目的は、共通電極１０８の電位が振れないように平滑化すること
にあるので、その容量値は上記目的を達成するような十分な大きさであれば良い。また、
容量素子５８の他端の接続先は一定の電位であれば良いので、電位Ｇndに接地するのでは
なく、電源の高位側電圧Ｖddの給電線に接続する構成としても良い。

上述した実施形態では、容量線１０７と共通電極１０８とを電気的に接続して同電位と
したが、両者を電気的に分離して、容量線１０７を一定の電位（例えば電源電圧Ｖddや、
Ｖss）とさせる構成としても良い。
また、抵抗素子５６および容量素子５８は、処理回路５０内ではなく、ＦＰＣ基板に設
けても良いし、表示パネル１００内に設けても良い。
実施形態では、素子基板に画素電極１１８に形成される一方、対向基板に共通電極１０
８が形成される構成としたが、素子基板に両電極を形成して、液晶にかかる電界方向を基
板面方向とした、いわゆる面内スイッチング（in plane switching）方式としても良い。

実施形態では、垂直走査方向がＧ１→Ｇ８６４の下方向であり、水平走査方向がＳ１→
Ｓ１９２の右方向であったが、後述するプロジェクタや回転可能な表示装置とする場合に
対処するために、走査方向を切替可能な構成としても良い。
また、実施形態にあっては、６列のデータ線１１４をブロック化して、画像データＶｄ
１ｄ〜Ｖｄ６ｄの６チャネルに変換する相展開駆動方式としたが、チャネル数および同時
に印加するデータ線数（すなわち、１ブロックに属するデータ線数）は、「６」に限られ
るものではない。また、いわゆる点順次駆動であっても良い。
さらに、データ信号供給回路３００は、ディジタルの画像データＶｄを処理するものと
したが、アナログの画像信号を処理する構成としても良い。また、実施形態にあっては、
共通電極１０８と画素電極１１８との電圧実効値が小さい場合に白色表示を行うノーマリ
ーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとしても
良い。

上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Ne
matic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分
子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子
配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲスト
ホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加
時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピッ
ク配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に
配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平
行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液
晶や配向方式として、種々のものに適用することが可能である。
また、本発明では、プラズマディスプレイの表示電極の電位調整に応用することも可能
である。

次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した
表示パネル１００をライトバルブとして用いたプロジェクタについて説明する。図８は、
このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２
１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けら
れている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚
のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑
）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇ
および１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、
光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３お
よび出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態
における表示パネル１００と同様であり、処理回路（図８では省略）から供給されるＲ、
Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。すなわち、このプロ
ジェクタ２１００では、表示パネル１００を含む電気光学装置が、Ｒ、Ｇ、Ｂの各色に対
応して３組設けられた構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム
２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。
したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４
によってカラー画像が投射されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設
ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックミ
ラー２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像は
そのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライ
トバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構
成となっている。

電子機器としては、図８を参照して説明した他にも、テレビジョンや、ビューファイン
ダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子
手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジ
タルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして
、これらの各種の電子機器に対して上述した電気光学装置が適用可能なのは言うまでもな
い。

本発明の実施形態に係る電気光学装置の全体構成を示すブロック図である。 同電気光学装置における表示パネルの構成を示す図である。 同表示パネルの画素の構成を示す図である。 同電気光学装置の垂直・水平走査を説明するための図である。 同電気光学装置におけるサンプリングを説明するための図である。 同電気光学装置において画素容量で保持される電圧等を示す図である。 最適電圧の変動を示す図である。 同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す図である。

符号の説明

１０…電気光学装置、５０…処理回路、５２…走査制御回路、５４…電圧出力回路、５
６…抵抗素子、５８…容量素子、１００…表示パネル、１０７…容量線、１０８…共通電
極、１０９…蓄積容量、１１０…画素、１１２…走査線、１１４…データ線、１１６…Ｔ
ＦＴ、１１８…画素電極、１３０…走査線駆回路、１４０…ブロック選択回路、１５１…
サンプリングスイッチ、１７１…画像信号線、２１００…プロジェクタ

Claims (4)

1. 複数行の走査線と複数列のデータ線との交差に対応して設けられた複数の画素であって
   、
   画素毎に個別の画素電極と、
   各画素にわたって共通の共通電極と、
   前記画素電極と前記共通電極と
   を含む画素と、
   前記共通電極に印加すべき電圧を出力する電圧出力回路と前記共通電極との間に電気的
   に介挿された抵抗素子と
   を有することを特徴とする電気光学装置。
2. 前記共通電極と一定の電位に保たれた所定の電位線との間に電気的に介挿された容量素
   子を含む
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記走査線を所定の順番で選択する走査線駆動回路と、
   選択された走査線に対応する画素に対し、当該画素の階調に応じたデータ信号を、前記
   データ線に供給するデータ線駆動回路と
   を含むことを特徴とする請求項１または２に記載の電気光学装置。
4. 請求項１乃至３のいずれかに記載の電気光学装置を有することを特徴とする電子機器。

Images