JP2006253521A - 半導体ダイオード装置及びその製造方法 - Google Patents

Abstract

【課題】 複雑な工程や処理を追加することなく、ショットキーダイオードの逆方向リーク電流を減少させる。
【解決手段】 ｎ型ＳｉＣ基板１０上にプラズマＣＶＤ法によりＳｉＯ₂膜を形成した後、ＮＯガス雰囲気中で１２５０℃の温度で１時間熱処理を行うことで、ＳｉＯ₂膜を窒化してパッシベーション膜２３とする。窒化処理により、ＳｉＣとＳｉＯ₂との界面１５に残っていた炭素が除去されるとともに欠陥が不活性化され、界面準位密度が大きく低下する。それによって逆電圧印加時のリーク電流を減少させることができる。
【選択図】 図１

Description

本発明は、半導体基板としてシリコンカーバイド（ＳｉＣ）を使用したショットキーダイオードやｐｎ接合ダイオードなどの半導体ダイオード装置及びその製造方法に関する。

ＳｉＣは非常に安定なIV-IV族半導体であり、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）等と比較して禁制帯幅が広く、絶縁破壊電界と熱伝導率が大きいという特徴を持つ。そのため、ＳｉＣを利用した半導体デバイスは、高温条件下で動作可能なデバイス、或いは高耐圧・低損失の大電力用デバイス等として注目されている。こうしたデバイスの１つであるＳｉＣを用いたショットキーダイオードは比較的古くから研究されている。現在のところ、ＳｉＣショットキーダイオードはディスクリートデバイスとして使用されているが、将来は高集積回路の基本素子となるものと期待されている。

図５は従来の一般的なＳｉＣショットキーダイオード１の概略断面構造を示す図である。このショットキーダイオード１では、ｎ型半導体であるＳｉＣ基板１０の下面に例えばニッケル（Ｎｉ）等から成るオーミック電極層１２が形成されている。一方、ＳｉＣ基板１０の上面（オーミック電極層１２の反対側の面）には例えばチタン（Ｔｉ）又はＮｉ等から成るショットキー電極１１が形成されている。なお、ショットキー電極１１に直接ワイヤをボンディングすることが難しい場合には、ショットキー電極１１の上面に薄くアルミニウム（Ａｌ）等による電極層を形成し、この金属層にワイヤをボンディングするとよい。このショットキー電極１１の周囲には、ＳｉＣ基板１０の上面を被覆するように、例えばＳｉＯ₂等であるパッシベーション膜１３が形成されている。このパッシベーション膜１３は、ＳｉＣ基板１０表面の不活性化、保護、或いは絶縁などの機能も持つ。

上記構造により、ｎ型半導体であるＳｉＣ基板１０とショットキー電極１１との界面にショットキー接合面が形成され、ショットキー電極１１がアノード電極、オーミック電極層１２がカソード電極となる。オーミック電極層１２とショットキー電極１１との間に順方向バイアス電圧を印加した場合、ショットキー電極１１からショットキー接合を経てＳｉＣ基板１０へと電流が流れる。一方、図５に示すように、オーミック電極層１２を接地しショットキー電極１１に逆方向バイアス電圧Ｖｒを印加し、この逆バイアス電圧Ｖｒを大きくしてゆくと或る電圧までは殆ど電流が流れないが、或る電圧で以て降伏が起こり急に電流が流れ始める。このときの電圧が逆方向耐圧である。

上記のように逆方向バイアス電圧を印加した状態では、ショットキー接合面の下方に空乏層１４が形成され、この空乏層１４より逆方向電圧が維持される。図５に示すように空乏層１４の周縁部はショットキー電極１１下方からさらに横方向に広がり、ＳｉＣ基板１０表面に露出している。パッシベーション膜１３であるＳｉＯ₂は例えば熱酸化法によりＳｉＣを酸化させることにより形成されるが、ＳｉＯ₂とＳｉＣとの界面１５では欠陥（トラップ）等による界面準位密度が比較的高く、空乏層１４の表面において界面準位を介したキャリアが生成され易い。その結果、逆方向バイアス電圧印加時に空乏層１４の表面付近で比較的大きなリーク電流が流れるという問題がある。

上記のような問題を解決するために、非特許文献１に記載のＳｉＣショットキーダイオードでは、イオン注入によりショットキー電極の下方にストライプ状のｐ⁺層を形成している。そして、逆方向バイアス電圧印加時にこのｐ⁺層と基板との間のｐｎ接合に形成される空乏層により耐圧を維持し、逆方向耐圧を向上させるとともに逆方向リーク電流を低減させている。

また非特許文献２に記載のＳｉＣショットキーダイオードでは、ショットキー障壁高さの異なる２種類の、即ち、Ｎｉ及びＴｉをそれぞれ用いたショットキー電極を溝を隔てて並べて配置し、順方向バイアス電圧印加時には障壁高さが低くオン電圧が小さなほうのＴｉショットキー電極を利用する一方、逆方向バイアス電圧印加時には障壁高さが高くリーク電流が小さなほうのＮｉショットキー電極を利用することでリーク電流を低減している。

しかしながら、非特許文献１に記載の方法では一般的なショットキーダイオードの製造プロセスにイオン注入工程を追加しなければならず、製造プロセスが複雑になりその分だけコスト上昇要因となる。他方、非特許文献２に記載の方法では、２つのショットキー電極間にエッチング等により溝を形成する必要があり、エッチング処理時の損傷により特性が悪化する可能性がある。また、２つのショットキー電極を並設するために従来のショットキー電極に比べて微細パターンが必要になり、製造プロセスのコスト増加要因となる。また、溝形成のためのエッチング工程等、工程数が増えてコスト上昇要因となる。

ミカエル・オストリング、他２名（Mikael Ostling, et al）、「ジャンクション・バリア・ショットキー・ダイオーズ・イン・６Ｈ・ＳＩＣ(Junction Barrier Schottky Diodes In 6H SIC)」、ソリッド-ステート・エレクトロニクス(Solid-State Electronics), Vol.42, NO.9, 1998, p.1757-1759 ショーエン、他４名（K.J.Schoen, et al）、「ア・デュアル-メタル-トレンチ・ショットキー・ピンチ-レクティファイア・イン・４Ｈ-ＳｉＣ(A Dual-Metal-Trench Schottky Pinch-Rectifier in 4H-SiC)」、アイトリプルイー・エレクトロン・デバイス・レターズ(IEEE Electron Device Letters), Vol.19, NO.4, April 1998, p.97-99

本発明は上記課題を解決するためになされたものであり、その主な目的は、イオン注入や溝形成用のエッチングのような面倒な工程の追加を必要とすることなく、単純な製造プロセスで以て逆方向電圧印加時のリーク電流を低減させることができる半導体ダイオード装置、及びその製造方法を提供することにある。

上記課題を解決するために成された本発明は、ｎ型又はｐ型半導体であるＳｉＣ基板の表面上又は表面付近の一部に、ショットキー接合面を形成するための金属層又はｐｎ接合面を形成するための半導体層を設けるとともに、前記半導体基板の表面上にパッシベーション膜を形成して成る半導体ダイオード装置において、
前記パッシベーション膜として窒化処理の施されたＳｉＯ₂膜を用いることを特徴としている。

ここで、この半導体ダイオード装置がショットキーダイオードである場合には、ｎ型又はｐ型半導体基板の表面上の一部に金属層を形成してショットキー接合面を形成する。また、この半導体ダイオード装置がｐｎ接合ダイオードである場合には、ｎ型又はｐ型半導体基板の表面付近の一部に、その半導体とは反対のつまりｐ型又はｎ型半導体層を設けてｐｎ接合面を形成する。

なお、上記「半導体基板」はウエハ自体であってもよいが、一般的にはこうしたウエハの上にＣＶＤ法等によりウエハと同一の伝導型（ｐ型又はｎ型）のエピタキシャル単結晶層を形成し、その層の表面にショットキー接合面を形成したりその層の表面近くにｐｎ接合面を形成したりするから、その場合には上記「半導体基板」はエピタキシャル単結晶層を含むものとする。

本発明に係る半導体ダイオード装置では、例えば熱酸化法、熱ＣＶＤ法、プラズマＣＶＤ法等によりＳｉＣ基板の表面に酸化膜（ＳｉＯ₂膜）が形成される際に界面に炭素が残留して界面準位を増加させるが、窒化処理によってこの炭素が除去される。また、同時に窒素原子により界面準位が不活性化される。主としてこうした作用によってＳｉＣとＳｉＯ₂との界面の界面準位密度を下げることができ、界面準位を介したキャリアの生成が抑制されるためにリーク電流を減少させることができる。

上記窒化処理とは、具体的には窒素原子を含む反応性ガス雰囲気中での加熱処理とすることができる。ここで、窒素原子を含む反応性ガスとは、例えば、ＮＯ、Ｎ₂Ｏ、ＮＯ₂、ＮＨ₃等を挙げることができる。また、加熱温度としては１０５０℃以上であればよいが、少なくとも１２５０℃までの間であれば、温度が高いほうが効率的に窒素原子が界面に導入されるため、温度は高いほど好ましい。

また、ＳｉＯ₂膜の形成方法としては上述したように熱酸化法、熱ＣＶＤ法、プラズマＣＶＤ法等が考えられるが、熱酸化法よりもＣＶＤ法のほうがもともと界面に炭素が残りにくいため、界面準位密度が低い傾向にある。そこで、本発明に係る半導体ダイオード装置では、ＳｉＯ₂膜は熱ＣＶＤ法又はプラズマＣＶＤ法によりＳｉＣ基板の表面に形成されたものとすることが好ましい。これにより、界面準位密度をより低減させて逆方向電圧印加時のリーク電流を一層減少させることができる。

なお、本発明はｐｎ接合ダイオードにも適用し得るが、逆方向電圧印加時のリーク電流はショットキーダイオード、特にショットキー障壁の低い金属を用いたショットキーダイオードで問題になることが多い。そこで、本発明に係る半導体ダイオード装置は、ｎ型半導体であるＳｉＣ基板の表面の一部に金属層を設けたショットキーダイオードである構成に特に有用である。

また、本発明に係る半導体ダイオード装置の製造方法は、熱酸化法、熱ＣＶＤ法又はプラズマＣＶＤ法のいずれかによりＳｉＣ基板の表面にＳｉＯ₂膜を形成し、その後に窒素原子を含む反応性ガス雰囲気中で１０５０℃以上の温度で窒化処理を行うことを特徴としている。

この製造方法によれば、イオン注入等や溝のエッチングなどの工程を追加する場合に比べて格段に簡便な処理を追加するだけで、ＳｉＣとＳｉＯ₂との界面準位密度を下げることができる。したがって、従来の製造プロセスに対して最小限のコスト増加で以て、逆方向電圧印加時のリーク電流を減少させ、ダイオード特性を改善させることができる。

本発明に係る半導体ダイオード装置の一実施例であるＳｉＣショットキーダイオードについて以下に説明する。

本実施例であるＳｉＣショットキーダイオード１の概略断面構造を図１に示す。図１では、既に説明した図５の構造と同一部分については同一符号を付している。図１で明らかなように、本実施例によるＳｉＣショットキーダイオード１の基本構造は図５に示した従来のＳｉＣショットキーダイオードと同じであり、相違するのはパッシベーション膜２３だけである。即ち、従来、パッシベーション膜としては例えば熱酸化法等によりＳｉＣを酸化させることでＳｉＯ₂膜を形成するようにしていたが、この実施例では、ＳｉＣ基板１０上に形成したＳｉＯ₂膜に対して窒化処理を施した窒化処理済みＳｉＯ₂膜をパッシベーション膜２３としている。

本実施例のＳｉＣショットキーダイオードの製造工程について図２により説明する。
まず、ｎ型半導体であるＳｉＣ基板（ウエハ）上にｎ型のＳｉＣエピタキシャル層を成長させてｎ型ＳｉＣ基板１０を作製する（ステップＳ１）。次に、このｎ型ＳｉＣ基板１０の表面を、化学洗浄、具体的にはいわゆるＲＣＡ洗浄することで清浄化し（ステップＳ２）、それからプラズマＣＶＤ法によりｎ型ＳｉＣ基板１０の表面に所定膜厚のＳｉＯ₂膜をパッシベーション膜として形成する（ステップＳ３）。その後に、本実施例に特徴的な処理として、ＮＯガス雰囲気中で１２５０℃の温度で１時間アニールすることで窒化処理を行い、ＳｉＯ₂膜中に窒素原子を導入してパッシベーション膜２３とする（ステップＳ４）。その後に、ＳｉＣ基板１０の裏面（パッシベーション膜２３が形成されていない面）にニッケル（Ｎｉ）等の金属層を形成してオーミック電極層１２とするとともに、パッシベーション膜２３の一部を除去して露出したＳｉＣ基板１０上にチタン（Ｔｉ）等の金属層を形成してショットキー電極１１とする（ステップＳ５）。

これにより、ショットキー電極１１とＳｉＣ基板１０との接触面をショットキー接合面とするショットキーダイオードが形成される。ステップＳ４の窒化処理により、ＳｉＯ₂膜とＳｉＣ基板１０との界面１５に残る炭素が除去されるとともに、界面準位が窒素原子で不活性化される。これによってその界面準位密度は窒化処理を行わない場合に比べて大きく下がり、ショットキー電極１１とオーミック電極層１２との間に逆方向電圧を印加したときにも、空乏層１４の表面で界面準位を介したキャリアが発生しにくくなる。それにより、リーク電流も流れにくくなる。

次に、上述したような酸化膜の処理による界面準位密度の低減効果の検証実験について説明する。
まず、窒化処理の有無及び酸化膜の形成方法依存性を検証するために、次のような４種の試料を作製した。
（試料１）ｎ型ＳｉＣエピタキシャル基板をＲＣＡ洗浄法により洗浄した後、１２５０℃で１時間のドライ酸化（熱酸化）することによりＳｉＯ₂の熱酸化膜を形成した。その後に窒化処理のなされない不活性なＮ₂ガス雰囲気中で１２５０℃の温度で１時間の熱処理を行った（熱酸化＋Ｎ₂）。
（試料２）試料１を更にＮＯガス雰囲気中で１２５０℃の温度で１時間の窒化処理を行った（熱酸化＋ＮＯ）。
（試料３）上記試料１及び２とは別に、ＲＣＡ洗浄後のｎ型ＳｉＣエピタキシャル基板に対しプラズマＣＶＤ法でＳｉＯ₂膜を形成し、これをＮ₂ガス雰囲気中で１２５０℃の温度で１時間、熱処理した（ＣＶＤ＋Ｎ₂）。
（試料４）プラズマＣＶＤ法でＳｉＯ₂膜を形成した試料をＮＯガス雰囲気中で１２５０℃の温度で１時間、窒化処理した（ＣＶＤ＋ＮＯ）。

上記試料１〜４はいずれも、ＳｉＯ₂膜の膜厚が４０〜５０ｎｍ程度である。そして、これらの試料について、それぞれアルミニウム（Ａｌ）をゲート電極とするＭＩＳ（Metal-Insulator-Semiconductor）キャパシタを作製し、このＭＩＳキャパシタの界面特性を評価した。評価方法としては、高周波及び低周波の容量−電圧特性を組み合わせたｈi−ｌｏ法を用いた。これから求めた界面準位密度の分布の結果を図３に示す。

図３で分かるように、熱酸化膜、ＣＶＤ酸化膜ともにＮＯガスによる窒化処理を施すことで、界面準位密度が大きく減少している。特にＣＶＤ酸化膜では、熱酸化膜よりもさらに小さな界面準位密度を実現できる。これは熱酸化膜では十分に酸化されずに界面に残留する炭素により界面準位密度が大きくなるのに対し、ＣＶＤ膜ではＳｉＣを消費しないので、界面に炭素が蓄積されないためであると考えられる。また、ＮＯ雰囲気中での熱処理による界面準位密度の低減は、窒化により界面近傍に窒素原子が導入されると同時に欠陥として作用する炭素が除去されるためであると考えられる。なお、ＮＯ雰囲気中での熱処理後のＣＶＤ酸化膜の界面準位密度は、Ｅｃ−Ｅ＝０．２ｅＶにおいて約１×１０¹¹[ｃｍ^-2ｅＶ^-1]と非常に小さい。

上記結果により熱酸化膜よりもＣＶＤ酸化膜のほうが好ましいことが確認できたが、ＣＶＤ酸化膜についてより好ましい界面を形成するための条件を検討するために、ＮＯ雰囲気中での熱処理時のアニール温度依存性を調べた。その結果による界面準位密度の分布を図４に示す。これにより、アニール温度が１０５０℃であっても、界面準位密度の減少について或る程度の効果が得られることが分かる。しかしながら、アニール温度を１１５０℃、１２５０℃と上げることにより、一層高い効果が得られることが分かるから、可能であればアニール温度は高くするほうがよい。

なお、上記説明では、熱酸化法、熱ＣＶＤ法、プラズマＣＶＤ法等によりＳｉＣの表面に酸化膜を形成した後に、窒素原子を含む反応性ガス雰囲気中で熱処理を実行することにより、酸化膜中に窒素原子を導入するようにしていたが、酸化膜を形成する過程で、例えばＮＯガスを混合させたガス雰囲気中で酸化膜を形成することにより、酸化膜中に窒素原子を導入して界面準位密度を減少させることもできる。

本発明の一実施例によるＳｉＣショットキーダイオードの概略断面構造図。 本発明の実施例によるＳｉＣショットキーダイオードの製造手順を示す図。 ＭＩＳキャパシタの界面準位密度の分布を示す図。 窒化処理時のアニール温度を変化させた場合の界面準位密度の分布を示す図。 従来の一般的なＳｉＣショットキーダイオードの概略断面構造図。

符号の説明

１…ショットキーダイオード
１０…ｎ型ＳｉＣ基板
１１…ショットキー電極
１２…オーミック電極層
１４…空乏層
１５…界面
２３…パッシベーション膜（窒化処理済みＳｉＯ₂膜）

Claims (6)

1. ｎ型又はｐ型半導体であるＳｉＣ基板の表面上又は表面付近の一部に、ショットキー接合面を形成するための金属層又はｐｎ接合面を形成するための半導体層を設けるとともに、前記半導体基板の表面上にパッシベーション膜を形成して成る半導体ダイオード装置において、
   前記パッシベーション膜として窒化処理の施されたＳｉＯ₂膜を用いることを特徴とする半導体ダイオード装置。
2. 前記窒化処理は、窒素原子を含む反応性ガス雰囲気中での加熱処理であることを特徴とする請求項１に記載の半導体ダイオード装置。
3. 前記窒化処理の際の加熱温度は１０５０℃以上であることを特徴とする請求項２に記載の記載の半導体ダイオード装置。
4. 前記ＳｉＯ₂膜は熱ＣＶＤ法又はプラズマＣＶＤ法によりＳｉＣ基板の表面に形成されたものであることを特徴とする請求項１〜３のいずれかに記載の半導体ダイオード装置。
5. ｎ型半導体であるＳｉＣ基板の表面の一部に金属層を設けたショットキーダイオードであることを特徴とする請求項１〜４のいずれかに記載の半導体ダイオード装置。
6. 請求項１に記載の半導体ダイオード装置の製造方法であって、熱酸化法、熱ＣＶＤ法又はプラズマＣＶＤ法のいずれかによりＳｉＣ基板の表面にＳｉＯ₂膜を形成し、その後に窒素原子を含む反応性ガス雰囲気中で１０５０℃以上の温度で窒化処理を行うことを特徴とする半導体ダイオード装置の製造方法。
   

Images