JP2009212325A

JP2009212325A - 炭化珪素半導体装置の製造方法

Info

Publication number: JP2009212325A
Application number: JP2008054383A
Authority: JP
Inventors: Kenichi Hamano; 健一浜野; Masayuki Imaizumi; 昌之今泉; Takao Sawada; 隆夫沢田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-03-05
Filing date: 2008-03-05
Publication date: 2009-09-17
Anticipated expiration: 2028-03-05
Also published as: JP5090968B2

Abstract

【課題】本発明は、炭化珪素基板とカーボン層との密着性が良く、カーボン層除去後の炭化珪素基板表面のＳｉとＣとの組成比のずれを抑制する炭化珪素半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明による炭化珪素半導体装置の製造方法は、（ａ）炭化珪素よりなる下地層１、２に不純物イオンを注入する工程と、（ｂ）工程（ａ）の後、減圧雰囲気下での加熱によって下地層１、２上にカーボン層５を形成する工程と、（ｃ）工程（ｂ）にて形成されたカーボン層５上にカーボン堆積層６を形成する工程と、（ｄ）工程（ｃ）の後、不純物イオンを活性化させるためにアニールを行う工程と、（ｅ）工程（ｄ）の後、カーボン層５およびカーボン堆積層６を除去する工程とを備えることを特徴とする。
【選択図】図７

Description

本発明は、炭化珪素半導体装置の製造方法に関する。

炭化珪素半導体装置を作製するには、炭化珪素基板または表層に半導体素子の活性領域となるエピタキシャル層を形成した炭化珪素基板の表面の特定の領域に対して導電型やキャリア濃度の制御を行う必要がある。炭化珪素基板の表面の特定の領域に不純物ドープ層を形成する方法としては、イオン注入法が一般的である。不純物ドープ層を形成した後に、注入したイオン種を活性化させるためにアニールを行う。このとき、オフ角を有する炭化珪素基板を使用すると、アニールによって炭化珪素基板表面にステップバンチングと呼ばれる表面荒れが生じるという問題があった。

このような問題の対策として、アニールによるバンチングを防ぐために、炭化珪素基板表面にスパッタによってカーボンを堆積させる方法（例えば、特許文献１参照）や、減圧雰囲気下で炭化珪素基板を加熱することによって基板表面にカーボン層を形成させ、カーボン形成後にアニールを行う方法（例えば、特許文献２参照）がある。

特開２００５−３５３７７１号公報国際公開第２００５−０７６３２７号パンフレット

特許文献１において、スパッタによって形成したカーボン層は、炭化珪素基板表面との密着性が悪くて局所的な膜剥がれなどが起きる場合があり、膜剥がれが起きた箇所にアニールを行うとバンチングが発生する。バンチングが発生した結果、バンチング部分に電界が集中することによる耐圧低下や、キャリア散乱によるチャネル移動度の低下によって素子特性が悪化するという問題がある。

また、特許文献２において、減圧雰囲気下で炭化珪素基板を加熱すると、炭化珪素（以下、ＳｉＣとする）上から珪素（以下、Ｓｉとする）が昇華してカーボン層が形成される。このとき、Ｓｉの昇華量は深さ方向に対して変化するため、炭化珪素基板とカーボン層との間にＳｉとＣとの組成比がずれた遷移領域が形成される。遷移領域の膜厚が厚いと、カーボン層除去後の炭化珪素基板の最表面が前記遷移領域となり、該遷移領域がＭＯＳ界面やショットキーバリア界面になると素子特性を悪化させるという問題があった。

本発明は、これらの問題を解決するためになされたもので、炭化珪素基板とカーボン層との密着性が良く、カーボン層除去後の炭化珪素基板表面のＳｉとＣとの組成比のずれを抑制する炭化珪素半導体装置の製造方法を提供することを目的とする。

上記の課題を解決するために、本発明による炭化珪素半導体装置の製造方法は、（ａ）炭化珪素よりなる第１導電型の下地層に第２導電型の不純物イオンを注入する工程と、（ｂ）工程（ａ）の後、減圧雰囲気下での加熱によって下地層上にカーボン層を形成する工程と、（ｃ）工程（ｂ）にて形成されたカーボン層上にカーボン堆積層を形成する工程と、（ｄ）工程（ｃ）の後、不純物イオンを活性化させるためにアニールを行う工程と、（ｅ）工程（ｄ）の後、カーボン層およびカーボン堆積層を除去する工程とを備えることを特徴とする。

本発明によると、（ａ）炭化珪素よりなる第１導電型の下地層に第２導電型の不純物イオンを注入する工程と、（ｂ）工程（ａ）の後、減圧雰囲気下での加熱によって下地層上にカーボン層を形成する工程と、（ｃ）工程（ｂ）にて形成されたカーボン層上にカーボン堆積層を形成する工程とを備えるため、炭化珪素基板とカーボン層との密着性が良く、カーボン層除去後の炭化珪素基板表面のＳｉとＣとの組成比のずれを抑制することが可能である。

本発明の実施形態について、図面を用いて以下に説明する。

〈実施形態１〉
本実施形態１では、不純物イオンを注入してから減圧雰囲気下でのアニールによってカーボン層を形成した後、形成したカーボン層上にカーボン堆積層を形成してから不純物イオンを活性化させるアニールを行うことを特徴としている。

図１は、本発明の実施形態１による炭化珪素半導体装置の断面構造図である。本実施形態１では、一例としてｎチャネル炭化珪素ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）の断面構造を図示している。図１に示すように、本実施形態１によるｎチャネル炭化珪素ＭＯＳＦＥＴは、ｎ型の炭化珪素からなるｎ型基板１と、ｎ型基板１上に形成されたｎ型ドリフト層２、ｐ型ベース領域３、ｎ型ソース領域４と、ｎ型ドリフト層２、ｐ型ベース領域３、ｎ型ソース領域４上に形成されたゲート絶縁膜７、ゲート電極８、ソース電極９とから構成される。

図２から図１２は、本発明の実施形態１による炭化珪素半導体装置であるｎチャネル炭化珪素ＭＯＳＦＥＴの製造方法を示す断面図である。以下、本実施形態１によるｎチャネル炭化珪素ＭＯＳＦＥＴの製造方法について順に説明する。

図２に示すように、面方位（０００１）から〈１１−２０〉方向に傾斜（８°が望ましい）を有するｎ型基板１上に、ｎ型（第１導電型）の炭化珪素からなるｎ型ドリフト層２をエピタキシャル成長法によって形成する。このようにして、ｎ型基板１とｎ型ドリフト層２とから下地層が構成される。

図３では、ｎ型ドリフト層２の形成後、ｎ型ドリフト層２の所定の間隔で離間した部位に対してレジストなどによってマスクを形成し、不純物イオンを注入することによって一対のｐ型（第２導電型）ベース領域３を形成する。なお、ｐ型ベース領域３を形成するｐ型の不純物としては、例えばボロン（Ｂ）、アルミニウム（Ａｌ）などがある。

図４では、図３にて形成したｐ型ベース領域３に対してレジストなどによってマスクを形成し、不純物イオンを注入することによって一対のｎ型ソース領域４を形成する。なお、ｎ型ソース領域４を形成するｎ型の不純物としては、例えばリン（Ｐ）、窒素（Ｎ）などがある。

図５に示すように、ｎ型ソース領域４の形成後、加熱炉内にて減圧雰囲気下での加熱を行い、ＳｉＣからＳｉを昇華させることによってカーボン層５を形成する。カーボン層５の形成後、図６に示すように、カーボン堆積層６を形成する。次に、図７に示すように、図６にて作製したウエハを熱処理装置を用いて熱処理することによって、ｐ型ベース領域３およびｎ型ソース領域４に注入されたイオンを電気的に活性化させる。熱処理後、図８に示すように、カーボン層５およびカーボン堆積層６を除去する。上記の図５から図８に示した処理は本発明の特徴であるため、後に詳細に説明する。

カーボン層５およびカーボン堆積層６を除去した後、図９に示すように、ゲート絶縁膜７として二酸化珪素（ＳｉＯ₂）を堆積法によって形成する。ＳｉＯ₂の形成にはＳｉＨ₄とＯ₂とを使用し、成長温度５００℃〜７００℃程度で、膜厚５０〜１００ｎｍ程度成長させる。この場合、ＳｉとＣとの組成比のずれによる遷移領域を、Ｓｉを昇華させることによってのみ形成したカーボン層よりも小さくできるため素子特性の悪化を防ぐことができる。

なお、堆積法によってゲート絶縁膜７を形成するときに用いるガスとしては、シリコンを含むガスにはジシラン（Ｓｉ₂Ｈ₆）、ジクロルシラン（ＳｉＨ₂Ｃｌ₂）などがあり、酸素を含むガスには一酸化窒素（ＮＯ）、一酸化二窒素（Ｎ₂Ｏ）などがある。また、ゲート絶縁膜７の形成方法は、熱酸化法でもよく、熱酸化法と堆積法とを組み合わせた方法であってもよい。

熱酸化法を用いた場合でも、熱酸化された膜の膜厚によってはＳｉとＣとの組成比がずれた遷移領域が残ることがあり、このような場合に素子特性の悪化を防止することができる。また、熱酸化法と堆積法とを組み合わせた方法でも上記と同様の効果が得られる。本実施形態１では、ゲート絶縁膜７の形成方法として、二酸化珪素を用いた方法について説明したが、窒化珪素や酸化窒化珪素などであっても同様の効果が得られる。

次に、図１０に示すように、ゲート絶縁膜７上にゲート電極８を形成する。ゲート電極８にはアルミニウム（Ａｌ）を用い、成膜およびパターニングを経て図１０に示すようなゲート電極８を形成する。ゲート電極８の形成は、一対のｐ型ベース領域３およびｎ型ソース領域４が両端に位置し、ドリフト層２が中央に位置するようにパターニングされる。従って、カーボン層５およびカーボン堆積層６の除去部分はチャネル部として用いられる。

ゲート電極８の形成後、図１１に示すように、ソース領域４上のゲート絶縁膜７の残余部分は、リソグラフィ技術およびエッチング技術によって除去される。ゲート絶縁膜７の残余部分を除去した後、図１２に示すように、ソース領域４が露出した部分にソース電極９であるＡｌを成膜およびパターニングする。その後、ｎ型基板１の裏面にドレイン電極
１０であるＡｌを形成することによって、図１に示す素子構造の主要部分となる。

なお、本実施形態１では、ゲート電極８、ソース電極９、ドレイン電極１０にＡｌを用いたが、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）などであってもよい。

次に、本発明の特徴である図５から図８までの処理について詳細に説明する。

図１３から図１５は、図５から図８に示すような、カーボン層５およびカーボン堆積層６の形成から除去までの一連の工程について、反応炉内における温度と時間との関係の一例を示す図である。

まず、処理全体の流れについて説明する。ｐ型ベース領域３およびｎ型ソース領域４を形成したウエハを室温において反応炉内に導入し、アルゴン（Ａｒ）やヘリウム（Ｈｅ）などの希ガスを減圧雰囲気下でＳｉが昇華することによってカーボン層５が形成することが可能な温度まで、反応炉内の温度を上昇させる。

温度上昇後、Ｓｉが昇華してカーボン層５が形成されるまで所定の時間保持する。カーボン層５の形成後、カーボン堆積層６が形成されるまで温度を上昇させ、温度上昇後にカーボン堆積層６を形成させるための原料ガスを反応炉に導入し、所定の時間保持することでＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒｄｅｐｏｓｉｔｉｏｎ）法によってカーボン堆積層６を形成する。なお、カーボン堆積層６の形成に、熱ＣＶＤ法を用いてもよい。

カーボン堆積層６の形成後、注入した不純物イオンを活性化させるためのアニール温度まで温度を上昇させ、温度上昇後に所定の時間保持することで注入されたｎ型およびｐ型の不純物イオンを電気的に活性化させる。

アニールによって不純物イオンを活性化させた後、カーボン層５およびカーボン堆積層６を除去するまで温度を下げ、除去温度まで下がってから反応炉に酸素を導入して加熱処理を行なう。この処理によってカーボン層５およびカーボン堆積層６が除去され、炭化珪素基板表面が露出される。

なお、本実施形態１において形成したカーボン層５は、炭化珪素基板表面のＳｉとＣとの組成比のずれを抑制させるためには１０ｎｍ以下の膜厚であることが望ましいが、１０ｎｍ以上の膜厚であっても密着性の向上については効果が得られる。また、カーボン層５の形成温度は、形成時間による層厚の制御性を考慮して１１５０℃から１２００℃程度が望ましいが、該温度範囲以外でカーボン層５を形成しても同様の効果が得られる。

カーボン堆積層６の形成には、アセチレンを原料ガスとしてＣＶＤ法によって緻密な層を形成する。形成温度は１１００℃から１３００℃程度が望ましいが、１１００℃未満の温度で形成してもよい。また、圧力は５０Ｔｏｒｒ以下、より好ましくは１０Ｔｏｒｒ以下にすることが望ましい。ＣＶＤ法による成長ガスとしては、プロパンなどの炭化水素ガスの他、エチルアルコールやメチルアルコール等を用いてもよい。

図１３に示すような温度プロファイルであってもカーボン堆積層６の形成は可能であるが、カーボン層５の形成温度からカーボン堆積層６の形成温度までの降温に要したり、降温に伴うＣＶＤ法でのカーボン堆積層６の形成時におけるオーバーシュートやアンダーシュートが原因となって形成温度の安定性が悪化してしまう。従って、図１４に示すようにカーボン層５およびカーボン堆積層６を同一温度で形成したり、図１５に示すようにカーボン堆積層６まで反応炉内の温度を上昇させる過程でカーボン層５を形成させる方がより望ましい。

カーボン層５およびカーボン層６の除去の際に反応炉内に酸素を導入させるが、カーボン層５およびカーボン堆積層６の除去と同時に炭化珪素基板表面を酸化させ、反応炉から取り出した後にフッ化水素酸で酸化膜を除去することによって、よりＳｉとＣとの組成比のずれが少ない炭化珪素基板表面を得ることができる。

酸素導入時の反応炉内の温度は１１００℃程度が望ましいが、酸化膜が形成されれば上記と同様の効果が得られるため１１００℃以外の温度であってもよい。このとき、前記温度にて反応炉内に酸素を導入すると冶具となるカーボン材にダメージを与える可能性があるため、代わりに炭化珪素製の冶具、あるいは炭化珪素でコーティングされたカーボン材を使用することが望ましい。また、酸化膜の膜厚は１０ｎｍ程度が望ましい。１０ｎｍ以上の場合でも同様の効果が得られるが、酸化させる時間を長くする必要があるためスループットの低下があり、反応炉にて使用する冶具に対するダメージも増えてしまう。一方、酸化膜の膜厚が１０ｎｍ以下の場合では、ＳｉとＣとの組成比がずれた遷移領域の層を十分に除去できないため、効果が小さくなる。上記に説明した一連の処理工程は、１台の反応炉で行う必要はなく、別々の反応炉を用いる場合であっても同様の効果が得られる。

本実施形態１では、カーボン堆積層６の形成方法としてＣＶＤ法を用いたが、カーボン層５の形成後に反応炉から取り出してスパッタなどを用いて堆積させる方法や、フォトレジストを塗布してから炭化させる方法であっても同様の効果が得られる。しかし、上記２つの方法を使用すると、不純物の炭化珪素基板への拡散や反応炉内の汚染が問題となるため、同一反応炉でのＣＶＤ法による方法の方が望ましい。

以上のことから、減圧雰囲気下での加熱によってカーボン層５を形成した後に、カーボン堆積層６を形成することによって、カーボン堆積層６と炭化珪素基板との密着性が向上してカーボン堆積層６の膜剥がれを抑制することができる。また、カーボン層５の膜厚を従来よりも薄く形成することが可能であるため、カーボン層５およびカーボン堆積層６の除去後の炭化珪素表面におけるＳｉとＣとの組成比のずれを抑制することができる。これらのことから、炭化珪素半導体装置の素子特性の悪化を抑制することに効果がある。

〈実施形態２〉
本実施形態２では、本実施形態１において記載したカーボン層５およびカーボン堆積層６の形成から除去までの処理工程を、炭化珪素ＳＢＤ（ＳｃｈｏｔｔｋｙＢａｒｒｉｅｒＤｉｏｄｅｓ）に用いることを特徴とする。

図１６から図１８は、本発明の実施形態２による炭化珪素半導体装置の製造方法を示す断面図である。図１６に示すように、面方位（０００１）から〈１１−２０〉方向に傾斜（８°が望ましい）を有するｎ型基板１上に、ｎ型エピタキシャル層２０をエピタキシャル成長させて表面を犠牲酸化する。次に、耐圧を高めるための終端構造１１を作製するために、ｎ型エピタキシャル層２０の表面上に所望のパターンのフォトレジストパターニングマスクを形成する。マスクの形成後、不純物イオンを注入してｎ型エピタキシャル層２０に終端構造１１の形成領域にイオン注入層を形成する。その後、マスクおよび犠牲酸化膜を除去する。

マスクおよび犠牲酸化膜の除去後、カーボン層５およびカーボン堆積層６を形成する。カーボン層５およびカーボン堆積層６の形成条件などは、本実施形態１と同様であるためここでは説明を省略する。

カーボン層５およびカーボン堆積層６の形成後、図１７に示すように終端構造１１の形成領域に注入されたイオンを活性化させるためにアニールを行い、ｐ型の終端構造１１を形成する。

終端構造１１の形成後にカーボン層５およびカーボン堆積層６を除去し、図１８に示すようにｎ型基板１の裏面にオーミック電極１２であるＮｉを形成して熱処理を行う。また、表面にショットキー電極１３としてＴｉを形成する。

なお、オーミック電極１２は、Ａｕなどであってもよい。また、ショットキー電極１３は、Ｐｔ、モリブデン（Ｍｏ）、Ｎｉ、タングステン（Ｗ）、イリジウム（Ｉｒ）、レニウム（Ｒｅ）、ルテニウム（Ｒｕ）などのショットキー障壁を形成する金属であっても同様の効果が得られる。

本発明の実施形態１および２では、炭化珪素半導体装置の一例として炭化珪素ＭＯＳＦＥＴおよび炭化珪素ＳＢＤについて説明したが、他の炭化珪素半導体装置で注入した不純物イオンを活性化させる必要がある半導体装置であっても、本実施形態において記載した方法を適用すれば同様の効果が得られる。

以上のことから、カーボン層５およびカーボン堆積層６の除去部分をショットキー接触界面とすることによって、ダイオードの電気特性を悪化させることなく良好な炭化珪素ＳＢＤを得ることができる。

本発明の実施形態１による炭化珪素半導体装置の断面構造図である。本発明の実施形態１による炭化珪素半導体装置の製造方法を示す断面図である。本発明の実施形態１による炭化珪素半導体装置の製造方法を示す断面図である。本発明の実施形態１による炭化珪素半導体装置の製造方法を示す断面図である。本発明の実施形態１による炭化珪素半導体装置の製造方法を示す断面図である。本発明の実施形態１による炭化珪素半導体装置の製造方法を示す断面図である。本発明の実施形態１による炭化珪素半導体装置の製造方法を示す断面図である。本発明の実施形態１による炭化珪素半導体装置の製造方法を示す断面図である。本発明の実施形態１による炭化珪素半導体装置の製造方法を示す断面図である。本発明の実施形態１による炭化珪素半導体装置の製造方法を示す断面図である。本発明の実施形態１による炭化珪素半導体装置の製造方法を示す断面図である。本発明の実施形態１による炭化珪素半導体装置の製造方法を示す断面図である。本発明の実施形態１によるカーボン層の形成から除去までの反応炉内の温度と時間との関係の一例を示す図である。本発明の実施形態１によるカーボン層の形成から除去までの反応炉内の温度と時間との関係の一例を示す図である。本発明の実施形態１によるカーボン層の形成から除去までの反応炉内の温度と時間との関係の一例を示す図である。本発明の実施形態２による炭化珪素半導体装置の製造方法を示す断面図である。本発明の実施形態２による炭化珪素半導体装置の製造方法を示す断面図である。本発明の実施形態２による炭化珪素半導体装置の製造方法を示す断面図である。

符号の説明

１ｎ型基板、２ｎ型ドリフト層、３ｐ型ベース領域、４ｎ型ソース領域、５カーボン層、６カーボン堆積層、７ゲート絶縁膜、８ゲート電極、９ソース電極、１０ドレイン電極、１１終端構造、１２オーミック電極、１３ショットキー電極。

Claims

（ａ）炭化珪素よりなる下地層に不純物イオンを注入する工程と、
（ｂ）前記工程（ａ）の後、減圧雰囲気下での加熱によって前記下地層上にカーボン層を形成する工程と、
（ｃ）前記工程（ｂ）にて形成された前記カーボン層上にカーボン堆積層を形成する工程と、
（ｄ）前記工程（ｃ）の後、前記不純物イオンを活性化させるためにアニールを行う工程と、
（ｅ）前記工程（ｄ）の後、前記カーボン層および前記カーボン堆積層を除去する工程と、
を備える、炭化珪素半導体装置の製造方法。
前記工程（ｂ）において、前記カーボン層の膜厚は１０ｎｍ以下に形成されることを特徴とする、請求項１に記載の炭化珪素半導体装置の製造方法。
前記工程（ｃ）において、前記カーボン堆積層は熱ＣＶＤ法によって形成されることを特徴とする、請求項１に記載の炭化珪素半導体装置の製造方法。
前記工程（ｂ）から（ｅ）までの処理は同一の反応炉にて行われることを特徴とする、請求項１に記載の炭化珪素半導体装置の製造方法。
前記工程（ｅ）において、前記カーボン層および前記カーボン堆積層を除去する際に酸素を導入することにより、前記下地層の表面を膜厚略１０ｎｍ酸化させることを特徴とする、請求項１に記載の炭化珪素半導体装置の製造方法。
前記工程（ｅ）の後、前記カーボン層および前記カーボン堆積層の除去後の表面をチャネル部として半導体装置を形成する工程をさらに備えることを特徴とする、請求項１に記載の炭化珪素半導体装置の製造方法。
前記工程（ｅ）の後、前記カーボン層および前記カーボン堆積層の除去後の表面をショットキー接触界面として半導体装置を形成する工程をさらに備えることを特徴とする、請求項１に記載の炭化珪素半導体装置の製造方法。