JP2009105209A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2009105209A
JP2009105209A JP2007275318A JP2007275318A JP2009105209A JP 2009105209 A JP2009105209 A JP 2009105209A JP 2007275318 A JP2007275318 A JP 2007275318A JP 2007275318 A JP2007275318 A JP 2007275318A JP 2009105209 A JP2009105209 A JP 2009105209A
Authority
JP
Japan
Prior art keywords
pad
substrate
bump
recess
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007275318A
Other languages
English (en)
Inventor
Eiji Hori
英治 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007275318A priority Critical patent/JP2009105209A/ja
Priority to US12/256,153 priority patent/US20090102048A1/en
Publication of JP2009105209A publication Critical patent/JP2009105209A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10575—Insulating foil under component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】基板と電子素子との電気的接続の信頼性を高めた電子装置及びその製造方法を提供すること。
【解決手段】電子装置１は、少なくとも１つのパッド３を有する基板２と、基板２の少なくとも１つのパッド３に電気的に接続されるバンプ８を有し、基板２にフリップチップ実装された電子素子６と、パッド３とバンプ８とを電気的に接続する導電性樹脂４と、基板２と電子素子６との間に介在する絶縁性のシート５と、を備える。基板２は、電子素子６と対向する面に、パッド３毎に凹部２ａを有する。パッド３は、凹部２ａの少なくとも底部に形成される。導電性樹脂４は、パッド３上かつ凹部２ａ内に充填される。シート５は、バンプ８毎に、開口面積が凹部２ａの開口面積より狭い貫通孔５ａを有する。バンプ８は、貫通孔５ａの内壁に接触して貫通孔５ａに挿通されると共に、パッド３と直接接触せずに導電性樹脂４を介して電気的に接続される。
【選択図】図１

Description

本発明は、電子素子を実装した電子装置及びその製造方法に関する。例えば、本発明は、電子素子として半導体素子をフリップチップ実装した半導体装置及びその製造方法に関する。
近年、電子素子、例えば半導体素子と基板との電気的接続には、主として、鉛フリー半田が使用されている。フリー半田は、融点が高く、高温での半田接続プロセスを必要とする。そのため、実装時には、基板や搭載部品への熱負荷を考慮する必要がある。また、鉛フリー半田は弾性力が高く、接続部の周囲にストレスが加わりやすい。そのため、ＬＳＩに用いられるｌｏｗ−ｋ膜など、ストレスに弱い構造部の接続信頼性に影響を与える場合がある。他方、導電性樹脂（導電性接着剤）は、半田に比べ低温での接続が可能であり、熱負荷の軽減が可能となる。また、半田に比べて弾性力が低いため、接続部に掛かるストレスが大幅に軽減されるなどの利点がある。導電性樹脂を用いたフリップチップ実装については、例えば特許文献１〜３に開示されている。
特許文献１に記載のフリップチップ実装構造においては、バンプを押し潰した際のバンプ間のショートを防止するために、素子実装時に余分な接合用金属を逃がすための逃がし部（例えば凹部、溝又は樹脂製電極部）を基板側電極に設けている。
特許文献２に記載の電子部品の実装方法においては、電子部品やプリント配線板に形成したバンプの高さにバラツキがあっても、バンプの高さを矯正することなく電子部品とプリント配線板とを良好に接続するために、電子部品に形成したバンプと、プリント配線板に形成した、バンプと嵌合する凹状ベセルとを導電性接合材を介して固着させている。
特許文献３に記載の半導体装置においては、フリップ実装時において半田あるいは導電性接着剤により発生する隣接した電極端子間でのショートや、Ａｇマイグレーションの発生を防止するために、半導体素子の電極パッドに相対した半導体キャリア基板の位置に金属配線からなる凹形電極部を設けている。また、凹形電極部の凹部に半田あるいは導電性接着剤を一括供給するために、複数の凹形電極部以外の領域に、絶縁性を有した封止樹脂を塗布するか、もしくはシート封止剤を貼り合わせている。
特開２００１−５３４３２号公報 特開平８−２２２５９９号公報 特開２０００−２０８６７５号公報
金属粒子と樹脂との混合材である導電性樹脂（導電性接着剤）は、フリップチップ実装時に所望の形状に形成することが困難である。そのため、基板平面にパッドが形成されてあると、電子素子と基板とを電気的接続する際に、導電性樹脂がパッド周囲に広がり、隣接パッド間でショートが発生する危険性がある。
そこで、特許文献１に記載されたフリップチップ実装構造においては、基板側電極に逃がし部（凹部、溝、樹脂製電極部）を形成して、隣接パッド間のショートの発生を防止している。しかしながら、特許文献１に記載のフリップチップ実装構造のように、バンプと基板側電極とを直接接触させると、固体−固体間接触となるので、応力（特に接着時や動作時の熱により生じた反りに起因するもの）がバンプに掛かり、電気的接続部が損傷するおそれがある。
特許文献２に記載の凹状ベセルは、バンプの高さのばらつきに対応するものであり、凹部の開口は開放されているので、硬化時に導電性樹脂が凹部から溢れ出すおそれがある。その場合、隣接するバンプ間におけるショートのおそれがまだ存続することになる。また、バンプと基板（プリント配線板）とを物理的に接触させているので、この場合にも固体−固体間接触によりバンプに応力が掛かりやすくなっている。
特許文献３に記載の半導体装置の製造方法においては、導電性接着剤の一括供給のためにシート封止剤が使用されているので、凹部上にはシート封止剤は存在していない。そのため、バンプは、導電性接着剤などからの応力を直接的かつ全体的に受けることになり、このようなシート封止剤ではバンプに掛かる応力を軽減することはできない。
本発明の目的は、基板と電子素子との電気的接続の信頼性を高めた電子装置及びその製造方法を提供することである。
本発明の第１視点によれば、少なくとも１つのパッドを有する基板と、基板の少なくとも１つのパッドに電気的に接続されるバンプを有し、基板にフリップチップ実装された電子素子と、パッドとバンプとを電気的に接続する導電性樹脂と、を備える電子装置であって、基板と電子素子との間に介在する絶縁性のシートをさらに備え、基板は、電子素子と対向する面に、パッド毎に凹部を有し、パッドは、凹部の少なくとも底部に形成され、導電性樹脂は、パッド上かつ凹部内に充填され、シートは、バンプ毎に、開口面積が凹部の開口面積よりも狭い貫通孔を有し、バンプは、貫通孔の内壁に接触して貫通孔に挿通されると共に、パッドと直接接触せずに導電性樹脂を介してパッドに電気的に接続される電子装置を提供する。
上記第１視点の好ましい形態によれば、貫通孔の開口面積は、フリップチップ実装前の状態において凹部の開口面積よりも狭い。
上記第１視点の好ましい形態によれば、シートは、弾性を有する材料からなる。
上記第１視点の好ましい形態によれば、フリップチップ実装前における貫通孔の幅は、バンプの最も広い幅よりも狭い。
本発明の第２視点によれば、電子素子が基板にフリップチップ実装された電子装置の製造方法であって、基板に少なくとも１つの凹部を形成する工程と、少なくとも１つの凹部の底部に第１パッドを形成する工程と、第１パッド上の凹部内に導電性樹脂を供給する工程と、電子素子に少なくとも１つの第２パッドを形成し、第２パッドにバンプを形成する工程と、少なくとも１つの貫通孔を有する絶縁性のシートを、貫通孔の位置が凹部上となるように、基板上に載置する工程と、基板と電子素子との間にシートを介在させ、バンプを貫通孔に挿通させると共に凹部に挿入して、電子素子を基板に実装する工程と、導電性樹脂が硬化するように加熱する工程と、を含み、シートは、バンプと第１パッドが直接接触しないような厚みを有し、貫通孔の開口面積は、凹部の開口面積よりも狭い電子装置の製造方法を提供する。
上記第２視点の好ましい形態によれば、シートは、弾性を有する材料からなり、貫通孔の幅は、バンプの最も広い幅よりも狭い。
本発明によれば、基板の凹部とシートによりフリップチップ実装時の導電性樹脂の流動を抑制するので、電子素子と基板とのフリップチップ実装において導電性樹脂を使用したとしても、隣接するバンプ間のショートを防止することができる。
本発明によれば、シートの厚みによって電子素子のバンプと基板のパッドとの直接接触を防止すると共に、シートによって導電性樹脂等からバンプに掛かる応力を低減することができるので、バンプの損傷を防止し、接続信頼性を高めることができる。
本発明の電子装置について、半導体装置を例にして説明する。図１に、本発明の電子装置の概略断面図を示し、図２に、図１のII−II線の概略断面図を示す。また、図３に、電子素子と基板との電気的接続部分の拡大概略断面図を示す。電子装置１は、電子素子としての半導体素子６を基板２にフリップ実装した半導体装置である。基板２には、半導体素子６と対向する面に凹部２ａが形成されており、半導体素子６と電気的接続するための少なくとも１つのパッド（電極）３は、凹部２ａの底部に形成されている。半導体素子６のパッド７に形成されたバンプ８と、基板２のパッド３とは、パッド３上かつ凹部２ａ内に充填された導電性樹脂（導電性接着剤）４を介して電気的に接続されている。バンプ８は、パッド３とは直接的には接触していない。
半導体装置１は、フリップチップ実装している基板２と半導体素子６との間にシート５を有している。図４に、シートの概略平面図を示す。シート５は、絶縁部材からなる。また、シート５は、弾力性（可撓性）を有する部材が好ましく、例えばゴム系の材料であると好ましい。
シート５には、バンプ８及び凹部２ａに対応する位置に貫通孔５ａが形成されており、バンプ８は、貫通孔５ａを通って導電性樹脂４と接している。貫通孔５ａの大きさ（開口面積）は、凹部２ａの開口面積よりも狭く形成されている。特に、フリップチップ実装前（バンプ８の貫通孔５ａ挿通前）の状態において、貫通孔５ａの大きさ（開口面積）は、凹部２ａの開口面積よりも狭いと好ましい。このとき、シート５は、基板２の凹部２ａ以外の領域のみならず、バンプ８部分以外の凹部２ａ上の領域も覆うことになる。これにより、導電性樹脂４などからバンプ８に掛かる応力をより低減することができる。
また、実装前におけるシート５の貫通孔５ａの幅（径）又は開口面積は、挿通後にバンプ８と貫通孔５ａの内壁とが接触するようなものであると好ましい。これにより、バンプ８と貫通孔５ａの内壁とが接触することになり、バンプ８及びバンプ８とパッド７との接続部分をシート５により封止（保護）することができる。バンプ８と貫通孔５ａの内壁とを接触させるためには、実装前におけるシート５の貫通孔５ａの幅（径）又は開口面積は、バンプ８の最も広い幅（径）、又はバンプ８に半導体素子６面に平行な断面積のうち最も広い断面積と同じくらいであると好ましく、より好ましくはやや狭くする。すなわち、貫通孔５ａの幅（径）又は開口面積は、シート５の弾力性を利用して貫通孔５ａにバンプ８を通すことができる程度の大きさであるとより好ましい。なお、貫通孔５ａは、バンプ８を通すことができる態様であればいかなる態様であってもよく、例えば図４に示すような切欠きであってもよいし、バンプ８を通すことが可能な切り込みであってもよい。
シート５の厚さは、バンプ８とパッド３とが直接接触しないような厚さであると好ましい。すなわち、シート５は、バンプ８とパッド３との間隔を調節するスペーサとして機能させることもできる。
本発明の電子装置によれば、バンプに掛かる応力が低減されているので、電子装置と基板との接続信頼性を高めることができる。
次に、本発明の電子装置の製造方法について、半導体装置１の製造方法を例にして説明する。図５に、本発明の電子装置の製造方法の概略工程図を示す。
まず、基板２において、パッド３を形成する部分に凹部２ａを形成し、凹部２ａの底部にパッド３を形成する（図５（ａ））。次に、凹部２ａ内に導電性樹脂４を充填する。例えば、メタルマスク１０を使用して、凹部２ａ内に導電性樹脂４を充填する（図５（ｂ）、（ｃ））。図５（ｂ）においては、メタルマスク１０を用いて、導電性樹脂４をパッド３上に印刷する方法を示している。次に、パッド７にバンプ８を形成した半導体素子６、及びバンプ８を通す貫通孔５ａを形成した絶縁性シート５を準備し、凹部２ａの位置と貫通孔５ａの位置が合うようにシート５を基板２上に載置する（図５（ｄ））。次に、基板２と半導体素子６との間にシート５を挟み、バンプ８をシート５の貫通孔５ａに挿通すると共に、凹部２ａにも挿入するように、半導体素子６を基板２にフリップチップ実装する。このとき、シート５の厚みにより、バンプ８とパッド３とは直接接触することなく、導電性樹脂４を介して電気的に接続される。次に、導電性樹脂４が硬化する温度で加熱し、基板２と半導体素子６との実装を終了する（図５（ｅ））。なお、各要素の詳細は、上記において半導体装置１について説明したような関係を満たすようにする。
本発明の製造方法によれば、シートによって導電性樹脂が凹部に封止されるので、導電性樹脂の流動による隣接パッド間のショートの発生を抑制することができる。また、シートによってバンプに掛かる応力を低減することができるので、基板と電子素子との接続信頼性を高めることができる。さらに、シートは、バンプと基板のパッドとの直接接触を防止するための、基板と電子素子間のスペーサとしても機能することができる。
本発明の電子装置及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
本発明の電子装置を示す概略断面図。 図１のII−II線の概略断面図。 図１における電子装置と基板との電気的接続部分の拡大概略断面図。 本発明において使用するシートの概略平面図。 本発明の電子装置の製造方法を説明するための概略工程図。
符号の説明
１ 電子装置（半導体装置）
２ 基板
２ａ 凹部
３ パッド
４ 導電性樹脂
５ シート
５ａ 貫通孔
６ 電子素子（半導体素子）
７ パッド
８ バンプ
１０ メタルマスク

Claims (6)

  1. 少なくとも１つのパッドを有する基板と、
    前記基板の前記少なくとも１つのパッドに電気的に接続されるバンプを有し、前記基板にフリップチップ実装された電子素子と、
    前記パッドと前記バンプとを電気的に接続する導電性樹脂と、を備える電子装置であって、
    前記基板と前記電子素子との間に介在する絶縁性のシートをさらに備え、
    前記基板は、前記電子素子と対向する面に、前記パッド毎に凹部を有し、
    前記パッドは、前記凹部の少なくとも底部に形成され、
    前記導電性樹脂は、前記パッド上かつ前記凹部内に充填され、
    前記シートは、前記バンプ毎に、開口面積が前記凹部の開口面積よりも狭い貫通孔を有し、
    前記バンプは、前記貫通孔の内壁に接触して前記貫通孔に挿通されると共に、前記パッドと直接接触せずに導電性樹脂を介して前記パッドに電気的に接続されることを特徴とする電子装置。
  2. 前記貫通孔の開口面積は、フリップチップ実装前の状態において前記凹部の開口面積よりも狭いことを特徴とする請求項１に記載の電子装置。
  3. 前記シートは、弾性を有する材料からなることを特徴とする請求項１又は２に記載の電子装置。
  4. フリップチップ実装前における前記貫通孔の幅は、前記バンプの最も広い幅よりも狭いことを特徴とする請求項３に記載の電子装置。
  5. 電子素子が基板にフリップチップ実装された電子装置の製造方法であって、
    前記基板に少なくとも１つの凹部を形成する工程と、
    前記少なくとも１つの凹部の底部に第１パッドを形成する工程と、
    前記第１パッド上の前記凹部内に導電性樹脂を供給する工程と、
    前記電子素子に少なくとも１つの第２パッドを形成し、前記第２パッドにバンプを形成する工程と、
    少なくとも１つの貫通孔を有する絶縁性のシートを、前記貫通孔の位置が前記凹部上となるように、前記基板上に載置する工程と、
    前記基板と前記電子素子との間に前記シートを介在させ、前記バンプを前記貫通孔に挿通させると共に前記凹部に挿入して、前記電子素子を前記基板に実装する工程と、
    前記導電性樹脂が硬化するように加熱する工程と、を含み、
    前記シートは、前記バンプと前記第１パッドが直接接触しないような厚みを有し、
    前記貫通孔の開口面積は、前記凹部の開口面積よりも狭いことを特徴とする電子装置の製造方法。
  6. 前記シートは、弾性を有する材料からなり、
    前記貫通孔の幅は、前記バンプの最も広い幅よりも狭いことを特徴とする請求項５に記載の電子装置の製造方法。
JP2007275318A 2007-10-23 2007-10-23 電子装置及びその製造方法 Pending JP2009105209A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007275318A JP2009105209A (ja) 2007-10-23 2007-10-23 電子装置及びその製造方法
US12/256,153 US20090102048A1 (en) 2007-10-23 2008-10-22 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007275318A JP2009105209A (ja) 2007-10-23 2007-10-23 電子装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009105209A true JP2009105209A (ja) 2009-05-14

Family

ID=40562653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007275318A Pending JP2009105209A (ja) 2007-10-23 2007-10-23 電子装置及びその製造方法

Country Status (2)

Country Link
US (1) US20090102048A1 (ja)
JP (1) JP2009105209A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154730A (ja) * 2013-02-08 2014-08-25 Olympus Corp 半導体装置、固体撮像装置、および半導体装置の製造方法
WO2023282701A1 (ko) * 2021-07-08 2023-01-12 삼성전자 주식회사 솔더볼과 탄성체를 기반으로 연결되는 기판 구조

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8241964B2 (en) 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
CN101996906B (zh) * 2010-09-08 2012-06-13 中国科学院上海微***与信息技术研究所 凹槽中焊接实现焊料倒扣焊的工艺方法
KR101677739B1 (ko) * 2010-09-29 2016-11-21 삼성전자주식회사 반도체 패키지 및 그의 제조방법
CN104811144A (zh) * 2015-05-20 2015-07-29 中国电子科技集团公司第十三研究所 改善太赫兹混频器微组装的新型混合集成电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267394A (ja) * 1992-03-19 1993-10-15 Sumitomo Electric Ind Ltd 半導体素子の実装方法
JPH08307043A (ja) * 1995-05-10 1996-11-22 Olympus Optical Co Ltd フリップチップ接合装置
JP2000100865A (ja) * 1998-09-17 2000-04-07 Nec Corp 半導体装置およびその製造方法
JP2000150577A (ja) * 1998-11-18 2000-05-30 Toshiba Corp 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法
JP2005129726A (ja) * 2003-10-23 2005-05-19 Sony Corp 半導体装置の実装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
JP3933094B2 (ja) * 2003-05-27 2007-06-20 セイコーエプソン株式会社 電子部品の実装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267394A (ja) * 1992-03-19 1993-10-15 Sumitomo Electric Ind Ltd 半導体素子の実装方法
JPH08307043A (ja) * 1995-05-10 1996-11-22 Olympus Optical Co Ltd フリップチップ接合装置
JP2000100865A (ja) * 1998-09-17 2000-04-07 Nec Corp 半導体装置およびその製造方法
JP2000150577A (ja) * 1998-11-18 2000-05-30 Toshiba Corp 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法
JP2005129726A (ja) * 2003-10-23 2005-05-19 Sony Corp 半導体装置の実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154730A (ja) * 2013-02-08 2014-08-25 Olympus Corp 半導体装置、固体撮像装置、および半導体装置の製造方法
WO2023282701A1 (ko) * 2021-07-08 2023-01-12 삼성전자 주식회사 솔더볼과 탄성체를 기반으로 연결되는 기판 구조

Also Published As

Publication number Publication date
US20090102048A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
JP4828164B2 (ja) インタポーザおよび半導体装置
CN107978569B (zh) 芯片封装结构及其制造方法
KR20080014004A (ko) 인터포저 및 반도체 장치
JPH11163186A (ja) 半導体装置
JP4110189B2 (ja) 半導体パッケージ
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP2009105209A (ja) 電子装置及びその製造方法
JP2016162814A (ja) 半導体パッケージ及びはんだ実装方法
JP2000349199A (ja) 半導体装置及びその製造方法
JP2012089898A (ja) 半田ボール及び半導体パッケージ
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007258448A (ja) 半導体装置
JP4688443B2 (ja) 半導体装置の製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP4699089B2 (ja) チップオンフィルム半導体装置
JP2006237367A (ja) プリント配線板
WO2017203859A1 (ja) 電子回路装置及び方法
JP2019140179A (ja) フリップチップ実装用の基板およびこれを用いた電子装置
JP2012256956A (ja) 半導体装置および半導体装置実装体
JP5230580B2 (ja) 半導体装置およびその実装方法
JP2009231467A (ja) 基板ユニット，電子装置，及び基板ユニット製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009010437A (ja) 半導体装置及びその製造方法
JP4709521B2 (ja) 半導体装置及び半導体装置の製造方法
JP4840273B2 (ja) Ｉｃチップ実装基板、およびｉｃチップ実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205