JP2009170617A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009170617A JP2009170617A JP2008006341A JP2008006341A JP2009170617A JP 2009170617 A JP2009170617 A JP 2009170617A JP 2008006341 A JP2008006341 A JP 2008006341A JP 2008006341 A JP2008006341 A JP 2008006341A JP 2009170617 A JP2009170617 A JP 2009170617A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- semiconductor
- semiconductor device
- adhesive resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】回路基板の上面に搭載される半導体チップ31と下面に搭載される半導体チップ32が重なり合う領域には、回路基板の表面に凹部21(または凸部22)を形成する。
【選択図】図1
Description
(1)チップ上の電極と回路基板の電極をワイヤボンディング
(2)チップ上の電極と回路基板の電極をリード線を備えたフィルムで接続
(3)ICチップをフェイスダウンして回路基板に直接に接続
3番目のフリップチップでは、回路基板の回路形成面に半導体チップの回路形成面を対向させ、金などの金属で形成されるバンプを介して重ね合わせることで導通をとるフェイスダウン実装であって、1番目のワイヤボンディングの場合のように、回路基板の回路形成面と半導体チップの回路形成面の反対側の面を対向させ、ワイヤボンディングによって金属細線を引き出しているフェイスアップ実装と比較して、小型化が可能であり、幅広く利用されている。
なお、同様の作用を成すものには同一の符号を付けて説明する。
(実施の形態1)
図1(a)(b)は本発明の実施の形態1を示す。
バンプ51は、半田および金などの金属または導電性の樹脂ボールおよびそれらの組合せなどで形成されている。バンプ51の中心は、半導体チップ31のエッジから約150μm程度内側にくるように形成されている。
半導体チップ32と半導体チップ31が重なりあう全領域としているが、半導体チップ31に形成されるバンプ51の配置制約に応じてその領域は制限される。
図2,図3は本発明の実施の形態2を示す。
実施の形態1では、回路基板2の上面に形成されている凹部21の全部を、半導体チップ31と半導体チップ32が重なり合う領域に形成するとしているが、回路基板2の電気配線の制約により困難な場合は、図2に示すように、引張り力が最も大きくなる領域である半導体チップ32の外周に相当する位置に沿って鍵型の領域に限定して形成しても同様の効果が得られる。この時、鍵型の凹部21の幅は、半導体チップ32に外側に100μm以上、内側に100μm以上、合計200μm以上の幅を持って形成されているとする。
図4(a)(b)は本発明の実施の形態3を示す。
この実施の形態3では、図4(a)(b)に示すように回路基板2の半導体チップ31が搭載される面に凸部22が形成されている。この凸部22の高さは約30μmである。凸部22を構成する材料は、ガラスクロス入りのエポキシ樹脂など、いずれも封止接着樹脂よりも弾性率の高い材料である。具体的には、封止接着樹脂の弾性率は約5GPaであるのに対し、ガラスクロス入りのエポキシ樹脂は、その弾性率は10GPa以上である。
半導体チップ32と半導体チップ31が重なりあう全領域としているが、半導体チップ31に形成されるバンプ51の配置制約に応じてその領域は制限される。例えば図4(b)の場合、凸部22の平面的な領域の外形は、半導体チップ31の上に形成されているバンプ51より、その周辺の封止接着樹脂の充填に必要な領域として、図4(b)中の記号D3で示すように少なくとも100μm以上内側に存在するものとする。また、半導体チップ32の側の反りによって半導体チップ31の側の封止接着樹脂41が受ける引張り力は、半導体チップ32のエッジよりも外側で最大になる可能性があることから、凸部22は、図4(b)中の記号D4で示すように、半導体チップ32のエッジよりも外側の領域まで広げて形成する方が好適である。ここではD4を半導体チップ32よりも100μm以上はみだして形成している。
図5,図6は本発明の実施の形態4を示す。
実施の形態3では、回路基板2の上面に形成されている凹部22の全部を、半導体チップ31と半導体チップ32が重なり合う領域に形成するとしているが、この実施の形態4では図5に示すように、引張り力の最も大きくなる領域である半導体チップ32の外周に相当する位置に沿って鍵型の領域に限定して形成しても同様の効果が得られる。この時の鍵型の凸部22の幅は、具体的には半導体チップ32に外側に100μm以上、内側に100μm以上、合計200μm以上の幅を持って形成されている。
図7〜図9は本発明の実施の形態5を示す。
この実施の形態5では、図7(a)(b)に示すように、回路基板2に半導体チップ31が搭載されている領域の内、その裏側の半導体チップ32と重なり合っていない領域には、当該回路基板2の半導体チップ32が搭載される側の面に、弾性体23が形成されている。図8は図7(b)の背面図を示し、弾性体23が半導体チップ32の外周に沿って鍵型に形成されていることが分かる。
弾性体23が配置されるのは、その効果を最大にするため、半導体チップ31と半導体チップ32が重ならない領域全域としている。半導体チップ31と半導体チップ32のズレは、前述した通り、縦方向に1mm、そして横方向に1mmであることから、半導体チップ32の側面に形成される弾性体23は、図7(b)中に記号D5で示すように、半導体チップ32のエッジより、1mm程度の幅を持って形成される。弾性体23の高さは、封止接着樹脂42の高さ40μm、そして半導体チップ32の厚み200μmを合計し、240μm程度であるとする。
21,21a,21b,21c 凹部
22,22a,22b,22c 凸部
23 弾性体
31,32 半導体チップ
41,42 封止接着樹脂
51,52 バンプ
Claims (5)
- 回路基板の上下面に半導体チップを搭載した両面実装構造の半導体装置であって、
上面に搭載される半導体チップと下面に搭載される半導体チップが重なり合う領域には、前記回路基板の少なくとも一方の表面に凹部が形成されている
半導体装置。 - 前記回路基板の表面に形成された凹部は、反対側に搭載されている半導体チップの外周に対応する位置に沿って鍵型の形状に形成されている
請求項1に記載の半導体装置。 - 回路基板の上下面に半導体チップを搭載した両面実装構造の半導体装置であって、
上面に搭載される半導体チップと下面に搭載される半導体チップが重なり合う領域には、回路基板の少なくとも一方の表面に凸部が形成されている
半導体装置。 - 前記回路基板の表面に形成された凸部は、反対側に搭載されている半導体チップの外周に対応する位置に沿って鍵型の形状に形成されている
請求項3に記載の半導体装置。 - 回路基板の上下面に半導体チップを搭載した両面実装構造の半導体装置であって、
上面に搭載される半導体チップと下面に搭載される半導体チップが重なり合わない領域には、回路基板の表面に弾性体が形成されている
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006341A JP5078631B2 (ja) | 2008-01-16 | 2008-01-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006341A JP5078631B2 (ja) | 2008-01-16 | 2008-01-16 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009170617A true JP2009170617A (ja) | 2009-07-30 |
JP2009170617A5 JP2009170617A5 (ja) | 2010-11-04 |
JP5078631B2 JP5078631B2 (ja) | 2012-11-21 |
Family
ID=40971478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008006341A Expired - Fee Related JP5078631B2 (ja) | 2008-01-16 | 2008-01-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5078631B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012072213A (ja) * | 2010-09-27 | 2012-04-12 | Panasonic Corp | 熱硬化性樹脂組成物及び半導体部品実装基板 |
WO2017026302A1 (ja) * | 2015-08-07 | 2017-02-16 | 株式会社デンソー | Bga型部品の実装構造 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345418A (ja) * | 2000-06-02 | 2001-12-14 | Matsushita Electric Ind Co Ltd | 両面実装構造体の製造方法及びその両面実装構造体 |
JP2005167072A (ja) * | 2003-12-04 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006128441A (ja) * | 2004-10-29 | 2006-05-18 | Canon Inc | 半導体装置 |
JP2007012645A (ja) * | 2005-06-28 | 2007-01-18 | Canon Inc | 半導体装置 |
-
2008
- 2008-01-16 JP JP2008006341A patent/JP5078631B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345418A (ja) * | 2000-06-02 | 2001-12-14 | Matsushita Electric Ind Co Ltd | 両面実装構造体の製造方法及びその両面実装構造体 |
JP2005167072A (ja) * | 2003-12-04 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006128441A (ja) * | 2004-10-29 | 2006-05-18 | Canon Inc | 半導体装置 |
JP2007012645A (ja) * | 2005-06-28 | 2007-01-18 | Canon Inc | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012072213A (ja) * | 2010-09-27 | 2012-04-12 | Panasonic Corp | 熱硬化性樹脂組成物及び半導体部品実装基板 |
WO2017026302A1 (ja) * | 2015-08-07 | 2017-02-16 | 株式会社デンソー | Bga型部品の実装構造 |
Also Published As
Publication number | Publication date |
---|---|
JP5078631B2 (ja) | 2012-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
JP5075463B2 (ja) | 半導体装置 | |
US20060249852A1 (en) | Flip-chip semiconductor device | |
JP2005311321A (ja) | 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール | |
JP4494240B2 (ja) | 樹脂封止型半導体装置 | |
US20080185709A1 (en) | Semiconductor device including semiconductor elements and method of producing semiconductor device | |
JP2007142097A (ja) | 半導体装置 | |
US20100044880A1 (en) | Semiconductor device and semiconductor module | |
JP2002270717A (ja) | 半導体装置 | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2006086149A (ja) | 半導体装置 | |
TWI509756B (zh) | 薄膜覆晶封裝結構 | |
WO2011021364A1 (ja) | 半導体装置およびその製造方法 | |
JP2012009713A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
JP5078631B2 (ja) | 半導体装置 | |
US8050049B2 (en) | Semiconductor device | |
TW201513296A (zh) | 多晶片堆疊封裝結構及其製造方法 | |
KR20120126365A (ko) | 유닛 패키지 및 이를 갖는 스택 패키지 | |
JP2002289735A (ja) | 半導体装置 | |
KR101716882B1 (ko) | 접속 영역의 스트레스가 분산되는 연성 패키지, 및 그 제조 방법 | |
JP2015032697A (ja) | 電子回路モジュール、及び電子回路モジュール用基板 | |
JP2007234683A (ja) | 半導体装置およびその製造方法 | |
JP3558070B2 (ja) | 半導体装置およびその製造方法 | |
JP4652428B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120828 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5078631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |