JP2010165747A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010165747A JP2010165747A JP2009005089A JP2009005089A JP2010165747A JP 2010165747 A JP2010165747 A JP 2010165747A JP 2009005089 A JP2009005089 A JP 2009005089A JP 2009005089 A JP2009005089 A JP 2009005089A JP 2010165747 A JP2010165747 A JP 2010165747A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- sealing resin
- wiring substrate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】 樹脂封止形半導体装置に於ける、反りなど変形の発生を防止すると共に、電極の再溶融(リフロー)処理など加熱処理の際にも内部に含まれる水分の爆発を招来しない、即ち耐熱性の向上を図ることができる半導体装置の構造を提供する。
【解決手段】 平面形状が矩形状を有する配線基板51と、前記配線基板51の一方の主面に搭載された半導体素子52と、前記配線基板51の一方の主面に於いて、前記半導体素子52を被覆する封止用樹脂55と、を具備し、前記配線基板51の一方の主面に於いて、前記半導体素子522の隅部と当該配線基板51の隅部との間に、反り防止部材57が選択的に配設されてなることを特徴とする半導体装置50が提供される。
【選択図】 図5
【解決手段】 平面形状が矩形状を有する配線基板51と、前記配線基板51の一方の主面に搭載された半導体素子52と、前記配線基板51の一方の主面に於いて、前記半導体素子52を被覆する封止用樹脂55と、を具備し、前記配線基板51の一方の主面に於いて、前記半導体素子522の隅部と当該配線基板51の隅部との間に、反り防止部材57が選択的に配設されてなることを特徴とする半導体装置50が提供される。
【選択図】 図5
Description
本発明は、半導体装置に関し、特に、配線基板の一方の主面に搭載された半導体素子が樹脂封止されてなる半導体装置に関する。
電子機器の小型化、高密度化、ならびに高機能化に伴い、当該電子機器に搭載される半導体装置の小形化、薄形化が要求されている。
かかる要求に対して、当該半導体装置の形態として、所謂ボール・グリッド・アレイ(BGA:Ball Grid Array)等の表面実装型パッケージが提案されている。
当該BGA型パッケージ構造を有する半導体装置に於いて、ボールピッチが0.8mm以下の構造については、FBGA(Fine pitch Ball Grid Array)と称され、そのボールピッチは、更に0.3mm乃至0.4mmへの狭ピッチ化が進められている。
かかるBGAパッケージ構造を有する半導体装置を、図1に示す。即ち、当該半導体装置10にあっては、配線基板(支持基板、インターポーザとも称される)1の一方の主面(上面)上に、半導体集積回路素子(以下、半導体素子と称する)2が接着材3を介して載置され、配線基板1の電極端子(図示せず)と半導体素子2の電極端子(図示せず)とは、例えば金(Au)等からなるボンディングワイヤ4により接続されている。そして、当該半導体素子2ならびにボンディングワイヤ4などは、封止用樹脂5により封止されている。一方、前記配線基板1の他方の主面(下面)には、半田を主体とする球状電極端子からなる外部接続端子6が配設されている。
かかる構成に於いて、前記配線基板1は、ガラスエポキシ樹脂などの絶縁性樹脂を基材とし、その一方の主面(上面)に銅(Cu)等からなる導電層(図示せず)が選択的に配設されている。当該導電層は、前記ボンディングワイヤ4が接続される部位を除いてソルダーレジスト層により選択的に被覆されている。尚、当該配線基板1は、例えば0.30mm程の厚さを有する。
また、当該配線基板1の他方の主面(下面)にも、銅(Cu)等からなる導電層が選択的に配設され、当該導電層は、前記半田を主体とする球状電極からなる外部接続端子6が配設される部位を除いて、ソルダーレジスト層により選択的に被覆されている。尚、当該外部接続端子6は、例えば0.25mm乃至0.35mm程の厚さ(高さ)を有する。
一方、前記半導体素子2は、その厚さが0.20mm程とされ、その背面(電子回路非形成面)が所謂ダイボンドフィルムからなる接着材3を介して配線基板1上に固着されている。
そして、前記封止用樹脂5としては、エポキシ樹脂などの熱硬化性樹脂が適用される。そして、前記配線基板1上に於ける厚さ(高さ)が、0.60mm程とされる。
かかる構造を有する半導体装置10の製造工程に於いて、配線基板1上に封止樹脂5を形成する際に発生する残留応力、又は封止樹脂5、当該封止樹脂5により封止される半導体素子2及び配線基板1等の半導体装置10を構成する各部材の熱膨張係数は相違する。例えば、配線基板1の線膨張係数は約13ppm乃至約15ppmであるのに対し、封止樹脂6の線膨張係数は約10ppm乃至約13ppmである。
この様な構成部材の熱膨張係数の相違に起因して、当該半導体装置10に於いては、図2(a)に示す如く上方に凸状となる反り、或いは図2(b)に示す如く下方に凸状となる反りを生ずる場合がある。なお、図2では、前記半導体素子2、接着剤3、及びボンディングワイヤ4などの図示を省略している。この様な反りの量は、コプラナリティ値、即ち、半導体装置10を平坦面に載置した際の外部接続端子(バンプ)6の高さの最小値と最大値の差として管理されている。
図2に示す半導体装置10にあっては、平坦面上に載置した際の、配線基板1の中央部に配設された外部接続端子6aと配線基板1の周縁部近傍に配設された外部接続端子6bとの鉛直方向に於ける先端部の位置の差がコプラナリティ値に相当する。
ボールピッチの狭ピッチ化に伴い、コプラナリティの管理値は厳しくなってきており、例えば1辺が18mmの配線基板1を備えた半導体装置にあっては、コプラナリティ値が80μmであることが求められる場合がある。
一辺の長さが18mmの正方形状配線基板を用いて、前記図1に示す構造を有するところの半導体装置10の反り量を図3に示す。
同図に於いて、符号a、符号a’により示す領域は、反りが殆ど発生していない領域であり、符号bから、符号c、符号d、符号e、更には符号fという順番に従って上方への反り量が大きくなる領域を示し、一方、符号b’から、符号c’、符号d’、符号e’、更には符号f’という順番に従って下方への反り量が大きくなる領域を示している。即ち、当該配線基板の中央部から離間するにつれて、反り量が大きくなってゆく。
図3(a)は、半導体装置10に於いて、その中央部が上方に凸状となる反りが発生した場合の、当該反り量の測定結果を示している。即ち、半導体装置10は配線基板1の中央部から当該配線基板1の四隅及びその近傍の領域に向かうに従い、下方へ湾曲しており、従って、当該半導体装置10はその中央部が上方に凸状に反っている。
この様に、中央部が上方に凸状に反る形態は、配線基板1が4層以上の多層構造とされた場合に発生し易い。即ち、封止樹脂5の硬化収縮よりも配線基板1の熱収縮が大きく、封止樹脂5による樹脂封止工程後、封止樹脂5は配線基板1方向に引張される為、半導体装置10にはその中央部が上方に凸状となる反りが発生し易い。
一方、図3(b)は、半導体装置10に於いて、その中央部が下方に凸状となる反りが発生した場合の、当該反り量の測定結果を示している。即ち、半導体装置10は配線基板1の中央部から当該配線基板1の四隅及びその近傍の領域に向かうに従い、上方へ湾曲しており、従って、当該半導体装置10はその中央部が下方に凸状に反っている。
この様に、中央部が下方に凸状に反る形態は、配線基板1が2層程度の積層構造とされた場合に発生し易い。即ち、封止樹脂5の硬化収縮が配線基板1の熱収縮よりも大きく、封止樹脂5による樹脂封止工程後、配線基板1は封止用樹脂5方向に引張される為、半導体装置10にはその中央部が下方に凸状となる反りが発生し易い。
そして、この様に反りが生ずる場合、半導体装置10の中心に向って各部材は引張される。従って、中心部から最も遠い位置にある配線基板の隅部に於いてより大きな変形を生ずる。
またこの時、作用する力が不均衡であると、半導体装置10自体に、うねり或いは捩れが発生してしまう。
尚、樹脂封止型半導体装置に於いて、半導体パッケージ用樹脂フレームなどのパッケージ基板の表面に、その縁部に沿い、且つ半導体素子搭載部を囲んで、幅広の矩形枠状金属パターンを配置することによって反りを防止することが、下記特許文献1或いは特許文献2に開示されている。また、樹脂封止型半導体装置に於いて、封止用樹脂中に、矩形枠状或いはL時状の鉄製補強材を配設することによって反りを防止することが、下記特許文献3に開示されている。
上述の如く、配線基板1と封止樹脂5との熱収縮量の相違によって反りが生ずることから、当該配線基板1上へ封止用樹脂5を被覆形成した後の製造工程に於いて問題が生じ、結果として半導体装置10の製造歩留りの低下を招来してしまう。
即ち、当該配線基板1の他方の主面に、半田を主体とする球状電極からなる外部接続端子6を配設する際、当該配線基板1に反り或いはうねりがあることにより、球状電極の配置・接続が適切に行なえない状態を生ずる可能性がある。
また、当該外部接続端子6が配設され、半導体装置10が形成されたとしても、当該半導体装置10を電子機器に適用される大判の配線基板(所謂マザーボード)に搭載する際に、外部接続端子6を形成する半田を主体とする球状電極の再溶融(リフロー)に必要な熱処理がなされることにより、前記配線基板1に於ける反り或いはうねりが助長されて、当該半導体装置10の外部接続端子6の一部が、マザーボード上の電極端子に接続されない状態を生ずる可能性がある。
更に、かかる半田を主体とする球状電極の再溶融(リフロー)処理の際、加熱温度のピーク値は240℃乃至約260℃となる。
この為、封止用樹脂5により被覆された構造を有する半導体装置10にあっては、内部に含まれる水分の膨張・気化を生じ、所謂水蒸気爆発を引き起こす可能性がある。
そして、かかる水分は、図4に示される矢印A1の如く、配線基板1と封止用樹脂5との界面に沿って移動し、当該配線基板1の表面に配設されたソルダーレジスト層と封止用樹脂5との界面に於いて剥離を生じてしまう。尚、当該水分は、当該半導体装置の製造工程中に於いて、接着材3ならびに封止用樹脂5などの中に取り込まれている。
ソルダーレジスト層と封止用樹脂5との界面に於いて剥離が生ずると、前記配線基板1の電極端子からのボンディングワイヤ4の剥離を生じ、また、半導体素子に対しての当該界面を通しての外部からの水分の侵入を容易化してしまう。
尚、前記特許文献1ならびに特許文献2に示される技術にあっては、パッケージ基板の表面に、その縁部に沿って且つ半導体素子搭載部を囲んで、幅広の矩形枠状金属パターンを配置することにより当該パッケージ基板の反りを防止しようとしている。しかしながら、当該幅広の矩形枠状金属パターンの適用は、パッケージ基板の表面に於ける配線層、電極端子などの配設の自由度を大きく低下させてしまう。そして、当該配線層、電極端子などの配設の自由度を高めようとすると、当該パッケージ基板の大形化(大面積化)を招来してしまう。
一方、前記特許文献3に示される技術にあっては、封止用樹脂中に、矩形枠状或いはL時状の鉄製補強材を配設することによって反りを防止しようとしているが、封止用樹脂中にこの様な矩形枠状或いはL時状の鉄製補強材を配設することは、その為の樹脂封止金型の設定、ならびに樹脂封止工程の適用が必要であり、製造される半導体装置の高価格化を招いてしまう。
そして、これらの特許文献に開示される技術にあっては、半導体装置内部に於ける水分の膨張・気化、所謂水蒸気爆発の発生に対する対応策について何ら検討されていない。
本発明は、この様な従来技術の問題点を解決すべくなされたものであって、樹脂封止形半導体装置に於ける、反りなど変形の発生を防止すると共に、電極の再溶融(リフロー)処理など加熱処理の際にも内部に含まれる水分の爆発を招来しない、即ち耐熱性の向上を図ることができる半導体装置の構造を提供することを目的とする。
本発明によれば、平面形状が矩形状を有する配線基板と、前記配線基板の一方の主面に搭載された半導体素子と、前記配線基板の一方の主面に於いて、前記半導体素子を被覆する封止用樹脂と、を具備し、前記配線基板の一方の主面に於いて、前記半導体素子の隅部と当該配線基板の隅部との間に、反り防止部材が選択的に配設されてなることを特徴とする半導体装置が提供される。
本発明によれば、半導体装置の反りの発生を防止・低減すると共に、耐熱性が高められた半導体装置を提供することができる。
以下、図面を参照して本発明の実施の形態について説明する。
先ず、本発明の実施の形態に於ける半導体装置について説明し、次いで、当該半導体装置の製造方法について説明する。
1.半導体装置
本発明の実施の形態にかかる半導体装置を、図5に示す。図5(a)は、当該半導体装置の上面を示し、図5(b)は、図5(a)の点線A−A’ に於ける断面を示す。また、図5(c)は、図5(a)に於いて矢印P1で示す方向に見たときの側面を示している。尚、図5(a)に於いては、封止用樹脂の表示を行なっていない。
本発明の実施の形態にかかる半導体装置を、図5に示す。図5(a)は、当該半導体装置の上面を示し、図5(b)は、図5(a)の点線A−A’ に於ける断面を示す。また、図5(c)は、図5(a)に於いて矢印P1で示す方向に見たときの側面を示している。尚、図5(a)に於いては、封止用樹脂の表示を行なっていない。
即ち、本発明の実施の形態に於ける半導体装置50にあっては、配線基板(支持基板、インターポーザとも称される)51の一方の主面(上面)の中央部に、半導体集積回路素子(以下、半導体素子と称する)52が接着材53を介して載置され、当該配線基板51に配設された電極端子(図示せず)と半導体素子52に於ける電極端子(図示せず)との間は、例えば金(Au)等からなるボンディングワイヤ54により接続されている。そして、当該半導体素子52ならびにボンディングワイヤ54などは、封止用樹脂55により封止されている。一方、前記配線基板51の他方の主面(下面)には、半田を主体とする球状電極端子からなる外部接続端子56が配設されている。
前記配線基板51は、例えば、ガラスエポキシ樹脂などの絶縁性樹脂を基材として形成され、平面形状が矩形形状を有し、その一方の主面(上面)には銅(Cu)等からなる導電層が選択的に配設されている。当該導電層は、前記ボンディングワイヤ54が接続される領域を除いて、ソルダーレジスト層(図示せず)により選択的に被覆されている。
また、当該配線基板51の他方の主面(下面)にも、銅(Cu)等からなる導電層が選択的に配設され、当該導電層は、前記半田を主体とする球状電極からなる外部接続端子56が配設される部位を除いて、ソルダーレジスト層(図示せず)により選択的に被覆されている。
一方、前記半導体素子52は、シリコン(Si)或いはガリウム砒素(GaAs)半導体基板が用いられ、周知の半導体製造プロセスにより、その一方の主面に形成された能動素子、受動素子層ならびにこれらの機能素子を相互に接続する配線層をもって電子回路が形成されている。そして、その表面に、当該配線層に接続された電極端子(電極パッド)が設けられている。当該半導体素子52は、その背面(電子回路非形成面)が所謂ダイボンドフィルムからなる接着材53を介して配線基板51上に固着されている。そして、前記封止用樹脂55としては、エポキシ樹脂などの熱硬化性樹脂が適用される。
この様な本発明の実施の形態に於ける半導体装置50にあっては、その特徴的構成として、前記配線基板51の一方の主面に於いて、前記半導体素子52の近傍から当該配線基板51の四つの隅部(コーナー部)に延在して、板状の反り防止部材57が配設されている。当該反り防止部材57も、半導体素子52と同様、ダイボンドフィルムからなる接着材53を介して、配線基板51上に固着されている。
通常、半導体素子52も平面形状が矩形状を有し、その四つの隅部が配線基板51の四つの隅部に対応して搭載されることから、当該反り防止部材57は、半導体素子52の四つの隅部近傍から当該配線基板51に於ける四つの隅部(コーナー部)に延在してそれぞれ選択的に配設される。
そして、当該反り防止部材57は、その端部が、前記封止用樹脂55から露出して配設されている。
当該反り防止部材57は、板状のシリコン(Si)からなり、前記半導体素子52と同様、所謂ダイボンディングフィルム又はペースト状等のダイボンディング材からなる接着剤55を介して、配線基板51上に接着固定される。当該反り防止部材57としては、前記半導体素子52と同等の線膨張係数(約3ppm)及び曲げ強度(約80MPa)を有する材料であれば、セラミック材などを適用することもできる。
この様に、前記配線基板51の一方の主面に、半導体素子52の四つの隅部の近傍から当該配線基板51に於ける四つの隅部(コーナー部)のそれぞれに延在して、板状の反り防止部材57が固着・配設されていることにより、当該配線基板51の機械的強度が高められる。従って、当該半導体装置50は、高い機械的強度を有し、配線基板51ならびに封止樹脂55などの熱膨張係数の相違に基づく反り、或いは不均衡な力に起因するうねり又は捩れの発生が防止・抑制される。
従って、樹脂封止工程の後、当該配線基板51の他方の主面に外部接続端子56を配設する際にも、当該配線基板51に反り或いはうねりが生じておらず、当該外部接続端子56の配置・接続が適切に行なわれる。
また、当該半導体装置50を電子機器に適用される大判の配線基板(所謂マザーボード)に搭載する際に、前記外部接続端子56を形成する半田を主体とする球状電極の再溶融(リフロー)処理がなされても、前記配線基板51に於いては反り或いはうねりが生ずることなく、当該半導体装置50の外部接続端子56は、マザーボード上の電極端子に確実に接続される。
また、当該半導体装置50に於いては、反り防止部材57は、半導体素子52の近傍から当該配線基板51の四つの隅部(コーナー部)に延在して配設されているに止まり、当該配線基板51の周縁部に沿って延在するものではない。従って、当該配線基板51の表面に於ける、配線層、電極端子などの配設の自由度を低下させず、もって当該半導体装置50の小形化を妨げない。
一方、前記反り防止部材57は、前述の如く、半導体素子52の四つの隅部近傍から配線基板51に於ける四つの隅部(コーナー部)に延在され、更にその端部が封止用樹脂55から露出して配設されている。
かかる構成に於いては、反り防止部材57の構成材料であるシリコン(Si)と封止用樹脂56との密着性が低いため、当該反り防止部材57と封止用樹脂55との接触部には隙間が生じ易い。かかる隙間は、当該半導体装置50の内部に於いて接着材53或いは封止用樹脂56に含まれる水分の通路となり得る。そして、反り防止部材57の端部が、封止用樹脂55から露出していることにより、当該水分の放散は容易になされる。
この為、当該半導体装置50をマザーボードに搭載するにあたり、半田を主体とする球状電極からなる外部接続端子56の再溶融(リフロー)処理を行なう際には、150℃乃至190℃程の予備加熱の段階で、当該半導体装置50の内部に含まれる水分は反り防止部材57と封止用樹脂55との界面に於ける隙間を通して、矢印S1の如く外部に放散される。従って、当該リフロー処理中に於いて、240℃乃至約260℃程のピーク温度に到達しても、当該半導体装置50に於いては水蒸気爆発を生じない。
これにより、配線基板51上に配設されたソルダーレジスト層と封止用樹脂との間の剥離、ならびに電極端子に接続されたボンディングワイヤ54の断線を防止することができ、当該半導体装置50は高い信頼性を維持することができる。
尚、当該反り防止部材57の表面に、例えばアルミニウム(Al)等の金属層を被覆することにより、封止用樹脂55との密着性をより低下せしめることもできる。
尚、当該反り防止部材57の内端は、半導体素子52に近接するものの、当該半導体素子52に接しはしない。両者の間には、封止用樹脂55が存在する。
かかる構成により、反り防止部材57と封止用樹脂55との界面に於ける隙間を通して外部から水分などが侵入して半導体素子52に到達することを防止する。
次に、本発明の実施の形態に係る半導体装置の変形例を、図6乃至図12を用いて示す。尚、これらの図に於いて、前記図5に示した部位に対応する部位には同じ符号を付して、その説明を省略する。
[第1の変形例]
本発明の実施の形態に係る半導体装置の、第1の変形例を図6に示す。図6(a)は、当該半導体装置の上面を示し、図6(b)は、図6(a)に於いて矢印P2で示す方向に見たときの側面を示す。尚、図6(a)に於いては、封止用樹脂の表示を行なっていない。
本発明の実施の形態に係る半導体装置の、第1の変形例を図6に示す。図6(a)は、当該半導体装置の上面を示し、図6(b)は、図6(a)に於いて矢印P2で示す方向に見たときの側面を示す。尚、図6(a)に於いては、封止用樹脂の表示を行なっていない。
即ち、本第1の変形例に於ける半導体装置60にあっても、配線基板(支持基板、インターポーザとも称される)51の一方の主面(上面)の中央部に、半導体素子52が接着材53を介して載置され、当該配線基板51に配設された電極端子(図示せず)と半導体素子52に於ける電極端子(図示せず)との間は、例えば金(Au)等からなるボンディングワイヤ54により接続されている。そして、当該半導体素子52ならびにボンディングワイヤ54などは、封止用樹脂55により封止されている。一方、前記配線基板51の他方の主面(下面)には、半田を主体とする球状電極端子からなる外部接続端子56が配設されている。
そして、前記配線基板51の一方の主面に於いて、前記半導体素子52の近傍から当該配線基板51の四つの隅部(コーナー部)に延在して、板状のシリコン(Si)からなる反り防止部材67が選択的に配設されている。当該反り防止部材67も、半導体素子52と同様、ダイボンドフィルムからなる接着材53を介して、配線基板51上に固着されている。当該反り防止部材67は、その端部が、前記封止用樹脂55から露出して配設されている。
本変形例1に於ける特徴的構成として、かかる反り防止部材67の配置構成に於いて、当該反り防止部材67は、半導体素子52の近傍から配線基板51の隅部(コーナー部)に近づくにつれて、その幅が漸次拡大されている。
この様に、前記配線基板51の一方の主面に、半導体素子52の四つの隅部の近傍から当該配線基板51に於ける四つの隅部(コーナー部)に延在して、板状の反り防止部材57が固着・配設されていることにより、当該配線基板51の機械的強度が高められる。従って、当該半導体装置60に於いては、高い機械的強度を有し、配線基板51ならびに封止樹脂55などの熱膨張係数の相違に基づく反り、或いは不均衡な力に起因するうねり又は捩れの発生が防止・抑制される。
また、当該半導体装置60に於ける構造によれば、封止用樹脂55から露出する反り防止部材67の端面の面積が拡大し、従って当該反り防止部材67と封止用樹脂55との間に於ける接触部の長さが増加して、当該反り防止部材67と封止用樹脂55との接触部に於ける隙間の長さが増加されている。
かかる隙間の拡大により、当該半導体装置60の内部に於いて接着材53或いは封止用樹脂55に含まれる水分の外部への放散が容易化され、当該半導体装置50をマザーボードに搭載するにあたり、半田を主体とする球状電極からなる外部接続端子56の再溶融(リフロー)処理を行なう際には、150℃乃至190℃程の予備加熱の段階で、当該半導体装置50の内部に含まれる水分は容易に外部に放散される。前述の如く、反り防止部材67の端部が、封止用樹脂55から露出していることから、当該水分の放散は容易になされる。
[第2の変形例]
本発明の実施の形態に係る半導体装置の第2の変形例を、図7に示す。図7(a)は、当該半導体装置の上面を示し、図7(b)は、図7(a)に於いて矢印P3で示す方向に見たときの側面を示す。尚、図7(a)に於いては、封止用樹脂の表示を行なっていない。
本発明の実施の形態に係る半導体装置の第2の変形例を、図7に示す。図7(a)は、当該半導体装置の上面を示し、図7(b)は、図7(a)に於いて矢印P3で示す方向に見たときの側面を示す。尚、図7(a)に於いては、封止用樹脂の表示を行なっていない。
本第2の変形例に於ける半導体装置70にあっては、配線基板(支持基板、インターポーザとも称される)51の一方の主面(上面)の中央部に、半導体素子52が当該配線基板51の表面に配設された電極端子に対して、所謂フリップチップ(フェイスダウン)実装法をもって載置されている。尚、ここでは、当該半導体素子52に於ける電極端子ならびに配線基板51の表面に配設された電極端子については図示していない。そして、当該半導体素子52は、封止用樹脂55により封止されている。一方、前記配線基板51の他方の主面(下面)には、半田を主体とする球状電極端子からなる外部接続端子56が配設されている。
そして、前記配線基板51の一方の主面に於いて、前記半導体素子52の近傍から当該配線基板51の四つの隅部(コーナー部)に延在して、板状のシリコン(Si)からなる反り防止部材77が配設されている。当該反り防止部材77も、半導体素子52と同様、ダイボンドフィルムからなる接着材53を介して、配線基板51上に固着されている。当該反り防止部材77も、その端部が、前記封止用樹脂55から露出して配設されている。
この様な、半導体素子の実装形態として所謂フリップチップ(フェイスダウン)実装法が適用された半導体装置にあっても、配線基板51の一方の主面に、半導体素子52の四つの隅部の近傍から当該配線基板51に於ける四つの隅部(コーナー部)に延在して、板状の反り防止部材77が固着・配設されていることにより、当該配線基板51の機械的強度が高められる。
従って、当該半導体装置70は、高い機械的強度を有し、配線基板51ならびに封止樹脂55などの熱膨張係数の相違に基づく反り、或いは不均衡な力に起因するうねり又は捩れの発生が防止・抑制される。
一方、前記反り防止部材77は、半導体素子52の四つの隅部近傍から配線基板51に於ける四つの隅部(コーナー部)に延在され、更にその端部が封止用樹脂55から露出して配設されている。
前述の如く、反り防止部材77の構成材料であるシリコン(Si)と封止用樹脂55との密着性が低いため、当該反り防止部材77と封止用樹脂55との接触部には隙間が生じ易い。かかる隙間の存在により、当該半導体装置70の内部に於いて接着材53或いは封止用樹脂55に含まれる水分の外部への放散が容易化され、当該半導体装置70をマザーボードに搭載するにあたり、半田を主体とする球状電極からなる外部接続端子56の再溶融(リフロー)処理を行なう際には、150℃乃至190℃程の予備加熱の段階で、当該半導体装置70の内部に含まれる水分は容易に外部に放散される。前述の如く、反り防止部材77の端部が、封止用樹脂55から露出していることから、当該水分の放散は容易になされる。
[第3の変形例]
本発明の実施の形態に係る半導体装置の第3の変形例を、図8に示す。図8(a)は、当該半導体装置の上面を示し、図8(b)は、図8(a)に於いて矢印P4で示す方向に見たときの側面を示している。尚、図8(a)に於いては、封止用樹脂の表示を行なっていない。
本発明の実施の形態に係る半導体装置の第3の変形例を、図8に示す。図8(a)は、当該半導体装置の上面を示し、図8(b)は、図8(a)に於いて矢印P4で示す方向に見たときの側面を示している。尚、図8(a)に於いては、封止用樹脂の表示を行なっていない。
本第3の変形例に於ける半導体装置80は、所謂LGA(Land Grid Array)型と称される半導体装置である。
即ち、本第3の変形例に於ける半導体装置80にあっても、配線基板(支持基板、インターポーザとも称される)51の一方の主面(上面)の中央部に、半導体素子52が接着材53を介して載置され、当該配線基板51に配設された電極端子(図示せず)と半導体素子52に於ける電極端子(図示せず)との間は、例えば金(Au)等からなるボンディングワイヤ54により接続されている。そして、当該半導体素子52ならびにボンディングワイヤ54などは、封止用樹脂55により封止されている。
一方、前記配線基板51の他方の主面(下面)SA2には、半田を主体とする球状電極端子ではなく、ニッケル(Ni)及び金(Au)メッキが施された銅(Cu)などからなるランド状外部接続端子が配設されている(図示せず)。
そして、前記配線基板51の一方の主面に於いて、前記半導体素子52の近傍から当該配線基板51の四つの隅部(コーナー部)に延在して、板状のシリコン(Si)からなる反り防止部材87が選択的に配設されている。当該反り防止部材87も、半導体素子51と同様、ダイボンドフィルムからなる接着材53を介して、配線基板51上に固着されている。そして、当該反り防止部材87も、その端部が、前記封止用樹脂55から露出して配設されている。
この様に、前記配線基板51の一方の主面に、半導体素子52の四つの隅部の近傍から当該配線基板51に於ける四つの隅部(コーナー部)に延在して、板状の反り防止部材87が固着・配設されていることにより、当該配線基板51の機械的強度が高められる。従って、当該半導体装置80は、高い機械的強度を有し、配線基板51ならびに封止樹脂55などの熱膨張係数の相違に基づく反り、或いは不均衡な力に起因するうねり又は捩れの発生が防止・抑制される。
一方、前記反り防止部材87は、半導体素子52の四つの隅部近傍から配線基板51に於ける四つの隅部(コーナー部)に延在され、更にその端部が封止用樹脂55から露出して配設されている。
前述の如く、反り防止部材87の構成材料であるシリコン(Si)と封止用樹脂55との密着性が低いため、当該反り防止部材87と封止用樹脂55との接触部には隙間が生じ易い。かかる隙間の存在により、当該半導体装置80の内部に於いて接着材53或いは封止用樹脂55に含まれる水分の外部への放散が容易化され、当該半導体装置80をマザーボードに搭載するにあたり、半田を主体とする球状電極からなる外部接続端子56の再溶融(リフロー)処理を行なう際には、150℃乃至190℃程の予備加熱の段階で、当該半導体装置80の内部に含まれる水分は容易に外部に放散される。前述の如く、反り防止部材87の端部が、封止用樹脂55から露出していることから、当該水分の放散は容易になされる。
[第4の変形例]
本発明の実施の形態に係る半導体装置の第4の変形例を、図9に示す。図9(a)は、上面外観を示している。また、図9(b)は、当該半導体装置に於いて、封止用樹脂の図示を省略して示し、図9(c)は、図9(b)の点線A−A’ に於ける断面を示している。
本発明の実施の形態に係る半導体装置の第4の変形例を、図9に示す。図9(a)は、上面外観を示している。また、図9(b)は、当該半導体装置に於いて、封止用樹脂の図示を省略して示し、図9(c)は、図9(b)の点線A−A’ に於ける断面を示している。
本第4の変形例に於ける半導体装置90にあっては、反り防止部材の厚さが、封止用樹脂と同等の高さとされている。
即ち、本第1の変形例に於ける半導体装置90にあっても、配線基板(支持基板、インターポーザとも称される)51の一方の主面(上面)の中央部に、半導体素子52が接着材53を介して載置され、当該配線基板51に配設された電極端子(図示せず)と半導体素子52に於ける電極端子(図示せず)との間は、例えば金(Au)等からなるボンディングワイヤ54により接続されている。そして、当該半導体素子52ならびにボンディングワイヤ54などは、封止用樹脂55により封止されている。一方、前記配線基板51の他方の主面(下面)には、半田を主体とする球状電極端子からなる外部接続端子56が配設されている。
そして、前記配線基板51の一方の主面に於いて、前記半導体素子52の近傍から当該配線基板51の四つの隅部(コーナー部)に延在して、板状のシリコン(Si)からなる反り防止部材97が配設されている。当該反り防止部材97は、半導体素子52と同様、ダイボンドフィルムからなる接着材53を介して、配線基板51上に固着されている。
そして、本変形例に於ける特徴的構成として、当該反り防止部材97は、その側端部が前記封止用樹脂55から露出して配設されると共に、その上端が前記配線基板51上に於いて封止用樹脂55の表面と同等の高さを有し、その上面は当該封止用樹脂55から表出している。
この様に、前記配線基板51の一方の主面に、半導体素子52の四つの隅部の近傍から当該配線基板51に於ける四つの隅部(コーナー部)に延在して、板状の反り防止部材97が固着・配設されていることにより、当該配線基板51の機械的強度がいっそう高められる。
従って、当該半導体装置90は、高い機械的強度を有し、配線基板51ならびに封止樹脂55などの熱膨張係数の相違に基づく反り、或いは不均衡な力に起因するうねり又は捩れの発生が大きく防止・抑制される。
一方、前記反り防止部材97は、半導体素子52の四つの隅部近傍から配線基板51に於ける四つの隅部(コーナー部)に延在され、その側端部が封止用樹脂55から露出すると共に、その上端部も封止用樹脂55から露出して配設されている。
前述の如く、反り防止部材97の構成材料であるシリコン(Si)と封止用樹脂55との密着性が低いため、当該反り防止部材97と封止用樹脂55との接触部には隙間が生じ易い。かかる隙間の存在により、当該半導体装置90の内部に於いて接着材53或いは封止用樹脂55に含まれる水分の外部への放散が容易化され、当該半導体装置90をマザーボードに搭載するにあたり、半田を主体とする球状電極からなる外部接続端子56の再溶融(リフロー)処理を行なう際には、150℃乃至190℃程の予備加熱の段階で、当該半導体装置80の内部に含まれる水分は容易に外部に放散される。
当該半導体装置90にあっては、封止用樹脂55の上面に於いても、反り防止部材97との間に隙間が存在し、当該反り防止部材97が封止用樹脂55から表出いることから、水分の放散はいっそう容易になされる。
更に、当該半導体装置90にあっては、反り防止部材97の上面が封止用樹脂55の上面に於いて露出していることから、当該反り防止部材97の上面に放熱体を配設することにより、その放熱性を高めることができる。
[第5の変形例]
本発明の実施の形態に係る半導体装置の、第5の変形例を図10に示す。図10(a)は、当該半導体装置の上面を示し、図10(b)は、図10(a)に於いて矢印P5で示す方向に見たときの側面を示す。尚、図10(a)に於いては、封止用樹脂の表示を行なっていない。
本発明の実施の形態に係る半導体装置の、第5の変形例を図10に示す。図10(a)は、当該半導体装置の上面を示し、図10(b)は、図10(a)に於いて矢印P5で示す方向に見たときの側面を示す。尚、図10(a)に於いては、封止用樹脂の表示を行なっていない。
即ち、本第5の変形例に於ける半導体装置100にあっても、配線基板(支持基板、インターポーザとも称される)51の一方の主面(上面)の中央部に、半導体素子52が接着材53を介して載置され、当該配線基板51に配設された電極端子(図示せず)と半導体素子52に於ける電極端子(図示せず)との間は、例えば金(Au)等からなるボンディングワイヤ54により接続されている。そして、当該半導体素子52ならびにボンディングワイヤ54などは、封止用樹脂55により封止されている。一方、前記配線基板51の他方の主面(下面)には、半田を主体とする球状電極端子からなる外部接続端子56が配設されている。
但し、前記半導体素子52が半導体記憶素子であって、その電極端子は対向する2辺に沿って配設されている。そして、前記ボンディングワイヤ54は、当該対向する2辺から導出されている。従って、前記電極端子が配設された2辺とは異なる2辺の近傍に於ける配線基板表面には、ボンディングワイヤの接続部位を配設する必要がない。
この為、本変形例に於ける特徴的構成として、前記半導体素子52に於ける電極端子の存在しない辺の近傍から、配線基板51の近接する周縁部に延在して、板状のシリコン(Si)からなる反り防止部材107が配設されている。当該反り防止部材107は、半導体素子52と同様、ダイボンドフィルムからなる接着材53を介して、配線基板51上に固着されている。
そして、当該反り防止部材107は、その端部が、前記封止用樹脂55から露出して配設されている。
この様に、前記配線基板51の一方の主面に、半導体素子52の側面近傍から当該配線基板51に於ける周縁部に延在して、板状の反り防止部材107が固着・配設されていることにより、当該配線基板51の機械的強度が高められる。従って、当該半導体装置100は、高い機械的強度を有し、配線基板51ならびに封止樹脂55などの熱膨張係数の相違に基づく反り、或いは不均衡な力に起因するうねり又は捩れの発生が防止・抑制される。
一方、前記反り防止部材107は、半導体素子52の側面近傍から配線基板51に於ける周縁部に延在され、更にその端部が封止用樹脂55から露出して配設されている。
前述の如く、反り防止部材107の構成材料であるシリコン(Si)と封止用樹脂55との密着性が低いため、当該反り防止部材107と封止用樹脂55との接触部には隙間が生じ易い。かかる隙間の存在により、当該半導体装置100の内部に於いて接着材53或いは封止用樹脂55に含まれる水分の外部への放散が容易化され、当該半導体装置100をマザーボードに搭載するにあたり、半田を主体とする球状電極からなる外部接続端子56の再溶融(リフロー)処理を行なう際には、150℃乃至190℃程の予備加熱の段階で、当該半導体装置100の内部に含まれる水分は容易に外部に放散される。前述の如く、反り防止部材107の端部が、封止用樹脂55から露出していることから、当該水分の放散は容易になされる。
[第6の変形例]
本発明の実施の形態に係る半導体装置の第6の変形例を、図11に示す。図11は、当該半導体装置の上面を示し、封止用樹脂の図示を省略している。
本発明の実施の形態に係る半導体装置の第6の変形例を、図11に示す。図11は、当該半導体装置の上面を示し、封止用樹脂の図示を省略している。
即ち、本第6の変形例に於ける半導体装置110にあっても、配線基板(支持基板、インターポーザとも称される)51の一方の主面(上面)の中央部に、半導体素子52が接着材53を介して載置され、当該配線基板51に配設された電極端子(図示せず)と半導体素子52に於ける電極端子(図示せず)との間は、例えば金(Au)等からなるボンディングワイヤ54により接続されている。そして、当該半導体素子52ならびにボンディングワイヤ54などは、封止用樹脂55により封止されている。
そして、本変形例6に於ける特徴的構成として、前記配線基板51の各隅部(コーナー部)に於いて、矩形状を有するシリコン(Si)からなる反り防止部材117が選択的に配設されている。当該反り防止部材117は、その端部が、前記封止用樹脂55から露出して配設されている。
かかる構成によれば、前記配線基板51の各隅部(コーナー部)に、矩形状を有する反り防止部材117が固着・配設されていることにより、当該配線基板51の機械的強度が高められる。従って、当該半導体装置110は、高い機械的強度を有し、配線基板51ならびに封止樹脂55などの熱膨張係数の相違に基づく反り、或いは不均衡な力に起因するうねり又は捩れの発生が防止・抑制される。
また、かかる反り防止部材117の配置構成によれば、半導体素子52の周囲に於ける配線層、電極端子などの配設の自由度を損なうことがない。
[第7の変形例]
本発明の実施の形態に係る半導体装置の第7の変形例を、図12に示す。図12は、当該半導体装置の上面を示し、封止用樹脂の図示を省略している。
本発明の実施の形態に係る半導体装置の第7の変形例を、図12に示す。図12は、当該半導体装置の上面を示し、封止用樹脂の図示を省略している。
即ち、本第7の変形例に於ける半導体装置120にあっても、配線基板(支持基板、インターポーザとも称される)51の一方の主面(上面)の中央部に、半導体素子52が接着材53を介して載置され、当該配線基板51に配設された電極端子(図示せず)と半導体素子52に於ける電極端子(図示せず)との間は、例えば金(Au)等からなるボンディングワイヤ54により接続されている。そして、当該半導体素子52ならびにボンディングワイヤ54などは、封止用樹脂55により封止されている。
そして、本変形例7に於ける特徴的構成として、前記配線基板51の各隅部(コーナー部)に於いて、三角形状を有するシリコン(Si)からなる反り防止部材127が選択的に配設されている。当該反り防止部材127は、その端部が、前記封止用樹脂55から露出して配設されている。
かかる構成によれば、前記配線基板51の各隅部(コーナー部)に、矩形状を有する反り防止部材127が固着・配設されていることにより、当該配線基板51の機械的強度が高められる。従って、当該半導体装置120は、高い機械的強度を有し、配線基板51ならびに封止樹脂55などの熱膨張係数の相違に基づく反り、或いは不均衡な力に起因するうねり又は捩れの発生が防止・抑制される。
また、かかる反り防止部材127の配置構成によれば、半導体素子52の周囲に於ける配線層、電極端子などの配設の自由度を損なうことがない。
2.半導体装置の製造方法
次に、図13乃至図19を参照して、本発明の実施の形態に係る半導体装置50の製造方法について説明する。
次に、図13乃至図19を参照して、本発明の実施の形態に係る半導体装置50の製造方法について説明する。
これらの図13、図14、図15、図16、及び図18のそれぞれに於いて、(a)は上面を示し、(b)は(a)のY−Y’ 断面を示している。一方、図17、図19は、断面のみを示している。尚、これらの図に於けるY−Y’ 断面は、図13に於いて記入している一点鎖線に沿うものであって、図14乃至図18に於いても、これに相当する箇所の断面を描いている。
当該半導体装置50の製造に際しては、大判の配線基板500が容易され、その一方の主面(上面)に設けられた複数個の半導体素子搭載部のそれぞれに、接着材53を介して半導体素子52を搭載・固着する。(図13参照)
当該図13に於いて、実線L1にて描かれる6個の領域が、分割されて配線基板51となる部位であり、また破線L2にて囲繞される領域が樹脂封止対象の部位である。
当該図13に於いて、実線L1にて描かれる6個の領域が、分割されて配線基板51となる部位であり、また破線L2にて囲繞される領域が樹脂封止対象の部位である。
前記半導体素子搭載部は、当該配線基板500が分割されて形成される配線基板51のほぼ中央部に位置する。
当該大判の配線基板500は、例えばガラスエポキシ樹脂などの無機絶縁性樹脂を基材とし、その主面及び/或いは内層に銅(Cu)等からなる導電層が選択的に配設されて、所謂多層配線構造を呈している。
半導体素子52は、シリコン(Si)或いはガリウム砒素(GaAs)半導体基板が用いられ、周知の半導体製造プロセスにより、その一方の主面に形成された能動素子、受動素子層ならびにこれらの機能素子を相互に接続する配線層をもって電子回路が形成されている。そして、その表面に、当該配線層に接続された電極端子(電極パッド)が設けられている。
また、接着材53としては、所謂ダイボンドフィルム、或いはペースト状接着材を適用することができる。当該ダイボンドフィルムは、半導体基板のダイシング処理に対応して、半導体素子の裏面に配設することができる。
次いで、前記配線基板500の一方の主面上に於いて、各半導体素子52の隅部近傍に位置して、反り防止部材の集合体570を配置する。(図14参照)
当該反り防止部材の集合体570の一つは、平面形状がX字状或いはV字状を有し、それぞれの板状部が、個々の半導体素子52の隅部と、配線基板500にあって当該半導体素子52が搭載される配線基板51の隅部となる位置を結ぶ如く配置される。
当該反り防止部材の集合体570の一つは、平面形状がX字状或いはV字状を有し、それぞれの板状部が、個々の半導体素子52の隅部と、配線基板500にあって当該半導体素子52が搭載される配線基板51の隅部となる位置を結ぶ如く配置される。
即ち、個々の半導体素子52間にあっては、X字状の反り防止部材の集合体570aが、その交点部(交差部)を複数の配線基板51の隣接部、即ち当該配線基板51の隅部(コーナー部)に位置して配置される。また当該配線基板500の外縁部側にあっては、V字状の反り防止部材の集合体570b或いはX字状の反り防止部材の集合体570aが、その交点部(交差部)を個々の配線基板51の外縁部相当部に位置して配置される。
尚、当該配線基板51の外縁部とは、配線基板500が後のダイシング工程に於いて切断されて、半導体装置50の配線基板51として分離された際に、その外縁部でかつ隅部(コーナー部)となる部位に相当する。
当該反り防止部材の集合体570は、シリコン(Si)或いはセラミックなど、半導体素子52と同等の線膨張係数(約3ppm)及び曲げ強度(約80MPa)を有する材料から形成されることが望ましい。また、その厚さは100μm以上とされ、配線基板51の構成・厚さ、半導体素子52の厚さ、ならびに樹脂用封止55の厚さなどに応じて適宜選択される。
そして、当該反り防止部材の集合体570は、前記半導体素子52と同様に、接着材53を介して配線基板500の一方の主面上に固着される。この時、当該反り防止部材の集合体570は、4個または2個の反り防止部材が一対に形成されたものであることから、X字状の反り防止部材の集合体570aにあっては4個の反り防止部材を、またV字状の反り防止部材の集合体570bにあっては2個の反り防止部材を一括して固着することに相当し、その作業性は高い。
尚、当該反り防止部材の集合体570の表面に、例えばアルミニウム(Al)等の金属層を被覆しても良い。これにより、封止用樹脂55との密着性をより低下せしめることができる。
次いで、前記半導体素子に於ける電極端子と配線基板に於ける電極端子との間を、ボンディングワイヤ54により接続する(図15参照)。当該ボンディングワイヤ54としては、金(Au)を主体とするワイヤが適用される。
次いで、前記大判の配線基板500の一方の主面に対して樹脂封止処理を行ない、当該一方の主面に搭載された複数個の半導体素子52、反り防止部材の集合体570などを、封止用樹脂によって一括して樹脂封する。(図16参照)
尚、当該図16(a)に於いて、破線L2で囲繞された領域が被樹脂封止領域550である。
尚、当該図16(a)に於いて、破線L2で囲繞された領域が被樹脂封止領域550である。
この時、前記配線基板500の外縁部側に配設されたV字状或いはX字状の反り防止部材の集合体570は、その一部が被樹脂封止領域550の外に露出される。
次いで、前記大判の配線基板500の他方の主面(裏面)に於いて、前記複数個の半導体素子51のそれぞれに対応して配設されている電極端子(図示せず)に対して、半田を主体とする球状電極端子からなる外部接続用端子56を配設する。(図17参照)。配線基板500の他方の主面(裏面)に配設された電極端子の配置によっては、当該外部接続用端子56は格子状に配列されることとなる。
しかる後、前記樹脂封止領域550と大判の配線基板500とを、ダイシング処理によりその厚さ方向に切断して、図18に於いて、実線L1にて示される部位を切断し、個々の半導体装置50を形成する。
この時、前記大判の配線基板500上に配設されているところの、X字状或いはV字状を有する反り防止部材の集合体570も切断・分離されて、個々の半導体装置50に於いては、半導体素子52の隅部近傍から配線基板51の隅部に延在し、封止用樹脂55の側面に於いて表出する板状の反り防止部材57が配設される。
かかる工程を経て形成された、半導体装置50の断面構造を、図19に示す。
即ち、この様な製造方法によれば、複数個の半導体素子52を配線基板500に搭載・固着した後、当該配線基板51上に反り防止部材200を搭載・固着し、ボンディングワイヤの配設、樹脂封止処理、外部接続端子の配設との工程を経た後、前記反り防止部材の集合体570を、樹脂封止領域550と大判の配線基板500と共に一括してダイシング処理することにより、特別な工程を経ることなく、容易に、半導体装置50を形成することができる。
この様な半導体装置50の製造方法は、その変形例に応じて、適宜変更することができる。
一つに、前記図14に示される反り防止部材の集合材570は、その形状が一様な幅を有する板状部がX字状或いはV字状とされたものが適用されているが、これは、図20に示される様に、連結部に向うにつれてその幅が漸次拡大された形状とすることができる。
当該図20に示される線L3にて切断されることにより、前記第1の変形例である半導体装置60に於ける、反り防止部材57が形成される。
また、前記第2の変形例に示される半導体装置70を形成する場合には、前記図13に示される半導体素子搭載工程に於いて、フリップチップ(フェイスダウン)実装法を適用して、半導体素子52を大判の配線基板500上に実装する。
また、前記第3の変形例に示される半導体装置80を形成する場合には、大判の配線基板500の他方の主面(下面)に、半田を主体とする球状電極端子は設けられず、ニッケル(Ni)及び金(Au)メッキが施された銅(Cu)などからなるランド状外部接続端子を配設する。
そして、前記第4の変形例に示される半導体装置90を形成する場合には、反り防止部材の集合材570の厚さが、樹脂封止部の厚さ(封止厚)と同等の厚さ(高さ)となる様、当該反り防止部材の集合材570の厚さ及び/或いは封止用樹脂の厚さを予め選択・決定する。
一方、前記第5の変形例に示される半導体装置100を形成する場合には、半導体素子51に於いてボンディングワイヤ54が導出されない辺に沿う側面の近傍に、板状の反り防止部材の一端を配置し、その他端を、配線基板51の外縁部(実線L1に沿う縁部)を越えて、他の配線基板部に搭載されているところの半導体素子51のボンディングワイヤ54が導出されない辺に沿う側面の近傍などに配置する。
更に、前記第6の変形例に示される半導体装置110、或いは第7の変形例に示される半導体装置120を形成する場合には、大判の配線基板500に於けるそれぞれの配線基板51の四隅部(コーナー部)に対して、正方形を有する反り防止部材570cを選択的に配設する。
即ち、第6の変形例に示される半導体装置110を形成する際には、大判の配線基板500に於ける配線基板51の四隅部(コーナー部)に対して、正方形を有する反り防止部材570cを、その一辺が当該配線基板51の外縁部と平行、即ち実線L1と平行となる様に配設する。かかる状態を、図21に示す。
また、第7の変形例に示される半導体装置120を形成する際には、大判の配線基板500に於ける配線基板51の四隅部(コーナー部)に対して、正方形を有する反り防止部材570cを、その四隅(コーナー部)が当該配線基板51の外縁部と一致する様に配設する。即ち、前記第6の変形例に示される半導体装置110を形成する場合に対し、正方形を有する反り防止部材570cを90度回転させて配置する。かかる状態を、図22に示す。
この様に、隣接する配線基板51の四隅部に対して、正方形状を有する反り防止部材570cを配設することは、4個の反り防止部材を一括して固着することに相当する。
当該正方形状を有する反り防止部体570cを適用し、これを配線基板51の四隅部に配置すれば、前記樹脂封止領域550と大判の配線基板500とをダイシング処理によりその厚さ方向に切断して個々の半導体装置を形成する際に、当該正方形状の反り防止部材570cも切断・分離される。
そして、個々の半導体装置に於ける配線基板51の四隅部に於いて、当該配線基板51上にあっては正方形或いは三角形を呈し、且つ半導体装置の側面に於いてその端面を表出する反り防止部材57が配設される。
本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内に於いて、種々の変形及び変更が可能である。例えば、前記実施の態様ならびにその変形例にあっては、反り防止部材57の形状を板状として説明したが、これは帯状とも言え、またその厚さが大となれば、棒状或いは柱状と称される形態も生ずることは勿論である。
50、60、70、80、90、100、110、120 半導体装置
51 配線基板
52 半導体素子
54 ボンディングワイヤ
55 封止樹脂
57、67、77、87、107、117、127 反り防止部材
51 配線基板
52 半導体素子
54 ボンディングワイヤ
55 封止樹脂
57、67、77、87、107、117、127 反り防止部材
Claims (5)
- 平面形状が矩形状を有する配線基板と、
前記配線基板の一方の主面に搭載された半導体素子と、
前記配線基板の一方の主面に於いて、前記半導体素子を被覆する封止用樹脂と
を具備し、
前記配線基板の一方の主面に於いて、前記半導体素子の隅部と当該配線基板の隅部との間に、反り防止部材が選択的に配設されてなることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記反り防止部材は、前記配線基板の隅部に選択的に配設されてなることを特徴とする半導体装置。 - 請求項1又は2記載の半導体装置であって、
前記反り防止部材は、前記半導体素子の角部から前記配線基板の角部に向かって幅が漸次拡大された形状を有することを特徴とする半導体装置。 - 請求項1乃至3いずれか一項記載の半導体装置であって、
前記配線基板の隅部に於いて、前記反り防止部材の端面が、前記封止用樹脂から露出していることを特徴とする半導体装置。 - 請求項1乃至4いずれか一項記載の半導体装置であって、
前記反り防止部材は、前記配線基板上に設けられた前記封止用樹脂の厚さと略等しい厚さを有し、
前記反り防止部材の上面が前記封止用樹脂から表出していることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009005089A JP2010165747A (ja) | 2009-01-13 | 2009-01-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009005089A JP2010165747A (ja) | 2009-01-13 | 2009-01-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010165747A true JP2010165747A (ja) | 2010-07-29 |
Family
ID=42581723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009005089A Pending JP2010165747A (ja) | 2009-01-13 | 2009-01-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010165747A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024005172A1 (ja) * | 2022-06-29 | 2024-01-04 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
-
2009
- 2009-01-13 JP JP2009005089A patent/JP2010165747A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024005172A1 (ja) * | 2022-06-29 | 2024-01-04 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100555614C (zh) | 带自动键合封装装置和将该装置键合到玻璃面板的方法 | |
JP3866058B2 (ja) | 半導体装置、配線基板及びテープキャリア | |
TWI419287B (zh) | 用於四面扁平無引線封裝之方法及裝置 | |
JP4110189B2 (ja) | 半導体パッケージ | |
US20070020811A1 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
JP2012104790A (ja) | 半導体装置 | |
JP2008071953A (ja) | 半導体装置 | |
KR20020065045A (ko) | 확장 패드들을 포함하는 반도체 칩 패키지 | |
JP4494240B2 (ja) | 樹脂封止型半導体装置 | |
JP2010010301A (ja) | 半導体装置及びその製造方法 | |
US20110316150A1 (en) | Semiconductor package and method for manufacturing semiconductor package | |
US8098496B2 (en) | Wiring board for semiconductor device | |
JP2006245076A (ja) | 半導体装置 | |
JP2008251731A (ja) | 半導体装置 | |
JP2012009713A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
KR100852659B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2006228932A (ja) | 半導体パッケージ | |
US20040178501A1 (en) | Tape circuit substrate having wavy beam leads and semiconductor chip package using the same | |
US20090289361A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
JP2010165747A (ja) | 半導体装置 | |
JP2005252074A (ja) | 半導体装置及び電子装置 | |
KR100612783B1 (ko) | 반도체 장치 | |
JP5078631B2 (ja) | 半導体装置 | |
JP2005150771A (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
JP2011108892A (ja) | パッケージ構造 |