JP2006196080A - 再生装置 - Google Patents

Abstract

【課題】 環境変化の影響を受けることなく、再生されたデジタルデータに位相同期したクロックを得る。
【解決手段】 再生信号をクロックに応じてデジタル信号に変換する変換手段と、変換手段から出力されたデジタル信号にＰＲ（１、１）の処理を施し、その結果を２値判定して得られるｎサンプルのデータからなるｎビットデータ中の特定パターンを検出するパターン検出手段と、パターン検出手段の出力に応じてデジタル信号を抽出して位相誤差信号として出力する抽出手段と、位相誤差信号に応じてクロックを出力するクロック発生手段と、パターン検出手段の出力に応じてデジタル信号を抽出し、この抽出結果に基づいてデジタル信号のセンターレベルに対するオフセットを検出して調整する調整手段とを備える。
【選択図】 図１

Description

本発明は再生装置に関し、特には、再生データに同期したクロックの発生に関するものである。

近年、デジタルデータを高密度に記録可能な光ディスクに対し、画像データなどをデジタルデータとして記録再生する装置が普及している。この種の装置において、ディスクからの再生信号から元のデジタルデータを正確に検出するためには、再生信号に同期したクロックを得る必要がある。再生信号に同期したクロックを得る回路として、従来、図２に示す様なＰＬＬ回路が用いられている（例えば、特許文献１参照）。図２では、再生信号がＡ／Ｄ変換器と位相比較器とに入力され、位相比較器によってＶＣＯからの出力クロックと再生信号との位相誤差を検出する。検出された位相誤差信号はループフィルタを介してＶＣＯに供給され、ＶＣＯの発振周波数を変更する。Ａ／Ｄ変換器はＶＣＯからのクロックに応じて再生信号をサンプリングしてデジタル信号に変換し、再生信号処理回路に出力する。
特開平１０−１４４００８号公報

しかしながら、従来の構成では、再生信号に同期したクロックを得るためにアナログ回路でＰＬＬを構成しており、温度変化や経時変化等の周囲の環境変化により回路の特性が変動しやすく、また、調整や選別が必要といった問題がある。

本発明は前述の如き問題を解決し、環境変化の影響を受けることなく、再生されたデジタルデータに位相同期したクロックを得ることを目的とする。

前記課題を解決し、目的を達成するため、本発明の再生装置は、記録媒体から情報信号を再生する再生手段と、前記再生手段から出力された再生信号をクロックに応じてサンプリングし、１サンプル複数ビットのデジタル信号に変換する変換手段と、前記変換手段から出力されたデジタル信号に対してパーシャルレスポンス（１、１）の処理を施し、その結果を２値判定して得られる連続したｎサンプル（ｎは２以上の整数）のデータからなるｎビットのデータ中の特定のパターンを検出するパターン検出手段と、前記パターン検出手段の出力に応じて前記変換手段から出力されたデジタル信号を抽出し、前記再生信号と前記クロックとの位相差を示す信号として出力する抽出手段と、前記抽出手段の出力に応じて前記クロックを出力するクロック発生手段と、前記パターン検出手段の出力に応じて前記変換手段から出力されたデジタル信号を抽出し、この抽出結果に基づいて前記変換手段から出力されたデジタル信号のセンターレベルに対するオフセットを検出するオフセット検出手段と、前記オフセット検出手段の出力に基づいて前記変換手段から出力されたデジタル信号のセンターレベルを調整する調整手段とを備える。

本発明によれば、簡単な構成で、高精度に再生データとクロックとの位相差を検出し、再生データに同期したクロックを生成することができる。

以下、本発明の実施形態について図面を用いて詳細に説明する。

図１は、本発明が適用される再生装置の再生系の構成を示したブロック図である。本形態の再生装置は、光ディスクに記録されたデジタル映像信号を再生し、この映像信号中の特定のデータパターンに従って再生信号とクロックとの位相差を検出する。

図１において、光ピックアップ１０１はディスクＤに記録されている映像信号を読み取り、Ａ／Ｄ変換器１０２に出力する。Ａ／Ｄ変換器１０２は、ＶＣＯ１１２から発生されたクロックに従って光ピックアップ１０１の出力信号をサンプリングし、１サンプル複数ビットのデジタル信号に変換する。Ａ／Ｄ変換器１０２から出力された再生データは、ハイパスフィルタ１０３によりその高周波数成分が抽出され、センターレベル調整用の加算器１０４を介して所定の高域を持ち上げる周波数特性を持つＦＩＲフィルタ１０５に出力される。ＦＩＲフィルタ１０５から出力されたデータは、データ検出器１０６と位相検出器１１０へ供給される。

データ検出器１０６はビタビアルゴリズムを用いて１サンプル複数ビットの入力データから１サンプル１ビットのデジタルデータを検出する。データ検出器１０６により検出された再生データは、誤り訂正回路１０７に出力される。誤り訂正回路１０７は、記録時に付加したパリティデータを用いて伝送路で生じた再生データ中のエラーを訂正し、再生信号処理回路１０８に出力する。再生信号処理回路１０８は、誤り訂正回路１０７から入力された再生映像データに対し、記録時に施された圧縮・符号化処理に対応した伸長・復号処理を施し、再生信号を出力端子１０９を介して再生装置外部に出力する。

一方、位相検出器１１０は、再生データと後述するＶＣＯ１１２から出力されたクロックとの位相差を検出し、位相差に応じて位相誤差信号を出力する。位相検出器１１０から出力される位相誤差信号は、ループフィルタ１１１を介し、再生信号に位相同期したクロックを生成するようＶＣＯ１１２を制御する。この位相検出器１１０〜ループフィルタ１１１〜ＶＣＯ１１２〜Ａ／Ｄ１０２によりＰＬＬ回路が構成されている。

センターレベル調整回路１１３は位相検出器１１０の出力を基に、ＨＰＦ１０３〜出力されたデジタルデータのセンターレベルが最適な位置になるよう、センターレベル調整用のオフセット信号を生成し、加算器１０４に出力する。

本形態では、ディスクＤに記録されている信号はランレングスリミテッド（以下ＲＬＬ）（１、７）変調方式により変調されて記録されており、記録・再生系の周波数特性がパーシャルレスポンス（以下ＰＲ）（１，２，２，１）の特性を持つ。このとき、ディスクＤに記録される信号が取りうる状態遷移図を図３に示す。

Ｓ０（０，０，０）、Ｓ１（０，０，１）、Ｓ２（０，１，１）、Ｓ３（１，１，１）、Ｓ４（１，１，０）、Ｓ５（１，０，０）は状態を表し、状態と状態を結ぶ線は状態の遷移を表す。図３の状態遷移図より再生信号の取りうる値は、−３、−２、−１、０、１、２、３の７値である。

従って、再生信号のアイパターンは、サンプリングポイントで７値を取る図４（ａ）に示す波形になる。図４（ａ）の波形では、値０で二値化してもクロック成分を抽出することは出来ない。

そこで、図４（ａ）の再生信号波形にＰＲ（１，１）処理を施すことで、図４（ｂ）の波形に変換する。この波形は、サンプリングポイントを０．５Ｔ（Ｔはサンプル周期）シフトした波形となっており、サンプリングポイントにおいてアイパターンが開いている。このような波形に変換した後、値０を閾値として二値化することで、クロックを抽出することが出来る。

図５を用いて位相検出器１１０の動作を説明する。

図５（ａ）はディスクＤからの再生信号の波形を示しており、横軸は経過時間、縦軸はＡ／Ｄ変換器１０２によりサンプリングされたデータの値を示している。ａ、ｂ、ｃ、ｄの付いた縦線はＡ／Ｄ変換器１０２のサンプリング点を示し、黒丸はＡ／Ｄ変換器１０２の出力の値を示す。破線は位相検出器１１０に入力される再生信号波形を示しており、ここでは［−３、−２、０、２、３、３］に対応するアナログ再生波形が入力されてきた場合を示している。

図５（ｂ）は、図５（ａ）の再生信号にＰＲ（１，１）処理を施した信号の波形を示しており、ここでは［−５、−２、２、５、６］の点を通る。この図５（ｂ）のＰＲ（１，１）波形を、値０を閾値として二値化することにより、［０、０、１、１、１］の値が得られる。図５（ａ）、（ｂ）より、ＰＲ（１，１）波形を二値化した値が０から１へ変化する変化点（ａ点からｂ点）において、対応する再生信号波形中にゼロクロス点が含まれていることがわかる。このようにＰＲ（１，１）波形を二値化した値の変化点“０から１”、“１から０”を検出すれば、位相差に比例した傾きをもつ再生波形のゼロクロス点を検出することができる。

本形態ではこの様な考えに基づいて位相検出器１１０を構成している。

図６は位相検出器１１０及びセンターレベル調整回路１１３の構成を示す図である。

図６において、ＦＩＲフィルタ１０５から出力された複数ビットのデジタルデータは端子６０１を介してレジスタ６０２に入力される。入力されたデジタルデータとレジスタ６０２からの出力データが加算器６０３で加算される。加算器６０３から出力される加算結果はコンパレータ６０４へ入力される。コンパレータ６０４は加算結果が値０より大きいか否かを判定する。具体的には、加算結果のＭＳＢをレジスタ６０５とパターン検出器６０６に供給する。また、レジスタ６０５は比較器６０４の出力を１サンプルクロック期間遅延させてパターン検出器６０６に出力する。パターン検出器６０６は比較器６０４から出力された信号ａとレジスタ６０５から出力された信号ｂの２ビットの信号を用いて特定のパターンを検出し、信号ｓとｔを出力する。

また、レジスタ６１２は端子６０１から入力された複数ビットのデータを１サンプル期間遅延させ、反転回路６０７、スイッチ６０８のｂ端子及び、センターレベル調整回路１１３に出力する。

スイッチ６０８はパターン検出器６０６からの出力信号ｓによって接続が切り替わり、反転回路６０７の出力とレジスタ６１２の出力のうち一方を出力する。スイッチ６０８の出力はスイッチ６０９のａ側端子に供給される。

スイッチ６０９はパターン検出器６０６からの信号ｔによって接続が切り替わる。具体的には、パターン検出器６０６において、ゼロクロス点に対応したパターンを検出した場合にはｔ＝１が出力され、スイッチ６０７はａ側に接続してレジスタ６１０の値を更新する。そして、レジスタ６１０の出力を位相差信号として出力端子６１１より出力する。

一方、パターン検出器６０６においてゼロクロスに対応したパターンを検出しなかった場合にはｔ＝０が出力され、スイッチ６０９はｂ側端子に接続してレジスタ６１０の値をホールドする。

また、センターレベル調整回路１１３において、レジスタ６１２から出力された複数ビットの信号がスイッチ６２１の端子ａに出力される。スイッチ６２１はパターン検出器６０６からの制御信号ｅ＿ｅｎによって切り替わる。

パターン検出器６０６は、ゼロクロスするパターンを検出した場合にはｃ＿ｅｎ＝１を出力し、スイッチ６２１はａ側端子に接続してレジスタ６２２の値を更新する。また、パターン検出器６０６がゼロクロスするパターンを検出しなかった場合にはｃ＿ｅｎ＝０を出力し、レジスタ６２２の値をホールドする。

レジスタ６２２から出力されたデータはスイッチ６２１の端子ｂと加算器６２３に出力され、加算器６２３、リミッタ６２４、レジスタ６２５によって積分され、増幅器６２６によりレベル調整された後、端子６２７よりセンターレベルオフセット信号として加算器１０４に出力する。

加算器１０４はＨＰＦ１０３の出力に対し、このオフセットを加算し、センターレベルが最適な位置になるよう調整する。

ここで、２次歪みの再生波形について図７を用いて説明する。

図７において、７０１はディスクＤに記録する際の信号波形（入力）とピックアップ１０１により読み出された再生信号の波形（出力）との関係を示しており、また、７０２は実際にピックアップ１０１により読み出された信号波形の例を示している。７０１の（ａ）の線形特性を持つ７０２の（ｃ）のような波形の信号が再生された場合、ＨＰＦ１０３で直流成分を抑圧すれば、比較器６０４の閾値の値０とセンターレベルとが一致するので位相検出特性に問題は生じない。

しかし、７０１の（ｂ）の２次歪みの特性を持つ７０２の（ｄ）のような波形の信号が再生された場合、ＨＰＦ１０３で直流成分を抑圧しても直流オフセットが残ってしまい、比較器６０４の閾値の値０と再生波形のセンターレベルとに誤差が生じてしまい、比較器６０４による比較結果が誤ってしまう可能性がある。本実施形態では、センターレベル調整回路１１３によりこの問題を解決しており、２次歪みの再生波形が入力されても、正確な位相検出特性を得る。

次に、パターン検出器６０６によるパターン検出処理について説明する。図８はパターン検出器６０６に入力される信号ａ，ｂの２ビットのデータとその出力信号の動作ロジックを示す真理値表である。

パターン検出器６０６にはａ，ｂの２ビットのデータが供給される。全部で４種類の２ビットパターンのうち、位相差に比例した傾きをもつゼロクロスするパターンは、信号ａ，ｂの組み合わせが“０１”、“１０”の２パターンである。“０１”の位相検出特性を図９（ａ）に示し、“１０”の位相検出特性を図９（ｂ）に示す。図９に示すように、“０１”のときと“１０”のときで位相検出特性が逆になるので、“１０”のパターンを検出した場合には、図９（ａ）に示す理想的な位相検出特性をもつように反転回路６０７によって極性を反転する。

そして、パターン検出器６０６から出力される制御信号ｓによってスイッチ６０８を制御し、極性を反転させる場合にはｓ＝１を出力して端子ａに接続し、反転させない場合にはｓ＝０を出力して端子ｂに接続する。

また、制御信号ｔはゼロクロスであるか否かを示す信号で、パターン検出器６０６が“０１”、“１０”のパターンを検出した場合、再生波形にゼロクロス点が存在するので、制御信号ｔ＝１を出力してスイッチ６０９を端子ａに接続し、スイッチ６０８からの信号をレジスタ６１０に出力してレジスタ６１０の値を更新する。また、逆にゼロクロス点が存在しない場合には、制御信号ｔ＝０を出力してスイッチ６０９を端子ｂに接続し、レジスタ６１０の値をそのまま保持する。

次に位相検出器１１０による位相差検出の動作原理を図１０を用いて説明する。

図１０において、ａ，ｂ，ｃ，ｄの付いた縦線は、Ａ／Ｄ変換器１０２のサンプリング点を示し、黒丸はＡ／Ｄ変換器１０２の出力の値を示す。

破線は、入力される再生データの波形を示しており、ここでは、［−３、−２、０、２、３、３］に対応する再生データが入力された場合を示している。

図１０（ａ）では、Ａ／Ｄ変換器１０２のサンプリングクロックの位相が再生データの位相と合っている場合に出力されるサンプルの様子を示している。パターン検出器６０６は図１０の如き再生波形のゼロクロス点を検出してそのときの再生信号の値をサンプリングする。図１０（ａ）ではサンプリング点ａとｂの間でゼロクロス点となり、そのときサンプリング点ａのサンプリング結果が、値０なので、位相検出器１１０の出力端子６１１の出力結果は０となり、位相誤差がないことを示している。

図１０（ｂ）は再生データの位相がＡ／Ｄ変換器１０２のサンプリングクロックの位相より進んでいる場合を示している。図１０（ｂ）より明らかなように、ゼロクロス点を検出してそのときの再生信号の値をサンプリングすると、その値は再生信号とサンプリングクロックとの位相差に比例している。

ここでは、サンプリング点ａのサンプリング結果が、値０より大きいので、位相検出器１１０の出力端子６１１の出力結果はクロックと再生信号との位相差に比例した正の数となる。パターン検出器６０６は図８の真理値表に従いゼロクロス点を検出し、ゼロクロス点を検出した際の再生データの値を抽出してレジスタ６１０の値を更新することで、出力端子６１１には再生データとクロックとの位相のずれに応じた正の数が出力されることになる。ここで正の符号は再生データの位相が、サンプリングクロックより進んでいることを示している。

また、図１０（ｃ）は再生データの位相がＡ／Ｄ変換器１０２のサンプリングクロックの位相より遅れている場合に出力されるサンプルの様子を示している。

ここでは、サンプリング点ａのサンプリング結果が値０より小さいため、位相検出器１１０の出力端子６１１の出力結果は負の数となる。パターン検出器６０６は図８の真理値表に従いゼロクロス点を検出してレジスタ６１０の値を更新し、出力端子６１１には位相のずれに応じた負の数が出力されることになる。負の符号は、再生信号の位相がＡ／Ｄ変換器１０２のサンプリング位相より遅れていることを示している。

この様に、本実施形態では、ディスクから再生された映像信号をＡ／Ｄ変換した後、ＰＲ（１，１）の処理を施し、これを２値判別して得た２ビットのデータ中における、再生信号中のゼロクロス点に対応した特定パターンを検出して、そのときの再生データを抽出して位相差信号としてＶＣＯを制御するので、簡単且つ高精度にサンプリング点における再生データとクロックとの位相差を検出することができる。また、映像信号中に含まれる特定パターンを検出するので、位相変動の検出用の特定パターンを映像信号とは別にディスクに記録する必要もなく、ディスクの記録容量を有効に使うことができる。

また、ゼロクロス点における再生データを抽出したものを積分した信号を用いて再生信号のセンターレベルのオフセットを調整することで、再生波形に２次歪みがある場合にも、高精度にサンプリング点における再生データとクロックとの位相差を検出することができる。

次に、第２の実施形態を説明する。

図１１は、本発明の第２の実施形態としての位相差検出器１１０及びセンターレベル調整回路１１３の構成を示す図である。

第１の実施形態では連続する２サンプルを２値判別した２ビットのデータ中の特定パターンを検出することでゼロクロス点を検出していたが、本実施形態では、連続する４サンプルを用いてゼロクロス点を検出する。それ以外の構成は図６に示した回路と同様である。

図６と同様、加算器６０３からのＰＲ（１，１）処理された再生信号がコンパレータ６０４に出力される。コンパレータ６０４は入力信号のＭＳＢをレジスタ６０５とパターン検出器６０６ａに供給する。また、レジスタ６０５、６０５ａ、６０５ｂはそれぞれ、入力されたデータを１サンプルクロック期間遅延させてパターン検出器６０６ａに出力する。パターン検出器６０６ａは比較器６０４から出力された信号ｄとレジスタ６０５、６０５ａ、６０５ｂからそれぞれ出力された信号ｃ、ｂ、ａの４ビットの信号を用いてゼロクロス点に対応した特定のパターンを検出し、図６のパターン検出器６０６と同様、制御信号ｓとｔを出力する。

また、レジスタ６１２、６１３はそれぞれ、端子６０１から入力された複数ビットの再生データを１サンプル期間づつ遅延させて出力する。

次に、パターン検出器６０６ａによるパターン検出処理について説明する。図１２はパターン検出器６０６に入力される信号ａ，ｂ，ｃ，ｄの４ビットのデータとその出力信号の動作ロジックを示す真理値表である。

図３の状態遷移図より、図１０の信号ａ、ｂ、ｃ、ｄの値から、ｂ点での再生信号波形の値が７値のどれに該当するかが分かる。ｂ点での値を図１２の真理値表ではＳＥＬと表記した。

本実施形態の様に、データの変調方式としてＲＬＬ（１，７）を採用した場合、サンプル周期をＴとするとき、再生データのパルス幅は２Ｔ〜８Ｔとなる。よって、図１２の真理値表において、再生データとクロックの位相が合っている場合には１Ｔのパターン０１０、１０１は現れない。この場合、真理値表には＃と記載した。

全部で１６種類の４ビットパターンのうち、位相差に比例した傾きをもつゼロクロス点に対応したパターンは、信号ａ、ｂ、ｃ、ｄの組み合わせが“００１１”、“１１００”の２パターンである。“００１１”の位相検出特性は図１０（ａ）となり、“１１００”の位相検出特性は図１０（ｂ）のように特性が逆になるので、“１１００”のパターンを検出した場合には、反転回路６０７により符号を反転した信号を選択する。

これ以外の処理は図６に示した回路と同様である。

このように、本実施形態では、再生信号のアナログ波形をサンプリングしたデータにＰＲ（１，１）処理を施した後、値０で２値化して得られたａ、ｂ、ｃ、ｄの４ビットデータを用いて再生信号のゼロクロス点に対応したパターンを検出し、そのときの再生信号の値を抽出して位相誤差信号として出力することにより、簡単且つ高精度にサンプリング点における再生データとクロックとの位相差を検出することが出来る。

次に、第３の実施形態を説明する。

図１３は、本発明の第３の実施形態としての位相検出器１１０とセンターレベル調整回路１１３の構成を示す図である。

第１、第２の実施形態ではそれぞれ、連続する２サンプル、４サンプルを２値判別した２ビット、４ビットデータ中の特定パターンを検出することでゼロクロス点を検出していたが、本実施形態では、連続する６サンプルを用いてゼロクロス点を検出する。図１３において、図６、図１１と同様の構成には同一番号を付してその詳細な説明は省略する。

図６、図１１と同様、加算器６０３からのＰＲ（１，１）処理された再生信号がコンパレータ６０４に出力される。コンパレータ６０４は入力信号のＭＳＢをレジスタ６０５とパターン検出器６０６ｂに供給する。また、レジスタ６０５、６０５ａ、６０５ｂ、６０５ｃ、６０５ｄはそれぞれ、入力されたデータを１サンプルクロック期間遅延させてパターン検出器６０６ｂに出力する。パターン検出器６０６ｂは比較器６０４から出力された信号ｆとレジスタ６０５、６０５ａ、６０５ｂからそれぞれ出力された信号ｅ、ｄ、ｃ、ｂ、ａの６ビットの信号を用いてゼロクロス点に対応した特定のパターンを検出し、図６のパターン検出器６０６と同様、制御信号ｓとｔを出力する。

また、レジスタ６１２、６１３、６１４はそれぞれ、端子６０１から入力された複数ビットの再生データを１サンプル期間づつ遅延させて出力する。

次に、パターン検出器６０６ｂによるパターン検出処理について説明する。図１４はパターン検出器６０６ｂに入力される信号ａ，ｂ，ｃ，ｄ，ｅ，ｆの６ビットのデータとその出力信号の動作ロジックを示す真理値表である。

本実施形態の様に、データの変調方式としてＲＬＬ（１，７）を採用した場合、サンプル周期をＴとするとき、再生データのパルス幅は２Ｔ〜８Ｔとなる。よって、図１４の真理値表において、再生データとクロックの位相が合っている場合には１Ｔのパターン０１０、１０１は現れない。この場合、真理値表には＃と記載した。

全部で６４種類の６ビットパターンのうち、位相差に比例した傾きをもつゼロクロスするパターンは、信号ａ、ｂ、ｃ、ｄ、ｅ、ｆの組み合わせが“０００１１１”、“０１１００１”、“１００１１０”、“１１１０００”の４パターンである。

図１５は各パターンにおける位相検出特性を示す図である。

図１５（ａ）は“０００１１１”と“１００１１０”の位相検出特性を示し、図１５（ｂ）は“０１１００１”、“１１１０００”の位相検出特性を示す。このように、“０００１１１”、“１００１１０”の位相検出特性と“０１１００１”、“１１１０００”の位相検出特性が逆になるので、“０１１００１”、“１１１０００”のパターンを検出した場合には、反転回路６０７によって極性を反転した信号をスイッチ６０８２より選択する。

また、図１０（ａ）において、“０００１１１”は“１００１１０”に比べ、位相検出特性の傾きが２倍になっており、また、図１０（ｂ）において、“０１１００１”は“１１１０００”に比べ、位相検出特性の傾きが１／２倍となっていることから、パターン検出器６０６ｂが検出したパターンの種類に応じて制御信号ｕを出力し、スイッチ６０８からの出力を増幅器６１５によって値を２倍に変換した信号とスイッチ６０８からの出力とを選択する。具体的には、スイッチ６０８の出力を２倍に変換する場合には、ｕ＝１を出力し、スイッチ６０８の出力をそのまま出力する場合にはｔ＝０を出力することで、パターンの種類にかかわらず位相検出特性を一定に補正する。

これ以外の処理は図６、図１１の回路と同様である。

このように、再生信号のアナログ波形をサンプリングしたデータにＰＲ（１，１）処理を施した後、２値化して得られた６ビットのデータを用いてゼロクロス点に対応したパターンを検出し、そのときの再生信号の値を抽出して位相誤差信号として出力することにより、簡単且つ高精度にサンプリング点における再生データとクロックとの位相差を検出することが出来る。

また、６ビットのパターンを検出する場合に、パターンの種類に応じた位相差検出特性の違いを補正することで、より高精度にサンプリング点における再生データとクロックとの位相差を検出することが出来る。

次に、第４の実施形態を説明する。

図１６は本発明の第４の実施形態としての位相検出器１１０とセンターレベル調整回路１１３の構成を示す図である。

本実施形態においても、第３の実施形態と同様、連続する６サンプルを用いてゼロクロス点を検出する。図１６において、図１３と同様の構成には同一番号を付してその詳細な説明は省略する。

図１３パターン検出器６０６ｂは比較器６０４から出力された信号ｆとレジスタ６０５、６０５ａ、６０５ｂからそれぞれ出力された信号ｅ、ｄ、ｃ、ｂ、ａの６ビットの信号を用いてゼロクロス点に対応した特定のパターンを検出し、制御信号ｓとｔを出力する。

本形態では、スイッチ６０９を制御信号ｔによって直接切り替えるのではなく、切り替え回路６１７によりスイッチ６０９の切り替えを制御している。

即ち、パターン検出器６０６ｂは、検出したパターンに対応する再生データ波形のパルス幅が２Ｔであるか否かを判別し、その判別結果を閉める制御信号ｗを切り替え回路６１７に出力している。具体的には、“０１１００１”、“１００１１０”のパターンを検出した場合には、再生波形が２Ｔなのでｗ＝１を出力し、２Ｔでない場合にはｗ＝０を出力する。

また、ロック検出回路６１８は、レジスタ６１０から出力される位相誤差信号に基づいて、位相比較器１１０、ループフィルタ１１１、ＶＣＯ１１２から構成されるＰＬＬ回路がロックしているか否かを判別し、制御信号ｙを切り替え回路６１７に出力する。具体的には、位相誤差信号の値が所定期間０が続いた場合に位相ロックしていると判断し、制御信号ｙ＝１を出力する。また、位相ロックしていない場合には制御信号ｙ＝０を出力する。

切り替え回路６１７はロック検出回路６１８の出力ｙとパターン検出器６０６ｂからの制御信号ｔ、ｗとに基づいてスイッチ６０９を切り替える。

まず、クロックと再生信号の位相がロックしておらず、ロック検出回路６１８からｙ＝０が入力され、パターン検出器６０６ｂにおいてゼロクロスが判定されてｔ＝１が出力された場合には、制御信号ｗの値にかかわらずスイッチ６０９を端子ａに接続してレジスタ６１０の値を更新する。

また、ロック検出回路からｙ＝０が入力され、パターン検出器６０６ｂにおいてゼロクロスが判定されずｔ＝０が入力された場合は、スイッチ６０９を端子ｂに接続してレジスタ６１０の値を保持する。

ロック検出回路６１８からの出力ｙが０の場合の、パターン検出器６０６ｂに入力される信号ａ，ｂ，ｃ，ｄ，ｅ，ｆの６ビットのデータとその出力信号の動作ロジックを示す真理値表を図１７に示す。なお、図１７において、信号ｚはスイッチ６０９に出力される制御信号で、ｚ＝１のときにスイッチ６０９を端子ａに接続してレジスタ６１０の値を更新する。

本実施形態の様に、データの変調方式としてＲＬＬ（１，７）を採用した場合、チャネルビットをＴとするとき、再生データのパルス幅は２Ｔ〜８Ｔとなる。よって、図１７の真理値表において、再生データとクロックの位相が合っている場合には１Ｔのパターン０１０、１０１は現れない。この場合、真理値表には＃と記載した。

全部で６４種類の６ビットパターンのうち、位相差に比例した傾きをもつゼロクロスするパターンは、信号ａ、ｂ、ｃ、ｄ、ｅ、ｆの組み合わせが“０００１１１”、“０１１００１”、“１００１１０”、“１１１０００”の４パターンである。

また、本実施形態においても、図１５に示したように、“０００１１１”、“１００１１０”の位相検出特性と“０１１００１”、“１１１０００”の位相検出特性が逆になるので、“０１１００１”、“１１１０００”のパターンを検出した場合には、反転回路６０７によって極性を反転した信号をスイッチ６０８２より選択する。

また、パターン検出器６０６ｂが検出したパターンの種類に応じて制御信号ｕを出力し、スイッチ６０８からの出力を増幅器６１５によって値を２倍に変換した信号とスイッチ６０８からの出力とを選択する。具体的には、スイッチ６０８の出力を２倍に変換する場合には、ｕ＝１を出力し、スイッチ６０８の出力をそのまま出力する場合にはｔ＝０を出力することで、パターンの種類にかかわらず位相検出特性を一定に補正する。

次に、再生信号とクロックの位相がロックしていない場合の切り替え回路６１７の処理について説明する。

再生信号とクロックの位相が同期していて、ロック検出回路６１７からｙ＝１が入力されている場合、切り替え回路６１７は更に、パターン検出器６０６ｂにより検出されたパターンが２Ｔパルスに対応したパターンであるか否かによってスイッチ６０９を切り替える。

即ち、ｙ＝１が入力された場合、ゼロクロスを示す制御信号ｔ＝１で、且つ２Ｔパルス幅が検出されずｗ＝０が入力された場合には、スイッチ６０９を端子ａに接続してレジスタ６１０の値を更新する。また、ｙ＝１が入力され、ゼロクロスを示す制御信号ｔ＝１で、且つ２Ｔパルス幅が検出されてｗ＝１が入力された場合は、スイッチ６０９を端子ｂに切り替えてレジスタ６１０の値をホールドする。また、パターン検出器６０６ｂにおいてゼロクロスが判定されずｔ＝０が入力された場合には、スイッチ６０９を端子ｂに切り替えてレジスタ６１０の値をホールドする。

以上説明した、ロック検出回路６１８からの出力ｙが１の場合の、パターン検出器６０６ｂに入力される信号ａ，ｂ，ｃ，ｄ，ｅ，ｆの６ビットのデータとその出力信号の動作ロジックを示す真理値表を図１８に示す。

これ以外の処理は図１６の回路と同様である。

このように、再生信号をサンプリングしたデータにＰＲ（１，１）処理を施した後、２値化して得られた６ビットのデータを用いてゼロクロス点に対応したパターンを検出し、そのときの再生信号の値を抽出して位相誤差信号として出力することにより、簡単且つ高精度にサンプリング点における再生データとクロックとの位相差を検出することが出来る。

また、６ビットのパターンを検出する場合に、パターンの種類に応じた位相差検出特性の違いを補正することで、より高精度にサンプリング点における再生データとクロックとの位相差を検出することが出来る。

また、再生信号とクロックの位相がロックするまでは、パルス幅１Ｔのパターンに加えて２Ｔのパターンを検出した場合に位相誤差信号を更新し、位相ロック後には、２Ｔのパルス幅のパターンを検出しても位相誤差信号を更新せずにホールドすることで、迅速にクロックの位相を再生信号にロックさせ、一旦ロックした後はＳ／Ｎ比が悪い２Ｔパルス幅のゼロクロス点を検出しても位相誤差信号の値を出力せずにホールドするよう制御することにより、高精度にサンプリング点における再生データとクロックとの位相差を検出することが出来る。

なお、前述の各実施形態では、ディスク媒体に記録された信号を再生する装置について説明したが、これ以外にも、例えば、伝送路を介して信号を受信する装置などにも同様に本発明を適用可能である。

本発明が適用される再生装置の構成を示す図である。 従来の再生装置の構成を示す図である。 本発明の実施形態における再生信号の状態を示す遷移図である。 再生信号の波形を示す図である。 ゼロクロス点を含む再生信号波形及びそのＰＲ（１、１）処理した信号を示す図である。 位相差検出回路の構成を示す図である。 再生信号波形の様子を示す図である。 第１の実施形態の位相差検出回路にて検出するパターン及びそのときの出力信号を示す真理値表である。 位相差検出回路の検出特性を示す図である。 位相差検出回路により検出する位相差の様子を示す図である。 本発明の第２の実施形態としての位相差検出回路の構成を示す図である。 第２の実施形態の位相差検出回路にて検出するパターン及びそのときの出力信号を示す真理値表である。 本発明の第３の実施形態としての位相差検出回路の構成を示す図である。 第３の実施形態の位相差検出回路にて検出するパターン及びそのときの出力信号を示す真理値表である。 位相差検出特性の様子を示す図である。 本発明の第４の実施形態としての位相差検出回路の構成を示す図である。 第４の実施形態の位相差検出回路にて検出するパターン及びそのときの出力信号を示す真理値表である。 第４の実施形態の位相差検出回路にて検出するパターン及びそのときの出力信号を示す真理値表である。

Claims (12)

1. 記録媒体から情報信号を再生する再生手段と、
   前記再生手段から出力された再生信号をクロックに応じてサンプリングし、１サンプル複数ビットのデジタル信号に変換する変換手段と、
   前記変換手段から出力されたデジタル信号に対してパーシャルレスポンス（１、１）の処理を施し、その結果を２値判定して得られる連続したｎサンプル（ｎは２以上の整数）のデータからなるｎビットのデータ中の特定のパターンを検出するパターン検出手段と、
   前記パターン検出手段の出力に応じて前記変換手段から出力されたデジタル信号を抽出し、前記再生信号と前記クロックとの位相差を示す信号として出力する抽出手段と、
   前記抽出手段の出力に応じて前記クロックを出力するクロック発生手段と、
   前記パターン検出手段の出力に応じて前記変換手段から出力されたデジタル信号を抽出し、この抽出結果に基づいて前記変換手段から出力されたデジタル信号のセンターレベルに対するオフセットを検出するオフセット検出手段と、
   前記オフセット検出手段の出力に基づいて前記変換手段から出力されたデジタル信号のセンターレベルを調整する調整手段とを備える再生装置。
2. 前記特定パターンは前記ｎビットのデータに対応する前記変換手段からのデジタル信号中にゼロクロス点が含まれているパターンであることを特徴とする請求項１記載の再生装置。
3. 前記抽出手段は、前記パターン検出手段により検出されたパターンの種類に応じて、前記抽出されたデジタル信号の符号を反転させて出力することを特徴とする請求項１記載の再生装置。
4. 前記特定パターンは前記ｎビットのデータに対応する前記変換手段からのデジタル信号中にゼロクロス点が含まれているパターンであり、前記抽出手段は前記デジタル信号中のゼロクロス前後のサンプル間のアイパターンの傾きに対応した前記特定パターンの種類に応じて前記抽出されたデジタル信号の符号を反転させて出力することを特徴とする請求項３記載の再生装置。
5. 前記パターン検出手段は、前記特定パターンとして複数のパターンを検出することを特徴とする請求項１記載の再生装置。
6. 前記オフセット検出手段は、前記パターン検出手段の出力に応じて抽出した前記デジタル信号を積分する積分回路を有し、前記積分回路の積分結果を前記オフセットの情報として前記調整手段に出力することを特徴とする請求項１記載の再生装置。
7. 記録媒体から情報信号を再生する再生手段と、
   前記再生手段から出力された再生信号をクロックに応じてサンプリングし、１サンプル複数ビットのデジタル信号に変換する変換手段と、
   前記変換手段から出力されたデジタル信号に対してパーシャルレスポンス（１、１）の処理を施し、その結果を２値判定して得られる連続したｎサンプル（ｎは２以上の整数）のデータからなるｎビットのデータ中の特定のパターンを検出するパターン検出手段と、
   前記パターン検出手段の出力に応じて前記変換手段から出力されたデジタル信号を抽出し、前記パターン検出手段が検出したパターンの種類に応じて前記抽出したデジタル信号の値を制御して、前記再生信号と前記クロックとの位相差を示す信号として出力する抽出手段と、
   前記抽出手段の出力に応じて前記クロックを出力するクロック発生手段とを備える再生装置。
8. 前記抽出手段は、前記パターン検出手段が第１のパターンを検出した場合には前記抽出したデジタル信号の値をそのまま出力し、前記パターン検出手段が第２のパターンを検出した場合には前記抽出したデジタル信号の値をｍ倍に変換して出力することを特徴とする請求項７記載の再生装置。
9. 前記特定パターンは前記ｎビットのデータに対応する前記変換手段からのデジタル信号中にゼロクロス点が含まれているパターンであり、前記第１のパターンと第２のパターンは、前記デジタル信号中のゼロクロス前後のサンプル間のアイパターンの傾きが互いに異なるパターンであることを特徴とする請求項７または８記載の再生装置。
10. 記録媒体から情報信号を再生する再生手段と、
    前記再生手段から出力された再生信号をクロックに応じてサンプリングし、１サンプル複数ビットのデジタル信号に変換する変換手段と、
    前記変換手段から出力されたデジタル信号に対してパーシャルレスポンス（１、１）の処理を施し、その結果を２値判定して得られる連続したｎサンプル（ｎは２以上の整数）のデータからなるｎビットのデータ中の特定のパターンを検出するパターン検出手段と、
    前記パターン検出手段の出力に応じて前記変換手段から出力されたデジタル信号を抽出する抽出手段と、
    前記再生信号と前記クロックとが位相ロックしているか否かを検出する位相ロック検出手段と、
    前記抽出手段により抽出されたデジタル信号と前記位相ロック検出手段の出力とに基づいて、前記再生信号と前記クロックとの位相差を示す位相誤差信号を出力する位相差検出手段と、
    前記位相差検出手段から出力された位相誤差信号に応じて前記クロックを出力するクロック発生手段とを備える再生装置。
11. 前記パターン検出手段は第１のパターンと第２のパターンとを含む複数の前記特定パターンを検出し、前記位相差検出手段は、前記位相ロック検出手段により位相ロックが検出されていない場合には前記第１のパターンと第２のパターンに応じて前記抽出手段により抽出された何れのデジタル信号により前記位相誤差信号を更新して出力し、前記位相ロック検出手段により位相ロックが検出されている場合には前記第１のパターンに応じて前記抽出手段により抽出されたデジタル信号のみにより前記位相誤差信号を更新して出力することを特徴とする請求項１０記載の再生装置。
12. 前記情報信号がランレングスリミテッド（１、７）方式で変調されて記録されており、前記第１のパターンは前記再生信号の波形のパルス幅が１Ｔ（Ｔはサンプル周期）となるパターンであり、前記第２のパターンは前記再生信号の波形のパルス幅が２Ｔとなるパターンであることを特徴とする請求項８または１１記載の再生装置。
    

Images