JP3395716B2 - ディジタル信号再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はディジタル信号再生
装置に係り、特に光ディスク等の記録媒体から再生され
た、ランレングス制限符号を波形等化する波形等化回路
を備えたディジタル信号再生装置に関する。

【０００２】

【従来の技術】図２４は従来のディジタル信号再生装置
の一例のブロック図を示す。同図において、光ディスク
等の記録媒体８１に記録されている、情報信号がディジ
タル変調されてなるディジタル信号は、図示しない再生
手段により再生され、前置増幅器８２で前置増幅され、
ＡＴＣ回路８３で直流成分（ＤＣ成分）が阻止され、図
示しないＡ／Ｄ変換器でサンプリングされた後、ＡＧＣ
回路８４で振幅が一定になるように自動利得制御（ＡＧ
Ｃ）される。ＰＬＬ回路８５はＡＧＣ回路８４から入力
される入力信号を所望のビットレートでリサンプリング
したディジタルデータを生成して適応イコライザ（クロ
ストークキャンセラ（ＣＴＣ））８６に供給する。

【０００３】適応イコライザ８６は、入力信号に対して
例えばパーシャルレスポンス（ＰＲ）特性を付与して、
波形等化を行う。適応イコライザ８６の出力信号は、復
号回路８７に供給され、ここで例えば公知のビタビ復号
された後、ＥＣＣ回路８８に供給され、復号データ列中
の誤り訂正符号を用いて、その誤り訂正符号の生成要素
の符号誤りが訂正され、誤りの低減された復号データが
出力される。

【０００４】また、従来より、ランレングス制限符号が
高密度記録された光ディスク等の記録媒体から当該ラン
レングス制限符号を再生する再生装置では、再生信号の
波形歪を除去するために、パーシャルレスポンス（以
下、ＰＲともいう）等化特性を持つ波形等化回路を使用
するものが従来より知られている（特開平１０−１０６
１６１号公報）。このディジタル信号再生装置では、光
ディスクより記録／再生系により再生されたランレング
ス制限符号を、トランスバーサルフィルタに供給し、こ
こでパラメータ設定器内のタップ係数決定器より入力さ
れるタップ係数に基づいて、ＰＲ等化する。光ディスク
には予めパラメータ設定用二値データ用メモリに対応す
るビットが記録されている。タップ係数決定器はこのビ
ットに対応する再生波形と等化後目標波形とから、再生
波形が等化後目標波形に一致するようなタップ係数を求
めてトランスバーサルフィルタに入力する。ＭＬ復号器
はトランスバーサルフィルタから取り出された等化後再
生波形を二値データに復号して出力する。

【０００５】また、従来、最小符号反転間隔が２以上の
定数に制限されたランレングス制限符号による再生信号
を等化した上で、符号反転間隔を拘束条件としてもつよ
うな最尤検出を行う光ディスク信号再生方式で、符号の
反転位置の直前又は直後の点のうちで最小符号反転間隔
をもつデータ列に対応する点を除く振幅と、符号の反転
位置の振幅のみを対象として、三値等化する再生装置も
知られている（特開平７−１９２２７０号公報）。

【０００６】

【発明が解決しようとする課題】しかるに、上記の図２
４に示した従来のディジタル信号再生装置では、記録媒
体８１が光ディスクである場合は、再生信号が図２５に
９１で示すように、最大振幅中心レベル９２と最小反転
間隔の中心レベル９３とが不一致であるような、上下非
対称性を有することがあるため、このような再生信号波
形の場合は、ＡＴＣ回路８３が単純に最大振幅の中央レ
ベルを０レベルとするような制御を行う構成であると、
本来の０レベルであるべき最小反転間隔の信号レベルの
中央に０レベルを設定することができない。

【０００７】また、前記特開平１０−１０６１６１号公
報記載の従来のディジタル信号再生装置では、光ディス
クには予めパラメータ設定用二値データ用メモリに対応
するビットが記録されていることが前提となっており、
光ディスクの記録信号がパラメータ設定用二値データ用
メモリに記憶されている二値データに対応しているもの
であるかどうか不明な場合、適応的に波形等化ができな
い。そのため、パラメータ設定用二値データ用メモリの
記憶二値データに対応した既知のパターンのデータを再
生して、正常に波形等化されるようにトランスバーサル
フィルタのタップ係数を決定してしなければならない。
このため、タップ係数を決定したときと異なる再生特性
で再生信号が入力されたときには対応できない。

【０００８】また、特開平７−１９２２７０号公報記載
の従来のディジタル信号再生装置では、再生装置が行う
ＰＲ等化が、目標値が多値となるため、細かいスレッシ
ョルド比較が誤り率判定器９で必要となり、ノイズや歪
によって判定が難しくなるという問題がある。従って、
複数種類の信号が入力される機器（例えばＣＤ、ＤＶＤ
などの再生装置）では、再生する信号の性質によってラ
ンレングスや等化したいＰＲ特性等が異なるため、スレ
ッショルドを合わせるための制御が煩雑となり、波形等
化を安定に行うまでの収束時間が長くかかる可能性があ
る。

【０００９】本発明は以上の点に鑑みなされたもので、
収束が速くしかも確実に記録媒体の記録情報を再生し得
るディジタル信号再生装置を提供することを目的とす
る。

【００１０】また、本発明の他の目的は、高密度記録さ
れた記録媒体の記録情報をパーシャルレスポンス等化を
用いて正確に再生し得るディジタル信号再生装置を提供
することにある。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
め、第１の発明は、再生信号中のランレングス制限符号
を再生し、ランレングス制限符号を再生した再生信号を
トランスバーサルフィルタを用いてパーシャルレスポン
ス等化した後復号するディジタル信号再生装置におい
て、上記のランレングス制限符号をディジタル再生信号
に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器から出力され
たディジタル再生信号を所望のビットレートでリサンプ
リング演算してリサンプリングデータを生成してトラン
スバーサルフィルタへ出力すると共に、ビットクロック
を生成し、更にリサンプリングデータのゼロクロスを検
出して０ポイント情報を出力するリサンプリング演算位
相同期ループ回路と、リサンプリング演算位相同期ルー
プ回路よりビットクロックに同期して取り出される０ポ
イント情報を、少なくとも連続する３つ出力する遅延回
路と、仮判別回路と、係数生成手段と、エラー演算器
と、減算回路とから構成したものである。

【００１２】上記の仮判別回路は、パーシャルレスポン
ス等化の種類を示すＰＲモード信号と、再生信号中のラ
ンレングス制限符号の種類を示すＲＬＬモード信号と、
遅延回路からの複数の０ポイント情報と、トランスバー
サルフィルタから出力される波形等化後再生信号とを入
力として受け、ＰＲモード信号とＲＬＬモード信号で定
まる状態遷移と、複数の０ポイント情報のパターンとに
基づき、波形等化信号の仮判別値を算出し、その仮判別
値と波形等化後再生信号との差分値をエラー信号として
出力する。上記の係数生成手段は、仮判別回路の出力エ
ラー信号に基づき、トランスバーサルフィルタのタップ
係数をエラー信号が最小になるように可変制御する。ま
た、上記のエラー演算器は、仮判別回路から出力される
エラー信号又はトランスバーサルフィルタの出力信号が
第１の入力端子に入力され、リサンプリング演算位相同
期ループ回路がロックすべきゼロクロス点に相当する、
リサンプリングによって形成されたサンプルポイントが
存在するタイミングを示す遅延回路からの０ポイント情
報又は仮判別回路からの波形等化信号の仮判別値とが第
２の入力端子に入力され、第２の入力端子の入力信号の
タイミングに応じた第１の入力端子の入力信号の有効成
分だけを積分して、その積分値をＤＣオフセット情報と
して出力する。また、上記の減算回路は、Ａ／Ｄ変換器
から出力されるディジタル再生信号とエラー演算器から
出力されるＤＣオフセット情報との差分信号を生成し
て、リサンプリング演算位相同期ループ回路及びトラン
スバーサルフィルタの一方に入力する。

【００１３】この第１の発明では、エラー演算器によ
り、リサンプリング演算位相同期ループ回路がロックす
べきゼロクロス点に相当する、リサンプリングによって
形成されたサンプルポイントが存在するタイミングを示
す遅延回路からの０ポイント情報又は仮判別回路からの
波形等化信号の仮判別値のタイミングに応じた、仮判別
回路から出力されるエラー信号又はトランスバーサルフ
ィルタの出力信号の有効成分だけを積分して、その積分
値をＤＣオフセット情報としてＡ／Ｄ変換器から出力さ
れるディジタル再生信号から減算するようにしたため、
この減算によりＡ／Ｄ変換器から出力されるディジタル
再生信号中のＤＣオフセット成分を取り除いてリサンプ
リング演算位相同期ループ回路及びトランスバーサルフ
ィルタの一方に入力することができる。

【００１４】また、第２の発明は、上記の目的を達成す
るため、第１の発明における減算回路の代わりに、トラ
ンスバーサルフィルタから出力される波形等化後再生信
号とエラー演算器から出力されるＤＣオフセット情報と
の差分信号を生成して復号回路へ出力する減算回路を用
いる構成としたものである。この発明では、エラー演算
器により、リサンプリング演算位相同期ループ回路がロ
ックすべきゼロクロス点に相当する、リサンプリングに
よって形成されたサンプルポイントが存在するタイミン
グを示す遅延回路からの０ポイント情報又は仮判別回路
からの波形等化信号の仮判別値のタイミングに応じた、
仮判別回路から出力されるエラー信号又はトランスバー
サルフィルタの出力信号の有効成分だけを積分して、そ
の積分値をＤＣオフセット情報としてトランスバーサル
フィルタから出力される波形等化後再生信号から減算す
るようにしたため、この減算によりトランスバーサルフ
ィルタから出力される波形等化後再生信号中のＤＣオフ
セット成分を取り除いて復号回路へ出力することができ
る。

【００１５】また、第３の発明は、第１又は第２の発明
のエラー演算器により、サンプルポイント及びその前後
のサンプルポイントのタイミングに応じた、エラー信号
又はトランスバーサルフィルタの出力信号の有効成分だ
けを積分して、その積分値をＤＣオフセット情報として
出力することを特徴とする。

【００１６】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になるディジタル
信号再生装置の第１の実施の形態のブロック図を示す。
同図において、光ディスクから公知の光ヘッドにより再
生された信号は、Ａ／Ｄ変換器１１に供給され、ここで
マスタークロックでサンプリングされてディジタル信号
に変換されて、次段のＡＧＣ・ＡＴＣ回路１２に供給さ
れ、ここで振幅が一定に制御される自動振幅制御（ＡＧ
Ｃ）及び２値コンパレートの閾値を適切に直流（ＤＣ）
制御する自動閾値制御（ＡＴＣ）が行われる。

【００１７】ＡＧＣ・ＡＴＣ回路１２の出力信号は、後
述する減算回路１３を通してリサンプリング・ＤＰＬＬ
１４に供給される。リサンプリング・ＤＰＬＬ１４は、
自分自身のブロックの中でループが完結しているディジ
タルＰＬＬ（位相同期ループ）回路で、入力信号を所望
のビットレートでリサンプリング（間引き補間）演算し
て生成したリサンプリングデータ（すなわち、リサンプ
リングデータの位相０°、１８０°のうち１８０°のリ
サンプリングデータ）を、自動等化回路１５内のトラン
スバーサルフィルタ２１に供給する。また、リサンプリ
ング・ＤＰＬＬ１４は、位相０°のリサンプリングデー
タのゼロクロスを検出しており、それにより得られる０
ポイント情報を自動等化回路１５内の後述のタップ遅延
回路２３に供給する。

【００１８】なお、前記０ポイント情報は、ビットサン
プリングのデータが、ゼロレベルとクロスするポイント
をビットクロック単位で示している。更に、リサンプリ
ング・ＤＰＬＬ１４は、この０ポイント情報が示すゼロ
クロスポイントに相当する位相１８０°のリサンプリン
グデータの値に基づいて、それが０になるように、リサ
ンプリングのタイミング、つまり周波数をロックさせ
る。

【００１９】自動等化回路１５は、リサンプリング・Ｄ
ＰＬＬ１４からのリサンプリング・データに対してＰＲ
等化特性を付与するトランスバーサルフィルタ２１と、
このトランスバーサルフィルタ２１の係数をエラー信号
に応じて可変する乗算器・低域フィルタ（ＬＰＦ）２２
と、リサンプリング・ＤＰＬＬ１４からの０ポイント情
報を遅延するタップ遅延回路２３と、トランスバーサル
フィルタ２１の出力信号とタップ遅延回路２３からの遅
延信号とに基づいて前記エラー信号を生成する仮判別回
路２４と、前記エラー信号を極性反転して乗算器・ＬＰ
Ｆ２２に供給するインバータ（ＩＮＶ）２５とからな
る。

【００２０】トランスバーサルフィルタ２１は、乗算器
・ＬＰＦ２２よりのタップ係数（フィルタ係数）に基づ
いて波形等化処理を行い、再生すべき所望のトラックか
らの読取信号の前後の信号との符号間干渉の影響を低減
する。このトランスバーサルフィルタ２１から出力され
る波形等化後信号は、ビタビ復号器へ出力されると共
に、仮判別回路２４に供給される。仮判別回路２４は、
トランスバーサルフィルタ２１から出力される波形等化
後信号と、タップ遅延回路２３よりの遅延信号と、パー
シャルレスポンス（ＰＲ）の種類を示すＰＲモード信号
と、光ディスクに記録されている信号のランレングス制
限符号長（最小反転間隔や最大反転間隔）を示すＲＬＬ
モード信号とが入力され、これらに基づいてパーシャル
レスポンス等化を前提とした仮判別（収束目標設定）を
行う。

【００２１】ここで、パーシャルレスポンス（ＰＲ）等
化について説明するに、例えばＰＲ（ａ，ｂ，ｂ，ａ）
の特性を図２（Ａ）に示す孤立波に付与して等化する
と、その等化波形はよく知られているように図２（Ｂ）
に示すようになる。更に、連続波では、この等化波形
は、０，ａ，ａ＋ｂ，２ａ，２ｂ，ａ＋２ｂ，２ａ＋２
ｂの７値をとる。この７値をビタビ復号器に入力する
と、元のデータ（入力値）とＰＲ等化後の再生信号（出
力値）は、過去の信号の拘束を受け、これと（１，７）
ＲＬＬによって入力信号の”１”は２回以上続かないこ
とを利用すると、図２（Ｃ）に示すような状態遷移図で
表わすことができることが知られている。

【００２２】図２（Ｃ）において、Ｓ０〜Ｓ５は直前の
出力値により定まる状態を示す。この状態遷移図から例
えば状態Ｓ２にあるときは、入力値がａ＋２ｂのとき出
力値が１となって状態Ｓ３へ遷移し、入力値が２ｂのと
き出力値が１となって状態Ｓ４へ遷移するが、それ以外
の入力値は入力されないことが分かり、また、もし入力
されればそれはエラーであることが分かる。

【００２３】ここで、上記の０ポイント情報の値Ｚが”
１”であるときはゼロクロスポイントを示しており、こ
れは、図２（Ｃ）に示したＰＲ（ａ，ｂ，ｂ，ａ）の状
態遷移図では「ａ＋ｂ」という値で表わされており、状
態Ｓ１→Ｓ２又は状態Ｓ４→Ｓ５へ遷移する過程におい
て発生する。この場合、図２（Ｃ）中、右半分の状態Ｓ
２、Ｓ３及びＳ４は正の値の経路（ａ＋ｂ＝０に正規化
した場合、ａ＋２ｂ、２ａ＋２ｂ、２ｂのいずれか）を
辿り、左半分の状態Ｓ５、Ｓ０及びＳ１は負の値の経路
（ａ＋ｂ＝０に正規化した場合、０、ａ、２ａのいずれ
か）を辿るため、ゼロクロスポイントの前又は後の値を
参照することにより、正の経路なのか、負の経路なのか
が判別できる。

【００２４】しかも、あるゼロクロスポイントから次の
ゼロクロスポイントまでの間隔が分かれば、つまり状態
Ｓ２から状態Ｓ５に至るまで、又は状態Ｓ５から状態Ｓ
２に至るまでの遷移数がわかれば、経路が確定し、取り
得るべき値が各々のサンプル点に対して明確になる。

【００２５】また、上記の状態遷移図で「ａ＋ｂ」以外
の値、すなわちゼロクロスポイントでないときは、上記
の０ポイント情報の値Ｚは”０”である。この状態遷移
図から、ゼロクロスポイント（Ｚ＝１）は２つ連続して
取り出されることはなく、また、ＲＬＬ（１，Ｘ）の場
合は、隣接するＺ＝１の間には最低１つの”０”が存在
する（０ポイント情報の値Ｚが１→０→１と変化したと
き、すなわち、状態Ｓ１→Ｓ２→Ｓ４→Ｓ５、あるいは
状態Ｓ４→Ｓ５→Ｓ１→Ｓ２と遷移したとき）。なお、
ＲＬＬ（２，Ｘ）の場合は、隣接するＺ＝１の間には最
低２つの”０”が存在する。

【００２６】実際の信号では、ノイズ等の影響により、
ゼロクロスポイント自体の検出を誤ることも十分に予想
されるが、フィードバック制御の場合、正しい判定ので
きる確率が誤る確率を上回っていれば、正しい方向に収
束していくはずであり、また、十分な積分処理のため、
単発のノイズは実用上問題ないと考えられる。

【００２７】以上の点に着目し、仮判別回路２４は、タ
ップ遅延回路２３からビットクロックの周期毎に入力さ
れる０ポイント情報の値Ｚを識別し、連続する５クロッ
ク周期の５つの値がオール”０”であるかどうか、上記
の５つの値のうちの最初の値のみが”１”かどうか、上
記の５つの値のうちの最後の値のみが”１”かどうか、
上記の５つの値のうちの最初と最後の値が”１”で残り
の３つの値は”０”かどうかを判別する。

【００２８】これらのパターンは、着目する０ポイント
情報の値Ｚを”０”としたとき、両側の０ポイント情報
の値Ｚがいずれも”０”である場合であり、このときは
信号波形が正側、又は負側に張り付いている場合である
ので、これらのパターンのいずれかを満たすときは、大
なる値Ｐ１を算出する。

【００２９】上記のパターンのいずれでもないときは、
連続する５クロック周期の５つの０ポイント情報の値Ｚ
が”０１０１０”であるかどうか判別しこのパターンの
ときはＲＬＬモード信号に基づき、ＲＬＬ（１，Ｘ）の
パーシャルレスポンス等化であるかどうか判定する。こ
のパターンは、ＲＬＬ（１，Ｘ）のときのみ発生する可
能性があるので、ＲＬＬ（１，Ｘ）であるときは小なる
値Ｐ２を算出する。

【００３０】連続する５クロック周期の５つの０ポイン
ト情報の値Ｚが”０１０１０”でないときは、それら５
つの０ポイント情報の値Ｚが”０１００１”、”１００
１０”、”０００１０”及び”０１０００”のうちのい
ずれかのパターンであるかどうか判別する。これら４つ
のパターンは、着目する０ポイント情報の値Ｚを”０”
としたとき、両側に隣接する０ポイント情報の値Ｚの一
方が”１”である場合である。４つのパターンのどれか
であるとき、あるいは”０１０１０”であり、かつ、Ｒ
ＬＬモードが（１，Ｘ）でないと判定されたときは、Ｐ
１及びＰ２の中間レベルの値Ｐ３が算出される。

【００３１】値Ｐ１、Ｐ２又はＰ３を算出すると、仮判
別回路２４に入力される現在時刻の波形等化信号が０以
上であるときは最終仮判定レベルＱをそのときのＰ１、
Ｐ２又はＰ３の値とし、負であるときは最終仮判定レベ
ルＱをそのときのＰ１、Ｐ２又はＰ３の値と極性を反転
する。また、上記のいずれでもないときは、最終仮判定
レベルＱを０とする。

【００３２】このように、仮判別回路２４は、パーシャ
ルレスポンス等化の種類を示すＰＲモード信号と、再生
信号のランレングス制限符号の種類を示すＲＬＬモード
信号と、タップ遅延回路２３からの複数のゼロポイント
情報と、トランスバーサルフィルタ２１の出力波形等化
後再生信号とを入力として受け、ＰＲモード信号とＲＬ
Ｌモード信号で定まる状態遷移と、複数のゼロポイント
情報のパターンとに基づき、波形等化信号の仮判別レベ
ル（仮判別値）Ｑを算出する。この仮判定値Ｑは波形等
化の目標値として、実際の信号であるトランスバーサル
フィルタ２１の出力波形等化後再生信号との差がとられ
てエラー信号（エラー情報）とされる。

【００３３】このエラー情報はインバータ（ＩＮＶ）２
５に入力される一方、エラー演算器１６に供給される。
また、タップ遅延回路２３からはリサンプリング・ＤＰ
ＬＬ１４から出力されて、リサンプリング・ＤＰＬＬ１
４がロックすべきゼロクロス点に相当する、リサンプリ
ングによって形成されたサンプルポイントが存在するタ
イミングを示すゼロポイント情報が上記のように取り出
されており、この０ポイント情報はタップ遅延回路２３
を通してエラー演算器１６に供給される。エラー演算器
１６は、エラー情報から必要なＤＣオフセット情報のみ
を、０ポイント情報に基づいて抽出し、積分処理したも
のをＤＣずれ成分として、減算回路１３に供給する。

【００３４】図３はエラー演算器１６の第１の実施の形
態のブロック図を示す。同図において、スイッチ回路３
０は端子３０ａに入力されるエラー情報と、端子３０ｂ
に入力される０発生器３１からの固定の０ポイント情報
とを入力として受け、タップ遅延回路２３からの０ポイ
ント情報が”１”のとき（このときは、前述したよう
に、ゼロクロスポイントを示しており、リサンプリング
によって形成されたサンプルポイントが存在するタイミ
ングを示す）のみ、端子３０ａに入力されるエラー情報
の有効成分を選択して、加算器３３及びラッチ回路３４
からなるディジタル低域フィルタ（ＬＰＦ）３２に供給
し、ここで積分させてＤＣずれ成分（ＤＣオフセット成
分）として出力させる。なお、スイッチ回路３０は０ポ
イント情報が”０”のときは、端子３０ｂに入力される
０発生器３１からの固定の値０を選択してＬＰＦ３２に
入力する。このときには、ＬＰＦ３２の出力は直前の値
に保持される。

【００３５】このように、この実施の形態では、図４に
示すように、仮判別回路２４の出力エラー情報（クロス
トークキャンセルエラー信号）のうち、リサンプリング
・ＤＰＬＬ１４に入力される再生ディジタル信号Ｉの白
丸で示すゼロクロスサンプルに対応するエラー情報のみ
をＬＰＦ３２で積分し、それがＤＣずれ成分とみなせる
ので、これを減算回路１３に入力してＡＧＣ・ＡＴＣ回
路１２の出力信号と減算させる。これにより、減算回路
１３からはＡＧＣ・ＡＴＣ回路１２の出力信号からＤＣ
成分を取り除くことができる。

【００３６】再び図１に戻って説明するに、インバータ
２５で極性反転されたエラー信号は、乗算器・ＬＰＦ２
２でトランスバーサルフィルタ２１からのタップ出力と
乗算された後高域周波数成分が除去された後、上記のエ
ラー信号を０にするようなタップ係数（フィルタ係数）
としてトランスバーサルフィルタ２１へ出力される。自
動等化回路１５によりＰＲ特性が付与された等化後再生
波形は、トランスバーサルフィルタ２１からビタビ復号
回路（図示せず）に供給されて、ビタビ復号される。こ
のビタビ復号の回路構成は公知であり、例えば等化後再
生波形のサンプル値からブランチメトリックを計算する
ブランチメトリック演算回路と、そのブランチメトリッ
クを１クロック毎に累積加算してパスメトリックを計算
するするパスメトリック演算回路と、パスメトリックが
最小となる、最も確からしいデータ系列を選択する信号
を記憶するパスメモリとよりなる。このパスメモリは、
複数の候補系列を格納しており、パスメトリック演算回
路からの選択信号に従って選択した候補系列を復号デー
タ系列として出力する。

【００３７】なお、減算回路１３は、リサンプリング・
ＤＰＬＬ１４からトランスバーサルフィルタ２１までの
信号経路間に介挿接続するようにしてもよい。

【００３８】図５はエラー演算器１６の第２の実施の形
態のブロック図を示す。同図中、図３と同一構成部分に
は同一符号を付し、その説明を省略する。このエラー演
算器はスイッチ回路３０を、タップ遅延回路２３からの
０ポイント情報ではなく、仮判別回路２４から出力され
る仮判別値を選択回路３６で選択した結果に基づいて切
り換える点に特徴がある。すなわち、仮判別回路２４が
出力する仮判別値は、ＰＲ等化の目標値に設定されてい
るはずであり、その目標値からのずれがエラー信号とし
て出力されているので、選択回路３６は仮判別回路２４
が目標値としてゼロクロスポイントに対応した”０”を
出力するときは、”１”を出力し、仮判別回路２４の出
力信号が”０”以外のときには、”０”を出力する構成
である。

【００３９】これにより、スイッチ回路３０は端子３０
ａに入力されるエラー情報と、端子３０ｂに入力される
０発生器３１からの固定の値０を入力として受け、選択
回路３６の出力信号が”１”のとき（このときは、リサ
ンプリングによって形成されたサンプルポイントが存在
するタイミングを示す）のみ、端子３０ａに入力される
エラー情報の有効成分を選択してＬＰＦ３２に供給し、
ここで積分させてＤＣずれ成分（ＤＣオフセット成分）
として出力させる。

【００４０】図６はエラー演算器１６の第３の実施の形
態のブロック図を示す。同図中、図３と同一構成部分に
は同一符号を付し、その説明を省略する。このエラー演
算器１６はスイッチ回路３０を、タップ遅延回路２３か
らの隣接する３つの０ポイント情報の論理和演算結果に
基づいて切り換える点に特徴がある。すなわち、連続す
る３クロック周期の３つの０ポイント情報の少なくとも
どれか一つが”１”であるときには、それらは図７に示
すように、リサンプリング・ＤＰＬＬ１４に入力される
再生ディジタル信号IIのゼロクロス及びその付近の３つ
のサンプル値であり、白丸で示すゼロクロスサンプルと
その前後の白三角で示すサンプルにそれぞれ対応するエ
ラー情報のみをＬＰＦ３２で積分したとき、それがＤＣ
ずれ成分とみなせるので、これを出力する。

【００４１】図６において、リサンプリング・ＤＰＬＬ
１４からの０ポイント情報は、タップ遅延回路２３内の
縦続接続された２つのラッチ回路３８及び３９によりそ
れぞれ１サンプルクロックずつ遅延されてＯＲ回路４０
に供給されると共に、直接にＯＲ回路４０に供給され
る。従って、ＯＲ回路４０からは連続する３つの０ポイ
ント情報の少なくともどれか一つが”１”であるときに
のみ”１”が出力され、スイッチ回路３０は端子３０ａ
に入力されるエラー情報の有効成分を選択してＬＰＦ３
２に供給し、ここで積分させてＤＣずれ成分（ＤＣオフ
セット成分）として出力させる。

【００４２】図８はエラー演算器１６の第４の実施の形
態のブロック図を示す。同図中、図３と同一構成部分に
は同一符号を付し、その説明を省略する。このエラー演
算器はスイッチ回路３０を、０ポイント情報ではなく、
また、図５の選択回路３６と異なるアルゴリズムにより
仮判別回路２４の出力信号を選択回路４２で選択した結
果に基づいて切り換える点に特徴がある。

【００４３】すなわち、選択回路４２は入力された仮判
別回路２４の出力信号が、前記図２（Ｃ）の状態遷移図
で、ａ＋ｂ＝０に正規化したとき０、及び最小反転間隔
に対応するレベル、つまり、ＰＲモードが （１，Ｘ）のとき→（ｂ−ａ）または−（ｂ−ａ） （２，Ｘ）のとき→ｂ 又 は−ｂ で示す値のときにゼロクロスポイント又はその前後の値
であると判断して”１”を出力し、それ以外のときは”
０”を出力する。これにより、選択回路４２の出力信号
が”１”のときには、スイッチ回路３０は端子３０ａに
入力されるエラー情報の有効成分を選択してＬＰＦ３２
に供給し、ここで積分させてＤＣずれ成分（ＤＣオフセ
ット成分）として出力させる。

【００４４】次に、本発明の第２の実施の形態について
説明する。図９は本発明になるディジタル信号再生装置
の第２の実施の形態のブロック図を示す。同図中、図１
と同一構成部分には同一符号を付し、その説明を省略す
る。図１の実施の形態は、エラー演算器１６によりＤＣ
オフセット情報を、トランスバーサルフィルタ２１の入
力側にフィードバックする実施の形態であったが、図９
の実施の形態は、エラー演算器１９の出力ＤＣオフセッ
ト成分を、トランスバーサルフィルタ２１の出力側の信
号と減算回路１８にて差分をとるフィードフォワード制
御としたものである。

【００４５】すなわち、仮判別回路２４内の減算回路か
ら出力されたエラー情報と、タップ遅延回路２３から出
力された０ポイント情報とは、エラー演算器１９に供給
される。エラー演算器１９は、エラー演算器１６と同様
に、図３、図５、図６あるいは図８の構成であり、エラ
ー情報から必要なＤＣオフセット情報のみを、０ポイン
ト情報に基づいて抽出し、積分処理したものをＤＣずれ
成分として、減算回路１８に供給する。減算回路１８
は、自動等化回路１７内に設けられ、トランスバーサル
フィルタ２１の出力信号からエラー演算器１９の出力Ｄ
Ｃオフセット情報を差し引く。これにより、減算回路１
８からはＤＣずれやＤＣ揺れといったＤＣエラー成分が
大幅に低減された信号を得ることができる。

【００４６】次に、上記の第１の実施の形態のデータ波
形について説明する。図１０〜図１３は実際にＤＣオフ
セット及び揺れを持った信号をリサンプリング・ＤＰＬ
Ｌ１４に入力し、かつ、エラー演算器１６によるクロス
トークキャンセルを行わないときのデータのアイパター
ンで、縦軸はレベル、横軸は時間軸であり、また縦軸に
付した矢印は、本来の０レベルを示す。

【００４７】図１０は、リサンプリング・ＤＰＬＬ１４
の出力信号を、回路の絶対的な０レベルでスライスし
て”１”と”０”を判別するための位相０°のリサンプ
リングデータのアイパターン、図１１は後段の自動等化
回路１５で波形等化するための位相１８０°のリサンプ
リングデータであるリサンプリング・ＤＰＬＬ１４の出
力信号のアイパターン、図１２は自動等化回路１５の出
力信号を、回路の絶対的な０レベルでスライスして”
１”と”０”を判別するための位相０°のリサンプリン
グデータのアイパターン、図１３は自動等化回路１５の
出力信号を、後段のビタビ復号回路で復号するための位
相１８０°のリサンプリングデータのアイパターンをそ
れぞれ示す。

【００４８】図１０〜図１３からわかるように、これら
のデータは明らかにレベルがオフセットしており、入力
信号に存在するＤＣ揺れもそのまま出てしまっており、
その結果、図１０、図１２のデータの場合、単純に０レ
ベルでスライス判別（＋極性を１、−極性を０）したと
すると、多くのデータが判別誤りを起こしてしまう。そ
れどころか、トランスバーサルフィルタ２１等を使用し
て適応等化処理を行ったとしても、最適な状態（係数）
まで収束することができていないことが図１２、図１３
からわかる。このような状態では、いくら後段にビタビ
復号器を用いた場合でも、エラーを無くすことはできな
い（特にビタビ復号はＤＣずれに弱い）。

【００４９】これに対し、実際にＤＣオフセット及び揺
れを持った信号をリサンプリング・ＤＰＬＬ１４に入力
し、かつ、エラー演算器１６によるクロストークキャン
セルを行ったときのデータのアイパターンは、図１４〜
図１７に示される。図１４は、リサンプリング・ＤＰＬ
Ｌ１４の出力信号を、回路の絶対的な０レベルでスライ
スして”１”と”０”を判別するための位相０°のリサ
ンプリングデータのアイパターン、図１５は自動等化回
路１５で波形等化するための位相１８０°のリサンプリ
ングデータであるリサンプリング・ＤＰＬＬ１４の出力
信号のアイパターン、図１６は自動等化回路１５の出力
信号を、回路の絶対的な０レベルでスライスして”１”
と”０”を判別するための位相０°のリサンプリングデ
ータのアイパターン、図１７は自動等化回路１５の出力
信号を、後段のビタビ復号回路で復号するための位相１
８０°のリサンプリングデータのアイパターンをそれぞ
れ示す。

【００５０】図１４〜図１７からわかるように、これら
のデータは図１０〜図１３と比較するとＤＣ揺れ、ＤＣ
ずれ共に大幅に低減されており、よって図１４、図１６
から分かるように、単純な０レベルのスライスでも正し
い値を判別できることがわかる。また、図１５、図１７
からのゼロクロス点に相当するサンプルが、正しく０レ
ベルに制御されていることがわかる。この状態ならば、
後段のビタビ復号回路は、より理論値に近く高いエラー
レート低減効果を発揮できる。

【００５１】次に、本発明の他の実施の形態について説
明する。図１８は本発明になるディジタル信号再生装置
の第３の実施の形態のブロック図を示す。同図中、図１
と同一構成部分には同一符号を付し、その説明を省略す
る。この実施の形態は、エラー演算器５１がタップ遅延
回路２３からの０ポイント情報と、トランスバーサルフ
ィルタ２１の出力信号とを入力として受け、トランスバ
ーサルフィルタ２１の出力信号から必要なＤＣオフセッ
ト情報のみを、０ポイント情報に基づいて抽出し、積分
処理したものをＤＣずれ成分として、減算回路１３に供
給する。減算回路１３は、ＡＧＣ・ＡＴＣ回路１２の出
力信号からエラー演算器５１の出力ＤＣオフセット情報
を差し引き、ＤＣずれやＤＣ揺れといったＤＣエラー成
分が大幅に低減された信号を得ることができる。

【００５２】図１９は本発明になるディジタル信号再生
装置の第４の実施の形態のブロック図を示す。同図中、
図１と同一構成部分には同一符号を付し、その説明を省
略する。この実施の形態は、エラー演算器５３が仮判別
回路２４からの仮判別値と、この仮判別値とトランスバ
ーサルフィルタ２１の出力信号との差分値であるエラー
情報とを入力として受け、エラー情報から必要なＤＣオ
フセット情報のみを、仮判別値に基づいて前記選択回路
３６又は４２により得たリサンプリングによって形成さ
れたサンプルポイントが存在するタイミングに応じて抽
出し、それを積分処理したものをＤＣずれ成分として、
減算回路１３に供給する。減算回路１３は、ＡＧＣ・Ａ
ＴＣ回路１２の出力信号からエラー演算器５３の出力Ｄ
Ｃオフセット情報を差し引き、ＤＣずれやＤＣ揺れとい
ったＤＣエラー成分が大幅に低減された信号を得ること
ができる。

【００５３】図２０は本発明になるディジタル信号再生
装置の第５の実施の形態のブロック図を示す。同図中、
図１と同一構成部分には同一符号を付し、その説明を省
略する。この実施の形態は、エラー演算器５５が仮判別
回路２４の仮判別値と、トランスバーサルフィルタ２１
の出力信号とを入力として受け、トランスバーサルフィ
ルタ２１の出力信号から必要なＤＣオフセット情報のみ
を、仮判別値に基づいて前記選択回路３６により得たリ
サンプリングによって形成されたサンプルポイントが存
在するタイミングに応じて抽出し、それを積分処理した
ものをＤＣずれ成分として、減算回路１３に供給する。

【００５４】図２１、図２２及び図２３はそれぞれ本発
明になるディジタル信号再生装置の第６、第７、第８の
実施の形態のブロック図を示す。各図中、図９と同一構
成部分には同一符号を付し、その説明を省略する。これ
らの実施の形態は、エラー演算器５７、５９、６１がト
ランスバーサルフィルタ２１の出力信号又は仮判別回路
２４の出力エラー信号を一方の入力端子に受け、タップ
遅延回路２３からの０ポイント情報又は仮判別回路２４
からの仮判別値を他方の入力端子に受け、必要なＤＣオ
フセット情報のみを、０ポイント情報又は仮判別回路２
４の仮判別値に基づいて、リサンプリングによって形成
されたサンプルポイントが存在するタイミングに応じて
抽出し、それを積分処理したものをＤＣずれ成分とし
て、減算回路１８に供給する。減算回路１８は、トラン
スバーサルフィルタ２１の出力信号からエラー演算器５
７、５９、６１の出力ＤＣオフセット情報を差し引き、
ＤＣずれやＤＣ揺れといったＤＣエラー成分が大幅に低
減された信号を得ることができる。

【００５５】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えば、光ディクなどの記録媒体は
もとより、帯域制限を生ずるＤＣフリーでない信号の伝
送においても本発明を適用し得る。

【００５６】

【発明の効果】以上説明したように、本発明によれば、
エラー演算器により、リサンプリング演算位相同期ルー
プ回路がロックすべきゼロクロス点に相当する、リサン
プリングによって形成されたサンプルポイントが存在す
るタイミングを示す遅延回路からの０ポイント情報又は
仮判別回路からの波形等化信号の仮判別値のタイミング
に応じた、仮判別回路から出力されるエラー信号又はト
ランスバーサルフィルタの出力信号の有効成分だけを積
分して、その積分値をＤＣオフセット情報としてＡ／Ｄ
変換器又はトランスバーサルフィルタから出力されるデ
ィジタル信号から減算するようにしたため、この減算に
よりディジタル信号中のＤＣオフセット成分を取り除い
てリサンプリング演算位相同期ループ回路及びトランス
バーサルフィルタの一方、又は復号回路に入力するよう
にしたことにより、従来、リサンプリング演算位相同期
ループ回路やその後段の適応等化器にＤＣ成分を制御す
る機能がなく、またＤＣ成分を制御するべき自動しきい
値制御（ＡＴＣ）装置では応答が遅く、正確さにも欠け
るために残留していた、リサンプリング演算位相同期ル
ープ回路の入力信号、出力信号又は適応等化器の出力信
号のＤＣ成分を大幅に取り除くことができ、よって、後
段のビタビ復号回路において、理論値に近い、高エラー
レート低減効果を発揮させることができる。

【図面の簡単な説明】

【図１】本発明装置の第１の実施の形態のブロック図で
ある。

【図２】パーシャルレスポンス等化の一例の説明図であ
る。

【図３】エラー演算器の第１の実施の形態のブロック図
である。

【図４】図３の動作説明図である。

【図５】エラー演算器の第２の実施の形態のブロック図
である。

【図６】エラー演算器の第３の実施の形態のブロック図
である。

【図７】図６の動作説明図である。

【図８】エラー演算器の第４の実施の形態のブロック図
である。

【図９】本発明装置の第２の実施の形態のブロック図で
ある。

【図１０】エラー演算器によるＤＣキャンセルを行わな
いときの図１中のリサンプリング・ＤＰＬＬ回路の出力
信号のアイパターンの一例を示す図である。

【図１１】エラー演算器によるＤＣキャンセルを行わな
いときの図１中のリサンプリング・ＤＰＬＬ回路の出力
信号のアイパターンの他の例を示す図である。

【図１２】エラー演算器によるＤＣキャンセルを行わな
いときの図１の出力信号のアイパターンの一例を示す図
である。

【図１３】エラー演算器によるＤＣキャンセルを行わな
いときの図１の出力信号のアイパターンの他の例を示す
図である。

【図１４】エラー演算器を用いたときの図１中のリサン
プリング・ＤＰＬＬ回路の出力信号のアイパターンの一
例を示す図である。

【図１５】エラー演算器を用いたときの図１中のリサン
プリング・ＤＰＬＬ回路の出力信号のアイパターンの他
の例を示す図である。

【図１６】エラー演算器を用いたときの図１の出力信号
のアイパターンの一例を示す図である。

【図１７】エラー演算器を用いたときの図１の出力信号
のアイパターンの他の例を示す図である。

【図１８】本発明装置の第３の実施の形態のブロック図
である。

【図１９】本発明装置の第４の実施の形態のブロック図
である。

【図２０】本発明装置の第５の実施の形態のブロック図
である。

【図２１】本発明装置の第６の実施の形態のブロック図
である。

【図２２】本発明装置の第７の実施の形態のブロック図
である。

【図２３】本発明装置の第８の実施の形態のブロック図
である。

【図２４】一般的なディジタル信号再生装置の一例のブ
ロック図である。

【図２５】上下非対称な再生信号波形の一例を示す図で
ある。

【符号の説明】

１１ Ａ／Ｄ変換器 １２ ＡＧＣ・ＡＴＣ回路 １３、１８ 減算回路 １４ リサンプリング・ＤＰＬＬ回路 １５、１７ 自動等化回路 １６、１９、５１、５３、５５、５７、５９、６１ エ
ラー演算器 ２１ 再生信号の波形等化用トランスバーサルフィルタ ２２ 乗算器・ＬＰＦ ２３ タップ遅延回路 ２４ 仮判別回路 ２５ 極性反転回路 ３０ スイッチ回路 ３２ ディジタル低域フィルタ（ＬＰＦ） ３４、３８、３９ ラッチ回路 ３６、４２ 選択回路 ４０ ＯＲ回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−97476（ＪＰ，Ａ) 特開 平７−262694（ＪＰ，Ａ) 特開 平９−306105（ＪＰ，Ａ) 特開 平５−227042（ＪＰ，Ａ) 特開2000−123487（ＪＰ，Ａ) 特開 平11−273256（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/10

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 再生信号中のランレングス制限符号を再
   生し、前記ランレングス制限符号を再生した再生信号を
   トランスバーサルフィルタを用いてパーシャルレスポン
   ス等化した後復号するディジタル信号再生装置におい
   て、 前記ランレングス制限符号をディジタル再生信号に変換
   するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器から出力された前記ディジタル再生信
   号を所望のビットレートでリサンプリング演算してリサ
   ンプリングデータを生成して前記トランスバーサルフィ
   ルタへ出力すると共に、ビットクロックを生成し、更に
   前記リサンプリングデータのゼロクロスを検出して０ポ
   イント情報を出力するリサンプリング演算位相同期ルー
   プ回路と、 前記リサンプリング演算位相同期ループ回路よりビット
   クロックに同期して取り出される前記０ポイント情報
   を、少なくとも連続する３つ出力する遅延回路と、 前記パーシャルレスポンス等化の種類を示すＰＲモード
   信号と、前記再生信号中のランレングス制限符号の種類
   を示すＲＬＬモード信号と、前記遅延回路からの複数の
   前記０ポイント情報と、前記トランスバーサルフィルタ
   から出力される波形等化後再生信号とを入力として受
   け、前記ＰＲモード信号とＲＬＬモード信号で定まる状
   態遷移と、前記複数の０ポイント情報のパターンとに基
   づき、波形等化信号の仮判別値を算出し、その仮判別値
   と前記波形等化後再生信号との差分値をエラー信号とし
   て出力する仮判別回路と、 前記仮判別回路の出力エラー信号に基づき、前記トラン
   スバーサルフィルタのタップ係数を前記エラー信号が最
   小になるように可変制御する係数生成手段と、 前記仮判別回路から出力されるエラー信号又は前記トラ
   ンスバーサルフィルタの出力信号が第１の入力端子に入
   力され、前記リサンプリング演算位相同期ループ回路が
   ロックすべきゼロクロス点に相当する、リサンプリング
   によって形成されたサンプルポイントが存在するタイミ
   ングを示す前記遅延回路からの前記０ポイント情報又は
   前記仮判別回路からの前記波形等化信号の仮判別値とが
   第２の入力端子に入力され、前記第２の入力端子の入力
   信号のタイミングに応じた前記第１の入力端子の入力信
   号の有効成分だけを積分して、その積分値をＤＣオフセ
   ット情報として出力するエラー演算器と、 前記Ａ／Ｄ変換器から出力される前記ディジタル再生信
   号と前記エラー演算器から出力される前記ＤＣオフセッ
   ト情報との差分信号を生成して、前記リサンプリング演
   算位相同期ループ回路及び前記トランスバーサルフィル
   タの一方に入力する減算回路とを有することを特徴とす
   るディジタル信号再生装置。
2. 【請求項２】 再生信号中のランレングス制限符号を再
   生し、前記ランレングス制限符号を再生した再生信号を
   トランスバーサルフィルタを用いてパーシャルレスポン
   ス等化した後復号するディジタル信号再生装置におい
   て、 前記ランレングス制限符号をディジタル再生信号に変換
   するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器から出力された前記ディジタル再生信
   号を所望のビットレートでリサンプリング演算してリサ
   ンプリングデータを生成して前記トランスバーサルフィ
   ルタへ出力すると共に、ビットクロックを生成し、更に
   前記リサンプリングデータのゼロクロスを検出して０ポ
   イント情報を出力するリサンプリング演算位相同期ルー
   プ回路と、 前記リサンプリング演算位相同期ループ回路よりビット
   クロックに同期して取り出される前記０ポイント情報
   を、少なくとも連続する３つ出力する遅延回路と、 前記パーシャルレスポンス等化の種類を示すＰＲモード
   信号と、前記再生信号中のランレングス制限符号の種類
   を示すＲＬＬモード信号と、前記遅延回路からの複数の
   前記０ポイント情報と、前記トランスバーサルフィルタ
   から出力される波形等化後再生信号とを入力として受
   け、前記ＰＲモード信号とＲＬＬモード信号で定まる状
   態遷移と、前記複数の０ポイント情報のパターンとに基
   づき、波形等化信号の仮判別値を算出し、その仮判別値
   と前記波形等化後再生信号との差分値をエラー信号とし
   て出力する仮判別回路と、 前記仮判別回路の出力エラー信号に基づき、前記トラン
   スバーサルフィルタのタップ係数を前記エラー信号が最
   小になるように可変制御する係数生成手段と、 前記仮判別回路から出力されるエラー信号又は前記トラ
   ンスバーサルフィルタの出力信号が第１の入力端子に入
   力され、前記リサンプリング演算位相同期ループ回路が
   ロックすべきゼロクロス点に相当する、リサンプリング
   によって形成されたサンプルポイントが存在するタイミ
   ングを示す前記遅延回路からの前記０ポイント情報又は
   前記仮判別回路からの前記波形等化信号の仮判別値とが
   第２の入力端子に入力され、前記第２の入力端子の入力
   信号のタイミングに応じた前記第１の入力端子の入力信
   号の有効成分だけを積分して、その積分値をＤＣオフセ
   ット情報として出力するエラー演算器と、 前記トランスバーサルフィルタから出力される波形等化
   後再生信号と前記エラー演算器から出力される前記ＤＣ
   オフセット情報との差分信号を生成して復号回路へ出力
   する減算回路とを有することを特徴とするディジタル信
   号再生装置。
3. 【請求項３】 前記エラー演算器に入力される前記０ポ
   イント情報は、前記リサンプリング演算位相同期ループ
   回路がロックすべきゼロクロス点に相当する、リサンプ
   リングによって形成されたサンプルポイントだけでな
   く、そのサンプルポイントの前後のサンプルポイントが
   存在するタイミングを示す信号であり、前記エラー演算
   器は、前記サンプルポイント及びその前後のサンプルポ
   イントのタイミングに応じた、前記エラー信号又は前記
   トランスバーサルフィルタの出力信号の有効成分だけを
   積分して、その積分値をＤＣオフセット情報として出力
   することを特徴とする請求項１又は２記載のディジタル
   信号再生装置。