JP2006179871A

JP2006179871A - 半導体装置の作製方法

Info

Publication number: JP2006179871A
Application number: JP2005321902A
Authority: JP
Inventors: Satoru Okamoto; 悟岡本; Teruyuki Fujii; 照幸藤井; Hideto Onuma; 英人大沼; Akihiro Ishizuka; 章広石塚
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2004-11-29
Filing date: 2005-11-07
Publication date: 2006-07-06
Anticipated expiration: 2025-11-07
Also published as: JP4741343B2

Abstract

【課題】好適な形状の配線を有する半導体装置を提供することを課題とする。
【解決手段】素子と接続される第１の導電層と、その上の第２の導電層とを形成し、第２の導電層上にレジストのマスクを形成し、マスクを用いたドライエッチングによって第２の導電層を加工し、マスクを残したままウエットエッチングによって第１の導電層を加工する配線の作製方法であって、ドライエッチングにおいて、第２の導電層のエッチングレートは第１の導電層のエッチングレートより大きく、ウエットエッチングにおいて、第２の導電層のエッチングレートは第１の導電層のエッチングレート以上とする。
【選択図】図１

Description

本発明は、複数の導電層を積層した構成の配線を有する半導体装置の作製方法に関する。複数の導電層が互いに異なる材料よりなる配線を有する半導体装置の作製方法に関する。特に、モリブデン（Ｍｏ）を主成分とする導電層の上にアルミニウム（Ａｌ）を主成分とする導電層を積層した配線を有する半導体装置の作製方法に関する。

絶縁表面上に複数の導電層を積層し、当該積層された複数の層をエッチングして配線を作製する方法が提案されている。（特許文献１参照）

特許文献１に記載の配線の作製方法について、図６を用いて説明する。絶縁表面６００上に、第１の導電層６０１と第１の導電層６０１上の第２の導電層６０２とを形成する。第２の導電層６０２上にレジストのマスク６０３を形成する（図６（ａ））。マスク６０３を用いて、第１の導電層６０１表面が露出するまで第２の導電層６０２をドライエッチングして、任意の形状に加工された第２の導電層６１２を形成する（図６（ｂ））。マスクを残したまま第１の導電層６０１をウエットエッチングし、第１の導電層６１１を形成する。こうして、第１の導電層６１１と第２の導電層６１２が積層された構成の配線を形成する（図６（ｃ））。

特許文献１に記載の配線の作製方法では、第１の導電層６０１を加工するためのウエットエッチングにおいて、第２の導電層６１２のエッチングレートを第１の導電層６０１のエッチングレートより極めて小さく設定する。こうして、既に任意の形状に加工された第２の導電層６１２をウエットエッチングにおいてほとんどエッチングしないようにしている。
特開平７−１６９８３７号公報

特許文献１に記載の配線の作製方法では、ウエットエッチングにおいて、第２の導電層６１２のエッチングレートを第１の導電層６０１のエッチングレートより小さく設定している。そのため、ウエットエッチングにおいて、第１の導電層６１１が第２の導電層６１２の端部の内側までエッチングされて抉れる危険性や、第１の導電層６１１と第２の導電層６１２が積層された構成の配線が逆テーパ形状となる危険性がある（図６（ｃ）参照）。このように形成された配線上に膜を形成すると、当該膜が段切れを起こすなどの不良が生じる。

本発明は、複数の導電層が積層された配線が抉れたり逆テーパ形状となるのを防ぎ、配線上に形成される膜の段切れ等の不良を低減することを課題とする。

本発明は、絶縁表面上に第１の導電層を形成し、第１の導電層上に第２の導電層を形成し、第２の導電層上にレジストのマスクを形成し、前記マスクを用いた第１のエッチングをドライエッチングによって行い、前記第２の導電層を任意の形状に加工し、前記マスクを残したまま第２のエッチングをウエットエッチングによって行い、前記第１の導電層を加工し配線を形成する半導体装置の作製方法において、
ドライエッチングにおいて、第２の導電層のエッチングレートを第１の導電層のエッチングレートより大きくすること（構成１）
ウエットエッチングにおいて、第２の導電層のエッチングレートを第１の導電層のエッチングレート以上とすること（構成２）
を特徴とする。

第１の導電層の材料としてモリブデンを用い、第２の導電層の材料としてアルミニウムを主成分とする材料を用いることができる。第１の導電層の材料としてモリブデンを用い、第２の導電層の材料としてアルミニウムを主成分とする材料を用いる場合には、以下の条件１により、「ウエットエッチングにおいて、第２の導電層のエッチングレートを第１の導電層のエッチングレート以上とすること」、即ち上記構成２を実現することができる。
ウエットエッチングは、燐酸と硝酸を含む混合溶液を用いて行い、前記硝酸に対する前記燐酸の濃度比は７０％以上であること（条件１）
なお、条件１において、前記混合溶液の温度は４０℃以上である。

また、前記第１の導電層が薄膜トランジスタ等の素子と接続されていても良い。

ドライエッチングは、異方性のエッチングであり、マスクに対応して正確に加工することができることが知られている。ドライエッチングによって、第２の導電層を加工するので、第２の導電層の加工精度を向上させることができる。

構成１「ドライエッチングにおいて、第２の導電層のエッチングレートを第１の導電層のエッチングレートより大きくすること」を特徴とするので、ドライエッチングにおいて第２の導電層を加工する間、第１の導電層は絶縁表面上を覆って残存している。そのため、絶縁表面上に残存した第１の導電層を経路として、ドライエッチングにおいて発生した電荷を逃がすことができる。こうして、ドライエッチングにおいて発生した電荷が絶縁膜等に蓄積されることを防止し、蓄積された電荷によって起こる絶縁破壊等のダメージを低減することができる。

ウエットエッチングは、ドライエッチングのようなプラズマは発生させないので、電荷が絶縁膜等に蓄積されることがなく、絶縁破壊等のダメージは問題とならない。第１の導電層の加工にウエットエッチングを用いるので、当該加工によって前述のドライエッチングの際に電荷を逃がしていた経路がなくなっても、絶縁破壊等のダメージは問題とならない。こうして、ウエットエッチングにより、絶縁表面の一部が露出するまで第１の導電層のエッチングを行うことができる。

構成２「ウエットエッチングにおいて、第２の導電層のエッチングレートを第１の導電層のエッチングレート以上とすること」を特徴とするので、ウエットエッチングによって加工された第１の導電層の端部は、第２の導電層の端部と同じ位置または第２の導電層の端部の外側の位置となる。よって、第１の導電層と第２の導電層でなる積層の配線は、第１の導電層が第２の導電層の端部の内側までエッチングされて抉れる危険性も無く、逆テーパ形状とならない。こうして、当該積層の配線上に形成される膜の段切れ等の不良を低減することができる。

第１の導電層の材料としてモリブデンを用い、第２の導電層の材料としてアルミニウムを主成分とする材料を用いる場合に、条件１「ウエットエッチングは、燐酸と硝酸を含む混合溶液を用いて行い、前記硝酸に対する前記燐酸の濃度比は７０％以上であること」を満たすようにウエットエッチングを行うことによって、構成２を実現できることを見出した。

更に、ウエットエッチングは、ドライエッチングと比較して、エッチングする層の下地に与える物理的ダメージが少なく、また下地との選択比を高くとることができるので、露出した絶縁表面の凹凸を少なくすることができる。また、ウエットエッチングによって、前記ドライエッチングの際に発生したゴミや残渣、当該絶縁表面上に存在するゴミ等を洗い流すこともできる。

以上のように、ドライエッチングとその後ウエットエッチングによって、積層の配線を形成することにより、ウエットエッチングのみを用いた場合よりも加工の精度を良くすることができる。また、ドライエッチングの際の絶縁破壊等のダメージを無くして、配線を形成することができる。積層の配線の形状を好適なものとし、積層の配線の側面と当該積層の配線上に形成される膜との間に隙間ができるのを防止できるので、当該膜の段切れ等の不良を低減することができる。更に、露出した絶縁表面の凹凸を少なくし、またゴミや残渣を低減することができるので、これらの凹凸やゴミ、残渣によって起こる欠陥を抑えることができる。

特に、第１の導電層が素子と接続されている場合、ドライエッチングにおいて発生する電荷は、当該素子に甚大な悪影響を及ぼし、素子を破壊する危険性がある。本発明は、第１の導電層が素子と接続されている場合に、当該素子の破壊を防止することができるので有効である。

（第１の実施の形態）
第１の実施の形態について、図１を用いて説明する。

絶縁表面１００上に第１の導電層１０１を形成する。第１の導電層１０１は複数の層が積層された構成であっても良い。第１の導電層１０１上に第２の導電層１０２を形成する。第２の導電層１０２は複数の層が積層された構成であっても良い。第２の導電層１０２上にレジストのマスク１０３を形成する（図１（ａ））。

マスク１０３を用いた第１のエッチングをドライエッチングによって行い、第２の導電層１０２を加工する。このドライエッチングにおいて、第２の導電層１０２のエッチングレートを第１の導電層１０１のエッチングレートより大きくする。こうして、第２の導電層１１２を形成する（図１（ｂ））。

マスク１０３を残したまま第２のエッチングをウエットエッチングによって行い、第１の導電層１０１を加工する。このウエットエッチングにおいて、第２の導電層１１２のエッチングレートを第１の導電層１０１のエッチングレート以上とする。こうして、第２の導電層１２２と第１の導電層１１１でなる積層の配線（図１（ｃ））、または第２の導電層１３２と第１の導電層１１１でなる積層の配線（図１（ｄ））を形成する。ウエットエッチングにおいて、第２の導電層１１２のエッチングレートと第１の導電層１０１のエッチングレートとが等しい場合、図１（ｃ）の構成となる。ウエットエッチングにおいて、第２の導電層１１２のエッチングレートが第１の導電層１０１のエッチングレートより大きい場合、図１（ｄ）の構成となる。

その後、マスク１０３を除去する。

また、第１の導電層１０１の厚さを第２の導電層１０２の厚さより薄くすることによって、前記ウエットエッチングにおいて絶縁表面に平行な方向にエッチングされる量を少なくすることができる。図１において、第１の導電層１０１の厚さが第２の導電層１０２の厚さより薄い場合の例を図８に示す。図８中、図１と同じ部分は同じ符号を用いて示し説明は省略する。

図８に示すように、第１の導電層１０１の厚さを第２の導電層１０２の厚さより薄くすることによって、配線の加工の精度をより向上させることができる。

例えば第２の導電層１０２の厚さを、第１の導電層１０１の厚さの５倍以上、好ましくは１０倍以上とすることによって、配線の加工の精度をより向上させることができる。また、第２の導電層１０２の膜厚を３００ｎｍ〜７μｍとすることができる。

（第２の実施の形態）
第２の実施の形態について、図２を用いて説明する。

絶縁表面１００上に第１の導電層２０１を形成する。第１の導電層２０１は複数の層が積層された構成であってもよい。第１の導電層２０１上に第２の導電層２０２を形成する。第２の導電層２０２は複数の層が積層された構成であってもよい。第２の導電層２０２上に第３の導電層２０３を形成する。第３の導電層２０３は複数の層が積層された構成であってもよい。第３の導電層２０３上にレジストのマスク２０４を形成する（図２（ａ））。

マスク２０４を用いた第１のエッチングによって、第３の導電層２０３を加工する。このエッチングにおいて、第３の導電層２０３のエッチングレートを第２の導電層２０２のエッチングレートより大きくする。こうして、第３の導電層２１３を形成する（図２（ｂ））。第１のエッチングとしては、ドライエッチングを用いても良いし、ウエットエッチングを用いても良い。

マスク２０４を残したまま第２のエッチングをドライエッチングによって行い、第２の導電層２０２を加工する。このドライエッチングにおいて、第２の導電層２０２のエッチングレートを第１の導電層２０１のエッチングレートより大きくする。こうして、第２の導電層２１２を形成する（図２（ｃ））。

マスク２０４を残したまま第３のエッチングをウエットエッチングによって行い、第１の導電層２０１を加工する。このウエットエッチングにおいて、第２の導電層２１２のエッチングレートは、第１の導電層２０１のエッチングレート以上であり、第３の導電層２１３のエッチングレート以下とする。こうして、第３の導電層２２３と第２の導電層２２２と第１の導電層２１１とでなる積層の配線（図２（ｄ））、または第３の導電層２３３と第２の導電層２３２と第１の導電層２１１とでなる積層の配線（図２（ｅ））、または第３の導電層２４３と第２の導電層２４２と第１の導電層２１１とでなる積層の配線（図２（ｆ））を形成する。ウエットエッチングにおいて、第３の導電層２１３と第２の導電層２１２と第１の導電層２０１のエッチングレートが等しい場合、図２（ｄ）の構成となる。ウエットエッチングにおいて、第３の導電層２１３のエッチングレートが第２の導電層２１２のエッチングレートより大きく、且つ第２の導電層２１２と第１の導電層２０１のエッチングレートが等しい場合、図２（ｅ）の構成となる。ウエットエッチングにおいて、第３の導電層２１３のエッチングレートが第２の導電層２１２のエッチングレートより大きく、且つ第２の導電層２１２のエッチングレートが第１の導電層２０１のエッチングレートより大きい場合、図２（ｆ）の構成となる。

その後、マスク２０４を除去する。

また、第１の導電層２０１の厚さを第２の導電層２０２の厚さより薄くすることによって、前記ウエットエッチングにおいて絶縁表面に平行な方向にエッチングされる量を少なくすることができる。こうして、配線の加工の精度をより向上させることができる。

例えば第２の導電層２０２の厚さを、第１の導電層２０１の厚さの５倍以上、好ましくは１０倍以上とすることによって、配線の加工の精度をより向上させることができる。また、第２の導電層２０２の膜厚を３００ｎｍ〜７μｍとすることができる。

第２の実施の形態では、第２のエッチング（ドライエッチング）及び第３のエッチング（ウエットエッチング）を行う前に、第３の導電層２０３をエッチングするための第１のエッチングを行う構成を示した。しかし、これに限定されず、第３の導電層２０３上に更に導電層を形成し、当該導電層をエッチング加工した後、第３の導電層をエッチング加工する構成にも本発明を適用することができる。

（第３の実施の形態）
第３の実施の形態では、第１の実施の形態及び第２の実施の形態において、第１の導電層と、第２の導電層の材料の具体例について説明する。

第１の導電層として、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、またはそれらを含む合金の窒化膜を用いることができる。

第２の導電層として、アルミニウムを主成分とする材料等を用いることができる。

アルミニウムを主成分とする材料としては、純粋なアルミニウムであっても良いし、アルミニウムとシリコン（Ｓｉ）、チタン（Ｔｉ）、ネオジウム（Ｎｄ）またはスカンジウム（Ｓｃ）との合金であっても良いし、アルミニウムにニッケル（Ｎｉ）、モリブデン（Ｍｏ）及び炭素（Ｃ）の１種または複数種の元素を添加した材料であっても良い。また、これらの材料が積層された構成であっても良い。

第２の実施の形態における第３の導電層として、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、またはそれらを含む合金の窒化膜を用いることができる。

（第４の実施の形態）
第４の実施の形態では、第１の実施の形態及び第２の実施の形態において、第１の導電層の材料としてモリブデンを用い、第２の導電層の材料としてアルミニウムを主成分とする材料を用いる場合について説明する。

第２の導電層のドライエッチング（第１の実施の形態においては第１のエッチングに相当、第２の実施の形態においては第２のエッチングに相当）には、塩素系ガスを用いることができる。塩素系のガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４及びＣＣｌ_４ガスから少なくとも一種のガスを適宜選択して用いることができる。

第１の導電層のウエットエッチング（第１の実施の形態においては第２のエッチングに相当、第２の実施の形態においては第３のエッチングに相当）には、燐酸と硝酸を含む混合溶液を用いて行い、前記硝酸に対する前記燐酸の濃度比、即ち、（燐酸濃度／硝酸濃度）×１００（％）を７０％以上とすれば良いことを見出した。このウエットエッチングの条件について、図３のグラフを用いて説明する。

図３は、モリブデン（図中、Ｍｏと表記）及びアルミニウムを主成分とする材料（図中、Ａｌと表記）について、燐酸と硝酸を含む混合溶液の硝酸に対する燐酸の濃度比、即ち（燐酸濃度／硝酸濃度）×１００（％）とエッチングレート（ｎｍ／ｍｉｎ）との関連を示したグラフである。なお、当該混合溶液の温度は４０℃である。図３から明らかなように、硝酸に対する燐酸の濃度比が約７０％以上の場合に、アルミニウムを主成分とする材料のエッチングレートをモリブデンのエッチングレートより大きくすることができる。

従って、硝酸に対する燐酸の濃度比を７０％以上とすることによって、第２の導電層のエッチングレートを第１の導電層のエッチングレート以上とすることができる。

硝酸に対する燐酸の濃度比を一定にした場合における、混合溶液の温度とエッチングレートとの関係について、図４を用いて説明する。

図４は、モリブデン（図中、Ｍｏと表記）及びアルミニウムを主成分とする材料（図中、Ａｌと表記）について、燐酸と硝酸を含む混合溶液の温度（℃）とエッチングレート（ｎｍ／ｍｉｎ）との関連を示したグラフである。図４から明らかなように、混合溶液の温度が約４０℃以上の場合に、アルミニウムを主成分とする材料のエッチングレートをモリブデンのエッチングレートより大きくすることができる。

従って、硝酸に対する燐酸の濃度比、即ち（燐酸濃度／硝酸濃度）×１００（％）を７０％以上とし、且つ混合溶液の温度を４０℃以上とすることによって、第１の導電層のウエットエッチングにおいて、第２の導電層のエッチングレートを第１の導電層のエッチングレート以上とすることができる。

（第５の実施の形態）
第５の実施の形態は、本発明を用いて作製される半導体装置の例について説明する。

薄膜トランジスタに接続される配線は、微細に且つ精度良く形成する必要がある。また、薄膜トランジスタは絶縁表面上に形成されるので、その作製中に発生した電荷による絶縁破壊が特に問題となる。本発明は、絶縁破壊等のダメージを与えること無く、微細且つ好適な形状の配線を形成することができるので、薄膜トランジスタに接続される配線を形成する場合に特に有効である。

図５を用いて、薄膜トランジスタに接続される配線の例について説明する。

図５（ａ）において、５００は絶縁表面、５０１は半導体層、５０２は第１の絶縁膜、５０３は第１の配線、５０４は第２の絶縁膜、５０５は第２の配線である。５０６は薄膜トランジスタであり、半導体層５０１と、第１の配線５０３の半導体層５０１と重なる部分と、第１の絶縁膜５０２の第１の配線５０３と半導体層５０１に挟まれた部分とによって構成される。第１の配線５０３の半導体層５０１と重なる部分が薄膜トランジスタ５０６のゲート電極となり、第１の絶縁膜５０２の第１の配線５０３と半導体層５０１に挟まれた部分が薄膜トランジスタ５０６のゲート絶縁膜となる。第２の配線５０５は、第２の絶縁膜５０４に設けられたコンタクトホールによって、薄膜トランジスタ５０６の半導体層５０１と接続されている。

絶縁表面５００は、ガラスや石英、樹脂等の絶縁性の基板の表面であっても良いし、これらの絶縁性の基板上に設けられた下地膜の表面であっても良いし、導電性の基板上に設けられた下地膜表面であっても良いし、半導体の基板上に設けられた絶縁膜表面であっても良い。

第１の配線５０３や第２の配線５０５が薄膜トランジスタ５０６に接続される配線である。

図５（ａ）では、第２の配線５０５として、２層が積層された構成でなる配線を示したが、これに限定されず多層でなる配線とすることができる。第２の配線５０５の第２の導電層（上の層）の膜厚は、３００ｎｍ〜７μｍとすることができる。

図５（ｂ）では、第１の配線５０３として、２層が積層された構成でなる配線を示したが、これに限定されず多層でなる配線とすることができる。第１の配線５０３の第２の導電層（上の層）の膜厚は、３００ｎｍ〜２μｍとすることができる。

図５（ｃ）において、図５（ａ）及び図５（ｂ）と同じ部分は同じ符号を用いて示し、説明は省略する。５１５は第２の配線、５１６は第３の配線である。第２の配線５１５は、第２の絶縁膜５０４に設けられたコンタクトホールによって、薄膜トランジスタ５０６の半導体層５０１と接続されている。第３の配線５１６は第２の配線５１５と接続され、半導体層５０１と接続されている。なお、単に接続されているといった場合、電気的に接続されている場合も含むとする。

第１の配線５０３や、第２の配線５１５や、第３の配線５１６が薄膜トランジスタ５０６に接続される配線である。

図５（ｃ）では、第２の配線５１５として、２層が積層された構成でなる配線を示したが、これに限定されず多層でなる配線とすることができる。第２の配線５１５の第２の導電層（上の層）の膜厚は、３００ｎｍ〜７μｍとすることができる。

図５（ｄ）では、第３の配線５１６として、２層が積層された構成でなる配線を示したが、これに限定されず多層でなる配線とすることができる。第３の配線５１６の第２の導電層（上の層）の膜厚は、３００ｎｍ〜２μｍとすることができる。

図５（ｅ）において、図５（ａ）乃至図５（ｄ）と同じ部分は同じ符号を用いて示し、説明は省略する。５２７は第３の配線である。５２６は第３の絶縁膜である。第２の配線５１５は、第２の絶縁膜５０４に設けられたコンタクトホールによって、薄膜トランジスタ５０６の半導体層５０１と接続されている。第３の配線５２７は、第３の絶縁膜５２６に設けられたコンタクトホールによって、第２の配線５１５と接続され、半導体層５０１と接続されている。なお、単に接続されているといった場合、電気的に接続されている場合も含むとする。

第１の配線５０３や、第２の配線５１５や、第３の配線５２７が薄膜トランジスタ５０６に接続される配線である。

図５（ｅ）では、第３の配線５２７として、２層が積層された構成でなる配線を示したが、これに限定されず多層でなる配線とすることができる。第３の配線５２７の第２の導電層（上の層）の膜厚は、３００ｎｍ〜７μｍとすることができる。

図５（ｆ）において、５００は絶縁表面、５３３は第１の配線、５３２は第１の絶縁膜、５３１は半導体層、５３５は第２の配線である。５３６は薄膜トランジスタであり、半導体層５３１と、第１の配線５３３の半導体層５３１と重なる部分と、第１の絶縁膜５３２の第１の配線５３３と半導体層５３１に挟まれた部分とによって構成される。第１の配線５３３の半導体層５３１と重なる部分が薄膜トランジスタ５３６のゲート電極となり、第１の絶縁膜５３２の第１の配線５３３と半導体層５３１に挟まれた部分が薄膜トランジスタ５３６のゲート絶縁膜となる。第２の配線５３５は、薄膜トランジスタ５３６の半導体層５３１と接続されている。

第１の配線５３３や、第２の配線５３５が薄膜トランジスタ５３６に接続される配線である。

図５（ｆ）では、第１の配線５３３として、２層が積層された構成でなる配線を示したが、これに限定されず多層でなる配線とすることができる。第１の配線５３３の第２の導電層（上の層）の膜厚は、３００ｎｍ〜５μｍとすることができる。

図５（ｇ）では、第２の配線５３５として、２層が積層された構成でなる配線を示したが、これに限定されず多層でなる配線とすることができる。第２の配線５３５の第２の導電層（上の層）の膜厚は、３００ｎｍ〜７μｍとすることができる。

本実施の形態は、第１の実施の形態乃至第４の実施の形態と自由に組み合わせて実施することができる。

本実施例では、第３の実施の形態及び第４の実施の形態において示した第１の導電層としてモリブデンを用い、第２の導電層としてアルミニウムを主成分とする材料を用いる場合の具体的な配線の作製方法について説明する。

絶縁表面上に、第１の導電層のモリブデンを１０〜３００ｎｍ、好ましくは５０〜１５０ｎｍの膜厚で形成する。本実施例では、第１の導電層のモリブデンを１００ｎｍの膜厚で形成した。第１の導電層上に第２の導電層のアルミニウムを主成分とする材料を３００ｎｍ〜５μｍ、好ましくは５００ｎｍ〜１μｍの膜厚で形成する。本実施例では、第２の導電層のアルミニウムを７００ｎｍの膜厚で形成した。

第２の導電層上にレジストのマスクを形成し、ＢＣｌ_３ガスとＣｌ_２ガスを用いて、ドライエッチングを行った。ドライエッチングでは、モリブデンのエッチングレートに対するアルミニウムエッチングレートの比（選択比）を１０以上とするのが好ましい。

ドライエッチングには、ＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ：誘導結合型プラズマ）エッチング装置を使用した。ＩＣＰエッチング装置は、プラズマの制御が容易であり、処理基板の大面積化にも対応できる。本実施例では、ＩＣＰエッチング装置として、松下電器産業（株）製Ｅ６４５を用いた。ガス流量比をＢＣｌ_３／Ｃｌ_２＝６０／２０ｓｃｃｍ、ガス圧を１．９Ｐａ、ＩＣＰパワーを４５０Ｗ、バイアスパワーを１００Ｗとした。処理時間は、ジャストエッチング（１４７ｓｅｃ）に、オーバーエッチングを追加したエッチング時間（２０７ｓｅｃ）とした。

上記条件でドライエッチングを行うことにより、モリブデンのエッチングレートに対するアルミニウムエッチングレートの比（選択比）を３０以上とすることができた。

次いで、マスクを残したまま燐酸と硝酸を含む混合溶液を用いてウエットエッチングを行った。前記混合溶液は、硝酸に対する燐酸の濃度比は７０％とし、溶液の温度を４０℃とした。ウエットエッチングは、３０ｓｅｃ行った。

上記条件でウエットエッチングを行うことにより、モリブデンを約２２０ｎｍ／ｍｉｎのエッチングレートでエッチングし、アルミニウムを約２５０ｎｍ／ｍｉｎのエッチングレートでエッチングすることができた。モリブデンでなる第１の導電層をエッチング加工する間に、アルミニウムでなる第２の導電層は、その端部がマスクの端部に対して１２５ｎｍ内側となるまでエッチングされた。

こうして、モリブデンでなる第１の導電層とアルミニウムでなる第２の導電層とを積層した構成の配線を形成することができた。

本発明の半導体装置の作製方法を、無線チップ（無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置の作製方法に適用することができる。

無線チップは、外部の装置と非接触で、データの読み出し及び書き込みが可能であることを特徴とし、データの伝送にはアンテナを用いる。

無線チップの構造について図９を用いて説明する。無線チップは、薄膜集積回路７０１及びそれに接続されるアンテナ７０２とで形成される。

薄膜集積回路７０１は、薄膜トランジスタ、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子等の素子を用いて構成される。これらの素子に接続される配線の作製方法として本発明を適用することができる。図９では、薄膜集積回路７０１の有する素子の例として薄膜トランジスタ７０３を示す。

図９で示すように、薄膜集積回路７０１上には層間絶縁膜７０４が形成される。層間絶縁膜７０４にコンタクトホールを介して薄膜トランジスタ７０３と接続するアンテナ７０２が形成される。

アンテナ７０２の作製方法として本発明を適用することができる。特に、薄膜集積回路７０１の素子（図９では薄膜トランジスタ７０３）と接続された導電層をエッチング加工してアンテナ７０２を形成する場合に本発明は有効である。

図９では、アンテナ７０２として、２層が積層された構成でなる配線を示したが、これに限定されず多層でなる配線とすることができる。アンテナ７０２の第２の導電層（上の層）の膜厚は、３μｍ〜７μｍとすることができる。

また、層間絶縁膜７０４及びアンテナ７０２上には、窒化珪素膜等からなるバリアを形成しても良い。本発明の配線の作製方法を用いることによって、アンテナ７０２の形状を好適なものとすることができるので、アンテナ７０２とアンテナ７０２上に形成されるバリア膜との密着性を高め、半導体装置の信頼性を高めることができる。

図９で示す構成では、層間絶縁膜７０４上にアンテナ７０２を設けている。この構成は、図５（ａ）に示す第２の配線５０５を用いてアンテナ７０２を形成した場合に相当する。しかしながら、本発明は上記構成に限定されない。例えば、図５（ａ）の第１の配線５０３や、図５（ｂ）の第１の配線５０３や、図５（ｂ）の第２の配線５０５や、図５（ｃ）の第１の配線５０３や、図５（ｃ）の第２の配線５１５や、図５（ｃ）の第３の配線５１６や、図５（ｄ）の第１の配線５０３や、図５（ｄ）の第２の配線５１５や、図５（ｄ）の第３の配線５１６や、図５（ｅ）の第１の配線５０３や、図５（ｅ）の第２の配線５１５や、図５（ｅ）の第３の配線５２７や、図５（ｆ）の第１の配線５３３や、図５（ｆ）の第２の配線５３５や、図５（ｇ）の第１の配線５３３や、図５（ｇ）の第２の配線５３５を用いてアンテナを形成することも可能である。

無線チップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用品類（包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札等の物品に設けて使用することができる。

本実施例は、発明を実施するための最良の形態、実施例１と自由に組み合わせて実施することができる。

本発明の半導体装置の作製方法を、表示装置の作製方法に適用することができる。本発明を用いて作製した表示装置の有する画素の断面図を図１０（ａ）及び図１０（ｂ）に示す。

図１０（ａ）及び図１０（ｂ）において、１０００は基板、１００１は下地膜、１００２は半導体層、１００３は第１の絶縁膜、１００４はゲート電極、１００５は第２の絶縁膜、１００６は電極、１００７は第１の電極、１００８は第３の絶縁膜、１００９は発光層、１０１０は第２の電極である。１１００は薄膜トランジスタ、１０１１は発光素子である。

基板１０００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板１０００の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。

下地膜１００１としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地膜１００１によって、基板１０００に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体層１００２に拡散し薄膜トランジスタ１１００の特性に悪影響をおよぼすのを防ぐことができる。図１０では、下地膜１００１を単層の構造としているが、２層あるいはそれ以上の複数層で形成してもよい。なお、不純物の拡散がさして問題とならない石英基板などの場合は、下地膜１００１を必ずしも設ける必要はない。

半導体層１００２としては、任意の形状にエッチング加工された結晶性半導体膜や非晶質半導体膜を用いることができる。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層１００２は、チャネル形成領域と、導電型を付与する不純物元素が添加された一対の不純物領域とを有する。なお、チャネル形成領域と一対の不純物領域との間に、前記不純物元素が低濃度で添加された不純物領域を有していてもよい。

第１の絶縁膜１００３としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。

ゲート電極１００４としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。

図１０（ｂ）に示すように、本発明の配線の作製方法をゲート電極１００４及びゲート電極１００４と同時に形成される配線に用いる場合、ゲート電極１００４は２層以上の積層構造を用いる必要がある。

薄膜トランジスタ１１００は、半導体層１００２と、ゲート電極１００４と、半導体層１００２とゲート電極１００４との間の第１の絶縁膜１００３とによって構成される。図１０では、画素を構成する薄膜トランジスタとして、発光素子１０１１の第１の電極１００７に接続された薄膜トランジスタ１１００のみを示したが、複数の薄膜トランジスタを有する構成としてもよい。また、本実施例では、薄膜トランジスタ１１００をトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。

第２の絶縁膜１００５としては、無機絶縁膜や有機絶縁膜の単層またはこれらの膜を積層した構成を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化シリコン膜や、ＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）法により塗布された酸化シリコン膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。

また、第２の絶縁膜１００５として、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いることもできる。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）を用いることができる。さらには、置換基としてフルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

電極１００６としては、Ａｌ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕから選ばれた一種の元素からなる膜や該元素を複数含む合金からなる膜からなる、単層または積層構造を用いることができる。更に、電極１００６としては、該元素を一種または複数と、Ｎｉ、Ｃ、Ｍｎから選ばれた一種の元素または該元素を複数とを含む合金からなる膜からなる、単層または積層構造を用いることができる。

図１０（ａ）に示すように、本発明の配線の作製方法を電極１００６及び電極１００６と同時に形成される配線に用いる場合、電極１００６は２層以上の積層構造を用いる必要がある。例えば、電極１００６として、ＭｏとＭｏ上のＡｌとを積層した構成や、ＭｏとＭｏ上のＡｌとＡｌ上のＭｏとを積層した構成等を用いることができる。

第１の電極１００７及び第２の電極１０１０の一方もしくは両方を透明電極とすることができる。透明電極としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）など、その他の透光性酸化物導電材料を用いることができる。透光性酸化物導電材料として、ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯと記す）や、ＩＴＯ及び酸化チタン含む酸化インジウムスズ（以下、ＩＴＴＯと記す）や、ＩＴＯ及び酸化モリブデン含む酸化インジウムスズ（以下、ＩＴＭＯと記す）や、ＩＴＯにチタン、モリブデン又はガリウムを添加したものや、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を添加したターゲットを用いて形成された材料を用いても良い。

第１の電極１００７及び第２の電極１０１０の他方は、透光性を有さない材料で形成されていてもよい。例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ_２等のフッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。

第３の絶縁膜１００８としては、第２の絶縁膜１００５と同様の材料を用いて形成することができる。第３の絶縁膜１００８は、第１の電極１００７の端部を覆うように第１の電極１００７の周辺に形成され、隣り合う画素において発光層１００９を分離する機能を有する。

発光層１００９は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、低分子系のいずれの材料も用いることが可能である。

発光素子１０１１は、発光層１００９と、発光層１００９を介して重なる第１の電極１００７及び第２の電極１０１０とによって構成される。第１の電極１００７及び第２の電極１０１０の一方が陽極に相当し、他方が陰極に相当する。発光素子１０１１は、陽極と陰極の間にしきい値電圧より大きい電圧が順バイアスで印加されると、陽極から陰極に電流が流れて発光する。

本実施例は、発明を実施する最良の形態や、実施例１と自由に組み合わせて実施することができる。

本発明の半導体装置の作製方法を、表示装置の作製方法に適用することができる。実施例３において示した構成とは別の例を示す。本発明を用いて作製した表示装置の有する画素の断面図を図１１（ａ）及び図１１（ｂ）に示す。なお、図１０と同じ部分は同じ符号を用いて示し、説明は省略する。

図１１（ａ）は、本発明の配線の作製方法を電極１００６及び電極１００６と同時に形成される配線に用いた場合の例である。図１１（ｂ）は、本発明の配線の作製方法をゲート電極１００４及びゲート電極１００４と同時に形成される配線に用いた場合の例である。

図１１において、１１０７は第１の電極、１１０８は液晶、１１０９は第２の電極、１１１１は基板である。基板１０００と基板１１１１によって、液晶１１０８が挟持された構成を有する。第１の電極１１０７と液晶１１０８との間に配向膜を設けても良い。第２の電極１１０９と液晶１１０８との間に配向膜を設けても良い。

基板１１１１としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等の基板を用いることができる。また、プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板１０００の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。

第１の電極１１０７及び第２の電極１１０９の一方もしくは両方を透明電極とすることができる。透明電極としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることができる。透光性酸化物導電材料としては、ＩＴＳＯや、ＩＴＴＯや、ＩＴＭＯを用いることもできる。更に、透光性酸化物導電材料として、ＩＴＯにチタン、モリブデン又はガリウムを添加したものや、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を添加したターゲットを用いて形成された材料を用いても良い。

反射型の液晶表示装置の場合には、第１の電極１１０７及び第２の電極１１０９の他方は、透光性を有さない材料で形成されていてもよい。例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ_２等のフッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。

液晶１１０８としては、公知の液晶を用いることができる。また、表示装置のモードとしては、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＯＣＢ（ＯｐｔｉｃａｌＣｏｍｐｅｎｓａｔｅｄＢｅｎｄ）モード等を自由に用いることができる。

なお、図１１では、第１の電極１１０７を基板１０００上に配置し、第２の電極１１０９を基板１１１１上に配置した例を示した。しかし、これに限定されず、基板１０００上に第１の電極１１０７と第２の電極１１０９の両方を設け、液晶をＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードで駆動する構成としても良い。

第１の電極１１０７と第２の電極１１０９とによって形成される電界により、液晶１１０８の配向状態が制御され、液晶１１０８の透過率が変化して表示を行う。

本実施例は、発明を実施するための最良の形態、実施例１、実施例３と自由に組み合わせて実施することができる。

本発明の半導体装置の作製方法を、記憶回路の作製方法に適用することができる。

図１２に、本発明を利用し作製した記憶回路の一部の例を示す。記憶回路として、フリップフロップ（双安定回路）を用いた例を示す。

図１２（ａ）は、２つのインバータ回路（インバータ回路１２２１及びインバータ回路１２２２）によって構成されるフリップフロップ１２２０の回路図である。図１２（ｂ）及び図１２（ｃ）はそれぞれ、本発明を用いて図１２（ａ）の回路を作製した例である。

図１２（ｂ）及び図１２（ｃ）において、１２００は基板、１２０１は下地膜、１２０２は半導体層、１２０３は第１の絶縁膜、１２０４はゲート電極、１２０５は第２の絶縁膜、１２０６は電極、１２０８ａ及び１２０８ｃはＮチャネル型の薄膜トランジスタ、１２０８ｂ及び１２０８ｄはＰチャネル型の薄膜トランジスタである。

Ｎチャネル型の薄膜トランジスタ１２０８ａとＰチャネル型の薄膜トランジスタ１２０８ｂによって、インバータ回路１２２１が構成される。Ｎチャネル型の薄膜トランジスタ１２０８ｃとＰチャネル型の薄膜トランジスタ１２０８ｄによって、インバータ回路１２２２が構成される。インバータ回路１２２１とインバータ回路１２２２によって、フリップフロップ１２２０が構成される。

基板１２００は、図１０や図１１における基板１０００と同様の構成とすることができる。下地膜１２０１は、図１０や図１１における下地膜１００１と同様の構成とすることができる。半導体層１２０２は、図１０や図１１における半導体層１００２と同様の構成とすることができる。第１の絶縁膜１２０３は、図１０や図１１における第１の絶縁膜１００３と同様の構成とすることができる。ゲート電極１２０４は、図１０や図１１におけるゲート電極１００４と同様の構成とすることができる。第２の絶縁膜１２０５は、図１０や図１１における第２の絶縁膜１００５と同様の構成とすることができる。電極１２０６は、図１０や図１１における電極１００６と同様の構成とすることができる。

図１２（ｂ）は、本発明の配線の作製方法を電極１２０６及び電極１２０６と同時に形成される配線に用いた場合の例である。図１２（ｃ）は、本発明の配線の作製方法をゲート電極１２０４及びゲート電極１２０４と同時に形成される配線に用いた場合の例である。

本実施例で示したフリップフロップを用いた記憶回路は、実施例３や実施例４で示した表示装置の駆動回路として用いることもできる。

本実施例では、フリップフロップを用いた記憶回路の例を示したが、本発明の半導体装置の作製方法は、様々な構成の記憶回路の作製に適用することができる。本発明の半導体装置の作製方法は、ＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、フラッシュメモリ等の作製方法に適用することができる。

本実施例は、発明を実施するための最良の形態、実施例１、実施例２、実施例３、実施例４等と自由に組み合わせて実施することができる。

本発明の実施例について、図１３を用いて説明する。図１３（ａ）は、表示装置を封止することによって形成された表示パネルの上面図であり、図１３（ｂ）、図１３（ｃ）はそれぞれ図１３（ａ）のＡ−Ａ’における断面図である。図１３（ｂ）と図１３（ｃ）とは、異なる方法で封止を行った例である。

図１３（ａ）〜（ｃ）において、基板１３０１上には、複数の画素を有する表示部１３０２が配置され、これらを囲むようにしてシール材１３０６が設けられシーリング材１３０７が貼り付けられている。基板１３０１上に、表示部１３０２の他に表示部１３０２に信号を入力する駆動回路が形成されていても良い。画素の構造については、上述の実施例３で示した図１０に示す構成等を用いることが可能である。

図１３（ｂ）の表示パネルでは、図１３（ａ）のシーリング材１３０７は、対向基板１３２１に相当する。シール材１３０６を接着層として用いて透明な対向基板１３２１が貼り付けられ、基板１３０１、対向基板１３２１及びシール材１３０６によって密閉空間１３２２が形成される。対向基板１３２１には、カラーフィルタ１３２０と該カラーフィルタを保護する保護膜１３２３が設けられる。表示部１３０２に配置された発光素子から発せられる光は、該カラーフィルタ１３２０を介して外部に放出される。密閉空間１３２２は、不活性な樹脂もしくは液体などで充填される。なお、密閉空間１３２２に充填する樹脂として、吸湿材を分散させた透光性を有する樹脂を用いても良い。また、シール材１３０６と密閉空間１３２２に充填される材料とを同一の材料として、対向基板１３２１の接着と表示部１３０２の封止とを同時に行っても良い。

図１３（ｃ）に示した表示パネルでは、図１３（ａ）のシーリング材１３０７は、シーリング材１３２４に相当する。シール材１３０６を接着層として用いてシーリング材１３２４が貼り付けられ、基板１３０１、シール材１３０６及びシーリング材１３２４によって密閉空間１３０８が形成される。シーリング材１３２４には予め凹部の中に吸湿剤１３０９が設けられ、上記密閉空間１３０８の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、発光素子の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材１３１０で覆われている。カバー材１３１０は空気や水分は通すが、吸湿剤１３０９は通さない。なお、密閉空間１３０８は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性な樹脂もしくは液体で充填することも可能である。

基板１３０１上には、表示部１３０２等に信号を伝達するための入力端子部１３１１が設けられ、該入力端子部１３１１へはＦＰＣ（フレキシブルプリントサーキット）１３１２を介してビデオ信号等のデータ信号が伝達される。入力端子部１３１１では、基板１３０１上に形成された配線とＦＰＣ１３１２に設けられた配線とを、導電体を分散させた樹脂（異方性導電膜：ＡＣＦ）を用いて電気的に接続してある。

本実施例では、発光素子を用いた発光パネルに本発明を適用した例を示した。しかしこれに限定されず、液晶素子を用いた液晶パネルに本発明を適用してもよい。例えば、実施例４の図１１で示した表示装置を用いた液晶パネルに本発明を適用することができる。

本実施例は、発明を実施するための最良の形態、実施例１、実施例３、実施例４や実施例５と自由に組み合わせて実施することができる。

本発明の半導体装置の作製方法は、様々な電子機器の作製に適用することができる。電子機器としては、カメラ（ビデオカメラ、デジタルカメラ等）、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ナビゲーションシステム、ステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）、テレビなどが挙げられる。電子機器の例を図７に示す。

図７（ａ）は、ノート型パーソナルコンピュータであり、本体９１１、筐体９１２、表示部９１３、キーボード９１４、外部接続ポート９１５、ポインティングパッド９１６等を含む。本発明の半導体装置の作製方法は、表示部９１３等の作製に適用することができる。表示部９１３は、ガラスや樹脂等の絶縁基板上に微細に画素等が作り込まれた構成を有する。本発明は、ドライエッチングによるプラズマダメージを回避し、且つ好適な形状の配線を形成することができるので、表示部９１３の微細な配線を作製するのに特に有効である。

図７（ｂ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体９２１、筐体９２２、第１の表示部９２３、第２の表示部９２４、記録媒体（ＤＶＤ等）読み込み部９２５、操作キー９２６、スピーカー部９２７等を含む。第１の表示部９２３は主として画像情報を表示し、第２の表示部９２４は主として文字情報を表示する。本発明の半導体装置の作製方法は、第１の表示部９２３や第２の表示部９２４等の作製に適用することができる。特に、第１の表示部９２３は主として画像情報を表示するので、ガラスや樹脂等の絶縁基板上に微細に画素等が作り込まれた構成を有する。本発明は、ドライエッチングによるプラズマダメージを回避し、且つ好適な形状の配線を形成することができるので、第１の表示部９２３の微細な配線を作製するのに特に有効である。

図７（ｃ）は携帯電話であり、本体９３１、音声出力部９３２、音声入力部９３３、表示部９３４、操作スイッチ９３５、アンテナ９３６等を含む。本発明の半導体装置の作製方法は、表示部９３４等の作製に適用することができる。表示部９３４は、ガラスや樹脂等の絶縁基板上に微細に画素等が作り込まれた構成を有する。本発明は、ドライエッチングによるプラズマダメージを回避し、且つ好適な形状の配線を形成することができるので、表示部９３４の微細な配線を形成するのに特に有効である。

図７（ｄ）はカメラであり、本体９４１、表示部９４２、筐体９４３、外部接続ポート９４４、リモコン受信部９４５、受像部９４６、バッテリー９４７、音声入力部９４８、操作キー９４９等を含む。本発明の半導体装置の作製方法は、表示部９３４等の作製に適用することができる。表示部９４２は、ガラスや樹脂等の絶縁基板上に微細に画素等が作り込まれた構成を有する。本発明は、ドライエッチングによるプラズマダメージを回避し、且つ好適な形状の配線を形成することができるので、表示部９４２の微細な配線を作製するのに特に有効である。

本実施例は、発明を実施するための最良の形態、実施例１乃至実施例６と自由に組み合わせて実施することができる。

第１の実施の形態を示す図。第２の実施の形態を示す図。第４の実施の形態を示す図。第４の実施の形態を示す図。第５の実施の形態を示す図。従来例を示す図。本発明を用いた電子機器を示す図。第１の実施の形態を示す図。実施例２を示す図。実施例３を示す図。実施例４を示す図。実施例５を示す図。実施例６を示す図。

符号の説明

１００絶縁表面
１０１第１の導電層
１０２第２の導電層
１０３マスク
１１１第１の導電層
１１２第２の導電層
１２２第２の導電層
１３２第２の導電層
２０１第１の導電層
２０２第２の導電層
２０３第３の導電層
２０４マスク
２１１第１の導電層
２１２第２の導電層
２１３第３の導電層
２２２第２の導電層
２２３第３の導電層
２３２第２の導電層
２３３第３の導電層
２４２第２の導電層
２４３第３の導電層
５００絶縁表面
５０１半導体層
５０２第１の絶縁膜
５０３第１の配線
５０４第２の絶縁膜
５０５第２の配線
５０６薄膜トランジスタ
５１５第２の配線
５１６第３の配線
５２６第３の絶縁膜
５２７第３の配線
５３１半導体層
５３２第１の絶縁膜
５３３第１の配線
５３５第２の配線
５３６薄膜トランジスタ
６００絶縁表面
６０１第１の導電層
６０２第２の導電層
６０３マスク
６１１第１の導電層
６１２第２の導電層
７０１薄膜集積回路
７０２アンテナ
７０３薄膜トランジスタ
７０４層間絶縁膜
９１１本体
９１２筐体
９１３表示部
９１４キーボード
９１５外部接続ポート
９１６ポインティングパッド
９２１本体
９２２筐体
９２３第１の表示部
９２４第２の表示部
９２５記録媒体（ＤＶＤ等）読み込み部
９２６操作キー
９２７スピーカー部
９３１本体
９３２音声出力部
９３３音声入力部
９３４表示部
９３５操作スイッチ
９３６アンテナ
９４１本体
９４２表示部
９４３筐体
９４４外部接続ポート
９４５リモコン受信部
９４６受像部
９４７バッテリー
９４８音声入力部
９４９操作キー
１０００基板
１００１下地膜
１００２半導体層
１００３第１の絶縁膜
１００４ゲート電極
１００５第２の絶縁膜
１００６電極
１００７第１の電極
１００８第３の絶縁膜
１００９発光層
１０１０第２の電極
１０１１発光素子
１１００薄膜トランジスタ
１１０７第１の電極
１１０８液晶
１１０９第２の電極
１１１１基板
１２００基板
１２０１下地膜
１２０２半導体層
１２０３第１の絶縁膜
１２０４ゲート電極
１２０５第２の絶縁膜
１２０６電極
１２０８ａＮチャネル型の薄膜トランジスタ
１２０８ｂＰチャネル型の薄膜トランジスタ
１２０８ｃＮチャネル型の薄膜トランジスタ
１２０８ｄＰチャネル型の薄膜トランジスタ
１２２０フリップフロップ
１２２１インバータ回路
１２２２インバータ回路
１３０１基板
１３０２表示部
１３０６シール材
１３０７シーリング材
１３０８密閉空間
１３０９吸湿剤
１３１０カバー材
１３１１入力端子部
１３１２ＦＰＣ
１３２０カラーフィルタ
１３２１対向基板
１３２２密閉空間
１３２３保護膜
１３２４シーリング材

Claims

絶縁表面上に第１の導電層を形成し、
前記第１の導電層上に第２の導電層を形成し、
前記第２の導電層上にレジストのマスクを形成し、
前記マスクを用いた第１のエッチングをドライエッチングによって行い、前記第２の導電層を加工し、
前記マスクを残したまま第２のエッチングをウエットエッチングによって行い、前記第１の導電層を加工し、
前記ドライエッチングにおいて、前記第２の導電層のエッチングレートは、前記第１の導電層のエッチングレートより大きく、
前記ウエットエッチングにおいて、前記第２の導電層のエッチングレートは、前記第１の導電層のエッチングレート以上であることを特徴とする半導体装置の作製方法。
請求項１において、
前記第１の導電層は複数の層を積層して形成されるを特徴とする半導体装置の作製方法。
請求項１または請求項２において、
前記第２の導電層は複数の層を積層して形成されることを特徴とする半導体装置の作製方法。
請求項１乃至請求項３のいずれか一項において、
前記第１の導電層の厚さは、前記第２の導電層の厚さより薄いことを特徴とする半導体装置の作製方法。
請求項１乃至請求項３のいずれか一項において、
前記第２の導電層の厚さは、前記第１の導電層の厚さの５倍以上であることを特徴とする半導体装置の作製方法。
請求項１乃至請求項５のいずれか一項において、
前記第２の導電層の厚さは３００ｎｍ〜７μｍであることを特徴とする半導体装置の作製方法。
請求項１乃至請求項６のいずれか一項において、
前記第１の導電層は素子と接続され、前記素子はトランジスタであることを特徴とする半導体装置の作製方法。
絶縁表面上に第１の導電層を形成し、
前記第１の導電層上に第２の導電層を形成し、
前記第２の導電層上に第３の導電層を形成し、
前記第３の導電層上にレジストのマスクを形成し、
前記マスクを用いた第１のエッチングによって、前記第３の導電層を加工し、
前記マスクを残したまま第２のエッチングをドライエッチングによって行い、前記第２の導電層を加工し、
前記マスクを残したまま第３のエッチングをウエットエッチングによって行い、前記第１の導電層を加工し、
前記ドライエッチングにおいて、前記第２の導電層のエッチングレートは、前記第１の導電層のエッチングレートより大きく、
前記ウエットエッチングにおいて、前記第２の導電層のエッチングレートは、前記第１の導電層のエッチングレート以上であり、前記第３の導電層のエッチングレート以下であることを特徴とする半導体装置の作製方法。
請求項８において、
前記第３の導電層は複数の層を積層して形成されることを特徴とする半導体装置の作製方法。
請求項８または請求項９において、
前記第１の導電層は複数の層を積層して形成されることを特徴とする半導体装置の作製方法。
請求項８乃至請求項１０のいずれか一項において、
前記第２の導電層は複数の層を積層して形成されることを特徴とする半導体装置の作製方法。
請求項８乃至請求項１１のいずれか一項において、
前記第１の導電層の厚さは、前記第２の導電層の厚さより薄いことを特徴とする半導体装置の作製方法。
請求項８乃至請求項１１のいずれか一項において、
前記第２の導電層の厚さは、前記第１の導電層の厚さの５倍以上であることを特徴とする半導体装置の作製方法。
請求項８乃至請求項１３のいずれか一項において、
前記第２の導電層の厚さは３００ｎｍ〜７μｍであることを特徴とする半導体装置の作製方法。
請求項８乃至請求項１４のいずれか一項において、
前記第１の導電層はトランジスタと接続されることを特徴とする半導体装置の作製方法。
絶縁表面上にモリブデンよりなる第１の導電層を形成し、
前記第１の導電層上にアルミニウムを主成分とする第２の導電層を形成し、
前記第２の導電層上にレジストのマスクを形成し、
前記マスクを用いた第１のエッチングをドライエッチングによって行い、前記第２の導電層を加工し、
前記マスクを残したまま第２のエッチングをウエットエッチングによって行い、前記第１の導電層を加工し、
前記ドライエッチングにおいて、前記第２の導電層のエッチングレートは、前記第１の導電層のエッチングレートより大きく、
前記ウエットエッチングにおいて、前記第２の導電層のエッチングレートは、前記第１の導電層のエッチングレート以上であることを特徴とする半導体装置の作製方法。
絶縁表面上にモリブデンよりなる第１の導電層を形成し、
前記第１の導電層上にアルミニウムを主成分とする第２の導電層を形成し、
前記第２の導電層上にレジストのマスクを形成し、
前記マスクを用いた第１のエッチングをドライエッチングによって行い、前記第２の導電層を加工し、
前記マスクを残したまま第２のエッチングをウエットエッチングによって行い、前記第１の導電層を加工し、
前記ドライエッチングにおいて、前記第２の導電層のエッチングレートは、前記第１の導電層のエッチングレートより大きく、
前記ウエットエッチングは、燐酸と硝酸を含む混合溶液を用いて行い、前記硝酸に対する前記燐酸の濃度比は７０％以上であることを特徴とする半導体装置の作製方法。
絶縁表面上にモリブデンよりなる第１の導電層を形成し、
前記第１の導電層上にアルミニウムを主成分とする第２の導電層を形成し、
前記第２の導電層上にレジストのマスクを形成し、
前記マスクを用いた第１のエッチングをドライエッチングによって行い、前記第２の導電層を加工し、
前記マスクを残したまま第２のエッチングをウエットエッチングによって行い、前記第１の導電層を加工し、
前記ドライエッチングにおいて、前記第２の導電層のエッチングレートは、前記第１の導電層のエッチングレートより大きく、
前記ウエットエッチングは、燐酸と硝酸を含む混合溶液を用いて行い、
前記硝酸に対する前記燐酸の濃度比は７０％以上であり、前記混合溶液の温度は４０℃以上であることを特徴とする半導体装置の作製方法。
絶縁表面上にモリブデンよりなる第１の導電層を形成し、
前記第１の導電層上にアルミニウムと、ニッケルが添加されたアルミニウムを積層した第２の導電層を形成し、
前記第２の導電層上にレジストのマスクを形成し、
前記マスクを用いた第１のエッチングをドライエッチングによって行い、前記第２の導電層を加工し、
前記マスクを残したまま第２のエッチングをウエットエッチングによって行い、前記第１の導電層を加工し、
前記ドライエッチングにおいて、前記第２の導電層のエッチングレートは、前記第１の導電層のエッチングレートより大きく、
前記ウエットエッチングにおいて、前記第２の導電層のエッチングレートは、前記第１の導電層のエッチングレート以上であることを特徴とする半導体装置の作製方法。
絶縁表面上にモリブデンよりなる第１の導電層を形成し、
前記第１の導電層上にアルミニウムと、ニッケルが添加されたアルミニウムを積層した第２の導電層を形成し、
前記第２の導電層上にレジストのマスクを形成し、
前記マスクを用いた第１のエッチングをドライエッチングによって行い、前記第２の導電層を加工し、
前記マスクを残したまま第２のエッチングをウエットエッチングによって行い、前記第１の導電層を加工し、
前記ドライエッチングにおいて、前記第２の導電層のエッチングレートは、前記第１の導電層のエッチングレートより大きく、
前記ウエットエッチングは、燐酸と硝酸を含む混合溶液を用いて行い、前記硝酸に対する前記燐酸の濃度比は７０％以上であることを特徴とする半導体装置の作製方法。
絶縁表面上にモリブデンよりなる第１の導電層を形成し、
前記第１の導電層上にアルミニウムと、ニッケルが添加されたアルミニウムを積層した第２の導電層を形成し、
前記第２の導電層上にレジストのマスクを形成し、
前記マスクを用いた第１のエッチングをドライエッチングによって行い、前記第２の導電層を加工し、
前記マスクを残したまま第２のエッチングをウエットエッチングによって行い、前記第１の導電層を加工し、
前記ドライエッチングにおいて、前記第２の導電層のエッチングレートは、前記第１の導電層のエッチングレートより大きく、
前記ウエットエッチングは、燐酸と硝酸を含む混合溶液を用いて行い、前記硝酸に対する前記燐酸の濃度比は７０％以上であり、前記混合溶液の温度は４０℃以上であることを特徴とする半導体装置の作製方法。
請求項１６乃至請求項２１のいずれか一項において、
前記ドライエッチングは、塩素系ガスを用いて行うことを特徴とする半導体装置の作製方法。
請求項１６乃至請求項２１のいずれか一項において、
前記ドライエッチングは、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４及びＣＣｌ_４ガスから選ばれた少なくとも一種を含むガスを用いて行うことを特徴とする半導体装置の作製方法。
請求項１６乃至請求項２３のいずれか一項において、
前記第１の導電層の厚さは、前記第２の導電層の厚さより薄いことを特徴とする半導体装置の作製方法。
請求項１６乃至請求項２３のいずれか一項において、
前記第２の導電層の厚さは、前記第１の導電層の厚さの５倍以上であることを特徴とする半導体装置の作製方法。
請求項１６乃至請求項２５のいずれか一項において、
前記第２の導電層の厚さは３００ｎｍ〜７μｍであることを特徴とする半導体装置の作製方法。
請求項１６乃至請求項２６のいずれか一項において、
前記第１の導電層は素子と接続され、前記素子はトランジスタであることを特徴とする半導体装置の作製方法。
請求項１乃至請求項７、請求項１６乃至請求項２７のいずれか一項において、
前記第１の導電層と前記第２の導電層を積層した構成を無線チップの配線として用いることを特徴とする半導体装置の作製方法。
請求項８乃至請求項１５のいずれか一項において、
前記第１の導電層と前記第２の導電層と前記第３の導電層を積層した構成を無線チップの配線として用いることを特徴とする半導体装置の作製方法。
請求項１乃至請求項７、請求項１６乃至請求項２７のいずれか一項において、
前記第１の導電層と前記第２の導電層を積層した構成を無線チップのアンテナとして用いることを特徴とする半導体装置の作製方法。
請求項８乃至請求項１５のいずれか一項において、
前記第１の導電層と前記第２の導電層と前記第３の導電層を積層した構成を無線チップのアンテナとして用いることを特徴とする半導体装置の作製方法。
請求項１乃至請求項７、請求項１６乃至請求項２７のいずれか一項において、
前記第１の導電層と前記第２の導電層を積層した構成を表示装置の配線として用いることを特徴とする半導体装置の作製方法。
請求項８乃至請求項１５のいずれか一項において、
前記第１の導電層と前記第２の導電層と前記第３の導電層を積層した構成を表示装置の配線として用いることを特徴とする半導体装置の作製方法。
請求項１乃至請求項７、請求項１６乃至請求項２７のいずれか一項において、
前記第１の導電層と前記第２の導電層を積層した構成を記憶回路の配線として用いることを特徴とする半導体装置の作製方法。
請求項８乃至請求項１５のいずれか一項において、
前記第１の導電層と前記第２の導電層と前記第３の導電層を積層した構成を記憶回路の配線として用いることを特徴とする半導体装置の作製方法。
請求項１乃至請求項７、請求項１６乃至請求項２７のいずれか一項において、
前記第１の導電層と前記第２の導電層を積層した構成を電子機器の配線として用いることを特徴とする半導体装置の作製方法。
請求項８乃至請求項１５のいずれか一項において、
前記第１の導電層と前記第２の導電層と前記第３の導電層を積層した構成を電子機器の配線として用いることを特徴とする半導体装置の作製方法。
請求項１乃至請求項７、請求項１６乃至請求項２７のいずれか一項において、
前記第１の導電層と前記第２の導電層を積層した構成を、カメラ、プロジェクター、ヘッドマウントディスプレイ、ナビゲーションシステム、ステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末、モバイルコンピュータ、携帯電話、電子書籍、記録媒体を備えた画像再生装置、またはテレビの配線として用いることを特徴とする半導体装置の作製方法。
請求項８乃至請求項１５のいずれか一項において、
前記第１の導電層と前記第２の導電層と前記第３の導電層を積層した構成を、カメラ、プロジェクター、ヘッドマウントディスプレイ、ナビゲーションシステム、ステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末、モバイルコンピュータ、携帯電話、電子書籍、記録媒体を備えた画像再生装置、またはテレビの配線として用いることを特徴とする半導体装置の作製方法。