JP2006179871A5 - - Google Patents

Download PDF

Info

Publication number
JP2006179871A5
JP2006179871A5 JP2005321902A JP2005321902A JP2006179871A5 JP 2006179871 A5 JP2006179871 A5 JP 2006179871A5 JP 2005321902 A JP2005321902 A JP 2005321902A JP 2005321902 A JP2005321902 A JP 2005321902A JP 2006179871 A5 JP2006179871 A5 JP 2006179871A5
Authority
JP
Japan
Prior art keywords
conductive layer
etching
forming
mask
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005321902A
Other languages
English (en)
Other versions
JP4741343B2 (ja
JP2006179871A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2005321902A priority Critical patent/JP4741343B2/ja
Priority claimed from JP2005321902A external-priority patent/JP4741343B2/ja
Publication of JP2006179871A publication Critical patent/JP2006179871A/ja
Publication of JP2006179871A5 publication Critical patent/JP2006179871A5/ja
Application granted granted Critical
Publication of JP4741343B2 publication Critical patent/JP4741343B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (11)

  1. 絶縁表面上に第1の導電層を形成し、
    前記第1の導電層上に第2の導電層を形成し、
    前記第2の導電層上にレジストのマスクを形成し、
    前記マスクを用いた第1のエッチングをドライエッチングによって行い、前記第2の導電層を加工し、
    前記マスクを残したまま第2のエッチングをウエットエッチングによって行い、前記第1の導電層を加工し、
    前記ドライエッチングにおいて、前記第2の導電層のエッチングレートは、前記第1の導電層のエッチングレートより大きく、
    前記ウエットエッチングにおいて、前記第2の導電層のエッチングレートは、前記第1の導電層のエッチングレート以上であることを特徴とする半導体装置の作製方法。
  2. 絶縁表面上に第1の導電層を形成し、
    前記第1の導電層上に第2の導電層を形成し、
    前記第2の導電層上に第3の導電層を形成し、
    前記第3の導電層上にレジストのマスクを形成し、
    前記マスクを用いた第1のエッチングによって、前記第3の導電層を加工し、
    前記マスクを残したまま第2のエッチングをドライエッチングによって行い、前記第2の導電層を加工し、
    前記マスクを残したまま第3のエッチングをウエットエッチングによって行い、前記第1の導電層を加工し、
    前記ドライエッチングにおいて、前記第2の導電層のエッチングレートは、前記第1の導電層のエッチングレートより大きく、
    前記ウエットエッチングにおいて、前記第2の導電層のエッチングレートは、前記第1の導電層のエッチングレート以上であり、前記第3の導電層のエッチングレート以下であることを特徴とする半導体装置の作製方法。
  3. 絶縁表面上にモリブデンよりなる第1の導電層を形成し、
    前記第1の導電層上にアルミニウムを主成分とする第2の導電層を形成し、
    前記第2の導電層上にレジストのマスクを形成し、
    前記マスクを用いた第1のエッチングをドライエッチングによって行い、前記第2の導電層を加工し、
    前記マスクを残したまま第2のエッチングをウエットエッチングによって行い、前記第1の導電層を加工し、
    前記ドライエッチングにおいて、前記第2の導電層のエッチングレートは、前記第1の導電層のエッチングレートより大きく、
    前記ウエットエッチングにおいて、前記第2の導電層のエッチングレートは、前記第1の導電層のエッチングレート以上であることを特徴とする半導体装置の作製方法。
  4. 絶縁表面上にモリブデンよりなる第1の導電層を形成し、
    前記第1の導電層上にアルミニウムを主成分とする第2の導電層を形成し、
    前記第2の導電層上にレジストのマスクを形成し、
    前記マスクを用いた第1のエッチングをドライエッチングによって行い、前記第2の導電層を加工し、
    前記マスクを残したまま第2のエッチングをウエットエッチングによって行い、前記第1の導電層を加工し、
    前記ドライエッチングにおいて、前記第2の導電層のエッチングレートは、前記第1の導電層のエッチングレートより大きく、
    前記ウエットエッチングは、燐酸と硝酸を含む混合溶液を用いて行い、前記硝酸に対する前記燐酸の濃度比は70%以上であることを特徴とする半導体装置の作製方法。
  5. 絶縁表面上にモリブデンよりなる第1の導電層を形成し、
    前記第1の導電層上にアルミニウムを主成分とする第2の導電層を形成し、
    前記第2の導電層上にレジストのマスクを形成し、
    前記マスクを用いた第1のエッチングをドライエッチングによって行い、前記第2の導電層を加工し、
    前記マスクを残したまま第2のエッチングをウエットエッチングによって行い、前記第1の導電層を加工し、
    前記ドライエッチングにおいて、前記第2の導電層のエッチングレートは、前記第1の導電層のエッチングレートより大きく、
    前記ウエットエッチングは、燐酸と硝酸を含む混合溶液を用いて行い、
    前記硝酸に対する前記燐酸の濃度比は70%以上であり、前記混合溶液の温度は40℃以上であることを特徴とする半導体装置の作製方法。
  6. 絶縁表面上にモリブデンよりなる第1の導電層を形成し、
    前記第1の導電層上にアルミニウムと、ニッケルが添加されたアルミニウムを積層した第2の導電層を形成し、
    前記第2の導電層上にレジストのマスクを形成し、
    前記マスクを用いた第1のエッチングをドライエッチングによって行い、前記第2の導電層を加工し、
    前記マスクを残したまま第2のエッチングをウエットエッチングによって行い、前記第1の導電層を加工し、
    前記ドライエッチングにおいて、前記第2の導電層のエッチングレートは、前記第1の導電層のエッチングレートより大きく、
    前記ウエットエッチングにおいて、前記第2の導電層のエッチングレートは、前記第1の導電層のエッチングレート以上であることを特徴とする半導体装置の作製方法。
  7. 絶縁表面上にモリブデンよりなる第1の導電層を形成し、
    前記第1の導電層上にアルミニウムと、ニッケルが添加されたアルミニウムを積層した第2の導電層を形成し、
    前記第2の導電層上にレジストのマスクを形成し、
    前記マスクを用いた第1のエッチングをドライエッチングによって行い、前記第2の導電層を加工し、
    前記マスクを残したまま第2のエッチングをウエットエッチングによって行い、前記第1の導電層を加工し、
    前記ドライエッチングにおいて、前記第2の導電層のエッチングレートは、前記第1の導電層のエッチングレートより大きく、
    前記ウエットエッチングは、燐酸と硝酸を含む混合溶液を用いて行い、前記硝酸に対する前記燐酸の濃度比は70%以上であることを特徴とする半導体装置の作製方法。
  8. 絶縁表面上にモリブデンよりなる第1の導電層を形成し、
    前記第1の導電層上にアルミニウムと、ニッケルが添加されたアルミニウムを積層した第2の導電層を形成し、
    前記第2の導電層上にレジストのマスクを形成し、
    前記マスクを用いた第1のエッチングをドライエッチングによって行い、前記第2の導電層を加工し、
    前記マスクを残したまま第2のエッチングをウエットエッチングによって行い、前記第1の導電層を加工し、
    前記ドライエッチングにおいて、前記第2の導電層のエッチングレートは、前記第1の導電層のエッチングレートより大きく、
    前記ウエットエッチングは、燐酸と硝酸を含む混合溶液を用いて行い、前記硝酸に対する前記燐酸の濃度比は70%以上であり、前記混合溶液の温度は40℃以上であることを特徴とする半導体装置の作製方法。
  9. 請求項乃至請求項のいずれかにおいて、
    前記ドライエッチングは、塩素系ガスを用いて行うことを特徴とする半導体装置の作製方法。
  10. 請求項1乃至請求項9のいずれか一において、
    前記第1の導電層の厚さは、前記第2の導電層の厚さより薄いことを特徴とする半導体装置の作製方法。
  11. 請求項乃至請求項10のいずれかにおいて、
    前記第1の導電層はトランジスタと接続されることを特徴とする半導体装置の作製方法。
JP2005321902A 2004-11-29 2005-11-07 半導体装置の作製方法 Expired - Fee Related JP4741343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005321902A JP4741343B2 (ja) 2004-11-29 2005-11-07 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004343320 2004-11-29
JP2004343320 2004-11-29
JP2005321902A JP4741343B2 (ja) 2004-11-29 2005-11-07 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2006179871A JP2006179871A (ja) 2006-07-06
JP2006179871A5 true JP2006179871A5 (ja) 2008-10-02
JP4741343B2 JP4741343B2 (ja) 2011-08-03

Family

ID=36733638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005321902A Expired - Fee Related JP4741343B2 (ja) 2004-11-29 2005-11-07 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4741343B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008047667A1 (en) * 2006-10-16 2008-04-24 Mitsui Mining & Smelting Co., Ltd. Multilayer film for wiring and wiring circuit
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5819737B2 (ja) * 2012-01-20 2015-11-24 株式会社日立製作所 半導体装置
JP6171905B2 (ja) 2013-12-09 2017-08-02 富士通株式会社 半導体装置
JP6347442B2 (ja) * 2014-08-19 2018-06-27 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
US20170278879A1 (en) * 2014-09-03 2017-09-28 Sharp Kabushiki Kaisha Method for manufacturing metal lamination film, method for manufacturing semiconductor device, and method for manufacturing liquid crystal display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01255830A (ja) * 1988-04-05 1989-10-12 Nec Corp 液晶表示装置の配線の製造方法と液晶表示装置の配線
JP3392440B2 (ja) * 1991-12-09 2003-03-31 株式会社東芝 多層導体層構造デバイス
JP2000148042A (ja) * 1998-11-12 2000-05-26 Sharp Corp 電極配線基板の製造方法及び液晶表示装置の製造方法
JP4160013B2 (ja) * 1998-11-17 2008-10-01 株式会社半導体エネルギー研究所 半導体装置
JP2002111004A (ja) * 2000-10-02 2002-04-12 Toshiba Corp アレイ基板の製造方法
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100944300B1 (ko) * 2001-10-22 2010-02-24 미츠비시 가스 가가쿠 가부시키가이샤 알루미늄/몰리브덴 적층막의 에칭 방법
JP2003149674A (ja) * 2001-11-13 2003-05-21 Hitachi Ltd 液晶表示装置

Similar Documents

Publication Publication Date Title
JP2014212312A5 (ja) 半導体装置の作製方法
JP2006179871A5 (ja)
JP2012023356A5 (ja)
JP2016139777A5 (ja) 半導体装置および半導体装置の作製方法
JP2010123923A5 (ja)
JP2012216796A5 (ja)
JP2014135478A5 (ja) 半導体装置の作製方法
JP2014007388A5 (ja) 半導体装置の作製方法
JP2015188079A5 (ja)
JP2011029627A5 (ja)
JP2011009724A5 (ja) 半導体装置の作製方法
JP2010206056A5 (ja)
JP2014132646A5 (ja) 半導体装置及びその作製方法
JP2012160714A5 (ja) 半導体装置の作製方法
JP2014007381A5 (ja) 半導体装置の作製方法
JP2008270758A5 (ja)
JP2007005790A5 (ja)
JP2012216806A5 (ja)
JP2012084852A5 (ja)
JP2011029619A5 (ja) 基板の処理方法
JP2008244460A5 (ja)
JP2012023359A5 (ja)
JP2012033896A5 (ja)
JP2014013810A5 (ja)
JP2008311638A5 (ja)