JP2006128353A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006128353A JP2006128353A JP2004313734A JP2004313734A JP2006128353A JP 2006128353 A JP2006128353 A JP 2006128353A JP 2004313734 A JP2004313734 A JP 2004313734A JP 2004313734 A JP2004313734 A JP 2004313734A JP 2006128353 A JP2006128353 A JP 2006128353A
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- electrode
- layer
- semiconductor substrate
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 半導体基板10上に第1の絶縁膜11を介して形成されたパッド電極12上に、高融点金属層13を形成する。次に、パッド電極12及び高融点金属層13上を含む半導体基板10の表面上にパッシベーション層14を形成し、さらに、樹脂層15を介して支持体16を形成する。次に、半導体基板10をエッチングして、半導体基板10の裏面からパッド電極12に到達するビアホール17を形成する。次に、第2の絶縁膜18を介して、ビアホール17の底部で露出されたパッド電極12と電気的に接続された貫通電極20及び配線層21を形成する。さらに、ソルダーレジスト層22、導電端子23を形成する。最後に、ダイシングにより半導体基板10を半導体チップ10Aに切断分離する。
【選択図】 図12
Description
Claims (10)
- 半導体チップと、
前記半導体チップの表面上に形成されたパッド電極と、
前記パッド電極上に形成された高融点金属層と、
前記パッド電極及び前記高融点金属層上を覆うようにして前記半導体チップの表面上に形成された第1の保護層と、
前記半導体チップの裏面から当該パッド電極に到達するビアホールと、
前記ビアホール内に形成され、かつ当該ビアホールの底部のパッド電極と電気的に接続された貫通電極と、を備えることを特徴とする半導体装置。 - 前記高融点金属層は、チタン、チタン合金、タンタル、タンタル合金のうちいずれか1つを含むことを特徴とする請求項1記載の半導体装置。
- 前記貫通電極と電気的に接続されて前記半導体チップの裏面上に延びる配線層と、
前記配線層を含む半導体チップ上に、当該配線層の一部上を露出するように形成された第2の保護層と、を備えることを特徴とする請求項1記載の半導体装置。 - 前記配線層の一部上に導電端子を備えることを特徴とする請求項3記載の半導体装置。
- 半導体基板の表面上に形成されたパッド電極上に、高融点金属層を形成する工程と、
前記パッド電極及び前記高融点金属層上を含む半導体基板の表面上に、第1の保護層を形成する工程と、
前記半導体基板の裏面から当該パッド電極に到達するビアホールを形成する工程と、
前記ビアホール内に、当該底部で前記パッド電極と電気的に接続された貫通電極を形成する工程と、
前記半導体基板を複数の半導体チップに切断分離する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記高融点金属層は、チタン、チタン合金、タンタル、タンタル合金のうちいずれか1つから成ることを特徴とする請求項5記載の半導体装置の製造方法。
- 前記貫通電極と電気的に接続されて前記半導体基板の裏面上に延びる配線層を形成する工程と、
前記配線層を含む半導体基板上に、当該配線層の一部上を露出するようにして第2の保護層を形成する工程と、を有することを特徴とする請求項5記載の半導体装置。 - 前記配線層の一部上に導電端子を形成する工程を有することを特徴とする請求項7記載の半導体装置の製造方法。
- パッド電極と、当該パッド電極の表面上に積層された高融点金属層とが形成されている半導体基板の裏面から、当該パッド電極に到達するビアホールを形成する工程と、
前記ビアホール内に、その底部で前記パッド電極と電気的に接続された貫通電極を形成する工程と、
前記半導体基板を複数の半導体チップに切断分離する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記パッド電極及び前記高融点金属層上を含む半導体基板の表面上に、第1の保護層を形成する工程を含むことを特徴とする請求項9記載の半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004313734A JP4845368B2 (ja) | 2004-10-28 | 2004-10-28 | 半導体装置及びその製造方法 |
TW094135631A TWI303864B (en) | 2004-10-26 | 2005-10-13 | Semiconductor device and method for making the same |
CNB2005101181005A CN100428456C (zh) | 2004-10-26 | 2005-10-25 | 半导体装置及其制造方法 |
US11/257,406 US7582971B2 (en) | 2004-10-26 | 2005-10-25 | Semiconductor device and manufacturing method of the same |
KR1020050100579A KR100658547B1 (ko) | 2004-10-26 | 2005-10-25 | 반도체 장치 및 그 제조 방법 |
EP05023408A EP1653508A3 (en) | 2004-10-26 | 2005-10-26 | Semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004313734A JP4845368B2 (ja) | 2004-10-28 | 2004-10-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006128353A true JP2006128353A (ja) | 2006-05-18 |
JP4845368B2 JP4845368B2 (ja) | 2011-12-28 |
Family
ID=36722747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004313734A Active JP4845368B2 (ja) | 2004-10-26 | 2004-10-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4845368B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008251721A (ja) * | 2007-03-29 | 2008-10-16 | Fujikura Ltd | 貫通配線基板及びその製造方法 |
JP2008305938A (ja) * | 2007-06-07 | 2008-12-18 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2009194399A (ja) * | 2009-05-27 | 2009-08-27 | Sony Corp | 固体撮像装置 |
JP2009233939A (ja) * | 2008-03-26 | 2009-10-15 | Canon Inc | インクジェット記録ヘッド及びその製造方法、電子デバイス及びその製造方法 |
CN102157477A (zh) * | 2011-03-23 | 2011-08-17 | 南通富士通微电子股份有限公司 | 半导体装置的制造方法 |
US8273657B2 (en) | 2008-01-09 | 2012-09-25 | Sony Corporation | Method for manufacturing a semiconductor apparatus having a through-hole interconnection |
US8324733B2 (en) | 2009-04-03 | 2012-12-04 | Samsung Electronics Co., Ltd. | Semiconductor device comprising a through electrode and a pad connected to the through electrode and having an exposed portion and method for fabricating the same |
US8558387B2 (en) | 2009-10-30 | 2013-10-15 | Lapis Semiconductor Co., Ltd. | Semiconductor device including bottom surface wiring and manfacturing method of the semiconductor device |
US9349673B2 (en) | 2012-07-04 | 2016-05-24 | Seiko Epson Corporation | Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52143785A (en) * | 1976-05-26 | 1977-11-30 | Hitachi Ltd | Semiconductor device |
JPH05243323A (ja) * | 1992-03-02 | 1993-09-21 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPH10335337A (ja) * | 1997-05-27 | 1998-12-18 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JP2000195861A (ja) * | 1998-12-25 | 2000-07-14 | Texas Instr Japan Ltd | 半導体装置およびその製造方法 |
JP2001176875A (ja) * | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 半導体装置 |
JP2003045877A (ja) * | 2001-08-01 | 2003-02-14 | Sharp Corp | 半導体装置およびその製造方法 |
JP2003309221A (ja) * | 2002-04-15 | 2003-10-31 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2004095849A (ja) * | 2002-08-30 | 2004-03-25 | Fujikura Ltd | 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法 |
JP2004207461A (ja) * | 2002-12-25 | 2004-07-22 | Olympus Corp | 固体撮像装置及びその製造方法 |
JP2004296775A (ja) * | 2003-03-27 | 2004-10-21 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
-
2004
- 2004-10-28 JP JP2004313734A patent/JP4845368B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52143785A (en) * | 1976-05-26 | 1977-11-30 | Hitachi Ltd | Semiconductor device |
JPH05243323A (ja) * | 1992-03-02 | 1993-09-21 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPH10335337A (ja) * | 1997-05-27 | 1998-12-18 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JP2000195861A (ja) * | 1998-12-25 | 2000-07-14 | Texas Instr Japan Ltd | 半導体装置およびその製造方法 |
JP2001176875A (ja) * | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 半導体装置 |
JP2003045877A (ja) * | 2001-08-01 | 2003-02-14 | Sharp Corp | 半導体装置およびその製造方法 |
JP2003309221A (ja) * | 2002-04-15 | 2003-10-31 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2004095849A (ja) * | 2002-08-30 | 2004-03-25 | Fujikura Ltd | 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法 |
JP2004207461A (ja) * | 2002-12-25 | 2004-07-22 | Olympus Corp | 固体撮像装置及びその製造方法 |
JP2004296775A (ja) * | 2003-03-27 | 2004-10-21 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008251721A (ja) * | 2007-03-29 | 2008-10-16 | Fujikura Ltd | 貫通配線基板及びその製造方法 |
JP2008305938A (ja) * | 2007-06-07 | 2008-12-18 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
US8269315B2 (en) | 2007-06-07 | 2012-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing semiconductor device |
US8273657B2 (en) | 2008-01-09 | 2012-09-25 | Sony Corporation | Method for manufacturing a semiconductor apparatus having a through-hole interconnection |
US8564101B2 (en) | 2008-01-09 | 2013-10-22 | Sony Corporation | Semiconductor apparatus having a through-hole interconnection |
JP2009233939A (ja) * | 2008-03-26 | 2009-10-15 | Canon Inc | インクジェット記録ヘッド及びその製造方法、電子デバイス及びその製造方法 |
US8324733B2 (en) | 2009-04-03 | 2012-12-04 | Samsung Electronics Co., Ltd. | Semiconductor device comprising a through electrode and a pad connected to the through electrode and having an exposed portion and method for fabricating the same |
JP2009194399A (ja) * | 2009-05-27 | 2009-08-27 | Sony Corp | 固体撮像装置 |
US8558387B2 (en) | 2009-10-30 | 2013-10-15 | Lapis Semiconductor Co., Ltd. | Semiconductor device including bottom surface wiring and manfacturing method of the semiconductor device |
CN102157477A (zh) * | 2011-03-23 | 2011-08-17 | 南通富士通微电子股份有限公司 | 半导体装置的制造方法 |
CN102157477B (zh) * | 2011-03-23 | 2012-10-03 | 南通富士通微电子股份有限公司 | 半导体装置的制造方法 |
US9349673B2 (en) | 2012-07-04 | 2016-05-24 | Seiko Epson Corporation | Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4845368B2 (ja) | 2011-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4443379B2 (ja) | 半導体装置の製造方法 | |
KR100658547B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4873517B2 (ja) | 半導体装置及びその製造方法 | |
JP4376715B2 (ja) | 半導体装置の製造方法 | |
JP4373866B2 (ja) | 半導体装置の製造方法 | |
JP4850392B2 (ja) | 半導体装置の製造方法 | |
JP4307284B2 (ja) | 半導体装置の製造方法 | |
JP2006237594A (ja) | 半導体装置及びその製造方法 | |
JP2007036060A (ja) | 半導体装置及びその製造方法 | |
JP2005235860A (ja) | 半導体装置及びその製造方法 | |
JP5627835B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007180395A (ja) | 半導体装置の製造方法 | |
JP2007273941A (ja) | 半導体装置の製造方法 | |
JP4845368B2 (ja) | 半導体装置及びその製造方法 | |
JP2010251791A (ja) | 半導体装置及びその製造方法 | |
JP5036127B2 (ja) | 半導体装置の製造方法 | |
JP4544902B2 (ja) | 半導体装置及びその製造方法 | |
JP4282514B2 (ja) | 半導体装置の製造方法 | |
JP5258735B2 (ja) | 半導体装置 | |
JP4845986B2 (ja) | 半導体装置 | |
JP4769926B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110614 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4845368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |