JP2001176875A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001176875A JP2001176875A JP35699099A JP35699099A JP2001176875A JP 2001176875 A JP2001176875 A JP 2001176875A JP 35699099 A JP35699099 A JP 35699099A JP 35699099 A JP35699099 A JP 35699099A JP 2001176875 A JP2001176875 A JP 2001176875A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tin
- bonding pad
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01007—Nitrogen [N]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 (修正有)
【課題】ボンディングパッドの下地層間絶縁膜側に、原
子百分率で10〜25%の窒素が添加されたチタン膜が
形成されていることによって、最上層配線の電気特性を
低下させずにボンディングパッドの剥れを防止すること
を特徴とする半導体装置。 【解決手段】ボンディングパッド112下部のチタン膜
101に窒素を添加することでTiが活性化を抑制し、
下地層間絶縁膜100内部の酸素との反応を防止する。
子百分率で10〜25%の窒素が添加されたチタン膜が
形成されていることによって、最上層配線の電気特性を
低下させずにボンディングパッドの剥れを防止すること
を特徴とする半導体装置。 【解決手段】ボンディングパッド112下部のチタン膜
101に窒素を添加することでTiが活性化を抑制し、
下地層間絶縁膜100内部の酸素との反応を防止する。
Description
【0001】
【発明の属する技術分野】ボンディングパッドを有する
半導体装置に関する。特にボンディングパッドが窒化チ
タン(TiN)膜とチタン(Ti)膜との積層構造を有
する半導体装置とその製造方法に関するものである。
半導体装置に関する。特にボンディングパッドが窒化チ
タン(TiN)膜とチタン(Ti)膜との積層構造を有
する半導体装置とその製造方法に関するものである。
【0002】
【従来の技術】近年、半導体デバイスにおいては、高集
積化と共に、高速動作,省電力化などが重要な課題とな
っている。個々のデバイス回路の性能を向上させるた
め、シリコン(Si)基板への重金属の拡散防止や、金
属材料からなる配線とシリコン基板との接触抵抗の低減
を目的として、導電性があり、かつ化学的に安定な高融
点材料の膜がシリコン基板と配線層との間に形成されて
いる。また、アルミニウム(Al)合金配線におけるマ
イグレーション断線不良を防止するため、Al配線を導
電性がある高融点材料の膜で上下から挟んだ構造が用い
られている。
積化と共に、高速動作,省電力化などが重要な課題とな
っている。個々のデバイス回路の性能を向上させるた
め、シリコン(Si)基板への重金属の拡散防止や、金
属材料からなる配線とシリコン基板との接触抵抗の低減
を目的として、導電性があり、かつ化学的に安定な高融
点材料の膜がシリコン基板と配線層との間に形成されて
いる。また、アルミニウム(Al)合金配線におけるマ
イグレーション断線不良を防止するため、Al配線を導
電性がある高融点材料の膜で上下から挟んだ構造が用い
られている。
【0003】上記目的を同時に満たす高融点材料の膜構
造として、特開平7−78821号公報や特開平10−144623号
公報に示されているように、チタン(Ti)と窒化チタ
ン(TiN)を積層したTiN/Ti膜が形成されてい
る。シリコン基板に接するコンタクト部では、Tiをシ
リサイド反応させて配線と基板との間にチタンシリサイ
ドとすることで接触抵抗を下げ、マイグレーションに対
しては、TiN/Ti膜とAl合金膜を積層させること
で、断線が防止されている。
造として、特開平7−78821号公報や特開平10−144623号
公報に示されているように、チタン(Ti)と窒化チタ
ン(TiN)を積層したTiN/Ti膜が形成されてい
る。シリコン基板に接するコンタクト部では、Tiをシ
リサイド反応させて配線と基板との間にチタンシリサイ
ドとすることで接触抵抗を下げ、マイグレーションに対
しては、TiN/Ti膜とAl合金膜を積層させること
で、断線が防止されている。
【0004】
【発明が解決しようとする課題】一方、最上層配線に形
成されるボンディングパッドにおいては、TiN/Ti
膜と下地の層間絶縁膜との界面において、剥がれが発生
し易くなっている。これは、酸化シリコン(SiO2)か
ら成る層間絶縁膜上にTiN/Ti膜を堆積した後に3
00℃以上のプロセスが行われてTiが活性化すると、
Ti膜と下地の層間絶縁膜との界面において層間絶縁膜
内のOとTiとが反応して界面に酸化チタンが形成さ
れ、Ti膜と層間絶縁膜との密着強度が低下するためで
ある。
成されるボンディングパッドにおいては、TiN/Ti
膜と下地の層間絶縁膜との界面において、剥がれが発生
し易くなっている。これは、酸化シリコン(SiO2)か
ら成る層間絶縁膜上にTiN/Ti膜を堆積した後に3
00℃以上のプロセスが行われてTiが活性化すると、
Ti膜と下地の層間絶縁膜との界面において層間絶縁膜
内のOとTiとが反応して界面に酸化チタンが形成さ
れ、Ti膜と層間絶縁膜との密着強度が低下するためで
ある。
【0005】この密着強度の低下は、層間絶縁膜を化学
機械研磨で平坦化した後でTiN/Ti膜を堆積する
と、層間絶縁膜上に表面凹凸が無く、アンカー効果に乏
しいため、さらに顕著になっている。
機械研磨で平坦化した後でTiN/Ti膜を堆積する
と、層間絶縁膜上に表面凹凸が無く、アンカー効果に乏
しいため、さらに顕著になっている。
【0006】一方、TiN膜は、Ti膜上に堆積した場
合には電気抵抗率が11〜17×10-8Ωm程度とTi
膜の値(約47×10-8Ωm)の半分以下になるが、層
間絶縁膜上に直接TiN膜を堆積した場合は、TiNの
結晶性が乱れて電気抵抗率が悪化してしまい、最上層配
線の電気特性の上から好ましいとは言えない。
合には電気抵抗率が11〜17×10-8Ωm程度とTi
膜の値(約47×10-8Ωm)の半分以下になるが、層
間絶縁膜上に直接TiN膜を堆積した場合は、TiNの
結晶性が乱れて電気抵抗率が悪化してしまい、最上層配
線の電気特性の上から好ましいとは言えない。
【0007】したがって、電気特性としてはTiの六方
晶組織上にTiNが堆積されることが望ましく、ボンデ
ィングパッドのはく離を防止するためには酸化チタンを
形成するTi膜が無い構造の方が望ましい。
晶組織上にTiNが堆積されることが望ましく、ボンデ
ィングパッドのはく離を防止するためには酸化チタンを
形成するTi膜が無い構造の方が望ましい。
【0008】本発明の目的は、最上層配線層の電気特性
を悪化させることなく、ボンディングパッドの剥れが防
止された半導体装置を提供することである。
を悪化させることなく、ボンディングパッドの剥れが防
止された半導体装置を提供することである。
【0009】
【課題を解決するための手段】本発明の半導体装置にお
いては、前記課題を解決するため、ボンディングパッド
と下地のSiO2 膜の界面に、窒素が微量添加され、か
つ六方晶組織を有するTi膜が形成されていることを特
徴とする。
いては、前記課題を解決するため、ボンディングパッド
と下地のSiO2 膜の界面に、窒素が微量添加され、か
つ六方晶組織を有するTi膜が形成されていることを特
徴とする。
【0010】ボンディングパッドと下地のSiO2 膜の
界面に窒素が微量添加され、かつ六方晶組織を有するT
i膜が形成されていることで、Tiが活性化して酸化チ
タンとなることを抑制し、六方晶組織をもつTi膜上に
TiN膜を堆積することで良好な電気特性を有するTi
N膜を得ることが可能である。
界面に窒素が微量添加され、かつ六方晶組織を有するT
i膜が形成されていることで、Tiが活性化して酸化チ
タンとなることを抑制し、六方晶組織をもつTi膜上に
TiN膜を堆積することで良好な電気特性を有するTi
N膜を得ることが可能である。
【0011】
【発明の実施の形態】実施例1 本発明の一実施例を図1に示す。ボンディングパッドの
下層にある積層配線106は、TiN膜102,Ti膜
101の2層構造をもつ高融点材料積層膜105と、T
i膜101,TiN膜102,Ti膜101の3層構造
をもつ高融点材料積層膜104aでAl合金配線103
を上下からはさんだ構造になっており、Ti/TiN膜
を介してタングステン(W)のプラグ107と接続されて
いる。ボンディングパッド112と最上層配線113
は、高融点材料積層膜TiN/Ti膜105と、Ti膜
101,TiN膜102,窒素を微量に添加したTiNx
膜108の3層構造膜104bでAl合金配線103を
上下からはさんだ構造になっている。
下層にある積層配線106は、TiN膜102,Ti膜
101の2層構造をもつ高融点材料積層膜105と、T
i膜101,TiN膜102,Ti膜101の3層構造
をもつ高融点材料積層膜104aでAl合金配線103
を上下からはさんだ構造になっており、Ti/TiN膜
を介してタングステン(W)のプラグ107と接続されて
いる。ボンディングパッド112と最上層配線113
は、高融点材料積層膜TiN/Ti膜105と、Ti膜
101,TiN膜102,窒素を微量に添加したTiNx
膜108の3層構造膜104bでAl合金配線103を
上下からはさんだ構造になっている。
【0012】ボンディングパッドの下部構造に用いられ
ているTiNx膜108は、N原子が原子百分率で10
〜25%(TiNxのxがx<1/3)の範囲で含まれ、
かつ内部の結晶構造が六方晶になっている。TiNx膜
は、Ti中にNが10〜25%混入することでTiの活
性化が抑制されるため、下地の層間絶縁膜内のOと反応
することが防止でき、結晶組織が六方晶であるため、そ
の上に堆積されるTiN膜の結晶性をほとんど阻害しな
い。
ているTiNx膜108は、N原子が原子百分率で10
〜25%(TiNxのxがx<1/3)の範囲で含まれ、
かつ内部の結晶構造が六方晶になっている。TiNx膜
は、Ti中にNが10〜25%混入することでTiの活
性化が抑制されるため、下地の層間絶縁膜内のOと反応
することが防止でき、結晶組織が六方晶であるため、そ
の上に堆積されるTiN膜の結晶性をほとんど阻害しな
い。
【0013】したがって、最上層配線の電気特性をほと
んど低下させずにボンディングパッドの密着強度が向上
する。
んど低下させずにボンディングパッドの密着強度が向上
する。
【0014】図1の半導体装置を樹脂200で封止した
例を図2に示す。タブ202上に半導体チップ201が
接着され、半導体チップ201上にはボンディングワイ
ヤ115が接続されている。ボンディングワイヤ115
はリードフレーム203にも接続され、外部への信号の
入出力を行う。
例を図2に示す。タブ202上に半導体チップ201が
接着され、半導体チップ201上にはボンディングワイ
ヤ115が接続されている。ボンディングワイヤ115
はリードフレーム203にも接続され、外部への信号の
入出力を行う。
【0015】図2のボンディングパッド周辺を拡大観察
したものが図3である。半導体チップ上にはボンディン
グパッド112や最上層配線113が形成され、ボンデ
ィングパッド112にはボンディングワイヤ115が接
続されている。ボンディング時には融解したボンディン
グワイヤを押し付けて接続するため、ボンディングパッ
ド112には押付荷重や熱応力などが加わる。
したものが図3である。半導体チップ上にはボンディン
グパッド112や最上層配線113が形成され、ボンデ
ィングパッド112にはボンディングワイヤ115が接
続されている。ボンディング時には融解したボンディン
グワイヤを押し付けて接続するため、ボンディングパッ
ド112には押付荷重や熱応力などが加わる。
【0016】実施例2 本発明の別の実施例を図4に示す。最上層配線と113
とその下層にある積層配線106は、TiN膜/Ti膜
とWのプラグ107を介して接続されている。ボンディ
ングパッド112および最上層配線113の積層構造1
09bは、TiN/Ti膜105と、Ti膜101、微量
の窒素を添加したTiNx膜108bの2層構造膜10
4cでAl合金配線103を上下からはさんだ構造にな
っている。
とその下層にある積層配線106は、TiN膜/Ti膜
とWのプラグ107を介して接続されている。ボンディ
ングパッド112および最上層配線113の積層構造1
09bは、TiN/Ti膜105と、Ti膜101、微量
の窒素を添加したTiNx膜108bの2層構造膜10
4cでAl合金配線103を上下からはさんだ構造にな
っている。
【0017】ボンディングパッドの下部構造を、Ti/
TiN/Tiの3層構造からTi/TiNxの2構造に
することで、工程短縮することが可能であり、ウエハの
スループット向上およびコスト削減の効果が期待でき
る。
TiN/Tiの3層構造からTi/TiNxの2構造に
することで、工程短縮することが可能であり、ウエハの
スループット向上およびコスト削減の効果が期待でき
る。
【0018】逆に、Ti,TiNの比抵抗は47.8×
10-8(Ωm),11.6〜16.7×10-8(Ωm)で
TiN膜の方が一般的には優れるため、Ti/TiNx
の2構造にすることで比抵抗は多少悪化するが、最上層
配線であるため配線幅を広くとることで配線全体の抵抗
値を下げることが可能である。
10-8(Ωm),11.6〜16.7×10-8(Ωm)で
TiN膜の方が一般的には優れるため、Ti/TiNx
の2構造にすることで比抵抗は多少悪化するが、最上層
配線であるため配線幅を広くとることで配線全体の抵抗
値を下げることが可能である。
【0019】実施例3 実施例1に示した半導体装置の製造方法について、半導
体基板上へのトランジスタ,ゲート電極,キャパシタな
どを形成し、最上層よりもひとつ下の配線層まで形成し
た後について、図5,図6を用いて説明を行う。それま
での工程は、公知になっている技術を用いて形成・加工
などを行えば良い。
体基板上へのトランジスタ,ゲート電極,キャパシタな
どを形成し、最上層よりもひとつ下の配線層まで形成し
た後について、図5,図6を用いて説明を行う。それま
での工程は、公知になっている技術を用いて形成・加工
などを行えば良い。
【0020】第1工程について説明する。
【0021】層間絶縁膜100上にTi/TiN/Ti
の3層膜104a,Al合金膜103,TiN/Ti積層膜
105をそれぞれスパッタ成膜し、所望の回路形状にエ
ッチングすることによって、下層配線106を形成す
る。この下層配線106上に層間絶縁膜100を厚さ5
00nm堆積し、最上層配線との導通を得るため、スル
ーホール107aを形成する。
の3層膜104a,Al合金膜103,TiN/Ti積層膜
105をそれぞれスパッタ成膜し、所望の回路形状にエ
ッチングすることによって、下層配線106を形成す
る。この下層配線106上に層間絶縁膜100を厚さ5
00nm堆積し、最上層配線との導通を得るため、スル
ーホール107aを形成する。
【0022】層間絶縁膜の堆積は、例えば、テトラエチ
ルオルソシリケート(TEOS)を原料としてプラズマ
化学気相蒸着(CVD)によって成膜する。SOG(Spi
n onGlass)の塗布・ベークを行い、TEOS膜とSOG
膜との積層構造にしても良い。スルーホール107aの
形成は、例えば、レジストを露光した後、四弗化炭素
(C4F8)ガスを用いたプラズマエッチングによって行
う。
ルオルソシリケート(TEOS)を原料としてプラズマ
化学気相蒸着(CVD)によって成膜する。SOG(Spi
n onGlass)の塗布・ベークを行い、TEOS膜とSOG
膜との積層構造にしても良い。スルーホール107aの
形成は、例えば、レジストを露光した後、四弗化炭素
(C4F8)ガスを用いたプラズマエッチングによって行
う。
【0023】第2工程では、Ti膜101を厚さ10n
m、TiN膜102を厚さ100nm堆積し、つぎにス
ルーホールを埋め込めるようにW膜107を厚さ500
nm堆積し、下層配線と最上層配線をつなぐプラグを形
成する。
m、TiN膜102を厚さ100nm堆積し、つぎにス
ルーホールを埋め込めるようにW膜107を厚さ500
nm堆積し、下層配線と最上層配線をつなぐプラグを形
成する。
【0024】Ti膜の堆積は、例えば、成膜室に0.5
Pa のアルゴン(Ar)ガス供給しながらTiのター
ゲットに直流電圧3kWを負荷し、DCスパッタによっ
て堆積する。
Pa のアルゴン(Ar)ガス供給しながらTiのター
ゲットに直流電圧3kWを負荷し、DCスパッタによっ
て堆積する。
【0025】TiN膜は、例えば、分圧が0.1Paと
なるArガスと0.4Paとなる窒素(N2 )ガスを同
時に成膜室に供給しながらTiターゲットに直流電圧5
kWを負荷し、反応性スパッタリングを行うことで成膜
を行う。成膜中の窒素比率をガス全体量のおよそ45〜
95%の範囲で調整することは可能である。TiN膜
は、内部組織が立方晶になっており、膜中の窒素は原子
百分率で少なくとも33%以上になっていることが望ま
しい。
なるArガスと0.4Paとなる窒素(N2 )ガスを同
時に成膜室に供給しながらTiターゲットに直流電圧5
kWを負荷し、反応性スパッタリングを行うことで成膜
を行う。成膜中の窒素比率をガス全体量のおよそ45〜
95%の範囲で調整することは可能である。TiN膜
は、内部組織が立方晶になっており、膜中の窒素は原子
百分率で少なくとも33%以上になっていることが望ま
しい。
【0026】W膜は、例えば、スルーホールの埋め込み
特性をよくするため、六フッ化タングステン(WF6)
とシラン(SiH4)を用いたCVD法によって成膜す
る。
特性をよくするため、六フッ化タングステン(WF6)
とシラン(SiH4)を用いたCVD法によって成膜す
る。
【0027】第3工程では、前工程で堆積させたW膜,
TiN/Ti膜を化学機械研摩(CMP)によってTi
膜が除去されるまで研摩する。
TiN/Ti膜を化学機械研摩(CMP)によってTi
膜が除去されるまで研摩する。
【0028】第4工程では、まずボンディングパッドの
下部構造となるTiNx膜108,TiN膜102,T
i膜101,Al合金膜103,Ti膜101,TiN
膜102を順に堆積する。
下部構造となるTiNx膜108,TiN膜102,T
i膜101,Al合金膜103,Ti膜101,TiN
膜102を順に堆積する。
【0029】TiNx膜は、例えば、成膜室に0.4P
aのArガスと0.1Paの窒素ガスを同時に成膜室に
供給しながらTiターゲットに直流電圧を負荷し、反応
性スパッタリングを行うことで成膜を行う。供給するガ
ス量の比は、成膜装置によって多少異なるが、生成され
るTiNx膜が中にN原子が原子百分率で10〜25%
(TiNxのxがx<1/3)になるように窒素比率が
ガス全体量のおよそ10〜45%の範囲で調整し、Ti
の結晶構造が六方晶になるようにする。Ti膜中にNが
10〜25%混入することでTiの活性化が抑制され、
下地の層間絶縁膜内のOと反応することを防止できる。
TiNx膜厚は、窒素を添加したTiが島状成長から膜
状に変化する膜厚以上であり、およそ3nm以上であ
る。
aのArガスと0.1Paの窒素ガスを同時に成膜室に
供給しながらTiターゲットに直流電圧を負荷し、反応
性スパッタリングを行うことで成膜を行う。供給するガ
ス量の比は、成膜装置によって多少異なるが、生成され
るTiNx膜が中にN原子が原子百分率で10〜25%
(TiNxのxがx<1/3)になるように窒素比率が
ガス全体量のおよそ10〜45%の範囲で調整し、Ti
の結晶構造が六方晶になるようにする。Ti膜中にNが
10〜25%混入することでTiの活性化が抑制され、
下地の層間絶縁膜内のOと反応することを防止できる。
TiNx膜厚は、窒素を添加したTiが島状成長から膜
状に変化する膜厚以上であり、およそ3nm以上であ
る。
【0030】TiNx膜上に堆積するTi膜,TiN
膜,Al合金膜については、第2工程で説明したように
成膜を行えばよい。
膜,Al合金膜については、第2工程で説明したように
成膜を行えばよい。
【0031】最上層の積層配線構造109を堆積させた
後、最上層の回路パターンを形成するため、積層配線1
09をエッチングする。例えば、Al合金膜,Ti膜,T
iN膜は、レジストを露光した後、Cl系の三塩化ホウ
素(BCl3)などを原料とするガスでエッチングすれば
良い。
後、最上層の回路パターンを形成するため、積層配線1
09をエッチングする。例えば、Al合金膜,Ti膜,T
iN膜は、レジストを露光した後、Cl系の三塩化ホウ
素(BCl3)などを原料とするガスでエッチングすれば
良い。
【0032】第5工程について説明する。前工程で形成
した最上層の配線パターンの上に、内部回路を保護する
ため、酸化シリコン(SiO2 )膜110を厚さ500
nm、窒化シリコン(Si3N4)膜111を厚さ100
0nm堆積する。該SiO2膜110は、TEOSガス
を原料にプラズマCVDで、該Si3N4膜はモノシラン
(SiH4)とアンモニア(NH3)を原料にCVD成膜
する。
した最上層の配線パターンの上に、内部回路を保護する
ため、酸化シリコン(SiO2 )膜110を厚さ500
nm、窒化シリコン(Si3N4)膜111を厚さ100
0nm堆積する。該SiO2膜110は、TEOSガス
を原料にプラズマCVDで、該Si3N4膜はモノシラン
(SiH4)とアンモニア(NH3)を原料にCVD成膜
する。
【0033】つぎに半導体チップ内の信号を取出すた
め、レジストを露光した後、四弗化炭素(C4F8)ガス
を用いてSiO2 膜とSi3N4膜をプラズマエッチング
で除去し、ボンディングパッド用に開口部114を形成
する。このとき、ボンディングパッド上部の高融点材料
積層膜105も同時にエッチングしてAl合金膜を露出
させる。
め、レジストを露光した後、四弗化炭素(C4F8)ガス
を用いてSiO2 膜とSi3N4膜をプラズマエッチング
で除去し、ボンディングパッド用に開口部114を形成
する。このとき、ボンディングパッド上部の高融点材料
積層膜105も同時にエッチングしてAl合金膜を露出
させる。
【0034】なお、説明した工程内で使用した膜の成膜
方法や膜厚は、説明した方法に限定されるものでは無
く、別の成膜方法で所望の膜厚だけ堆積すればよい。例
えば、上記の説明では、最上層配線のAl合金上部の積
層構造では、TiN膜をスパッタ法で堆積したが、四塩
化チタン(TiCl4)ガスを用いるCVD法にて堆積を
行っても構わない。
方法や膜厚は、説明した方法に限定されるものでは無
く、別の成膜方法で所望の膜厚だけ堆積すればよい。例
えば、上記の説明では、最上層配線のAl合金上部の積
層構造では、TiN膜をスパッタ法で堆積したが、四塩
化チタン(TiCl4)ガスを用いるCVD法にて堆積を
行っても構わない。
【0035】図7に半導体デバイスの断面を示す。シリ
コン基板116上にゲート電極117やコンタクト部が形
成されている。コンタクト部ではチタンシリサイド11
8とTiNが積層され、その上の配線では、Ti/Ti
N/Ti膜104,Al合金膜103,TiN/Ti膜
105が積層された構造106になっており、ボンディ
ングパッドを含む最上層配線ではTiNx/TiN/T
i膜104b,Al合金膜103,TiN/Ti膜10
5が積層された構造109になっている。ボンディング
パッド112と層間絶縁膜100との界面に酸化チタン
が形成されにくいことで、ボンディングワイヤ115を
接続してもボンディングパッド112がはがれにくい信
頼性が高い半導体装置を提供することが可能となる。
コン基板116上にゲート電極117やコンタクト部が形
成されている。コンタクト部ではチタンシリサイド11
8とTiNが積層され、その上の配線では、Ti/Ti
N/Ti膜104,Al合金膜103,TiN/Ti膜
105が積層された構造106になっており、ボンディ
ングパッドを含む最上層配線ではTiNx/TiN/T
i膜104b,Al合金膜103,TiN/Ti膜10
5が積層された構造109になっている。ボンディング
パッド112と層間絶縁膜100との界面に酸化チタン
が形成されにくいことで、ボンディングワイヤ115を
接続してもボンディングパッド112がはがれにくい信
頼性が高い半導体装置を提供することが可能となる。
【0036】図5,図6ではプラグとして埋め込んだW
膜の除去にCMPプロセスを用いたが、図8,図9では
W膜をエッチバックで除去する別の製造方法について説
明する。この別の製造方法においては、図5の第1工程
までは同一のプロセスで良い。以下、第2工程以後を説
明する。
膜の除去にCMPプロセスを用いたが、図8,図9では
W膜をエッチバックで除去する別の製造方法について説
明する。この別の製造方法においては、図5の第1工程
までは同一のプロセスで良い。以下、第2工程以後を説
明する。
【0037】別の製造方法の第2工程では、TiNx膜
108を厚さ10nm,TiN膜102を厚さ100n
m堆積し、つぎにスルーホールを埋め込めるようにW膜
107を厚さ500nm堆積し、下層配線と最上層配線
をつなぐプラグを形成する。
108を厚さ10nm,TiN膜102を厚さ100n
m堆積し、つぎにスルーホールを埋め込めるようにW膜
107を厚さ500nm堆積し、下層配線と最上層配線
をつなぐプラグを形成する。
【0038】TiNx膜の堆積は、先の製造方法で説明
したように、スパッタ成膜室内へ供給するArガスとN
2 ガスの比を10〜45%の範囲で調整し、生成される
TiNx膜が中にN原子が原子百分率で10〜25%(Ti
Nxのxがx<1/3)であり、結晶構造が六方晶にな
るように反応性スパッタを行う。Ti膜中にNが10〜
25%混入することでTiの活性化が抑制される。
したように、スパッタ成膜室内へ供給するArガスとN
2 ガスの比を10〜45%の範囲で調整し、生成される
TiNx膜が中にN原子が原子百分率で10〜25%(Ti
Nxのxがx<1/3)であり、結晶構造が六方晶にな
るように反応性スパッタを行う。Ti膜中にNが10〜
25%混入することでTiの活性化が抑制される。
【0039】他の膜の形成方法については、前記製造方
法において説明したように、Ti膜やTiN膜ではスパ
ッタリングにて、W膜はCVD法にて成膜すればよい。
法において説明したように、Ti膜やTiN膜ではスパ
ッタリングにて、W膜はCVD法にて成膜すればよい。
【0040】別の製造方法の第3工程では、前工程で堆
積させたW膜をSF6 ガスなどを用い、TiN膜が露出
するまでエッチバックする。
積させたW膜をSF6 ガスなどを用い、TiN膜が露出
するまでエッチバックする。
【0041】別の製造方法の第4工程以降、図9を用い
て説明する。Ti膜101,Al合金膜103,Ti膜
101,TiN膜102を順に堆積し、その後、BCl
3 ガスなどを用いてドライエッチングで配線パターンを
形成し、ボンディングパッド112や最上層配線113
を形成する。
て説明する。Ti膜101,Al合金膜103,Ti膜
101,TiN膜102を順に堆積し、その後、BCl
3 ガスなどを用いてドライエッチングで配線パターンを
形成し、ボンディングパッド112や最上層配線113
を形成する。
【0042】別の製造方法の第5工程について説明す
る。内部回路を保護するため、SiO2膜110を厚さ5
00nm、Si3N4膜111を厚さ1000nm堆積す
る。レジストを露光し、四弗化炭素(C4F8)ガスを用
いてSiO2 膜とSi3N4膜をプラズマエッチングで除
去し、ボンディングパッド用に開口部114を形成し、
Al合金膜を露出させる。
る。内部回路を保護するため、SiO2膜110を厚さ5
00nm、Si3N4膜111を厚さ1000nm堆積す
る。レジストを露光し、四弗化炭素(C4F8)ガスを用
いてSiO2 膜とSi3N4膜をプラズマエッチングで除
去し、ボンディングパッド用に開口部114を形成し、
Al合金膜を露出させる。
【0043】以上のような方法にて半導体装置を製造す
ると、ボンディングパッド112と層間絶縁膜100と
の界面に酸化チタンが形成されにくいため、ボンディン
グパッド112がはがれず、信頼性が高い半導体装置を
提供することが可能となる。
ると、ボンディングパッド112と層間絶縁膜100と
の界面に酸化チタンが形成されにくいため、ボンディン
グパッド112がはがれず、信頼性が高い半導体装置を
提供することが可能となる。
【0044】
【発明の効果】本発明を半導体装置に適用することで、
ボンディングパッドのはく離を防止することが可能とな
る。
ボンディングパッドのはく離を防止することが可能とな
る。
【図1】本発明の実施例1に係る半導体装置の断面模式
図。
図。
【図2】本発明の実施例1に係る半導体装置を樹脂封止
した場合の斜視図。
した場合の斜視図。
【図3】実施例1に係る半導体装置のボンディングパッ
ドにボンディングワイヤを接続した場合の斜視図。
ドにボンディングワイヤを接続した場合の斜視図。
【図4】本発明の実施例2に係る半導体装置の断面模式
図。
図。
【図5】本発明の実施例1に係る半導体装置の製造工程
断面図。
断面図。
【図6】本発明の実施例1に係る半導体装置の製造工程
断面図。
断面図。
【図7】本発明の実施例1に係る半導体装置の断面模式
図。
図。
【図8】本発明の実施例2に係る半導体装置の製造工程
断面図。
断面図。
【図9】本発明の実施例2に係る半導体装置の製造工程
断面図。
断面図。
100…層間絶縁膜、101…チタン膜、102…窒化
チタン膜、103…アルミニウム合金膜、104a…配
線下部の高融点材料積層膜、104b,105…高融点
材料積層膜、106,113…積層配線、107…タン
グステンプラグ、107a…スルーホール、108…窒
素添加チタン膜、109…ボンディングパッド積層構
造、110…酸化シリコン保護膜、111…窒化シリコ
ン保護膜、112…ボンディングパッド、114…保護
膜開口部、115…ボンディングワイヤ、116…シリ
コン基板、117…ゲート電極、118…チタンシリサ
イド膜、200…封止樹脂、201…半導体チップ、2
02…タブ、203…リードフレーム。
チタン膜、103…アルミニウム合金膜、104a…配
線下部の高融点材料積層膜、104b,105…高融点
材料積層膜、106,113…積層配線、107…タン
グステンプラグ、107a…スルーホール、108…窒
素添加チタン膜、109…ボンディングパッド積層構
造、110…酸化シリコン保護膜、111…窒化シリコ
ン保護膜、112…ボンディングパッド、114…保護
膜開口部、115…ボンディングワイヤ、116…シリ
コン基板、117…ゲート電極、118…チタンシリサ
イド膜、200…封止樹脂、201…半導体チップ、2
02…タブ、203…リードフレーム。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐原 政司 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5F033 HH08 HH18 HH33 JJ18 JJ19 JJ33 KK08 KK18 KK33 MM08 MM13 NN06 NN07 PP04 PP06 PP15 PP16 QQ08 QQ09 QQ11 QQ31 QQ48 RR04 RR06 RR09 SS01 SS02 SS04 SS15 SS22 VV07 WW04 XX14 5F044 EE04 EE06 EE12
Claims (1)
- 【請求項1】ボンディングパッドを有する半導体装置に
おいて、絶縁膜上に原子百分率で10%以上,25%以
下の窒素が添加されたチタン膜を介してボンディングパ
ッドが形成されており、該ボンディングパッドは窒化チ
タン膜上に導電性膜が形成された構造であることを特徴
とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35699099A JP2001176875A (ja) | 1999-12-16 | 1999-12-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35699099A JP2001176875A (ja) | 1999-12-16 | 1999-12-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001176875A true JP2001176875A (ja) | 2001-06-29 |
Family
ID=18451813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35699099A Pending JP2001176875A (ja) | 1999-12-16 | 1999-12-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001176875A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004097930A1 (ja) * | 2003-04-28 | 2004-11-11 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2005019696A (ja) * | 2003-06-26 | 2005-01-20 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2006128353A (ja) * | 2004-10-28 | 2006-05-18 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
KR100790227B1 (ko) * | 2005-05-20 | 2008-01-02 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
JP2014072519A (ja) * | 2012-09-28 | 2014-04-21 | Taiwan Semiconductor Manufactuaring Co Ltd | パッド構造 |
JP2014165219A (ja) * | 2013-02-21 | 2014-09-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
1999
- 1999-12-16 JP JP35699099A patent/JP2001176875A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004097930A1 (ja) * | 2003-04-28 | 2004-11-11 | Fujitsu Limited | 半導体装置及びその製造方法 |
US7492047B2 (en) | 2003-04-28 | 2009-02-17 | Fujitsu Limited | Semiconductor device and its manufacture method |
JP2005019696A (ja) * | 2003-06-26 | 2005-01-20 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2006128353A (ja) * | 2004-10-28 | 2006-05-18 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
KR100790227B1 (ko) * | 2005-05-20 | 2008-01-02 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
JP2014072519A (ja) * | 2012-09-28 | 2014-04-21 | Taiwan Semiconductor Manufactuaring Co Ltd | パッド構造 |
JP2014165219A (ja) * | 2013-02-21 | 2014-09-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
JP2889430B2 (ja) | コンタクト部形成方法 | |
US8647984B2 (en) | Method of manufacturing semiconductor device | |
JPH0936228A (ja) | 配線形成方法 | |
KR100226742B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
JPH09321045A (ja) | 半導体装置およびその製造方法 | |
JP2001176875A (ja) | 半導体装置 | |
JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
US7148139B2 (en) | Method for forming metal wiring of semiconductor device | |
US7642655B2 (en) | Semiconductor device and method of manufacture thereof | |
JPH09172017A (ja) | 半導体装置の製造方法 | |
JP2981366B2 (ja) | 半導体装置の製造方法 | |
KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
US6426016B1 (en) | Method for etching passivation layers and antireflective layer on a substrate | |
JPH07263553A (ja) | 半導体装置の製造方法 | |
JPH1154507A (ja) | 半導体装置の製造方法 | |
JPH0778789A (ja) | 半導体装置の製造方法 | |
JPH05175196A (ja) | 半導体装置の配線構造 | |
JPH04313255A (ja) | 配線形成方法 | |
JPH06132287A (ja) | 研磨による配線層の形成方法 | |
JPH0235753A (ja) | 半導体装置の製造方法 | |
JPH0851087A (ja) | 半導体装置の製造方法と半導体ウエハ構造 | |
JPH0766157A (ja) | 配線形成方法 | |
KR20040088282A (ko) | 스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의금속플러그 | |
JPH06120358A (ja) | 高集積半導体装置及びその製造方法 |