JP2001176875A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001176875A
JP2001176875A JP35699099A JP35699099A JP2001176875A JP 2001176875 A JP2001176875 A JP 2001176875A JP 35699099 A JP35699099 A JP 35699099A JP 35699099 A JP35699099 A JP 35699099A JP 2001176875 A JP2001176875 A JP 2001176875A
Authority
JP
Japan
Prior art keywords
film
tin
bonding pad
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35699099A
Other languages
English (en)
Inventor
Takashi Nakajima
中島　　隆
Hideo Miura
英生 三浦
Masashi Sawara
政司 佐原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP35699099A priority Critical patent/JP2001176875A/ja
Publication of JP2001176875A publication Critical patent/JP2001176875A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】ボンディングパッドの下地層間絶縁膜側に、原
子百分率で１０〜２５％の窒素が添加されたチタン膜が
形成されていることによって、最上層配線の電気特性を
低下させずにボンディングパッドの剥れを防止すること
を特徴とする半導体装置。 【解決手段】ボンディングパッド１１２下部のチタン膜
１０１に窒素を添加することでＴｉが活性化を抑制し、
下地層間絶縁膜１００内部の酸素との反応を防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】ボンディングパッドを有する
半導体装置に関する。特にボンディングパッドが窒化チ
タン（ＴｉＮ）膜とチタン（Ｔｉ）膜との積層構造を有
する半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体デバイスにおいては、高集
積化と共に、高速動作，省電力化などが重要な課題とな
っている。個々のデバイス回路の性能を向上させるた
め、シリコン（Ｓｉ）基板への重金属の拡散防止や、金
属材料からなる配線とシリコン基板との接触抵抗の低減
を目的として、導電性があり、かつ化学的に安定な高融
点材料の膜がシリコン基板と配線層との間に形成されて
いる。また、アルミニウム（Ａｌ）合金配線におけるマ
イグレーション断線不良を防止するため、Ａｌ配線を導
電性がある高融点材料の膜で上下から挟んだ構造が用い
られている。
【０００３】上記目的を同時に満たす高融点材料の膜構
造として、特開平7−78821号公報や特開平10−144623号
公報に示されているように、チタン（Ｔｉ）と窒化チタ
ン（ＴｉＮ）を積層したＴｉＮ／Ｔｉ膜が形成されてい
る。シリコン基板に接するコンタクト部では、Ｔｉをシ
リサイド反応させて配線と基板との間にチタンシリサイ
ドとすることで接触抵抗を下げ、マイグレーションに対
しては、ＴｉＮ／Ｔｉ膜とＡｌ合金膜を積層させること
で、断線が防止されている。
【０００４】
【発明が解決しようとする課題】一方、最上層配線に形
成されるボンディングパッドにおいては、ＴｉＮ／Ｔｉ
膜と下地の層間絶縁膜との界面において、剥がれが発生
し易くなっている。これは、酸化シリコン（ＳｉＯ2)か
ら成る層間絶縁膜上にＴｉＮ／Ｔｉ膜を堆積した後に３
００℃以上のプロセスが行われてＴｉが活性化すると、
Ｔｉ膜と下地の層間絶縁膜との界面において層間絶縁膜
内のＯとＴｉとが反応して界面に酸化チタンが形成さ
れ、Ｔｉ膜と層間絶縁膜との密着強度が低下するためで
ある。
【０００５】この密着強度の低下は、層間絶縁膜を化学
機械研磨で平坦化した後でＴｉＮ／Ｔｉ膜を堆積する
と、層間絶縁膜上に表面凹凸が無く、アンカー効果に乏
しいため、さらに顕著になっている。
【０００６】一方、ＴｉＮ膜は、Ｔｉ膜上に堆積した場
合には電気抵抗率が１１〜１７×１０-8Ωｍ程度とＴｉ
膜の値（約４７×１０-8Ωｍ）の半分以下になるが、層
間絶縁膜上に直接ＴｉＮ膜を堆積した場合は、ＴｉＮの
結晶性が乱れて電気抵抗率が悪化してしまい、最上層配
線の電気特性の上から好ましいとは言えない。
【０００７】したがって、電気特性としてはＴｉの六方
晶組織上にＴｉＮが堆積されることが望ましく、ボンデ
ィングパッドのはく離を防止するためには酸化チタンを
形成するＴｉ膜が無い構造の方が望ましい。
【０００８】本発明の目的は、最上層配線層の電気特性
を悪化させることなく、ボンディングパッドの剥れが防
止された半導体装置を提供することである。
【０００９】
【課題を解決するための手段】本発明の半導体装置にお
いては、前記課題を解決するため、ボンディングパッド
と下地のＳｉＯ2 膜の界面に、窒素が微量添加され、か
つ六方晶組織を有するＴｉ膜が形成されていることを特
徴とする。
【００１０】ボンディングパッドと下地のＳｉＯ2 膜の
界面に窒素が微量添加され、かつ六方晶組織を有するＴ
ｉ膜が形成されていることで、Ｔｉが活性化して酸化チ
タンとなることを抑制し、六方晶組織をもつＴｉ膜上に
ＴｉＮ膜を堆積することで良好な電気特性を有するＴｉ
Ｎ膜を得ることが可能である。
【００１１】
【発明の実施の形態】実施例１ 本発明の一実施例を図１に示す。ボンディングパッドの
下層にある積層配線１０６は、ＴｉＮ膜１０２，Ｔｉ膜
１０１の２層構造をもつ高融点材料積層膜１０５と、Ｔ
ｉ膜１０１，ＴｉＮ膜１０２，Ｔｉ膜１０１の３層構造
をもつ高融点材料積層膜１０４ａでＡｌ合金配線１０３
を上下からはさんだ構造になっており、Ｔｉ／ＴｉＮ膜
を介してタングステン(Ｗ)のプラグ１０７と接続されて
いる。ボンディングパッド１１２と最上層配線１１３
は、高融点材料積層膜ＴｉＮ／Ｔｉ膜１０５と、Ｔｉ膜
１０１，ＴｉＮ膜１０２，窒素を微量に添加したＴiＮx
膜１０８の３層構造膜１０４ｂでＡｌ合金配線１０３を
上下からはさんだ構造になっている。
【００１２】ボンディングパッドの下部構造に用いられ
ているＴｉＮｘ膜１０８は、Ｎ原子が原子百分率で１０
〜２５％(ＴｉＮｘのｘがｘ＜１／３)の範囲で含まれ、
かつ内部の結晶構造が六方晶になっている。ＴｉＮｘ膜
は、Ｔｉ中にＮが１０〜２５％混入することでＴｉの活
性化が抑制されるため、下地の層間絶縁膜内のＯと反応
することが防止でき、結晶組織が六方晶であるため、そ
の上に堆積されるTiN膜の結晶性をほとんど阻害しな
い。
【００１３】したがって、最上層配線の電気特性をほと
んど低下させずにボンディングパッドの密着強度が向上
する。
【００１４】図１の半導体装置を樹脂２００で封止した
例を図２に示す。タブ２０２上に半導体チップ２０１が
接着され、半導体チップ２０１上にはボンディングワイ
ヤ１１５が接続されている。ボンディングワイヤ１１５
はリードフレーム２０３にも接続され、外部への信号の
入出力を行う。
【００１５】図２のボンディングパッド周辺を拡大観察
したものが図３である。半導体チップ上にはボンディン
グパッド１１２や最上層配線１１３が形成され、ボンデ
ィングパッド１１２にはボンディングワイヤ１１５が接
続されている。ボンディング時には融解したボンディン
グワイヤを押し付けて接続するため、ボンディングパッ
ド１１２には押付荷重や熱応力などが加わる。
【００１６】実施例２ 本発明の別の実施例を図４に示す。最上層配線と１１３
とその下層にある積層配線１０６は、ＴｉＮ膜／Ｔｉ膜
とＷのプラグ１０７を介して接続されている。ボンディ
ングパッド１１２および最上層配線１１３の積層構造１
０９ｂは、TiN／Ｔｉ膜１０５と、Ｔｉ膜１０１、微量
の窒素を添加したＴｉＮｘ膜１０８ｂの２層構造膜１０
４ｃでＡｌ合金配線１０３を上下からはさんだ構造にな
っている。
【００１７】ボンディングパッドの下部構造を、Ｔｉ／
ＴｉＮ／Ｔｉの３層構造からＴｉ／ＴｉＮｘの２構造に
することで、工程短縮することが可能であり、ウエハの
スループット向上およびコスト削減の効果が期待でき
る。
【００１８】逆に、Ｔｉ，ＴｉＮの比抵抗は４７.８×
１０-8（Ωｍ），１１.６〜１６.７×１０-8（Ωｍ）で
ＴｉＮ膜の方が一般的には優れるため、Ｔｉ／ＴｉＮｘ
の２構造にすることで比抵抗は多少悪化するが、最上層
配線であるため配線幅を広くとることで配線全体の抵抗
値を下げることが可能である。
【００１９】実施例３ 実施例１に示した半導体装置の製造方法について、半導
体基板上へのトランジスタ，ゲート電極，キャパシタな
どを形成し、最上層よりもひとつ下の配線層まで形成し
た後について、図５，図６を用いて説明を行う。それま
での工程は、公知になっている技術を用いて形成・加工
などを行えば良い。
【００２０】第１工程について説明する。
【００２１】層間絶縁膜１００上にＴｉ／ＴｉＮ／Ｔｉ
の３層膜１０４ａ，Ａｌ合金膜103,ＴｉＮ／Ｔｉ積層膜
１０５をそれぞれスパッタ成膜し、所望の回路形状にエ
ッチングすることによって、下層配線１０６を形成す
る。この下層配線１０６上に層間絶縁膜１００を厚さ５
００ｎｍ堆積し、最上層配線との導通を得るため、スル
ーホール１０７ａを形成する。
【００２２】層間絶縁膜の堆積は、例えば、テトラエチ
ルオルソシリケート（ＴＥＯＳ）を原料としてプラズマ
化学気相蒸着（ＣＶＤ）によって成膜する。ＳＯＧ(Spi
n onGlass)の塗布・ベークを行い、ＴＥＯＳ膜とＳＯＧ
膜との積層構造にしても良い。スルーホール１０７ａの
形成は、例えば、レジストを露光した後、四弗化炭素
（Ｃ4Ｆ8）ガスを用いたプラズマエッチングによって行
う。
【００２３】第２工程では、Ｔｉ膜１０１を厚さ１０ｎ
ｍ、ＴｉＮ膜１０２を厚さ１００ｎｍ堆積し、つぎにス
ルーホールを埋め込めるようにＷ膜１０７を厚さ５００
ｎｍ堆積し、下層配線と最上層配線をつなぐプラグを形
成する。
【００２４】Ｔｉ膜の堆積は、例えば、成膜室に０.５
Ｐａ のアルゴン（Ａｒ）ガス供給しながらＴｉのター
ゲットに直流電圧３ｋＷを負荷し、ＤＣスパッタによっ
て堆積する。
【００２５】ＴｉＮ膜は、例えば、分圧が０.１Ｐａと
なるＡｒガスと０.４Ｐａとなる窒素（Ｎ2 ）ガスを同
時に成膜室に供給しながらＴｉターゲットに直流電圧５
ｋＷを負荷し、反応性スパッタリングを行うことで成膜
を行う。成膜中の窒素比率をガス全体量のおよそ４５〜
９５％の範囲で調整することは可能である。ＴｉＮ膜
は、内部組織が立方晶になっており、膜中の窒素は原子
百分率で少なくとも３３％以上になっていることが望ま
しい。
【００２６】Ｗ膜は、例えば、スルーホールの埋め込み
特性をよくするため、六フッ化タングステン（ＷＦ6）
とシラン（ＳｉＨ4）を用いたＣＶＤ法によって成膜す
る。
【００２７】第３工程では、前工程で堆積させたＷ膜，
ＴｉＮ／Ｔｉ膜を化学機械研摩（ＣＭＰ）によってＴｉ
膜が除去されるまで研摩する。
【００２８】第４工程では、まずボンディングパッドの
下部構造となるＴｉＮｘ膜１０８，ＴｉＮ膜１０２，Ｔ
ｉ膜１０１，Ａｌ合金膜１０３，Ｔｉ膜１０１，ＴｉＮ
膜１０２を順に堆積する。
【００２９】ＴｉＮｘ膜は、例えば、成膜室に０.４Ｐ
ａのＡｒガスと０.１Ｐａの窒素ガスを同時に成膜室に
供給しながらＴｉターゲットに直流電圧を負荷し、反応
性スパッタリングを行うことで成膜を行う。供給するガ
ス量の比は、成膜装置によって多少異なるが、生成され
るＴｉＮｘ膜が中にＮ原子が原子百分率で１０〜２５％
（ＴｉＮｘのｘがｘ＜１／３）になるように窒素比率が
ガス全体量のおよそ１０〜４５％の範囲で調整し、Ｔｉ
の結晶構造が六方晶になるようにする。Ｔｉ膜中にＮが
１０〜２５％混入することでＴｉの活性化が抑制され、
下地の層間絶縁膜内のＯと反応することを防止できる。
ＴｉＮｘ膜厚は、窒素を添加したＴｉが島状成長から膜
状に変化する膜厚以上であり、およそ３ｎｍ以上であ
る。
【００３０】ＴｉＮｘ膜上に堆積するＴｉ膜，ＴｉＮ
膜，Ａｌ合金膜については、第２工程で説明したように
成膜を行えばよい。
【００３１】最上層の積層配線構造１０９を堆積させた
後、最上層の回路パターンを形成するため、積層配線１
０９をエッチングする。例えば、Ａｌ合金膜,Ｔｉ膜,Ｔ
ｉＮ膜は、レジストを露光した後、Ｃｌ系の三塩化ホウ
素(ＢＣｌ3）などを原料とするガスでエッチングすれば
良い。
【００３２】第５工程について説明する。前工程で形成
した最上層の配線パターンの上に、内部回路を保護する
ため、酸化シリコン（ＳｉＯ2 ）膜１１０を厚さ５００
ｎｍ、窒化シリコン（Ｓｉ3Ｎ4）膜１１１を厚さ１００
０ｎｍ堆積する。該ＳｉＯ2膜１１０は、ＴＥＯＳガス
を原料にプラズマＣＶＤで、該Ｓｉ3Ｎ4膜はモノシラン
（ＳｉＨ4）とアンモニア（ＮＨ3）を原料にＣＶＤ成膜
する。
【００３３】つぎに半導体チップ内の信号を取出すた
め、レジストを露光した後、四弗化炭素（Ｃ4Ｆ8）ガス
を用いてＳｉＯ2 膜とＳｉ3Ｎ4膜をプラズマエッチング
で除去し、ボンディングパッド用に開口部１１４を形成
する。このとき、ボンディングパッド上部の高融点材料
積層膜１０５も同時にエッチングしてＡｌ合金膜を露出
させる。
【００３４】なお、説明した工程内で使用した膜の成膜
方法や膜厚は、説明した方法に限定されるものでは無
く、別の成膜方法で所望の膜厚だけ堆積すればよい。例
えば、上記の説明では、最上層配線のＡｌ合金上部の積
層構造では、ＴｉＮ膜をスパッタ法で堆積したが、四塩
化チタン(ＴｉＣｌ4）ガスを用いるＣＶＤ法にて堆積を
行っても構わない。
【００３５】図７に半導体デバイスの断面を示す。シリ
コン基板１１６上にゲート電極117やコンタクト部が形
成されている。コンタクト部ではチタンシリサイド１１
８とＴｉＮが積層され、その上の配線では、Ｔｉ／Ｔｉ
Ｎ／Ｔｉ膜１０４，Ａｌ合金膜１０３，ＴｉＮ／Ｔｉ膜
１０５が積層された構造１０６になっており、ボンディ
ングパッドを含む最上層配線ではＴｉＮｘ／ＴｉＮ／Ｔ
ｉ膜１０４ｂ，Ａｌ合金膜１０３，ＴｉＮ／Ｔｉ膜１０
５が積層された構造１０９になっている。ボンディング
パッド１１２と層間絶縁膜１００との界面に酸化チタン
が形成されにくいことで、ボンディングワイヤ１１５を
接続してもボンディングパッド１１２がはがれにくい信
頼性が高い半導体装置を提供することが可能となる。
【００３６】図５，図６ではプラグとして埋め込んだＷ
膜の除去にＣＭＰプロセスを用いたが、図８，図９では
Ｗ膜をエッチバックで除去する別の製造方法について説
明する。この別の製造方法においては、図５の第１工程
までは同一のプロセスで良い。以下、第２工程以後を説
明する。
【００３７】別の製造方法の第２工程では、ＴｉＮｘ膜
１０８を厚さ１０ｎｍ，ＴｉＮ膜１０２を厚さ１００ｎ
ｍ堆積し、つぎにスルーホールを埋め込めるようにＷ膜
１０７を厚さ５００ｎｍ堆積し、下層配線と最上層配線
をつなぐプラグを形成する。
【００３８】ＴｉＮｘ膜の堆積は、先の製造方法で説明
したように、スパッタ成膜室内へ供給するＡｒガスとＮ
2 ガスの比を１０〜４５％の範囲で調整し、生成される
TiNx膜が中にＮ原子が原子百分率で１０〜２５％（Ｔｉ
Ｎｘのｘがｘ＜１／３）であり、結晶構造が六方晶にな
るように反応性スパッタを行う。Ｔｉ膜中にＮが１０〜
２５％混入することでＴｉの活性化が抑制される。
【００３９】他の膜の形成方法については、前記製造方
法において説明したように、Ｔｉ膜やＴｉＮ膜ではスパ
ッタリングにて、Ｗ膜はＣＶＤ法にて成膜すればよい。
【００４０】別の製造方法の第３工程では、前工程で堆
積させたＷ膜をＳＦ6 ガスなどを用い、ＴｉＮ膜が露出
するまでエッチバックする。
【００４１】別の製造方法の第４工程以降、図９を用い
て説明する。Ｔｉ膜１０１，Ａｌ合金膜１０３，Ｔｉ膜
１０１，ＴｉＮ膜１０２を順に堆積し、その後、ＢＣｌ
3 ガスなどを用いてドライエッチングで配線パターンを
形成し、ボンディングパッド１１２や最上層配線１１３
を形成する。
【００４２】別の製造方法の第５工程について説明す
る。内部回路を保護するため、ＳiＯ2膜１１０を厚さ５
００ｎｍ、Ｓｉ3Ｎ4膜１１１を厚さ１０００ｎｍ堆積す
る。レジストを露光し、四弗化炭素（Ｃ4Ｆ8）ガスを用
いてＳｉＯ2 膜とＳｉ3Ｎ4膜をプラズマエッチングで除
去し、ボンディングパッド用に開口部１１４を形成し、
Ａｌ合金膜を露出させる。
【００４３】以上のような方法にて半導体装置を製造す
ると、ボンディングパッド１１２と層間絶縁膜１００と
の界面に酸化チタンが形成されにくいため、ボンディン
グパッド１１２がはがれず、信頼性が高い半導体装置を
提供することが可能となる。
【００４４】
【発明の効果】本発明を半導体装置に適用することで、
ボンディングパッドのはく離を防止することが可能とな
る。
【図面の簡単な説明】
【図１】本発明の実施例１に係る半導体装置の断面模式
図。
【図２】本発明の実施例１に係る半導体装置を樹脂封止
した場合の斜視図。
【図３】実施例１に係る半導体装置のボンディングパッ
ドにボンディングワイヤを接続した場合の斜視図。
【図４】本発明の実施例２に係る半導体装置の断面模式
図。
【図５】本発明の実施例１に係る半導体装置の製造工程
断面図。
【図６】本発明の実施例１に係る半導体装置の製造工程
断面図。
【図７】本発明の実施例１に係る半導体装置の断面模式
図。
【図８】本発明の実施例２に係る半導体装置の製造工程
断面図。
【図９】本発明の実施例２に係る半導体装置の製造工程
断面図。
【符号の説明】
１００…層間絶縁膜、１０１…チタン膜、１０２…窒化
チタン膜、１０３…アルミニウム合金膜、１０４ａ…配
線下部の高融点材料積層膜、１０４ｂ，１０５…高融点
材料積層膜、１０６，１１３…積層配線、１０７…タン
グステンプラグ、１０７ａ…スルーホール、１０８…窒
素添加チタン膜、１０９…ボンディングパッド積層構
造、１１０…酸化シリコン保護膜、１１１…窒化シリコ
ン保護膜、１１２…ボンディングパッド、１１４…保護
膜開口部、１１５…ボンディングワイヤ、１１６…シリ
コン基板、１１７…ゲート電極、１１８…チタンシリサ
イド膜、２００…封止樹脂、２０１…半導体チップ、２
０２…タブ、２０３…リードフレーム。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐原 政司 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F033 HH08 HH18 HH33 JJ18 JJ19 JJ33 KK08 KK18 KK33 MM08 MM13 NN06 NN07 PP04 PP06 PP15 PP16 QQ08 QQ09 QQ11 QQ31 QQ48 RR04 RR06 RR09 SS01 SS02 SS04 SS15 SS22 VV07 WW04 XX14 5F044 EE04 EE06 EE12

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】ボンディングパッドを有する半導体装置に
    おいて、絶縁膜上に原子百分率で１０％以上，２５％以
    下の窒素が添加されたチタン膜を介してボンディングパ
    ッドが形成されており、該ボンディングパッドは窒化チ
    タン膜上に導電性膜が形成された構造であることを特徴
    とする半導体装置。
JP35699099A 1999-12-16 1999-12-16 半導体装置 Pending JP2001176875A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35699099A JP2001176875A (ja) 1999-12-16 1999-12-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35699099A JP2001176875A (ja) 1999-12-16 1999-12-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2001176875A true JP2001176875A (ja) 2001-06-29

Family

ID=18451813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35699099A Pending JP2001176875A (ja) 1999-12-16 1999-12-16 半導体装置

Country Status (1)

Country Link
JP (1) JP2001176875A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004097930A1 (ja) * 2003-04-28 2004-11-11 Fujitsu Limited 半導体装置及びその製造方法
JP2005019696A (ja) * 2003-06-26 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法
JP2006128353A (ja) * 2004-10-28 2006-05-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR100790227B1 (ko) * 2005-05-20 2008-01-02 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP2014072519A (ja) * 2012-09-28 2014-04-21 Taiwan Semiconductor Manufactuaring Co Ltd パッド構造
JP2014165219A (ja) * 2013-02-21 2014-09-08 Renesas Electronics Corp 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004097930A1 (ja) * 2003-04-28 2004-11-11 Fujitsu Limited 半導体装置及びその製造方法
US7492047B2 (en) 2003-04-28 2009-02-17 Fujitsu Limited Semiconductor device and its manufacture method
JP2005019696A (ja) * 2003-06-26 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法
JP2006128353A (ja) * 2004-10-28 2006-05-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR100790227B1 (ko) * 2005-05-20 2008-01-02 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP2014072519A (ja) * 2012-09-28 2014-04-21 Taiwan Semiconductor Manufactuaring Co Ltd パッド構造
JP2014165219A (ja) * 2013-02-21 2014-09-08 Renesas Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3216345B2 (ja) 半導体装置及びその作製方法
JP2889430B2 (ja) コンタクト部形成方法
US8647984B2 (en) Method of manufacturing semiconductor device
JPH0936228A (ja) 配線形成方法
KR100226742B1 (ko) 반도체 소자의 금속배선 형성 방법
JPH09321045A (ja) 半導体装置およびその製造方法
JP2001176875A (ja) 半導体装置
JP3027946B2 (ja) 半導体装置およびその製造方法
US7148139B2 (en) Method for forming metal wiring of semiconductor device
US7642655B2 (en) Semiconductor device and method of manufacture thereof
JPH09172017A (ja) 半導体装置の製造方法
JP2981366B2 (ja) 半導体装置の製造方法
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
US6426016B1 (en) Method for etching passivation layers and antireflective layer on a substrate
JPH07263553A (ja) 半導体装置の製造方法
JPH1154507A (ja) 半導体装置の製造方法
JPH0778789A (ja) 半導体装置の製造方法
JPH05175196A (ja) 半導体装置の配線構造
JPH04313255A (ja) 配線形成方法
JPH06132287A (ja) 研磨による配線層の形成方法
JPH0235753A (ja) 半導体装置の製造方法
JPH0851087A (ja) 半導体装置の製造方法と半導体ウエハ構造
JPH0766157A (ja) 配線形成方法
KR20040088282A (ko) 스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의금속플러그
JPH06120358A (ja) 高集積半導体装置及びその製造方法