JP2006109029A - 映像信号処理回路 - Google Patents

映像信号処理回路 Download PDF

Info

Publication number
JP2006109029A
JP2006109029A JP2004292132A JP2004292132A JP2006109029A JP 2006109029 A JP2006109029 A JP 2006109029A JP 2004292132 A JP2004292132 A JP 2004292132A JP 2004292132 A JP2004292132 A JP 2004292132A JP 2006109029 A JP2006109029 A JP 2006109029A
Authority
JP
Japan
Prior art keywords
video signal
signal
analog
composite video
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004292132A
Other languages
English (en)
Inventor
Ikuo Osawa
郁郎 大澤
Yoshifumi Yoshida
好文 吉田
Hiroyuki Ebinuma
博行 海老沼
Toru Okada
徹 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004292132A priority Critical patent/JP2006109029A/ja
Priority to US11/242,772 priority patent/US7456903B2/en
Priority to TW094134690A priority patent/TWI273848B/zh
Priority to KR1020050093405A priority patent/KR100717236B1/ko
Priority to CNB2005101291698A priority patent/CN100405821C/zh
Publication of JP2006109029A publication Critical patent/JP2006109029A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Synchronizing For Television (AREA)
  • Picture Signal Circuits (AREA)

Abstract

【課題】アナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路であって、弱電界時に正確な同期信号を得ることができる映像信号処理回路を提供する。
【解決手段】外部入力されるアナログ複合映像信号は、アナログLPF21とADC11とに供給される。アナログLPF21は、入力されたアナログ複合映像信号から高周波成分を除去する。同期分離回路22は、アナログLPF21の出力信号から同期信号を分離し、デジタル映像信号処理回路12に供給する。一方、ADC11は、アナログ複合映像信号をAD変換し、デジタルの複合映像信号をデジタル映像信号処理回路12に供給する。デジタル映像信号処理回路12は、同期分離回路22から供給される同期信号を用いて、ADC11から供給されるデジタルの複合映像信号に、所定の映像信号処理を施す。
【選択図】図1

Description

本発明は、テレビジョン放送信号などのアナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路に関する。
従来、アナログテレビジョン放送信号などのアナログ複合映像信号からRGB信号を生成するビデオデコーダとして、BIP−ICを用いたアナログ方式のデコーダ(アナログビデオデコーダ)が広く利用されてきた。ところが、近年、デジタル技術の進歩により、また、液晶ディスプレイ(LCD)やプラズマディスプレイ(PDP)等のデジタルディスプレイの普及に伴い、MOS−ICによるデジタル方式のデコーダ(デジタルビデオデコーダ)が増えてきている。
図4は、アナログビデオデコーダ70の構成を示すブロック図である。図4において、アナログビデオデコーダ70には外部からアナログ複合映像信号が入力され、この信号は、同期分離回路71と映像信号処理回路72とに供給される。同期分離回路71は、アナログ複合映像信号から同期信号を分離し、これを映像信号処理回路72に供給する。映像信号処理回路72は、同期分離回路71から供給される同期信号を用いて、アナログ複合映像信号に対して各種の映像信号処理(Y/C分離、色復調など)を施し、アナログRGB信号を生成して出力する。
図5は、デジタルビデオデコーダ80の構成を示すブロック図である。図5において、デジタルビデオデコーダ80には外部からアナログ複合映像信号が入力される。このアナログ複合映像信号は、AD変換器(ADC)81によりデジタル信号に変換された後、デジタル同期分離回路82とデジタル映像信号処理回路83とに供給される。デジタル同期分離回路82は、デジタル変換された複合映像信号から同期信号を分離し、これをデジタル映像信号処理回路83に供給する。デジタル映像信号処理回路83は、デジタル同期分離回路82から供給される同期信号を用いて、デジタル化された複合映像信号に対して各種の映像信号処理(Y/C分離、色復調など)を施し、デジタルRGB信号を生成して出力する。
なお、特許文献1、2には、アナログ複合映像信号に関する記載がある。
特開2003−153298号公報 特開平10−254422号公報
上記デジタルビデオデコーダは、アナログビデオデコーダと比較して、デジタル化に伴う利点を有する。しかし、弱電界時における同期性能については、アナログビデオデコーダに劣っているのが現状である。以下、両者の同期性能の差について説明する。
図6(a)は、ノイズが無い状態における、アナログ複合映像信号の波形図である。図6(a)には、輝度信号と同期信号とが合成されてなる白黒テレビジョン信号が示されている。なお、カラーテレビジョン信号は、白黒テレビジョン信号において、バックポーチにカラーバースト信号が重畳され、輝度信号に搬送色信号が重畳されたものである。
同期信号の分離(同期分離)は、図6(a)の一点鎖線で示すとおり、同期信号の先端レベル(シンクチップレベル)とペデスタルレベルとの間のスライスレベルで複合映像信号をコンパレータで切り出す(スライスする)ことにより行われる。この同期分離により、図6(b)のように同期信号が分離される。ところが、図6(c)を見れば分かるように、弱電界時においては複合映像信号に高周波のノイズが乗っており、このノイズは同期分離に影響を及ぼす。
図7は、同期分離の手順を示す図である。図7において、(a)にはアナログビデオデコーダによる手順の一例が示されており、(b)にはデジタルビデオデコーダによる手順の一例が示されている。以下、図7に従って、弱電界時における同期分離について、アナログビデオデコーダとデジタルビデオデコーダとを比較する。
アナログビデオデコーダは、図7(a)に示されるとおり、アナログローパスフィルタによりアナログ複合映像信号から高周波成分を除去し、コンパレータを用いて得られた信号をスライスレベルで切り出すことにより、同期信号を分離する。このため、アナログビデオデコーダによれば、弱電界時においても良好に同期信号を分離することができる。
一方、デジタルビデオデコーダは、図7(b)に示されるとおり、まず、アナログ複合映像信号をサンプリングクロックでサンプリングし、デジタルの複合映像信号に変換する。このとき、弱電界信号により重畳されたノイズが原因となり、デジタル変換後の複合映像信号にはデジタル化されたノイズ成分が含まれることとなる。このノイズ成分は、デジタルローパスフィルタによってある程度軽減されるが、最終的に、同期分離後の信号すなわち再生された同期信号に残ってしまう。
このように、デジタルビデオデコーダは、現時点では、弱電界時の同期分離についてアナログビデオデコーダに及ばないのが現状である。
ここで、同期信号は複合映像信号のタイミング情報であるので、同期信号が正確に再現されない場合には、画面が揺れるといった問題や、輝度信号または色信号が正確に再生されないといった問題が発生する。
そこで、本発明は、アナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路であって、弱電界時に正確な同期信号を得ることができる映像信号処理回路を提供する。
本発明に係る映像信号処理回路は、少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号を受けて、前記アナログ複合映像信号から高周波成分を除去するアナログフィルタと、前記アナログフィルタの出力信号から同期信号を分離する同期分離回路と、前記アナログ複合映像信号をAD変換するAD変換器と、前記同期分離回路により得られた同期信号を用いて、前記AD変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、を備えることを特徴とする。
また、本発明に係る映像信号処理回路は、少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号と、前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から分離された同期信号と、を受けて、前記アナログ複合映像信号をAD変換するAD変換器と、前記同期信号を用いて、前記AD変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、を備えることを特徴とする。
本発明によれば、アナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路であって、弱電界時に正確な同期信号を得ることができる映像信号処理回路を提供することができる。
以下、本発明の実施の形態を図面に従って説明する。
図1は、本実施の形態に係る映像信号処理回路1の構成を示すブロック図である。この映像信号処理回路1は、外部から入力されたアナログ複合映像信号から、デジタルの3原色(RGB)信号を作成して出力する回路(ビデオデコーダ)である。ここで、アナログ複合映像信号とは、輝度信号や色信号などの映像信号と同期信号とが合成されてなるアナログの信号であり、例えば、NTSC方式やPAL方式などのビデオ信号である。
図1において、映像信号処理回路1は、AD変換器(ADC)11、デジタル映像信号処理回路12、ローパスフィルタ(LPF)21、および同期分離回路22を有する。好適な態様では、ADC11およびデジタル映像信号処理回路12を含むデジタルIC10に、LPF21および同期分離回路22が外付けされている。この構成において、外部からのアナログ複合映像信号は、ADC11およびLPF21に入力される。
LPF21は、入力されたアナログ複合映像信号から高周波成分を除去するアナログローパスフィルタである。このLPF21により、アナログ複合映像信号(特に弱電界信号)に含まれる高周波のノイズ成分が除去される。LPF21は、得られた信号を同期分離回路22に供給する。
同期分離回路22は、LPF21から供給されるアナログ信号から同期信号を分離し、得られた同期信号を、デジタルIC10の入力端子13を介して、デジタル映像信号処理回路12に供給する。ここで、同期信号は、水平同期信号(H−SYNC)および垂直同期信号(V−SYNC)、または、これらが複合された複合同期信号(C−SYNC)である。図2に、同期分離回路22の構成の一例を示す。ただし、同期分離回路としては様々なタイプのものが知られており、本実施の形態に係る同期分離回路22のタイプは特に限定されない。以下、図2に示される同期分離回路22について説明する。なお、以下の説明において、アナログ複合映像信号は、NTSC方式のビデオ信号であるものとする。
図2において、同期分離回路22は、コンパレータ31、PLL回路32、分周器33、垂直同期分離回路34、およびスイッチ回路35により構成されている。
コンパレータ31は、LPF21からノイズ除去後のアナログ複合映像信号の供給を受け、このアナログ複合映像信号を所定のスライスレベルL1で切り出す(スライスする)ことにより、アナログ複合映像信号から信号S1(C−SYNC)を分離する。そして、得られた信号S1をPLL回路32に供給する。このPLL回路32は、位相検出器32a、ループフィルタ32b、電圧制御発振器(VCO)32c、および分周器32dにより構成されている。
位相検出器32aは、コンパレータ31の出力信号S1と、分周器32dの出力信号S5(再生されたH−SYNC)との入力を受け、両者の位相を比較し、両者の位相差に対応する電圧値を有する位相差信号S2をループフィルタ32bに出力する。
ループフィルタ32bは、位相検出器32aから供給された位相差信号S2から高周波成分を除去し、得られた信号S3をVCO32cに供給する。
VCO32cは、ループフィルタ32bから供給される信号S3の電圧値に応じて、出力信号S4の発振周波数を変化させて分周器32dに出力する。ここで、VCO32cは、コンパレータ31の出力信号S1と分周器32dの出力信号S5との位相差をなくす方向に発振周波数を変化させる。
分周器32dは、ダウンカウンタにより構成され、VCO32cの出力信号S4を分周比N(Nは偶数)で分周し、周期1H(1水平走査期間)の信号S5を生成する。分周器32dは、この信号S5を、再生されたH−SYNCとして、デジタルIC10の入力端子13に出力するとともに、位相検出器32aにフィードバックする。また、分周器32dは、信号S5を生成する過程で、VCO32cの出力信号S4を分周比N/2で分周して周期H/2の信号S6を生成し、この信号S6を分周器33に出力する。
分周器33は、ダウンカウンタにより構成され、分周器32dから供給される周期H/2の信号S6を分周比525で分周し、周期262.5Hの信号S7を生成する。分周器33は、得られた信号S7をスイッチ回路35に出力する。
上記のコンパレータ31の出力信号S1は、上記のPLL回路32に供給されるとともに、垂直同期分離回路34にも供給される。
垂直同期分離回路34は、積分回路34aとコンパレータ34bとにより構成される。図3に、垂直同期分離回路34に入力される入力信号S1、積分回路34aの出力信号S8、およびコンパレータ34bの出力信号S9の波形図を示す。
積分回路34aは、アナログ方式またはデジタル方式により入力信号S1を積分し、積分信号S8をコンパレータ34bに出力する。コンパレータ34bは、積分回路34aからの積分信号S8を所定のスライスレベルL2で切り出し、得られた信号S9をスイッチ回路35に出力する。また、コンパレータ34bは、信号S9を分周器33に供給する。分周器33は、この信号S9により適宜のタイミングでリセットされる。例えば、分周器33は、ある一連のアナログ複合映像信号について、信号S9に含まれる最初のパルスでリセットされる。
スイッチ回路35は、分周器33の出力信号S7および垂直同期分離回路34の出力信号S9のうちいずれか一方の信号を、選択的に、再生されたV−SYNCとしてデジタルIC10の入力端子13に出力する。例えば、スイッチ回路35は、ある一連のアナログ複合映像信号について、信号S9の最初のパルスが出力されるまで信号S9を選択し、当該パルスの出力後においては信号S7を選択する。
なお、上記の同期分離回路22により再生されたC−SYNC、H−SYNC、またはV−SYNCは、映像信号処理回路1の外部にも出力される。
図1に戻り、ADC11は、入力されたアナログ複合映像信号をAD変換し、得られたデジタルの複合映像信号をデジタル映像信号処理回路12に供給する。
デジタル映像信号処理回路12は、入力端子13に供給される同期信号(H−SYNCおよびV−SYNC)、すなわち同期分離回路22により再生された同期信号を用いて、ADC11によりデジタル化された複合映像信号に、所定の映像信号処理を施し、デジタルのRGB信号を生成して外部に出力する。ここで、所定の映像信号処理としては、例えば、アナログ複合映像信号をクランプするクランプ回路(不図示)のためのクランプパルスを生成する処理、デジタル化された複合映像信号から輝度信号(Y)と色信号(C)とを生成するY/C分離処理、生成された色信号から色差信号(R−Y,G−Y,B−Y)を復調する色復調処理、輝度信号と色差信号とからRGB信号を生成するRGB信号生成処理、などがある。
上記構成を有する映像信号処理回路1の動作について、簡単に説明する。外部からのアナログ複合映像信号は、ADC11とLPF21とに入力される。LPF21は、アナログ複合映像信号からノイズ成分を除去し、得られた信号を同期分離回路22に出力する。同期分離回路22は、ノイズ除去後のアナログ複合映像信号から同期信号(H−SYNCおよびV−SYNC)を抽出し、この同期信号をデジタル映像信号処理回路12に供給する。一方、ADC11は、アナログ複合映像信号をAD変換し、デジタル変換された複合映像信号を、デジタル映像信号処理回路12に供給する。デジタル映像信号処理回路12は、同期分離回路22によって正確に再生された同期信号を用いて、デジタルの複合映像信号から、デジタルのRGB信号を生成して出力する。
以上のとおり、本実施の形態によれば、次の効果が得られる。すなわち、入力されたアナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路において、AD変換後の複合映像信号に対して同期分離を行うのではなく、アナログフィルタによってアナログ複合映像信号から高周波成分を除去し、得られた信号に対して同期分離を行う。このため、従来のデジタルビデオデコーダ80に対して弱電界時の同期性能を改善することができ、正確な同期信号を得ることができる。この結果、同期ずれによる画面の揺れを軽減することができる。また、正確な同期信号を使用することができるので、輝度信号や色信号の再生を良好に行うことができる。
また、入力されたアナログ複合映像信号をAD変換するAD変換器と、当該AD変換器によりデジタル化された複合映像信号に映像信号処理を施すデジタル映像信号処理回路とを有する映像信号処理回路(デジタルビデオデコーダ)において、内部でAD変換後の複合映像信号に対して同期分離を行うのではなく、アナログフィルタによってアナログ複合映像信号から高周波成分を除去し、得られた信号に対して同期分離を行う外部回路から、同期信号の供給を受ける。このため、本実施の形態によれば、従来のデジタルビデオデコーダ80に対して弱電界時の同期性能を改善することができ、正確な同期信号を得ることができる。この結果、同期ずれによる画面の揺れを軽減することができる。また、正確な同期信号を使用することができるので、輝度信号や色信号の再生を良好に行うことができる。
以上、本発明の実施の形態について説明したが、本発明が上記の実施の形態に限定されないことは言うまでもない。例えば、同期分離回路22は、同期信号として、C−SYNCをデジタル映像信号処理回路12に供給してもよい。この場合、同期分離回路22では、C−SYNCからH−SYNCおよびV−SYNCを分離する必要がないので、図2において、コンパレータ31以外の回路は省略可能である。その代わり、デジタル映像信号処理回路12側に、C−SYNCからH−SYNCおよびV−SYNCを分離する回路(例えば、図2の32〜35)が必要となる。
また、デジタル映像信号処理回路12は、好適にはデジタルRGB信号を生成する回路であるが、これに限られず、デジタルの複合映像信号に対して同期信号を用いた処理を施す回路であればよい。例えば、デジタル映像信号処理回路12は、輝度信号と色信号とを生成して出力する回路、輝度信号と色差信号とを生成して出力する回路、あるいはクランプパルスを生成して出力する回路などであってもよい。
実施の形態に係る映像信号処理回路の構成を示すブロック図である。 同期分離回路の構成の一例を示す図である。 垂直同期分離回路における信号の波形図を示す。 アナログビデオデコーダの構成を示すブロック図である。 デジタルビデオデコーダの構成を示すブロック図である。 アナログ複合映像信号の波形図である。 同期分離の手順を示す図である。
符号の説明
1 映像信号処理回路、10 デジタルIC、11 AD変換器(ADC)、12 デジタル映像信号処理回路、13 入力端子、21 ローパスフィルタ(LPF)、22 同期分離回路。

Claims (2)

  1. 少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号を受けて、
    前記アナログ複合映像信号から高周波成分を除去するアナログフィルタと、
    前記アナログフィルタの出力信号から同期信号を分離する同期分離回路と、
    前記アナログ複合映像信号をAD変換するAD変換器と、
    前記同期分離回路により得られた同期信号を用いて、前記AD変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、
    を備えることを特徴とする映像信号処理回路。
  2. 少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号と、
    前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から分離された同期信号と、を受けて、
    前記アナログ複合映像信号をAD変換するAD変換器と、
    前記同期信号を用いて、前記AD変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、
    を備えることを特徴とする映像信号処理回路。
JP2004292132A 2004-10-05 2004-10-05 映像信号処理回路 Pending JP2006109029A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004292132A JP2006109029A (ja) 2004-10-05 2004-10-05 映像信号処理回路
US11/242,772 US7456903B2 (en) 2004-10-05 2005-10-04 Video signal processing circuit
TW094134690A TWI273848B (en) 2004-10-05 2005-10-04 Video signal processing circuit
KR1020050093405A KR100717236B1 (ko) 2004-10-05 2005-10-05 영상 신호 처리 회로
CNB2005101291698A CN100405821C (zh) 2004-10-05 2005-10-08 视频信号处理电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004292132A JP2006109029A (ja) 2004-10-05 2004-10-05 映像信号処理回路

Publications (1)

Publication Number Publication Date
JP2006109029A true JP2006109029A (ja) 2006-04-20

Family

ID=36378238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004292132A Pending JP2006109029A (ja) 2004-10-05 2004-10-05 映像信号処理回路

Country Status (2)

Country Link
JP (1) JP2006109029A (ja)
CN (1) CN100405821C (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105933574B (zh) * 2016-05-20 2019-05-21 南京邮电大学 视频中行、场同步信号的分离***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH089190A (ja) * 1994-06-15 1996-01-12 Hitachi Ltd 同期判定回路
JP2001094824A (ja) * 1999-09-20 2001-04-06 Matsushita Electric Ind Co Ltd 水平同期分離回路
JP2001285669A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 同期信号処理回路および表示装置
JP2002278495A (ja) * 2001-03-16 2002-09-27 Fujitsu General Ltd サンプリング位相調整回路
JP2003087602A (ja) * 2001-09-07 2003-03-20 Fujitsu General Ltd 映像信号処理回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930010844B1 (ko) * 1991-01-12 1993-11-12 삼성전자 주식회사 전자카메라의 비디오신호기록장치
US5717469A (en) * 1994-06-30 1998-02-10 Agfa-Gevaert N.V. Video frame grabber comprising analog video signals analysis system
JPH0884320A (ja) * 1994-09-13 1996-03-26 Hitachi Ltd ビデオディスク再生装置およびそれを用いた表示システム
JP3087635B2 (ja) * 1995-12-11 2000-09-11 日本電気株式会社 画像同期制御表示装置
CN1331548A (zh) * 2000-06-26 2002-01-16 张培忠 对称型全帧行扰乱电视图象加/解密器
CN1510917A (zh) * 2002-12-25 2004-07-07 乐金电子(沈阳)有限公司 数字电视输入信号处理装置及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH089190A (ja) * 1994-06-15 1996-01-12 Hitachi Ltd 同期判定回路
JP2001094824A (ja) * 1999-09-20 2001-04-06 Matsushita Electric Ind Co Ltd 水平同期分離回路
JP2001285669A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 同期信号処理回路および表示装置
JP2002278495A (ja) * 2001-03-16 2002-09-27 Fujitsu General Ltd サンプリング位相調整回路
JP2003087602A (ja) * 2001-09-07 2003-03-20 Fujitsu General Ltd 映像信号処理回路

Also Published As

Publication number Publication date
CN1774036A (zh) 2006-05-17
CN100405821C (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
US7486336B2 (en) ADC system, video decoder and related method for decoding composite video signal utilizing clock synchronized to subcarrier of composite video signal
KR100786043B1 (ko) 오버-샘플링 a/d 변환 회로
US8233092B2 (en) Video signal processing device
KR100639522B1 (ko) 복합 동기 신호를 사용하는 외부 동기 시스템 및 이 외부 동기 시스템을 사용하는 카메라 시스템
KR100717236B1 (ko) 영상 신호 처리 회로
JP2003018614A (ja) 映像信号処理装置
JPH10178654A (ja) Tvシステムのダブルウインドー処理装置
JP2006109029A (ja) 映像信号処理回路
JP2006109066A (ja) 映像信号処理回路
JP2529288B2 (ja) 映像信号サンプリングクロック発生装置
US7432982B2 (en) OSD insert circuit
JP4509634B2 (ja) 同期信号発生回路及びこれを備えるカラーテレビジョンカメラ
JP2001094821A (ja) サンプリングクロック生成回路
JP2004289801A (ja) 映像信号処理回路、映像信号処理方法
JP2002300425A (ja) デジタル・ビデオ処理回路および方法
JP2005080026A (ja) サンプリングクロック生成回路
JP2001112016A (ja) 映像信号処理装置
JP3249363B2 (ja) クロック再生回路
JP3475773B2 (ja) 映像信号処理装置及び液晶表示装置
JP3524817B2 (ja) バーストゲートパルスタイミング補正回路
JPH09154041A (ja) 直流再生回路
JPH0832049B2 (ja) ディジタルテレビジョン信号のコンポーネント入力処理装置
JPH06217221A (ja) 文字放送受信機
KR20030062742A (ko) 디지털 티브이의 디지털/아날로그 통합 유저 인터페이스구현 장치
JPH05219522A (ja) Yc分離回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110517