JP2001094821A - サンプリングクロック生成回路 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、少ない回路構成でサブキャリアー
信号または水平同期信号にロックしたサンプリングクロ
ックを生成することができる回路を提供する。 【解決手段】 １０１ ＡＤ変換回路１０１と、水平同
期信号スライス回路１０２と、掛算回路１０３と、ロー
パスフィルター回路１０４と、パルス生成回路１０５
と、てい倍回路１０６と、ＤＡ変換回路１０７と、アド
レス生成回路１０８と、加算回路１０９と、ＶＣＯ回路
１１０と、サンプリングクロック１１２と、制御データ
１１３と、ＳＩＮＲＯＭ回路１１４とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、少ない回路構成で
サブキャリアー信号または水平同期信号にロックしたサ
ンプリングクロックを生成することができる回路を提供
するためのサンプリングクロック生成回路に関するもの
である。

【０００２】

【従来の技術】近年、サンプリングクロック生成回路
は、ＹＵＶ入力（コンポーネント入力）対応のデジタル
テレビジョン受信機が普及するにあたり、必要不可欠な
技術として重要視されている。

【０００３】以下、図面を参照しながら、上述した従来
のサンプリングクロック生成回路の一例について説明を
行う。

【０００４】図５は、特開平５−１９９５４３号公報で
提案されているサンプリングクロック生成回路のブロッ
ク構成図を示すものである。図５(a) は第一の実施例の
構成を示すブロック回路である。また、同図(b) はアナ
ログビデオ信号を、同図(c) は、同実施例のＡ／Ｄ変換
器用ＣＫ切換え用の信号波形図である。以下、これらの
図によってこの実施例を説明する。

【０００５】端子１から入力されるアナログビデオ信号
は、デジタル信号に変換するためのＡ／Ｄ変換器２に与
えられ、選択回路３から与えられるクロック信号をサン
プリングの基準としてデジタル信号に変換される。選択
回路３は、タイミング発生回路４から与えられる図１
(c) に示すようなタイミング信号ＣＫＳの“Ｈ”“Ｌ”
状態によって、Ａ／Ｄ変換器２に対するサンプリングク
ロックを、ｍＦscクロック発生回路５またはｎＦh クロ
ック発生回路６から与えられる２つのいずれかのクロッ
ク信号に切り換えている。

【０００６】タイミング信号ＣＫＳは図示されるよう
に、アナログビデオ入力信号の同期信号期間とこれ以外
の期間とで論理反転しており、バースト信号を含む映像
信号の“Ｌ”期間は、ｍＦscクロック発生回路５から与
えられるクロック信号を、逆に“Ｈ”の同期信号期間は
ｎＦh クロック発生回路６から与えられるクロック信号
に切換えて、選択回路３を介してＡ／Ｄ変換器２に出力
している。Ａ／Ｄ変換器２で変換されたデジタルビデオ
信号は、タイミング発生回路４から送られるタイミング
信号ＣＢＦＰとともにバースト分離回路７に入力され
る。このバースト分離回路７ではタイミング信号ＣＢＦ
Ｐを基準にして、搬送Ｃ信号の基準搬送波となるバース
ト信号をデジタルビデオ信号から分離し、ｍＦscクロッ
ク発生回路５に送る。

【０００７】ｍＦscクロック発生回路５では、分離され
たバースト信号をもとにバースト信号と位相が同期した
クロック信号を発生し、このクロック信号を選択回路
３，Ｙ／Ｃ分離回路８，色復調回路９および図示しない
各種の映像処理回路に供給している。この実施例のＴＶ
受信機においてクロック信号の周波数は、通常バースト
信号の４倍つまり４Ｆscを使用している。さらに、ｍＦ
scクロック発生回路５では色復調回路９で振幅変調され
たＣ信号を復調する時の基準位相を与えるためにバース
ト信号と同一位相、同一周波数の信号ＤＦＳを発生して
いる。また、Ａ／Ｄ変換器２の出力信号はＹ／Ｃ分離回
路８に与えられ、デジタルビデオ信号からＹ信号とＣ信
号を分離し、分離されたＹ信号は端子１０から出力され
る。その後この信号は、図５には図示していない輪郭補
償回路により、輪郭補償等が施される。

【０００８】分離されたＣ信号については、色復調回路
９でｍＦscクロック発生回路５から与えられる信号ＤＦ
Ｓを基準にして復調される。４Ｆscの周波数でアナログ
ビデオ信号をサンプリングした場合、端子１１にはＲ−
Ｙ／Ｂ−Ｙが１クロック毎に交互に得られる。次に同期
信号処理について説明する。

【０００９】端子１から与えられたビデオ信号はまず、
Ａ／Ｄ変換器２でデジタル信号に変換される。この時、
Ａ／Ｄ変換器２のサンプリングクロックとしては、図１
(c)の“Ｈ”状態で示す同期信号期間は、ｎＦh クロッ
ク発生回路６から与えられており、このクロック信号で
サンプリング動作している。変換されたデジタルビデオ
信号は水平同期分離回路１２に与えられ、デジタルビデ
オ信号中の水平同期信号が抜き取られる。ｎＦh クロッ
ク発生回路６では、分離された水平同期信号をもとに水
平同期信号と位相同期し周波数がｎ倍のクロック信号を
発生する。

【００１０】さらに、水平同期信号と位相及び周波数が
完全に一致した再生水平同期信号ＨＲＥＦを出力する。
発生されたｎＦh クロックは水平同期制御回路１３，垂
直同期制御回路１４，水平および垂直同期分離回路１
２，１５，選択回路３および図示しない各種の同期処理
回路にクロックとして供給されている。

【００１１】また、ｎＦh クロック発生回路６で発生さ
れた再生水平同期信号ＨＲＥＦは、まずタイミング発生
回路４に与えられ、入力ビデオ信号中のバースト信号の
位相を示すタイミング信号ＣＢＦＰを発生しバースト分
離回路７に与えている。さらに、図１(c) の“Ｈ”
“Ｌ”に示すようなタイミング信号ＣＫＳを発生し、選
択回路３に対して回路切換え用の制御信号として与えて
いる。また、水平同期制御回路１３に与えられた再生水
平同期信号ＨＲＥＦに基づいて、この水平同期制御回路
１３でＴＶ画面の水平位置を制御する信号ＨＤを発生
し、この信号ＨＤを端子１６から出力している。

【００１２】さらに、Ａ／Ｄ変換器２の出力信号は垂直
同期分離回路１５に入力され、デジタルビデオ信号中の
垂直同期信号が抜き取られる。抜き取られた垂直同期信
号は再生水平同期信号ＨＲＥＦとともに垂直同期制御回
路１４に与えられる。垂直同期制御回路１４では信号Ｈ
ＲＥＦと分離された垂直同期信号を基準にして、ＴＶ画
面の垂直位置を制御する信号ＶＤを発生し、この信号Ｖ
Ｄを端子１７から出力している。すなわち、本実施例に
おいては、テレビジョン信号では同期信号と映像信号と
が時間的に分割されていることから、Ａ／Ｄ変換器２の
サンプリングクロックをそれぞれの期間に応じて切換え
て使用し、Ａ／Ｄ変換器２を同期処理用と映像処理用と
に共用化している。

【００１３】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、次のような問題点を有している。クロッ
クを発生させる回路がｍＦscクロック発生回路５、ｎＦ
h クロック発生回路６と２つ必要になり、回路規模が大
きくなってしまう。

【００１４】

【課題を解決するための手段】上記問題点を解決するた
めに本発明のサンプリングクロック生成回路は、入力信
号をデジタル信号に変換するＡＤ変換回路と、前記ＡＤ
変換回路からの出力信号を入力とし、同期信号部分をス
ライスして同期部分だけを出力する水平同期スライス回
路と、前記水平同期スライス回路からの出力信号と後述
するパルス生成回路からの出力信号とを掛算する掛算回
路と、前記掛算回路からの出力信号の高域成分を落とす
ローパスフィルター回路と、後述するサンプリングクロ
ックをカウントして水平同期信号と同じ周波数を持つパ
ルスを出力するパルス生成回路と、前記ローパスフィル
ター回路の出力信号と制御データを加算する加算回路
と、前記加算回路からの出力信号が大きくなると、出力
するアドレスデータの周波数が高くなり、その結果後述
するＳＩＮＲＯＭ回路から出力されるＳＩＮ波の周波数
が高くなるアドレス生成回路と、前記アドレス生成回路
からの出力信号をアドレスとしてＳＩＮ波を出力するＳ
ＩＮＲＯＭ回路と、前記ＳＩＮＲＯＭ回路からのＳＩＮ
波信号を入力として、その信号をアナログ信号に変換す
るＤＡ変換回路と、前記ＤＡ変換回路からのＳＩＮ波信
号を入力とし、その周波数を整数倍にてい倍するてい倍
回路を備えたものである。

【００１５】

【発明の実施の形態】本発明の請求項１に記載の発明は
少ない回路構成で水平同期信号にロックしたサンプリン
グクロックを生成することができるという効果を特徴と
するサンプリングクロック生成回路であり、同期分離回
路とクロック発生回路とを組み合わせて、同期分離しな
がらクロック発生をおこなうという作用を有する。

【００１６】本発明の請求項２に記載の発明は入力信号
をデジタル信号に変換するＡＤ変換回路と、前記ＡＤ変
換回路からの出力信号を入力とし、同期信号部分をスラ
イスして同期部分だけを出力する水平同期スライス回路
と、前記水平同期スライス回路からの出力信号と後述す
るパルス生成回路からの出力信号とを掛算する掛算回路
と、前記掛算回路からの出力信号の高域成分を落とすロ
ーパスフィルター回路と、後述するサンプリングクロッ
クをカウントして水平同期信号と同じ周波数を持つパル
スを出力するパルス生成回路と、前記ローパスフィルタ
ー回路の出力信号と制御データを加算する加算回路と、
前記加算回路からの出力信号が大きくなると、出力する
アドレスデータの周波数が高くなり、その結果後述する
ＳＩＮＲＯＭ回路から出力されるＳＩＮ波の周波数が高
くなるアドレス生成回路と、前記アドレス生成回路から
の出力信号をアドレスとしてＳＩＮ波を出力するＳＩＮ
ＲＯＭ回路と、前記ＳＩＮＲＯＭ回路からのＳＩＮ波信
号を入力として、その信号をアナログ信号に変換するＤ
Ａ変換回路と、前記ＤＡ変換回路からのＳＩＮ波信号を
入力とし、その周波数を整数倍にてい倍するてい倍回路
を備え、少ない回路構成で水平同期信号にロックしたサ
ンプリングクロックを生成することができるという効果
を特徴とするサンプリングクロック生成回路であり、同
期分離回路とクロック発生回路とを組み合わせて、同期
分離しながらクロック発生をおこなうという作用を有す
る。

【００１７】本発明の請求項３に記載の発明はアドレス
生成回路への入力信号はローパスフィルター回路からの
位相誤差信号に固定値を加算することでフリーラン周波
数を調整できるようにしたことを特徴とした請求項３記
載のサンプリングクロック生成回路であり、同期分離回
路とクロック発生回路とを組み合わせて、同期分離しな
がらクロック発生をおこなうという作用を有する。

【００１８】本発明の請求項４に記載の発明は少ない回
路構成でサブキャリアー信号または水平同期信号にロッ
クしたサンプリングクロックを生成することができると
いう効果を特徴とするサンプリングクロック生成回路で
あり、同期分離回路からの水平位相誤差信号とクロマ復
調回路からのクロマ位相誤差信号とを切り替えＶＣＯ回
路に入力するという作用を有する。

【００１９】本発明の請求項５に記載の発明は入力信号
をデジタル信号に変換するＡＤ変換回路と、前記ＡＤ変
換回路からの出力信号を入力とし、入力信号の同期信号
を分離し、必要な映像信号の水平レート周期のパルスを
生成すると共に、映像信号と前記水平パルスとの位相ず
れをあらわす水平位相誤差信号を出力し、更にモード切
り換えデータによって同期信号にロックしたサンプリン
グクロックを得るモードか、またはサブキャリアー信号
にロックしたサンプリングクロックを得るモードにする
のかを変えられる同期分離回路と、前記ＡＤ変換回路か
らの出力信号を入力とし、輝度信号とクロマ信号とに分
離するＹＣ分離回路と、前記ＹＣ分離回路からのクロマ
出力信号を入力とし、クロマ復調をおこなうと共に、ク
ロマ復調に必要な正弦波と、映像信号のサブキャリアー
信号との位相ずれをあらわすクロマ位相誤差信号を出力
するクロマ復調回路と、前記クロマ復調回路から出力さ
れたクロマ位相誤差信号と、前記同期分離回路から出力
された水平位相誤差信号とを入力し、それらを制御信号
にて切り換える切り換え回路と、前記切り換え回路から
の出力信号を入力し、その信号レベルに応じて出力する
サンプリングクロックの周波数を可変できるＶＣＯ（Ｖ
ｏｌｔａｇｅ Ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏ
ｒ）回路を備え、少ない回路構成でサブキャリアー信号
または水平同期信号にロックしたサンプリングクロック
を生成することができるという効果を特徴とするサンプ
リングクロック生成回路であり、同期分離回路からの水
平位相誤差信号とクロマ復調回路からのクロマ位相誤差
信号とを切り替えＶＣＯ回路に入力するという作用を有
する。

【００２０】本発明の請求項６に記載の発明は入力信号
をデジタル信号に変換するＡＤ変換回路と、前記ＡＤ変
換回路からの出力信号を入力とし、同期信号部分をスラ
イスして同期部分だけを出力するスライス回路と、前記
スライス回路からの出力信号と後述するパルス生成回路
からの出力信号とを掛算する第１の掛算回路と、前記第
１の掛算回路からの出力信号の高域成分を落とす第１の
ローパスフィルター回路と、前記第１のローパスフィル
ター回路からの出力信号と、第１の固定データを切り替
える第１の切り換え回路と、前記第１の切り換え回路か
らの出力信号を変えることで、後述するサンプリングク
ロックをカウントして得られるパルスの位相を変えるこ
とができるパルス生成回路と、前記ＡＤ変換回路からの
出力信号を入力とし、輝度信号とクロマ信号とを分離す
るＹＣ分離回路と、前記ＹＣ分離回路から出力されるク
ロマ信号と、後述するＳＩＮ生成回路からのＳＩＮ波と
を掛算する第２および第３の掛算回路と、前記第２の掛
算回路からの出力信号の高域成分を落とす第２のローパ
スフィルター回路と、前記第３の掛算回路からの出力信
号の高域成分を落とす第３のローパスフィルター回路
と、前記第３のローパスフィルター回路からの出力信号
を入力とし、バースト部分の信号を累積加算して、サブ
キャリアー信号と後述するＳＩＮ生成回路から出力され
るＳＩＮ波との位相誤差を出力する累積回路と、前記累
積回路の出力信号と、前記第１のローパスフィルター回
路からの出力信号とを切り替える第２の切り換え回路
と、第１および第２の固定データを切り替える第３の切
り換え回路と、前記第２及び第３の切り換え回路からの
出力信号を入力とし、その信号レベルに応じて出力する
サンプリングクロックの周波数を可変できるＶＣＯ（Ｖ
ｏｌｔａｇｅ Ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏ
ｒ）回路とを備え、少ない回路構成でサブキャリアー信
号または水平同期信号にロックしたサンプリングクロッ
クを生成することができるという効果を特徴とするサン
プリングクロック生成回路であり、同期分離回路からの
水平位相誤差信号とクロマ復調回路からのクロマ位相誤
差信号とを切り替えＶＣＯ回路に入力するという作用を
有する。

【００２１】本発明の請求項７に記載の発明は第１の切
り換え回路の制御信号と、第２の切り換え回路の制御信
号と、第３の切り換え回路の制御信号とは同じ制御信号
であることを特徴とした請求項５記載のサンプリングク
ロック生成回路であり、３つの切り換え回路を同時に切
り換えるという作用を有する。本発明の請求項８に記載
の発明はパルス生成回路が入力信号に応じてそのデコー
ドするパルス位置を変えることができることを特徴とし
た請求項５記載のサンプリングクロック生成回路であ
り、デコード値を変えるとパルス位置が動く回路を有す
る。

【００２２】以下本発明の実施の形態について、図面を
参照しながら説明する。 （実施の形態１）図１は本発明の第１の実施例における
サンプリングクロック生成回路のブロック構成図を示す
ものである。図１において、１０１は入力信号をデジタ
ル信号に変換するＡＤ変換回路、１０２はＡＤ変換回路
１０１からの出力信号を入力とし、同期信号部分をスラ
イスして同期部分だけを出力する水平同期スライス回
路、１０３は水平同期スライス回路１０２からの出力信
号と後述するパルス生成回路１０５からの出力信号とを
掛算する掛算回路、１０４は掛算回路１０３からの出力
信号の高域成分を落とすローパスフィルター回路、１０
５はサンプリングクロック１１２をカウントして水平同
期信号と同じ周波数を持つパルスを出力するパルス生成
回路、１０９はローパスフィルター回路１０４の出力信
号と制御データを加算する加算回路、１０８は加算回路
１０９の出力信号を入力信号とし、その信号が大きくな
ると、出力するアドレスデータの周波数が高くなり、後
述するＳＩＮＲＯＭ回路１１４から出力されるＳＩＮ波
の周波数が高くなるアドレス生成回路、１１４はアドレ
ス生成回路１０８からの出力信号をアドレスとしてＳＩ
Ｎ波を出力するＳＩＮＲＯＭ回路、１０７はＳＩＮＲＯ
Ｍ回路１１４からのＳＩＮ波信号を入力として、その信
号をアナログ信号に変換するＤＡ変換回路、１０６はＤ
Ａ変換回路１０７からのＳＩＮ波信号を入力し、その周
波数を整数倍にてい倍するてい倍回路である。

【００２３】以上のように構成されたサンプリングクロ
ック生成回路について、以下図１、図４、図６を用いて
その動作を説明する。

【００２４】映像信号１１１はＡＤ変換回路１０１によ
ってデジタルデータに変換され、その出力信号は水平同
期スライス回路１０２に入力される。水平同期スライス
回路１０２では図６（ａ）のように、入力された映像信
号の同期信号部分をある決まったスライスレベルにより
スライスし、図６（ｂ）に示すような同期信号部分以外
はレベルが「０」となるような信号を出力する。パルス
生成回路１０５からはサンプリングクロック１１２をカ
ウントすることにより、図６（ｃ）に示す正、負を繰り
返すパルスが出力され、その出力信号と水平同期スライ
ス回路１０２から出力される信号とを掛算回路１０３に
入力する。その出力信号は図６（ｄ）に示すような波形
になるが、これをローパスフィルター回路１０４に入力
して直流成分のみを取り出す。

【００２５】ここで、図４はアドレス生成回路１０８の
ブロック構成回路であり、４０１は加算回路、４０２は
ラッチ回路、４０３は割算回路であり、入力信号４０４
とラッチ回路４０２の出力信号を加算回路４０１にて加
算するが、キャリーアウトは使わない。図７はアドレス
生成回路１０８の動作を説明する動作説明図であり、ラ
ッチ回路４０２にクロックが入る毎に加算回路４０１か
らの出力データはカウントアップされ、加算回路４０１
がとりうる最大値を超すと、その出力データは入力信号
４０４にて設定されるデータにもどるが、これを示して
いるのが図７（ａ）である。入力信号４０４を動かす
と、図７（ｂ）のように出力ランプ波形信号の周期が速
くなる。加算回路４０１の出力信号の内、下位ビットを
捨てて、上位ビットだけを出力したのが、割算回路４０
３であり、例えば、加算回路４０１のビット数を３０ビ
ットに設定し、割算回路にて上位８ビットだけを出力す
るようにすると、割算回路４０３から出力されるデータ
はＭＩＮ「０」、ＭＡＸ「１２５」の振幅に正規化され
た信号となり、入力信号４０４によって周期が変化する
ランプ波形を得ることができる。

【００２６】ＳＩＮＲＯＭ回路１１４は図８に示したよ
うなＲＯＭデータを持っており、アドレス回路１０８か
ら出力されるランプ波形をアドレスとしてＳＩＮＲＯＭ
回路に入力すると、加算回路１０９からの信号レベルに
よってその周期を変えられるＳＩＮ波をＳＩＮＲＯＭ回
路１１４から出力できる。この信号をＤＡ変換回路に入
力し、その出力信号であるアナログＳＩＮ波をてい倍回
路１０６に入力しててい倍するとサンプリングクロック
１１２を得る事ができる。加算回路１０９、アドレス回
路１０８、ＳＩＮＲＯＭ回路１１４、ＤＡ変換回路１０
７、てい倍回路１０６にて構成される回路を以降ＶＣＯ
（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔ
ｏｒ）回路と呼ぶことにする。

【００２７】また、このサンプリングクロックをカウン
トして必要なパルスを作り出すのがパルス生成回路１０
５であり、このパルスの周期と入力される映像信号１１
１の水平周期とが一致していないと、ローパスフィルタ
ー回路１０４から出力される信号レベルが変化し、ひい
てはサンプリングクロック１１２の周期が変化する。そ
して、パルス生成回路１０５より出力されるパルスの周
期と映像信号１１１の水平周期とが一致するように回路
が動く。つまり、パルス生成回路１０５と、掛算回路１
０３と、ローパスフィルター回路１０４と、ＶＣＯ回路
１０９とで構成されるブロックにより、映像信号の水平
周期に同期したサンプリングクロック１１２を作り出す
ことができる。更に、制御データ１１３は映像信号１１
１が無入力である場合のフリーラン周波数を決定できる
データであり、映像信号１１１の水平周波数が違う場
合、そのデータを変えれば水平同期信号にサンプリング
クロックをロックさせる事ができる。

【００２８】以上のように本実施例によれば、入力信号
をデジタル信号に変換するＡＤ変換回路と、前記ＡＤ変
換回路からの出力信号を入力とし、同期信号部分をスラ
イスして同期部分だけを出力する水平同期信号スライス
回路と、前記水平同期スライス回路からの出力信号と後
述するパルス生成回路からの出力信号とを掛算する掛算
回路と、前記掛算回路からの出力信号の高域成分を落と
すローパスフィルター回路と、サンプリングクロックを
カウントして水平同期信号と同じ周波数を持つパルスを
出力するパルス生成回路と、前記ローパスフィルター回
路の出力信号と制御データを入力信号とし、制御信号ま
たは前記ローパスフィルター回路からの出力信号が大き
くなると、出力するアドレスデータの周波数が高くな
り、後述するＳＩＮＲＯＭ回路から出力されるＳＩＮ波
の周波数が高くなるアドレス生成回路と、前記アドレス
生成回路からの出力信号をアドレスとしてＳＩＮ波を出
力するＳＩＮＲＯＭ回路と、前記ＳＩＮＲＯＭ回路から
のＳＩＮ波信号を入力として、その信号をアナログ信号
に変換するＤＡ変換回路と、前記ＤＡ変換回路からのＳ
ＩＮ波信号を入力とし、その周波数を整数倍にてい倍す
るてい倍回路を設けることにより、少ない回路構成で水
平同期信号にロックしたサンプリングクロックを生成す
ることができる。

【００２９】（実施の形態２）図２は本発明の第２の実
施例におけるサンプリングクロック生成回路のブロック
構成図を示すものである。図２において、２０１は入力
信号をデジタル信号に変換するＡＤ変換回路、２０２は
ＡＤ変換回路２０１からの出力信号を入力とし、入力信
号の同期信号を分離し、必要な水平周期のパルスを生成
すると共に、映像信号と前記水平パルスとの水平位相誤
差を出力し、更にモード切り換えデータによって同期信
号にロックしたサンプリングクロックを得るモードか、
またはサブキャリアー信号にロックしたサンプリングク
ロックを得るモードにするのかを変えられる同期分離回
路、２０３はＡＤ変換回路２０１からの出力信号を入力
とし、輝度信号とクロマ信号とに分離するＹＣ分離回
路、２０４はＹＣ分離回路２０３からのクロマ出力信号
を入力とし、クロマ復調をおこなうと共に、クロマ復調
に必要な正弦波と、サブキャリアー信号とのクロマ位相
誤差信号を出力するクロマ復調回路、２０６はクロマ復
調回路２０４から出力されたクロマ位相誤差信号と、同
期分離回路２０２から出力された水平位相誤差信号とを
入力し、それらを制御信号にて切り換える切り換え回
路、２０５は切り換え回路２０６からの出力信号のレベ
ルに応じて出力するサンプリングクロックの周波数を可
変できるＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ Ｏ
ｓｃｉｌｌａｔｏｒ）回路である。

【００３０】以上のように構成されたサンプリングクロ
ック生成回路について、以下図２を用いてその動作を説
明する。

【００３１】まず、ＡＤ変換回路２０１によってデジタ
ル化された信号が同期分離回路２０２に入力され、映像
信号２０７と同じ周期を持ち、映像信号２０７のバース
ト位置に相当するバーストゲートパルスを出力すると共
に、図１のローパスフィルター回路１０４からの出力信
号に相当する水平位相誤差信号を出力する。更にモード
切り換えデータによって同期信号にロックしたサンプリ
ングクロックを得るモードか、またはサブキャリアー信
号にロックしたサンプリングクロックを得るモードにす
るのかを変えられる。前記水平位相誤差信号は切り換え
回路２０６に入力され、バーストゲートパルスはクロマ
復調回路２０４に入力される。

【００３２】ＹＣ分離回路２０３はデジタル映像信号か
ら輝度信号２０９、クロマ信号を出力するが、クロマ信
号はクロマ復調回路２０４に入力され、色差信号出力２
０８を出力すると共にクロマ復調に必要な正弦波と、入
力された映像信号のサブキャリアーとの位相ずれをあら
わすクロマ位相誤差信号を出力し、切り換え回路２０６
に入力される。ＶＣＯ回路は図１のＶＣＯ回路と同じ回
路構成であり、入力信号レベルに応じて出力するサンプ
リングクロックの周波数を変えることができる。切り換
え回路２０６の制御信号２１１が「０」の時は同期分離
回路２０２から出力される水平位相誤差信号を選択し、
ＶＣＯ回路に入力され、サンプリングクロック２１０を
出力する。

【００３３】このサンプリングクロック２１０は同期分
離回路２０２内にあるパルス生成回路１０５（図１のパ
ルス生成回路１０５相当の回路）に入力され、水平周期
のパルスを作り、このパルスと映像信号２０７の水平同
期信号との位相差を示す水平位相誤差信号を出力する。
このように制御信号２１１が「０」のとき、サンプリン
グクロック２１０は映像信号２０７の水平同期にロック
したクロックとして供給される。また、切り換え回路２
０６が「１」の時にはクロマ復調回路２０４から出力さ
れるクロマ位相誤差信号を選択し、ＶＣＯ回路に入力さ
れ、サンプリングクロック２１０を出力する。このクロ
ックをカウントしてクロマ復調に必要なサブキャリアー
周波数をもつＳＩＮ波を作成し、このＳＩＮ波と映像信
号２０７のサブキャリアー信号との位相誤差をクロマ位
相誤差信号として出力する。このように制御信号が
「１」のとき、サンプリングクロック２１０は映像信号
２０７のサブキャリアー周波数にロックしたクロックと
して供給される。

【００３４】以上のように本実施例によれば、入力信号
をデジタル信号に変換するＡＤ変換回路と、前記ＡＤ変
換回路からの出力信号を入力とし、入力信号の同期信号
を分離し、必要な映像信号の水平レート周期のパルスを
生成すると共に、映像信号と前記水平パルスとの位相ず
れを示す、水平位相誤差信号を出力する同期分離回路
と、前記ＡＤ変換回路からの出力信号を入力とし、輝度
信号とクロマ信号とに分離するＹＣ分離回路と、前記Ｙ
Ｃ分離回路からのクロマ出力信号を入力とし、クロマ復
調をおこなうと共に、クロマ復調に必要な正弦波と、映
像信号のサブキャリアー信号との位相ずれを示す、クロ
マ位相誤差信号を出力するクロマ復調回路と、前記クロ
マ復調回路から出力されたクロマ位相誤差信号と、前記
同期分離回路から出力された水平位相誤差信号とを入力
し、それらを制御信号にてきり変える切り換え回路と、
前記切り換え回路からの出力信号を入力し、その信号レ
ベルに応じて出力するサンプリングクロックの周波数を
可変できるＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌ
Ｏｓｃｉｌｌａｔｏｒ）回路設けることにより、少ない
回路構成でサブキャリアー信号または水平同期信号にロ
ックしたサンプリングクロックを生成することができ
る。

【００３５】（実施の形態３）３０７は入力信号をデジ
タル信号に変換するＡＤ変換回路、３０１はＡＤ変換回
路３０７からの出力信号を入力とし、同期信号部分をス
ライスして同期部分だけを出力するスライス回路、３０
２はスライス回路３０１からの出力信号と後述するパル
ス生成回路３０４からの出力信号とを掛算する掛算回
路、３０３は掛算回路３０２からの出力信号の高域成分
を落とすローパスフィルター回路、３０５はローパスフ
ィルター回路３０３からの出力信号と、固定データ３２
７を切り替える切り換え回路、３０４は切り換え回路３
０５からの出力信号のレベルを変えると、後述するサン
プリングクロック３２６をカウントして得られるパルス
の位相を可変できるパルス生成回路、３０８はＡＤ変換
回路３０７からの出力信号を入力とし、輝度信号とクロ
マ信号とを分離するＹＣ分離回路、３０９はＹＣ分離回
路から出力されるクロマ信号と、後述するＳＩＮ生成回
路３１３から出力するＣＯＳ波とを掛算する掛算回路、
３１０は掛算回路３０９からの出力信号の高域成分を落
とすローパスフィルター回路、３１１はＹＣ分離回路か
ら出力されるクロマ信号と、後述するＳＩＮ生成回路３
１３から出力するＳＩＮ波とを掛算する掛算回路、３１
２は掛算回路３１１からの出力信号の高域成分を落とす
ローパスフィルター回路、３１４はローパスフィルター
回路３１２からの出力信号を入力とし、バースト部分の
信号を累積加算して、入力サブキャリアー信号と後述す
るＳＩＮ生成回路３１３からのＳＩＮ波との位相誤差を
出力する累積回路、３１３はサンプリングクロック３２
６をカウントしてサブキャリアーと同じ周波数を持つＳ
ＩＮ波、ＣＯＳ波を生成するＳＩＮ生成回路、３１８は
累積回路３１４の出力信号と、ローパスフィルター回路
３０３からの出力信号とを切り替える切り換え回路、３
１９は２つの固定データを切り替える切り換え回路、３
１６は切り換え回路３１８からの出力信号を入力とし、
その信号レベルに応じて出力するサンプリングクロック
の周波数を可変できるＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎ
ｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ）回路である。

【００３６】以上のように構成されたサンプリングクロ
ック生成回路について、以下図３を用いてその動作を説
明する。まず、スライス回路３０１は図１の水平同期ス
ライス回路１０１と同じ回路であり、掛算回路３０２は
図１の掛算回路１０２と同じ回路であり、ローパスフィ
ルター回路３０３は図１のローパスフィルター回路１０
４と同じである。また、パルス生成回路３０４は図１の
パルス生成回路と基本的には同じであるが、違うのは外
部より制御信号を入力し、そのレベルによって出力する
パルスの位相を変えることができる点である。スライス
回路３０１、掛算回路３０２、ローパスフィルター回路
３０３、切り換え回路３０５、パルス生成回路３０４に
よっていわゆる同期分離回路３０６を構成しており、図
２の同期分離回路２０２と同じ回路動作をする。

【００３７】次にＳＩＮ生成回路３１３は出力したＳＩ
Ｎ波信号を掛算回路３１１に入力し、ＣＯＳ波信号を掛
算回路３０９に入力し、ＹＣ分離回路３０８からのクロ
マ出力信号と掛算する。そして、ローパスフィルター回
路３１０、３１２に掛算回路３０９、３１１からの出力
信号を入力することで、Ｂ−Ｙ信号３２１、Ｒ−Ｙ信号
３２２を得ることができる。Ｒ−Ｙ信号３２２のバース
ト期間だけを累積加算して、ＳＩＮ生成回路３１３から
出力されるＳＩＮ波と映像信号３２０のサブキャリアー
信号との位相誤差信号（クロマ位相誤差信号）を出力す
る。掛算回路３０９，３１１とローパスフィルター回路
３１０，３１２とＳＩＮ生成回路３１３と、累積回路３
１４によっていわゆるクロマ復調回路３１５を構成して
おり、これは図２のクロマ復調回路２０４と同じ動作を
おこなう回路である。

【００３８】そして、切り換え回路３０５が固定データ
３２７を選択し、切り換え回路３１８がローパスフィル
ター回路３０３の出力信号を選択し、切り換え回路３１
９が固定データ３２５を選択するときは映像信号３２０
の同期信号にロックしたサンプリングクロック３２６を
得ることができる。また、切り換え回路３０５がローパ
スフィルター回路３０３の出力信号を選択し、切り換え
回路３１８が累積回路３１４の出力信号を選択し、切り
換え回路３１９が固定データ３２４を選択するときは映
像信号３２０のサブキャリアーにロックしたサンプリン
グクロック３２６を得ることができる。

【００３９】

【発明の効果】以上のように本発明は水平同期信号及び
サブキャリアー信号の両方にロックできるＶＣＯ回路を
設けることにより、少ない回路構成で水平同期信号、サ
ブキャリアー信号にロックしたサンプリングクロックを
生成することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるサンプリングク
ロック生成回路のブロック構成図

【図２】本発明の第２の実施例におけるサンプリングク
ロック生成回路のブロック構成図

【図３】本発明の第３の実施例におけるサンプリングク
ロック生成回路のブロック構成図

【図４】本発明の第１の実施例におけるアドレス生成回
路のブロック構成図

【図５】従来のサンプリングクロック生成回路のブロッ
ク構成図

【図６】本発明の第１の実施例におけるサンプリングク
ロック生成回路の動作説明図

【図７】本発明の第１の実施例におけるサンプリングク
ロック生成回路の動作説明図

【図８】本発明の第１の実施例におけるＳＩＮＲＯＭ回
路の動作説明図

【符号の説明】

１０１ ＡＤ変換回路 １０２ 水平同期信号スライス回路 １０３ 掛算回路 １０４ ローパスフィルター回路 １０５ パルス生成回路 １０６ てい倍回路 １０７ ＤＡ変換回路 １０８ アドレス生成回路 １０９ 加算回路 １１０ ＶＣＯ回路 １１２ サンプリングクロック １１３ 制御データ １１４ ＳＩＮＲＯＭ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 久雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 澁谷 竜一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 安藤 仁 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5C020 AA09 AA17 BA07 BA11 BB01 CA11 CA13 5C066 AA03 BA20 CA01 DA08 DB07 DC08 DD06 EG04 GA02 GA05 GA13 GA20 GB07 HA02 KA08 KB02 KB05 KC02 KE19 KF03 5J022 AA01 AB01 BA06 CA07 CE01

Claims (8)

【特許請求の範囲】
1. 【請求項１】 少ない回路構成で水平同期信号にロック
   したサンプリングクロックを生成することができるとい
   う効果を特徴とするサンプリングクロック生成回路。
2. 【請求項２】 入力信号をデジタル信号に変換するＡＤ
   変換回路と、前記ＡＤ変換回路からの出力信号を入力と
   し、同期信号部分をスライスして同期部分だけを出力す
   る水平同期スライス回路と、前記水平同期スライス回路
   からの出力信号と後述するパルス生成回路からの出力信
   号と掛算する掛算回路と、前記掛算回路からの出力信号
   の高域成分を落とすローパスフィルター回路と、後述す
   るサンプリングクロックをカウントして水平同期信号と
   同じ周波数を持つパルスを出力するパルス生成回路と、
   前記ローパスフィルター回路の出力信号と制御データを
   加算する加算回路と、前記加算回路からの出力信号が大
   きくなると、出力するアドレスデータの周波数が高くな
   り、その結果後述するＳＩＮＲＯＭ回路から出力される
   ＳＩＮ波の周波数が高くなるアドレス生成回路と、前記
   アドレス生成回路からの出力信号をアドレスとしてＳＩ
   Ｎ波を出力するＳＩＮＲＯＭ回路と、前記ＳＩＮＲＯＭ
   回路からのＳＩＮ波信号を入力として、その信号をアナ
   ログ信号に変換するＤＡ変換回路と、前記ＤＡ変換回路
   からのＳＩＮ波信号を入力とし、その周波数を整数倍に
   てい倍するてい倍回路を備え、少ない回路構成で水平同
   期信号にロックしたサンプリングクロックを生成するこ
   とができるという効果を特徴とするサンプリングクロッ
   ク生成回路。
3. 【請求項３】 アドレス生成回路への入力信号はローパ
   スフィルター回路からの水平位相誤差信号に固定値を加
   算することでフリーラン周波数を調整できるようにした
   ことを特徴とした請求項２記載のサンプリングクロック
   生成回路。
4. 【請求項４】 少ない回路構成でサブキャリアー信号ま
   たは水平同期信号にロックしたサンプリングクロックを
   生成することができるという効果を特徴とするサンプリ
   ングクロック生成回路。
5. 【請求項５】 入力信号をデジタル信号に変換するＡＤ
   変換回路と、前記ＡＤ変換回路からの出力信号を入力と
   し、入力信号の同期信号を分離し、必要な映像信号の水
   平レート周期のパルスを生成すると共に、映像信号と前
   記水平レート周期のパルスとの位相ずれをあらわす水平
   位相誤差信号を出力し、更にモード切り換えデータによ
   って同期信号にロックしたサンプリングクロックを得る
   モードか、またはサブキャリアー信号にロックしたサン
   プリングクロックを得るモードにするのかを変えられる
   同期分離回路と、前記ＡＤ変換回路からの出力信号を入
   力とし、輝度信号とクロマ信号とに分離するＹＣ分離回
   路と、前記ＹＣ分離回路からのクロマ出力信号を入力と
   し、クロマ復調をおこなうと共に、クロマ復調に必要な
   正弦波と、映像信号のサブキャリアー信号との位相ずれ
   をあらわすクロマ位相誤差信号を出力するクロマ復調回
   路と、前記クロマ復調回路から出力されたクロマ位相誤
   差信号と、前記同期分離回路から出力された水平位相誤
   差信号とを入力し、それらを制御信号にて切り換える切
   り換え回路と、前記切り換え回路からの出力信号を入力
   し、その信号レベルに応じて出力するサンプリングクロ
   ックの周波数を可変できるＶＣＯ（Ｖｏｌｔａｇｅ Ｃ
   ｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ）回路を備え、少
   ない回路構成でサブキャリアー信号または水平同期信号
   にロックしたサンプリングクロックを生成することがで
   きるという効果を特徴とするサンプリングクロック生成
   回路。
6. 【請求項６】 入力信号をデジタル信号に変換するＡＤ
   変換回路と、前記ＡＤ変換回路からの出力信号を入力と
   し、同期信号部分をスライスして同期部分だけを出力す
   るスライス回路と、前記スライス回路からの出力信号と
   後述するパルス生成回路からの出力信号とを掛算する第
   １の掛算回路と、前記第１の掛算回路からの出力信号の
   高域成分を落とす第１のローパスフィルター回路と、前
   記第１のローパスフィルター回路からの出力信号と、第
   １の固定データを切り替える第１の切り換え回路と、前
   記第１の切り換え回路からの出力信号を変えることで、
   後述するサンプリングクロックをカウントして得られる
   水平レート周期のパルスの位相を変えることができるパ
   ルス生成回路と、前記ＡＤ変換回路からの出力信号を入
   力とし、輝度信号とクロマ信号とを分離するＹＣ分離回
   路と、前記ＹＣ分離回路から出力されるクロマ信号と、
   後述するＳＩＮ生成回路からのＳＩＮ波とを掛算する第
   ２および第３の掛算回路と、前記第２の掛算回路からの
   出力信号の高域成分を落とす第２のローパスフィルター
   回路と、前記第３の掛算回路からの出力信号の高域成分
   を落とす第３のローパスフィルター回路と、前記第３の
   ローパスフィルター回路からの出力信号を入力とし、バ
   ースト部分の信号を累積加算して、サブキャリアー信号
   と後述するＳＩＮ生成回路から出力されるＳＩＮ波との
   位相誤差を出力する累積回路と、前記累積回路の出力信
   号と、前記第１のローパスフィルター回路からの出力信
   号とを切り替える第２の切り換え回路と、第１および第
   ２の固定データを切り替える第３の切り換え回路と、前
   記第２及び第３の切り換え回路からの出力信号を入力と
   し、その信号レベルに応じて出力するサンプリングクロ
   ックの周波数を可変できるＶＣＯ（Ｖｏｌｔａｇｅ Ｃ
   ｏｎｔｒｏｌ Ｏｓｃｉｌｌａｔｏｒ）回路とを備え、
   少ない回路構成でサブキャリアー信号または水平同期信
   号にロックしたサンプリングクロックを生成することが
   できるという効果を特徴とするサンプリングクロック生
   成回路。
7. 【請求項７】 第１の切り換え回路の制御信号と、第２
   の切り換え回路の制御信号と、第３の切り換え回路の制
   御信号とは同じ制御信号であることを特徴とした請求項
   ６記載のサンプリングクロック生成回路。
8. 【請求項８】 パルス生成回路は入力される信号レベル
   に応じてそのデコードするパルス位置を変えることがで
   きることを特徴とした請求項６記載のサンプリングクロ
   ック生成回路。