JP2006109066A - 映像信号処理回路 - Google Patents
映像信号処理回路 Download PDFInfo
- Publication number
- JP2006109066A JP2006109066A JP2004292645A JP2004292645A JP2006109066A JP 2006109066 A JP2006109066 A JP 2006109066A JP 2004292645 A JP2004292645 A JP 2004292645A JP 2004292645 A JP2004292645 A JP 2004292645A JP 2006109066 A JP2006109066 A JP 2006109066A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- analog
- synchronization
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronizing For Television (AREA)
Abstract
【課題】アナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路であって、弱電界時における同期性能の向上を図ることができる映像信号処理回路を提供する。
【解決手段】アナログ複合映像信号をAD変換するADC11と、デジタルの複合映像信号から同期信号Sdを分離するデジタル同期分離回路12と、同期信号を用いてデジタルの複合映像信号に映像信号処理を施すデジタル映像信号処理回路13と、を備える映像信号処理回路1において、入力端子14とセレクタ15とを設ける。入力端子14は、アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号Saを分離する外部のアナログ同期分離回路20から、同期信号Saの供給を受ける。セレクタ15は、同期信号SdおよびSaのうちの一方を選択する。デジタル映像信号処理回路13は選択された同期信号を用いる。
【選択図】図4
【解決手段】アナログ複合映像信号をAD変換するADC11と、デジタルの複合映像信号から同期信号Sdを分離するデジタル同期分離回路12と、同期信号を用いてデジタルの複合映像信号に映像信号処理を施すデジタル映像信号処理回路13と、を備える映像信号処理回路1において、入力端子14とセレクタ15とを設ける。入力端子14は、アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号Saを分離する外部のアナログ同期分離回路20から、同期信号Saの供給を受ける。セレクタ15は、同期信号SdおよびSaのうちの一方を選択する。デジタル映像信号処理回路13は選択された同期信号を用いる。
【選択図】図4
Description
本発明は、テレビジョン放送信号などのアナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路に関する。
従来、アナログテレビジョン放送信号などのアナログ複合映像信号からRGB信号を生成するビデオデコーダとして、BIP−ICを用いたアナログ方式のデコーダ(アナログビデオデコーダ)が広く利用されてきた。ところが、近年、デジタル技術の進歩により、また、液晶ディスプレイ(LCD)やプラズマディスプレイ(PDP)等のデジタルディスプレイの普及に伴い、MOS−ICによるデジタル方式のデコーダ(デジタルビデオデコーダ)が増えてきている。
図9は、アナログビデオデコーダ70の構成を示すブロック図である。図9において、アナログビデオデコーダ70には外部からアナログ複合映像信号が入力され、この信号は、アナログ同期分離回路71とアナログ映像信号処理回路72とに供給される。アナログ同期分離回路71は、アナログ複合映像信号から同期信号を分離し、これをアナログ映像信号処理回路72に供給する。アナログ映像信号処理回路72は、アナログ同期分離回路71から供給される同期信号を用いて、アナログ複合映像信号に対して各種の映像信号処理(Y/C分離、色復調など)を施し、アナログRGB信号を生成して出力する。
図10は、デジタルビデオデコーダ80の構成を示すブロック図である。図10において、デジタルビデオデコーダ80には外部からアナログ複合映像信号が入力される。このアナログ複合映像信号は、AD変換器(ADC)81によりデジタル信号に変換された後、デジタル同期分離回路82とデジタル映像信号処理回路83とに供給される。デジタル同期分離回路82は、デジタル変換された複合映像信号から同期信号を分離し、これをデジタル映像信号処理回路83に供給する。デジタル映像信号処理回路83は、デジタル同期分離回路82から供給される同期信号を用いて、デジタル化された複合映像信号に対して各種の映像信号処理(Y/C分離、色復調など)を施し、デジタルRGB信号を生成して出力する。
なお、特許文献1、2には、アナログ複合映像信号に関する記載がある。
上記デジタルビデオデコーダは、アナログビデオデコーダと比較して、デジタル化に伴う利点を有する。しかし、弱電界時における同期性能については、アナログビデオデコーダに劣っているのが現状である。以下、両者の同期性能の差について説明する。
図11(a)は、ノイズが無い状態における、アナログ複合映像信号の波形図である。図11(a)には、輝度信号と同期信号とが合成されてなる白黒テレビジョン信号が示されている。なお、カラーテレビジョン信号は、白黒テレビジョン信号において、バックポーチにカラーバースト信号が重畳され、輝度信号に搬送色信号が重畳されたものである。
同期信号の分離(同期分離)は、図11(a)の一点鎖線で示すとおり、同期信号の先端レベル(シンクチップレベル)とペデスタルレベルとの間のスライスレベルで複合映像信号をコンパレータで切り出す(スライスする)ことにより行われる。この同期分離により、図11(b)のように同期信号が分離される。ところが、図11(c)を見れば分かるように、弱電界時においては複合映像信号に高周波のノイズが乗っており、このノイズは同期分離に影響を及ぼす。
図12は、同期分離の手順を示す図である。図12において、(a)にはアナログビデオデコーダによる手順の一例が示されており、(b)にはデジタルビデオデコーダによる手順の一例が示されている。以下、図12に従って、弱電界時における同期分離について、アナログビデオデコーダとデジタルビデオデコーダとを比較する。
アナログビデオデコーダは、図12(a)に示されるとおり、アナログローパスフィルタによりアナログ複合映像信号から高周波成分を除去し、コンパレータを用いて得られた信号をスライスレベルで切り出すことにより、同期信号を分離する。このため、アナログビデオデコーダによれば、弱電界時においても良好に同期信号を分離することができる。
一方、デジタルビデオデコーダは、図12(b)に示されるとおり、まず、アナログ複合映像信号をサンプリングクロックでサンプリングし、デジタルの複合映像信号に変換する。このとき、弱電界信号により重畳されたノイズが原因となり、デジタル変換後の複合映像信号にはデジタル化されたノイズ成分が含まれることとなる。このノイズ成分は、デジタルローパスフィルタによってある程度軽減されるが、最終的に、同期分離後の信号すなわち再生された同期信号に残ってしまう。
このように、デジタルビデオデコーダは、現時点では、弱電界時の同期分離についてアナログビデオデコーダに及ばないのが現状である。
ここで、同期信号は複合映像信号のタイミング情報であるので、同期信号が正確に再現されない場合には、画面が揺れるといった問題や、輝度信号または色信号が正確に再生されないといった問題が発生する。
そこで、本発明は、アナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路であって、弱電界時における同期性能の向上を図ることができる映像信号処理回路を提供する。
本発明に係る映像信号処理回路は、少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号を受けて、前記アナログ複合映像信号をAD変換するAD変換器と、前記AD変換器によりデジタル化された複合映像信号から同期信号を分離するデジタル同期分離回路と、外部から同期信号の供給を受ける入力端子と、前記デジタル同期分離回路により得られる同期信号および前記入力端子に供給される同期信号のうちいずれか一方を選択するセレクタと、前記セレクタにより選択された同期信号を用いて、前記AD変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、を備えることを特徴とする。
本発明の好適な態様では、前記入力端子は、前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離して出力するアナログ同期分離回路に接続される。
また、本発明に係る映像信号処理回路は、少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号を受けて、前記アナログ複合映像信号をAD変換するAD変換器と、前記AD変換器によりデジタル化された複合映像信号から同期信号を分離するデジタル同期分離回路と、前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離するアナログ同期分離回路と、前記デジタル同期分離回路により得られる同期信号および前記アナログ同期分離回路により得られる同期信号のうちいずれか一方を選択するセレクタと、前記セレクタにより選択された同期信号を用いて、前記AD変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、を備えることを特徴とする。
本発明の好適な態様では、前記アナログ複合映像信号に含まれるノイズ量を検出するノイズ検出器を備え、前記セレクタは、前記ノイズ検出器の検出結果に基づいて同期信号を選択する。この構成における好適な態様では、前記セレクタは、前記アナログ複合映像信号に含まれるノイズ量が所定の閾値以上の場合に前記アナログ同期分離回路により得られる同期信号を選択する。
本発明によれば、アナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路であって、弱電界時における同期性能の向上を図ることができる映像信号処理回路を提供することができる。
以下、本発明の実施の形態を図面に従って説明する。
図1は、本実施の形態に係る映像信号処理回路1の構成を示すブロック図である。この映像信号処理回路1は、外部から入力されたアナログ複合映像信号から、デジタルの3原色(RGB)信号を作成して出力する回路である。ここで、アナログ複合映像信号とは、輝度信号や色信号などの映像信号と同期信号とが合成されてなるアナログの信号であり、例えばNTSC方式やPAL方式などのビデオ信号である。
図1において、映像信号処理回路1は、AD変換器(ADC)11、デジタル同期分離回路12、デジタル映像信号処理回路13、入力端子14、およびセレクタ15を有する。好適な態様では、映像信号処理回路1は、デジタルICにより構成されるデジタルビデオデコーダである。この構成において、外部からのアナログ複合映像信号は、ADC11に入力される。
ADC11は、入力されたアナログ複合映像信号をAD変換し、得られたデジタルの複合映像信号をデジタル同期分離回路12およびデジタル映像信号処理回路13に供給する。
デジタル同期分離回路12は、ADC11から供給されるデジタルの複合映像信号から同期信号を分離し、得られた同期信号を後述するセレクタ15を介してデジタル映像信号処理回路13に供給する。ここで、同期信号は、水平同期信号(H−SYNC)および垂直同期信号(V−SYNC)である。図2に、デジタル同期分離回路12の構成の一例を示す。ただし、デジタル同期分離回路12としては様々なタイプのものが知られており、本実施の形態に係るデジタル同期分離回路12のタイプは特に限定されない。以下、図2に示されるデジタル同期分離回路12について説明する。なお、以下の説明において、アナログ複合映像信号は、NTSC方式のビデオ信号であるものとする。
図2において、デジタル同期分離回路12は、デジタルローパスフィルタ(デジタルLPF)30、コンパレータ31、PLL回路32、分周器33、垂直同期分離回路34、およびスイッチ回路35を含んで構成されている。
デジタルLPF30は、ADC11からデジタルの複合映像信号の供給を受け、この信号から高周波成分を除去する。そして、デジタルLPF30は、得られた信号S0をコンパレータ31に供給する。
コンパレータ31は、デジタルLPF30から供給される複合映像信号S0を所定のスライスレベルL1で切り出す(スライスする)ことにより、複合映像信号S0から信号S1(C−SYNC)を分離する。そして、得られた信号S1をPLL回路32に供給する。このPLL回路32は、位相検出器32a、ループフィルタ32b、電圧制御発振器(VCO)32c、および分周器32dを含んで構成されている。
位相検出器32aは、コンパレータ31の出力信号S1と、分周器32dの出力信号S5(再生されたH−SYNC)との入力を受け、両者の位相を比較し、両者の位相差に対応する電圧値を有する位相差信号S2をループフィルタ32bに出力する。
ループフィルタ32bは、位相検出器32aから供給される位相差信号S2から高周波成分を除去し、得られた信号S3をVCO32cに供給する。
VCO32cは、ループフィルタ32bから供給される信号S3の電圧値に応じて、出力信号S4の発振周波数を変化させて分周器32dに出力する。ここで、VCO32cは、コンパレータ31の出力信号S1と分周器32dの出力信号S5との位相差をなくす方向に発振周波数を変化させる。
分周器32dは、ダウンカウンタを含んで構成され、VCO32cの出力信号S4を分周比N(Nは偶数)で分周し、周期1H(1水平走査期間)の信号S5を生成する。分周器32dは、この信号S5を、再生されたH−SYNCとして、セレクタ15に出力するとともに、位相検出器32aにフィードバックする。また、分周器32dは、信号S5を生成する過程で、VCO32cの出力信号S4を分周比N/2で分周して周期H/2の信号S6を生成し、この信号S6を分周器33に出力する。
分周器33は、ダウンカウンタを含んで構成され、分周器32dから供給される周期H/2の信号S6を分周比525で分周し、周期262.5Hの信号S7を生成する。分周器33は、得られた信号S7をスイッチ回路35に出力する。
上記のコンパレータ31の出力信号S1は、上記のPLL回路32に供給されるとともに、垂直同期分離回路34にも供給される。
垂直同期分離回路34は、積分回路34aとコンパレータ34bとを含んで構成される。図3に、垂直同期分離回路34に入力される入力信号S1、積分回路34aの出力信号S8、およびコンパレータ34bの出力信号S9の波形図を示す。
積分回路34aは、アナログ方式またはデジタル方式により入力信号S1を積分し、積分信号S8をコンパレータ34bに出力する。コンパレータ34bは、積分回路34aからの積分信号S8を所定のスライスレベルL2で切り出し、得られた信号S9をスイッチ回路35に出力する。また、コンパレータ34bは、信号S9を分周器33に供給する。分周器33は、この信号S9により適宜のタイミングでリセットされる。例えば、分周器33は、ある一連のアナログ複合映像信号について、信号S9に含まれる最初のパルスでリセットされる。
スイッチ回路35は、分周器33の出力信号S7および垂直同期分離回路34の出力信号S9のうちいずれか一方の信号を、選択的に、再生されたV−SYNCとしてセレクタ15に出力する。例えば、スイッチ回路35は、ある一連のアナログ複合映像信号について、信号S9の最初のパルスが出力されるまで信号S9を選択し、当該パルスの出力後においては信号S7を選択する。
図1に戻り、デジタル映像信号処理回路13は、セレクタ15から供給される同期信号(H−SYNCおよびV−SYNC)を用いて、ADC11によりデジタル化された複合映像信号に所定の映像信号処理を施し、デジタルのRGB信号を生成して外部に出力する。ここで、所定の映像信号処理としては、例えば、アナログ複合映像信号をクランプするクランプ回路(図1では不図示)のためのクランプパルスを生成する処理、デジタル化された複合映像信号から輝度信号(Y)と色信号(C)とを生成するY/C分離処理、生成された色信号から色差信号(R−Y,G−Y,B−Y)を復調する色復調処理、輝度信号と色差信号とからRGB信号を生成するRGB信号生成処理、などがある。
以上のとおり、本実施の形態の映像信号処理回路1は、内部のデジタル同期分離回路12により同期信号を抽出し、この同期信号を用いてアナログ複合映像信号からデジタルRGB信号を生成することができる。すなわち、上記の映像信号処理回路1は、それ単体でデジタルビデオデコーダとして機能する。
しかし、先述したとおり、デジタル同期分離回路12により同期分離を行う構成では、弱電界時において正確な同期信号を得ることができない。このため、弱電界時に、画面が揺れるといった問題や、輝度信号または色信号が正確に再生されないといった問題が生じてしまう。また、先述したとおり、弱電界時における同期分離については、アナログ同期分離回路の方がデジタル同期分離回路よりも性能が良い。
そこで、本実施の形態では、弱電界時における同期性能の向上を図ることを可能とするため、映像信号処理回路1は、外部のアナログ同期分離回路により得られた同期信号を利用可能な構成となっている。具体的には、映像信号処理回路1には、外部のアナログ同期分離回路から同期信号の供給を受ける入力端子14と、デジタル同期分離回路12により得られる同期信号および入力端子14に入力される同期信号のうちいずれか一方を選択するセレクタ15とが設けられている。以下、この構成について、より具体的に説明する。
図4は、映像信号処理回路1にアナログ同期分離回路20が外付けされてなる映像信号処理回路2の構成を示すブロック図である。図4において、外部からのアナログ複合映像信号は、ADC11に入力されるとともに、アナログ同期分離回路20にも入力される。
アナログ同期分離回路20は、アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離し、この同期信号を映像信号処理回路1の入力端子14に供給する。ここで、同期信号は、水平同期信号(H−SYNC)および垂直同期信号(V−SYNC)、または、これらが複合された複合同期信号(C−SYNC)である。
図5に、アナログ同期分離回路20の構成の一例を示す。ただし、アナログ同期分離回路としては様々なタイプのものが知られており、本実施の形態に係るアナログ同期分離回路20のタイプは特に限定されない。以下、図5に示されるアナログ同期分離回路20について説明する。なお、以下の説明において、アナログ複合映像信号は、NTSC方式のビデオ信号であるものとする。
図5において、アナログ同期分離回路20は、アナログローパスフィルタ(アナログLPF)40、コンパレータ41、PLL回路42、分周器43、垂直同期分離回路44、およびスイッチ回路45を含んで構成されている。
アナログLPF40は、入力されたアナログ複合映像信号から高周波成分を除去する。このアナログLPF40により、アナログ複合映像信号(特に弱電界信号)に含まれる高周波のノイズ成分が除去される。アナログLPF40は、得られた信号をコンパレータ41に供給する。
コンパレータ41、PLL回路42、分周器43、垂直同期分離回路44、およびスイッチ回路45は、図2に示されるデジタル同期分離回路12のもの(符号31〜35)と殆ど同じであるので、これらについては説明を省略する。
図4に戻り、アナログ同期分離回路20により分離された同期信号は、映像信号処理回路1の入力端子14を介してセレクタ15に供給される。したがって、セレクタ15には、デジタル同期分離回路12により分離された同期信号(以下、「同期信号Sd」と称す)と、アナログ同期分離回路20により分離された同期信号(以下、「同期信号Sa」と称す)とが供給される。
セレクタ15は、同期信号Sdおよび同期信号Saのうちいずれか一方を選択する。例えば、外部から設定可能なレジスタ16の値が「0」である場合には同期信号Sdを選択し、「1」である場合には同期信号Saを選択する。そして、セレクタ15は、選択された同期信号SdまたはSaを外部に出力するとともに、デジタル映像信号処理回路13に供給する。
デジタル映像信号処理回路13は、セレクタ15から供給される同期信号SdまたはSaを用いて、デジタルの複合映像信号に所定の映像信号処理を施し、デジタルのRGB信号を生成して出力する。
つぎに、上記構成を有する映像信号処理回路1の好適な使用態様について説明する。
使用者(例えばテレビジョン受像機の製造メーカ)は、同期性能よりもコストを重視する場合には、アナログ同期分離回路20を外付けすることなく、図1に示される映像信号処理回路1をビデオデコーダとしてテレビジョン受像機に搭載する。この場合、レジスタ16の値を「0」に設定すれば、デジタル同期分離回路12により抽出される同期信号Sdがデジタル映像信号処理回路13に供給される。このため、この使用態様では、比較的ノイズの少ない映像信号については正確な同期信号を得ることができるが、比較的ノイズの多い映像信号(弱電界信号等)については正確な同期信号を得ることができない。
一方、使用者は、コストよりも同期性能を重視する場合には、映像信号処理回路1にアナログ同期分離回路20を外付けし、図4に示される映像信号処理回路2をビデオデコーダとしてテレビジョン受像機に搭載する。この場合、レジスタ16の値を「1」に設定すれば、アナログ同期分離回路20により抽出される同期信号Saがデジタル映像信号処理回路13に供給される。このため、この使用態様では、比較的ノイズの多い映像信号(弱電界信号等)についても正確な同期信号を得ることができる。すなわち、使用者は、アナログ同期分離回路20を外付けすることにより、デジタルビデオデコーダの同期性能の向上を図ることができる。
ここで、デジタル映像信号処理回路13は、同期信号Sdが供給される場合を想定して、すなわち同期信号Sdのタイミングを基準として設計されている。そこで、使用者は、アナログ同期分離回路20を外付けする場合、同期信号Sdに対する同期信号Saの時間的なずれを確認する。具体的には、使用者は、セレクタ15の出力を切り替えて、同期信号Sdが選択された場合と同期信号Saが選択された場合とで、適宜の箇所の信号(例えばセレクタ15の出力信号)の波形を比較することにより、同期信号Sdに対する同期信号Saの時間的なずれを確認する。そして、使用者は、この時間的なずれが無くなるようにアナログ同期分離回路20を調整する。または、使用者は、時間的なずれによる影響が無くなるように、デジタル映像信号処理回路13により生成される各種のタイミング信号を調整する。したがって、デジタル映像信号処理回路13により生成されるタイミング信号は、時間的に調整可能であることが好ましい。
以下、上記のタイミング信号の調整について、クランプパルスのタイミングの調整を例にとって説明する。図6は、クランプパルスのタイミングの調整を説明するためのブロック図である。
図6において、デジタル映像信号処理回路13に含まれるクランプパルス生成回路13aは、セレクタ15から供給される同期信号SdまたはSaに基づいて、クランプパルスを生成してクランプ回路50に出力する。クランプ回路50は、クランプパルスが供給される期間、アナログ複合映像信号を所定レベルにクランプする。
図7は、同期信号およびクランプパルスの波形図である。図7において、(a)には同期信号Sdが示されており、(b)には同期信号Sdに基づいて生成されるクランプパルスCPdが示されている。これらに示されるとおり、クランプパルス生成回路13aは、同期信号Sdの立ち下がりから所定時間t1経過後に、クランプパルスCPdを発生させる。ここで、所定時間t1は、このクランプパルスCPdにより良好なクランプが行われるように予め決められており、レジスタ13bに設定されている。
図7において、(c)には同期信号Saが示されており、(d)には同期信号Saに基づいて生成されるクランプパルスCPaが示されている。これらに示されるとおり、同期信号Saは同期信号Sdに対して時間t2だけ遅延しており、このためクランプパルスCPaもクランプパルスCPdに対して時間t2だけ遅延している。このクランプパルスの遅延により良好なクランプが阻害される可能性がある。そこで、使用者は、同期信号Sdに対する同期信号Saの遅延時間t2を測定し、レジスタ13bの設定値をt1から(t1−t2)に変更する。これにより、クランプパルス生成回路13aは、図7(e)に示されるとおり、同期信号Saの立ち下がりから時間(t1−T2)経過後にクランプパルスCPa’を発生させることとなる。この結果、同期信号Saに基づいて生成されるクランプパルスCPa’のタイミングを、図7(b)に示される理想的なクランプパルスCPdのタイミングに一致させることができる。なお、遅延時間t2の測定は、例えば、レジスタ16に「0」を設定した場合と「1」を設定した場合とで、同期信号、クランプパルス、またはクランプ回路50の出力信号の波形を観測し、得られた波形を比較することにより行われる。
以上のとおり、本実施の形態に係る映像信号処理回路1によれば、以下の効果が得られる。すなわち、入力されたアナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路において、アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離する外部のアナログ同期分離回路から、同期信号の供給を受ける入力端子14が設けられているので、弱電界時における同期性能の向上を図ることができる。
また、アナログ同期分離回路から同期信号の供給を受ける入力端子14を備えるとともに、デジタル同期分離回路12と、入力端子14に供給される同期信号とデジタル同期分離回路12により得られる同期信号とのうち一方を選択するセレクタ15とを備えているので、使用者は、(A)アナログ同期分離回路を設けずに、デジタル同期分離回路12に同期分離を行わせる、コスト重視の使用態様と、(B)アナログ同期分離回路を設け、アナログ同期分離回路に同期分離を行わせる、同期性能重視の使用態様とを選択することができる。
また、入力端子14を備えるとともに、デジタル同期分離回路12とセレクタ15とを備えているので、アナログ同期分離回路による同期信号が選択された場合と、デジタル同期分離回路12による同期信号が選択された場合とで、同期信号やクランプパルス等の波形を観測して比較することにより、デジタル同期分離回路12により得られる同期信号に対する、アナログ同期分離回路により得られる同期信号の時間的なずれを確認することができる。そして、確認結果に基づいて、アナログ同期分離回路やデジタル映像信号処理回路13を調整することにより、アナログ同期分離回路により得られる同期信号の時間的なずれを補償することができる。
また、本実施の形態に係る映像信号処理回路2によれば、すなわち映像信号処理回路1にアナログ同期分離回路20を付加した構成によれば、以下の効果が得られる。すなわち、入力されたアナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路において、アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離するアナログ同期分離回路20が設けられているので、アナログ同期分離回路20により正確な同期信号を得ることができ、弱電界時における同期性能の向上を図ることができる。
また、アナログ同期分離回路20と、デジタル同期分離回路12と、セレクタ15とを備えているので、状況に応じて、アナログ同期分離回路20により得られる同期信号と、デジタル同期分離回路12により得られる同期信号とを切り替えて使用することができる。例えば、比較的ノイズの少ない信号についてはデジタル同期分離回路12により得られる同期信号を使用し、比較的ノイズの多い信号(弱電界信号等)についてはアナログ同期分離回路20により得られる同期信号を使用することが好適である。図8に、ノイズ量に応じて同期信号を切り替える映像信号処理回路3の構成を示す。図8において、映像信号処理回路3は、アナログ複合映像信号に含まれるノイズ量を検出するノイズ検出器60を備えている。そして、セレクタ15は、ノイズ検出器60の検出結果に基づいて同期信号の選択を行う。具体的には、セレクタ15は、ノイズ検出器60により検出されたノイズ量が所定レベル未満である場合には、デジタル同期分離回路12により得られる同期信号を選択し、所定レベル以上である場合には、アナログ同期分離回路20により得られる同期信号を選択する。
以上、本発明の実施の形態について説明したが、本発明が上記の実施の形態に限定されないことは言うまでもない。例えば、アナログ同期分離回路20は、同期信号として、C−SYNCを映像信号処理回路1に供給してもよい。この場合、アナログ同期分離回路20では、C−SYNCからH−SYNCおよびV−SYNCを分離する必要がないので、図5において、アナログLPF40およびコンパレータ41以外は省略可能である。その代わり、映像信号処理回路1側に、C−SYNCからH−SYNCおよびV−SYNCを分離する回路(例えば、図5の42〜45)が必要となる。
また、デジタル映像信号処理回路13は、好適にはデジタルRGB信号を生成する回路であるが、これに限られず、デジタルの複合映像信号に対して同期信号を用いた処理を施す回路であればよい。例えば、デジタル映像信号処理回路13は、輝度信号と色信号とを生成して出力する回路、輝度信号と色差信号とを生成して出力する回路、あるいはクランプパルスを生成して出力する回路などであっても構わない。
また、アナログ同期分離回路20により得られる同期信号が選択される場合、デジタル同期分離回路12の動作は停止してもよい。逆に、デジタル同期分離回路12により得られる同期信号が選択される場合、アナログ同期分離回路20の動作は停止してもよい。
1,2,3 映像信号処理回路、11 AD変換器(ADC)、12 デジタル同期分離回路、13 デジタル映像信号処理回路、14 入力端子、15 セレクタ、16 レジスタ、20 アナログ同期分離回路、60 ノイズ検出器。
Claims (5)
- 少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号を受けて、
前記アナログ複合映像信号をAD変換するAD変換器と、
前記AD変換器によりデジタル化された複合映像信号から同期信号を分離するデジタル同期分離回路と、
外部から同期信号の供給を受ける入力端子と、
前記デジタル同期分離回路により得られる同期信号および前記入力端子に供給される同期信号のうちいずれか一方を選択するセレクタと、
前記セレクタにより選択された同期信号を用いて、前記AD変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、
を備えることを特徴とする映像信号処理回路。 - 請求項1に記載の映像信号処理回路において、
前記入力端子は、前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離して出力するアナログ同期分離回路に接続されることを特徴とする映像信号処理回路。 - 少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号を受けて、
前記アナログ複合映像信号をAD変換するAD変換器と、
前記AD変換器によりデジタル化された複合映像信号から同期信号を分離するデジタル同期分離回路と、
前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から同期信号を分離するアナログ同期分離回路と、
前記デジタル同期分離回路により得られる同期信号および前記アナログ同期分離回路により得られる同期信号のうちいずれか一方を選択するセレクタと、
前記セレクタにより選択された同期信号を用いて、前記AD変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、
を備えることを特徴とする映像信号処理回路。 - 請求項1〜3のいずれか1項に記載の映像信号処理回路であって、
前記アナログ複合映像信号に含まれるノイズ量を検出するノイズ検出器を備え、
前記セレクタは、前記ノイズ検出器の検出結果に基づいて同期信号を選択することを特徴とする映像信号処理回路。 - 請求項4に記載の映像信号処理回路において、
前記セレクタは、前記アナログ複合映像信号に含まれるノイズ量が所定の閾値以上の場合に前記アナログ同期分離回路により得られる同期信号を選択することを特徴とする映像信号処理回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004292645A JP2006109066A (ja) | 2004-10-05 | 2004-10-05 | 映像信号処理回路 |
TW094134690A TWI273848B (en) | 2004-10-05 | 2005-10-04 | Video signal processing circuit |
US11/242,772 US7456903B2 (en) | 2004-10-05 | 2005-10-04 | Video signal processing circuit |
KR1020050093405A KR100717236B1 (ko) | 2004-10-05 | 2005-10-05 | 영상 신호 처리 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004292645A JP2006109066A (ja) | 2004-10-05 | 2004-10-05 | 映像信号処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006109066A true JP2006109066A (ja) | 2006-04-20 |
Family
ID=36378271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004292645A Pending JP2006109066A (ja) | 2004-10-05 | 2004-10-05 | 映像信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006109066A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014133270A1 (en) * | 2013-02-26 | 2014-09-04 | Tvlogic Co., Ltd. | Apparatus and method for processing video signal |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH089190A (ja) * | 1994-06-15 | 1996-01-12 | Hitachi Ltd | 同期判定回路 |
-
2004
- 2004-10-05 JP JP2004292645A patent/JP2006109066A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH089190A (ja) * | 1994-06-15 | 1996-01-12 | Hitachi Ltd | 同期判定回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014133270A1 (en) * | 2013-02-26 | 2014-09-04 | Tvlogic Co., Ltd. | Apparatus and method for processing video signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8233092B2 (en) | Video signal processing device | |
KR100717236B1 (ko) | 영상 신호 처리 회로 | |
KR100639522B1 (ko) | 복합 동기 신호를 사용하는 외부 동기 시스템 및 이 외부 동기 시스템을 사용하는 카메라 시스템 | |
JP2000197016A (ja) | データ抽出回路 | |
JPS61142891A (ja) | 合成映像信号処理システムに使用する位相固定ループシステム | |
JPH09135456A (ja) | ビデオ表示装置 | |
JP2003018614A (ja) | 映像信号処理装置 | |
JP2006109066A (ja) | 映像信号処理回路 | |
JP2006109029A (ja) | 映像信号処理回路 | |
JP4679748B2 (ja) | デジタル・ビデオ処理回路および方法 | |
JP4461521B2 (ja) | サンプリングクロック生成回路 | |
JPH10191148A (ja) | ケーブル補償装置 | |
US7432982B2 (en) | OSD insert circuit | |
JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
JP4509634B2 (ja) | 同期信号発生回路及びこれを備えるカラーテレビジョンカメラ | |
JP3524817B2 (ja) | バーストゲートパルスタイミング補正回路 | |
JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
JP2003169229A (ja) | テレビジョン映像表示装置及び表示方法 | |
JP4509407B2 (ja) | Sch検出装置 | |
JP3118407B2 (ja) | ディジタル映像処理装置 | |
JP2005080026A (ja) | サンプリングクロック生成回路 | |
JP2004248000A (ja) | デジタル水平同期信号分離回路 | |
JPH0832049B2 (ja) | ディジタルテレビジョン信号のコンポーネント入力処理装置 | |
JPH09154041A (ja) | 直流再生回路 | |
JPH1132234A (ja) | 水平同期信号分離回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110222 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |