JP2006109029A - Video signal processing circuit - Google Patents
Video signal processing circuit Download PDFInfo
- Publication number
- JP2006109029A JP2006109029A JP2004292132A JP2004292132A JP2006109029A JP 2006109029 A JP2006109029 A JP 2006109029A JP 2004292132 A JP2004292132 A JP 2004292132A JP 2004292132 A JP2004292132 A JP 2004292132A JP 2006109029 A JP2006109029 A JP 2006109029A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- analog
- composite video
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
Abstract
Description
本発明は、テレビジョン放送信号などのアナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路に関する。 The present invention relates to a video signal processing circuit that AD-converts an analog composite video signal such as a television broadcast signal and performs video signal processing on the digitized composite video signal.
従来、アナログテレビジョン放送信号などのアナログ複合映像信号からRGB信号を生成するビデオデコーダとして、BIP−ICを用いたアナログ方式のデコーダ(アナログビデオデコーダ)が広く利用されてきた。ところが、近年、デジタル技術の進歩により、また、液晶ディスプレイ(LCD)やプラズマディスプレイ(PDP)等のデジタルディスプレイの普及に伴い、MOS−ICによるデジタル方式のデコーダ(デジタルビデオデコーダ)が増えてきている。 Conventionally, analog decoders (analog video decoders) using BIP-IC have been widely used as video decoders for generating RGB signals from analog composite video signals such as analog television broadcast signals. However, in recent years, with the advancement of digital technology and the spread of digital displays such as liquid crystal displays (LCDs) and plasma displays (PDPs), the number of digital decoders (digital video decoders) based on MOS-ICs has increased. .
図4は、アナログビデオデコーダ70の構成を示すブロック図である。図4において、アナログビデオデコーダ70には外部からアナログ複合映像信号が入力され、この信号は、同期分離回路71と映像信号処理回路72とに供給される。同期分離回路71は、アナログ複合映像信号から同期信号を分離し、これを映像信号処理回路72に供給する。映像信号処理回路72は、同期分離回路71から供給される同期信号を用いて、アナログ複合映像信号に対して各種の映像信号処理(Y/C分離、色復調など)を施し、アナログRGB信号を生成して出力する。
FIG. 4 is a block diagram showing a configuration of the
図5は、デジタルビデオデコーダ80の構成を示すブロック図である。図5において、デジタルビデオデコーダ80には外部からアナログ複合映像信号が入力される。このアナログ複合映像信号は、AD変換器(ADC)81によりデジタル信号に変換された後、デジタル同期分離回路82とデジタル映像信号処理回路83とに供給される。デジタル同期分離回路82は、デジタル変換された複合映像信号から同期信号を分離し、これをデジタル映像信号処理回路83に供給する。デジタル映像信号処理回路83は、デジタル同期分離回路82から供給される同期信号を用いて、デジタル化された複合映像信号に対して各種の映像信号処理(Y/C分離、色復調など)を施し、デジタルRGB信号を生成して出力する。
FIG. 5 is a block diagram showing the configuration of the
なお、特許文献1、2には、アナログ複合映像信号に関する記載がある。
上記デジタルビデオデコーダは、アナログビデオデコーダと比較して、デジタル化に伴う利点を有する。しかし、弱電界時における同期性能については、アナログビデオデコーダに劣っているのが現状である。以下、両者の同期性能の差について説明する。 The digital video decoder has advantages associated with digitization compared to an analog video decoder. However, at present, the synchronization performance in a weak electric field is inferior to that of an analog video decoder. Hereinafter, the difference in the synchronization performance between the two will be described.
図6(a)は、ノイズが無い状態における、アナログ複合映像信号の波形図である。図6(a)には、輝度信号と同期信号とが合成されてなる白黒テレビジョン信号が示されている。なお、カラーテレビジョン信号は、白黒テレビジョン信号において、バックポーチにカラーバースト信号が重畳され、輝度信号に搬送色信号が重畳されたものである。 FIG. 6A is a waveform diagram of the analog composite video signal in the absence of noise. FIG. 6A shows a black and white television signal obtained by combining a luminance signal and a synchronization signal. The color television signal is a black and white television signal in which a color burst signal is superimposed on a back porch and a carrier color signal is superimposed on a luminance signal.
同期信号の分離(同期分離)は、図6(a)の一点鎖線で示すとおり、同期信号の先端レベル(シンクチップレベル)とペデスタルレベルとの間のスライスレベルで複合映像信号をコンパレータで切り出す(スライスする)ことにより行われる。この同期分離により、図6(b)のように同期信号が分離される。ところが、図6(c)を見れば分かるように、弱電界時においては複合映像信号に高周波のノイズが乗っており、このノイズは同期分離に影響を及ぼす。 The separation of the synchronization signal (synchronization separation) is performed by cutting out the composite video signal by a comparator at a slice level between the leading edge level (sync chip level) of the synchronization signal and the pedestal level, as shown by the one-dot chain line in FIG. By slicing). By this synchronization separation, the synchronization signal is separated as shown in FIG. However, as can be seen from FIG. 6C, high-frequency noise is on the composite video signal when the electric field is weak, and this noise affects the synchronization separation.
図7は、同期分離の手順を示す図である。図7において、(a)にはアナログビデオデコーダによる手順の一例が示されており、(b)にはデジタルビデオデコーダによる手順の一例が示されている。以下、図7に従って、弱電界時における同期分離について、アナログビデオデコーダとデジタルビデオデコーダとを比較する。 FIG. 7 is a diagram illustrating a synchronization separation procedure. 7A shows an example of a procedure using an analog video decoder, and FIG. 7B shows an example of a procedure using a digital video decoder. Hereinafter, an analog video decoder and a digital video decoder will be compared with respect to synchronization separation in a weak electric field according to FIG.
アナログビデオデコーダは、図7(a)に示されるとおり、アナログローパスフィルタによりアナログ複合映像信号から高周波成分を除去し、コンパレータを用いて得られた信号をスライスレベルで切り出すことにより、同期信号を分離する。このため、アナログビデオデコーダによれば、弱電界時においても良好に同期信号を分離することができる。 As shown in Fig. 7 (a), the analog video decoder removes high-frequency components from the analog composite video signal using an analog low-pass filter, and separates the synchronization signal by cutting out the signal obtained using the comparator at the slice level. To do. For this reason, according to the analog video decoder, it is possible to separate the synchronization signals satisfactorily even in a weak electric field.
一方、デジタルビデオデコーダは、図7(b)に示されるとおり、まず、アナログ複合映像信号をサンプリングクロックでサンプリングし、デジタルの複合映像信号に変換する。このとき、弱電界信号により重畳されたノイズが原因となり、デジタル変換後の複合映像信号にはデジタル化されたノイズ成分が含まれることとなる。このノイズ成分は、デジタルローパスフィルタによってある程度軽減されるが、最終的に、同期分離後の信号すなわち再生された同期信号に残ってしまう。 On the other hand, as shown in FIG. 7B, the digital video decoder first samples an analog composite video signal with a sampling clock and converts it into a digital composite video signal. At this time, due to the noise superimposed by the weak electric field signal, the composite video signal after the digital conversion includes a digitized noise component. This noise component is reduced to some extent by the digital low-pass filter, but eventually remains in the signal after synchronization separation, that is, the reproduced synchronization signal.
このように、デジタルビデオデコーダは、現時点では、弱電界時の同期分離についてアナログビデオデコーダに及ばないのが現状である。 As described above, at present, the digital video decoder does not reach the analog video decoder with respect to synchronization separation in a weak electric field.
ここで、同期信号は複合映像信号のタイミング情報であるので、同期信号が正確に再現されない場合には、画面が揺れるといった問題や、輝度信号または色信号が正確に再生されないといった問題が発生する。 Here, since the synchronization signal is timing information of the composite video signal, when the synchronization signal is not accurately reproduced, there arises a problem that the screen is shaken and a problem that the luminance signal or the color signal is not reproduced accurately.
そこで、本発明は、アナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路であって、弱電界時に正確な同期信号を得ることができる映像信号処理回路を提供する。 Accordingly, the present invention is a video signal processing circuit that performs analog-to-digital conversion on an analog composite video signal and performs video signal processing on the digitized composite video signal, and can obtain an accurate synchronization signal in a weak electric field. A processing circuit is provided.
本発明に係る映像信号処理回路は、少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号を受けて、前記アナログ複合映像信号から高周波成分を除去するアナログフィルタと、前記アナログフィルタの出力信号から同期信号を分離する同期分離回路と、前記アナログ複合映像信号をAD変換するAD変換器と、前記同期分離回路により得られた同期信号を用いて、前記AD変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、を備えることを特徴とする。 An image signal processing circuit according to the present invention receives an analog composite video signal in which at least a luminance signal and a synchronization signal are combined, removes a high-frequency component from the analog composite video signal, and an output signal of the analog filter A sync separation circuit that separates a sync signal from the AD, an AD converter that AD converts the analog composite video signal, and a composite video digitized by the AD converter using the sync signal obtained by the sync separation circuit And a digital video signal processing circuit for performing predetermined video signal processing on the signal.
また、本発明に係る映像信号処理回路は、少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号と、前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から分離された同期信号と、を受けて、前記アナログ複合映像信号をAD変換するAD変換器と、前記同期信号を用いて、前記AD変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、を備えることを特徴とする。 The video signal processing circuit according to the present invention includes an analog composite video signal in which at least a luminance signal and a synchronization signal are combined, and a high-frequency component is removed from the analog composite video signal by an analog filter and separated from the obtained signal. An analog-to-digital converter that converts the analog composite video signal into an analog-to-digital signal, and the composite video signal digitized by the analog-to-digital converter using the synchronous signal. And a digital video signal processing circuit to be applied.
本発明によれば、アナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路であって、弱電界時に正確な同期信号を得ることができる映像信号処理回路を提供することができる。 According to the present invention, a video signal processing circuit that performs analog-to-digital conversion on an analog composite video signal and performs video signal processing on the digitized composite video signal, the video signal being capable of obtaining an accurate synchronization signal in a weak electric field A processing circuit can be provided.
以下、本発明の実施の形態を図面に従って説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本実施の形態に係る映像信号処理回路1の構成を示すブロック図である。この映像信号処理回路1は、外部から入力されたアナログ複合映像信号から、デジタルの3原色(RGB)信号を作成して出力する回路(ビデオデコーダ)である。ここで、アナログ複合映像信号とは、輝度信号や色信号などの映像信号と同期信号とが合成されてなるアナログの信号であり、例えば、NTSC方式やPAL方式などのビデオ信号である。
FIG. 1 is a block diagram showing a configuration of a video
図1において、映像信号処理回路1は、AD変換器(ADC)11、デジタル映像信号処理回路12、ローパスフィルタ(LPF)21、および同期分離回路22を有する。好適な態様では、ADC11およびデジタル映像信号処理回路12を含むデジタルIC10に、LPF21および同期分離回路22が外付けされている。この構成において、外部からのアナログ複合映像信号は、ADC11およびLPF21に入力される。
In FIG. 1, the video
LPF21は、入力されたアナログ複合映像信号から高周波成分を除去するアナログローパスフィルタである。このLPF21により、アナログ複合映像信号(特に弱電界信号)に含まれる高周波のノイズ成分が除去される。LPF21は、得られた信号を同期分離回路22に供給する。
The
同期分離回路22は、LPF21から供給されるアナログ信号から同期信号を分離し、得られた同期信号を、デジタルIC10の入力端子13を介して、デジタル映像信号処理回路12に供給する。ここで、同期信号は、水平同期信号(H−SYNC)および垂直同期信号(V−SYNC)、または、これらが複合された複合同期信号(C−SYNC)である。図2に、同期分離回路22の構成の一例を示す。ただし、同期分離回路としては様々なタイプのものが知られており、本実施の形態に係る同期分離回路22のタイプは特に限定されない。以下、図2に示される同期分離回路22について説明する。なお、以下の説明において、アナログ複合映像信号は、NTSC方式のビデオ信号であるものとする。
The
図2において、同期分離回路22は、コンパレータ31、PLL回路32、分周器33、垂直同期分離回路34、およびスイッチ回路35により構成されている。
In FIG. 2, the
コンパレータ31は、LPF21からノイズ除去後のアナログ複合映像信号の供給を受け、このアナログ複合映像信号を所定のスライスレベルL1で切り出す(スライスする)ことにより、アナログ複合映像信号から信号S1(C−SYNC)を分離する。そして、得られた信号S1をPLL回路32に供給する。このPLL回路32は、位相検出器32a、ループフィルタ32b、電圧制御発振器(VCO)32c、および分周器32dにより構成されている。
The
位相検出器32aは、コンパレータ31の出力信号S1と、分周器32dの出力信号S5(再生されたH−SYNC)との入力を受け、両者の位相を比較し、両者の位相差に対応する電圧値を有する位相差信号S2をループフィルタ32bに出力する。
The
ループフィルタ32bは、位相検出器32aから供給された位相差信号S2から高周波成分を除去し、得られた信号S3をVCO32cに供給する。
The
VCO32cは、ループフィルタ32bから供給される信号S3の電圧値に応じて、出力信号S4の発振周波数を変化させて分周器32dに出力する。ここで、VCO32cは、コンパレータ31の出力信号S1と分周器32dの出力信号S5との位相差をなくす方向に発振周波数を変化させる。
The VCO 32c changes the oscillation frequency of the output signal S4 according to the voltage value of the signal S3 supplied from the
分周器32dは、ダウンカウンタにより構成され、VCO32cの出力信号S4を分周比N(Nは偶数)で分周し、周期1H(1水平走査期間)の信号S5を生成する。分周器32dは、この信号S5を、再生されたH−SYNCとして、デジタルIC10の入力端子13に出力するとともに、位相検出器32aにフィードバックする。また、分周器32dは、信号S5を生成する過程で、VCO32cの出力信号S4を分周比N/2で分周して周期H/2の信号S6を生成し、この信号S6を分周器33に出力する。
The
分周器33は、ダウンカウンタにより構成され、分周器32dから供給される周期H/2の信号S6を分周比525で分周し、周期262.5Hの信号S7を生成する。分周器33は、得られた信号S7をスイッチ回路35に出力する。
The
上記のコンパレータ31の出力信号S1は、上記のPLL回路32に供給されるとともに、垂直同期分離回路34にも供給される。
The output signal S1 of the
垂直同期分離回路34は、積分回路34aとコンパレータ34bとにより構成される。図3に、垂直同期分離回路34に入力される入力信号S1、積分回路34aの出力信号S8、およびコンパレータ34bの出力信号S9の波形図を示す。
The vertical
積分回路34aは、アナログ方式またはデジタル方式により入力信号S1を積分し、積分信号S8をコンパレータ34bに出力する。コンパレータ34bは、積分回路34aからの積分信号S8を所定のスライスレベルL2で切り出し、得られた信号S9をスイッチ回路35に出力する。また、コンパレータ34bは、信号S9を分周器33に供給する。分周器33は、この信号S9により適宜のタイミングでリセットされる。例えば、分周器33は、ある一連のアナログ複合映像信号について、信号S9に含まれる最初のパルスでリセットされる。
The integration circuit 34a integrates the input signal S1 by an analog method or a digital method, and outputs an integration signal S8 to the
スイッチ回路35は、分周器33の出力信号S7および垂直同期分離回路34の出力信号S9のうちいずれか一方の信号を、選択的に、再生されたV−SYNCとしてデジタルIC10の入力端子13に出力する。例えば、スイッチ回路35は、ある一連のアナログ複合映像信号について、信号S9の最初のパルスが出力されるまで信号S9を選択し、当該パルスの出力後においては信号S7を選択する。
The
なお、上記の同期分離回路22により再生されたC−SYNC、H−SYNC、またはV−SYNCは、映像信号処理回路1の外部にも出力される。
The C-SYNC, H-SYNC, or V-SYNC reproduced by the
図1に戻り、ADC11は、入力されたアナログ複合映像信号をAD変換し、得られたデジタルの複合映像信号をデジタル映像信号処理回路12に供給する。
Returning to FIG. 1, the
デジタル映像信号処理回路12は、入力端子13に供給される同期信号(H−SYNCおよびV−SYNC)、すなわち同期分離回路22により再生された同期信号を用いて、ADC11によりデジタル化された複合映像信号に、所定の映像信号処理を施し、デジタルのRGB信号を生成して外部に出力する。ここで、所定の映像信号処理としては、例えば、アナログ複合映像信号をクランプするクランプ回路(不図示)のためのクランプパルスを生成する処理、デジタル化された複合映像信号から輝度信号(Y)と色信号(C)とを生成するY/C分離処理、生成された色信号から色差信号(R−Y,G−Y,B−Y)を復調する色復調処理、輝度信号と色差信号とからRGB信号を生成するRGB信号生成処理、などがある。
The digital video
上記構成を有する映像信号処理回路1の動作について、簡単に説明する。外部からのアナログ複合映像信号は、ADC11とLPF21とに入力される。LPF21は、アナログ複合映像信号からノイズ成分を除去し、得られた信号を同期分離回路22に出力する。同期分離回路22は、ノイズ除去後のアナログ複合映像信号から同期信号(H−SYNCおよびV−SYNC)を抽出し、この同期信号をデジタル映像信号処理回路12に供給する。一方、ADC11は、アナログ複合映像信号をAD変換し、デジタル変換された複合映像信号を、デジタル映像信号処理回路12に供給する。デジタル映像信号処理回路12は、同期分離回路22によって正確に再生された同期信号を用いて、デジタルの複合映像信号から、デジタルのRGB信号を生成して出力する。
The operation of the video
以上のとおり、本実施の形態によれば、次の効果が得られる。すなわち、入力されたアナログ複合映像信号をAD変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路において、AD変換後の複合映像信号に対して同期分離を行うのではなく、アナログフィルタによってアナログ複合映像信号から高周波成分を除去し、得られた信号に対して同期分離を行う。このため、従来のデジタルビデオデコーダ80に対して弱電界時の同期性能を改善することができ、正確な同期信号を得ることができる。この結果、同期ずれによる画面の揺れを軽減することができる。また、正確な同期信号を使用することができるので、輝度信号や色信号の再生を良好に行うことができる。
As described above, according to the present embodiment, the following effects can be obtained. In other words, in the video signal processing circuit that performs AD conversion on the input analog composite video signal and performs video signal processing on the digitized composite video signal, it does not perform synchronous separation on the composite video signal after AD conversion. The high frequency component is removed from the analog composite video signal by the analog filter, and the obtained signal is synchronously separated. For this reason, the synchronization performance at the time of a weak electric field can be improved with respect to the conventional
また、入力されたアナログ複合映像信号をAD変換するAD変換器と、当該AD変換器によりデジタル化された複合映像信号に映像信号処理を施すデジタル映像信号処理回路とを有する映像信号処理回路(デジタルビデオデコーダ)において、内部でAD変換後の複合映像信号に対して同期分離を行うのではなく、アナログフィルタによってアナログ複合映像信号から高周波成分を除去し、得られた信号に対して同期分離を行う外部回路から、同期信号の供給を受ける。このため、本実施の形態によれば、従来のデジタルビデオデコーダ80に対して弱電界時の同期性能を改善することができ、正確な同期信号を得ることができる。この結果、同期ずれによる画面の揺れを軽減することができる。また、正確な同期信号を使用することができるので、輝度信号や色信号の再生を良好に行うことができる。
Also, a video signal processing circuit (digital) having an AD converter for AD converting the input analog composite video signal and a digital video signal processing circuit for performing video signal processing on the composite video signal digitized by the AD converter In the video decoder), instead of performing synchronization separation on the composite video signal after AD conversion internally, a high frequency component is removed from the analog composite video signal by an analog filter, and synchronization separation is performed on the obtained signal. A synchronization signal is supplied from an external circuit. Therefore, according to the present embodiment, it is possible to improve the synchronization performance at the time of a weak electric field with respect to the conventional
以上、本発明の実施の形態について説明したが、本発明が上記の実施の形態に限定されないことは言うまでもない。例えば、同期分離回路22は、同期信号として、C−SYNCをデジタル映像信号処理回路12に供給してもよい。この場合、同期分離回路22では、C−SYNCからH−SYNCおよびV−SYNCを分離する必要がないので、図2において、コンパレータ31以外の回路は省略可能である。その代わり、デジタル映像信号処理回路12側に、C−SYNCからH−SYNCおよびV−SYNCを分離する回路(例えば、図2の32〜35)が必要となる。
As mentioned above, although embodiment of this invention was described, it cannot be overemphasized that this invention is not limited to said embodiment. For example, the
また、デジタル映像信号処理回路12は、好適にはデジタルRGB信号を生成する回路であるが、これに限られず、デジタルの複合映像信号に対して同期信号を用いた処理を施す回路であればよい。例えば、デジタル映像信号処理回路12は、輝度信号と色信号とを生成して出力する回路、輝度信号と色差信号とを生成して出力する回路、あるいはクランプパルスを生成して出力する回路などであってもよい。
The digital video
1 映像信号処理回路、10 デジタルIC、11 AD変換器(ADC)、12 デジタル映像信号処理回路、13 入力端子、21 ローパスフィルタ(LPF)、22 同期分離回路。
DESCRIPTION OF
Claims (2)
前記アナログ複合映像信号から高周波成分を除去するアナログフィルタと、
前記アナログフィルタの出力信号から同期信号を分離する同期分離回路と、
前記アナログ複合映像信号をAD変換するAD変換器と、
前記同期分離回路により得られた同期信号を用いて、前記AD変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、
を備えることを特徴とする映像信号処理回路。 Upon receiving at least an analog composite video signal in which a luminance signal and a sync signal are combined,
An analog filter for removing high-frequency components from the analog composite video signal;
A synchronization separation circuit for separating a synchronization signal from an output signal of the analog filter;
An AD converter for AD converting the analog composite video signal;
A digital video signal processing circuit that performs predetermined video signal processing on the composite video signal digitized by the AD converter using the synchronization signal obtained by the synchronization separation circuit;
A video signal processing circuit comprising:
前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から分離された同期信号と、を受けて、
前記アナログ複合映像信号をAD変換するAD変換器と、
前記同期信号を用いて、前記AD変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、
を備えることを特徴とする映像信号処理回路。 An analog composite video signal in which at least a luminance signal and a synchronization signal are combined;
A high-frequency component is removed from the analog composite video signal by an analog filter, and a synchronization signal separated from the obtained signal is received.
An AD converter for AD converting the analog composite video signal;
A digital video signal processing circuit for performing predetermined video signal processing on the composite video signal digitized by the AD converter using the synchronization signal;
A video signal processing circuit comprising:
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004292132A JP2006109029A (en) | 2004-10-05 | 2004-10-05 | Video signal processing circuit |
TW094134690A TWI273848B (en) | 2004-10-05 | 2005-10-04 | Video signal processing circuit |
US11/242,772 US7456903B2 (en) | 2004-10-05 | 2005-10-04 | Video signal processing circuit |
KR1020050093405A KR100717236B1 (en) | 2004-10-05 | 2005-10-05 | Video signal processing circuit |
CNB2005101291698A CN100405821C (en) | 2004-10-05 | 2005-10-08 | Video signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004292132A JP2006109029A (en) | 2004-10-05 | 2004-10-05 | Video signal processing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006109029A true JP2006109029A (en) | 2006-04-20 |
Family
ID=36378238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004292132A Pending JP2006109029A (en) | 2004-10-05 | 2004-10-05 | Video signal processing circuit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2006109029A (en) |
CN (1) | CN100405821C (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105933574B (en) * | 2016-05-20 | 2019-05-21 | 南京邮电大学 | It goes in video, the separation system of field sync signal |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH089190A (en) * | 1994-06-15 | 1996-01-12 | Hitachi Ltd | Synchronization discrimination circuit |
JP2001094824A (en) * | 1999-09-20 | 2001-04-06 | Matsushita Electric Ind Co Ltd | Horizontal synchronizing separation circuit |
JP2001285669A (en) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | Synchronizing signal processing circuit and display device |
JP2002278495A (en) * | 2001-03-16 | 2002-09-27 | Fujitsu General Ltd | Sampling phase adjusting circuit |
JP2003087602A (en) * | 2001-09-07 | 2003-03-20 | Fujitsu General Ltd | Video signal processing circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930010844B1 (en) * | 1991-01-12 | 1993-11-12 | 삼성전자 주식회사 | Apparatus for recording video signal of digital still video camera |
US5717469A (en) * | 1994-06-30 | 1998-02-10 | Agfa-Gevaert N.V. | Video frame grabber comprising analog video signals analysis system |
JPH0884320A (en) * | 1994-09-13 | 1996-03-26 | Hitachi Ltd | Video disk reproduction device and display system using it |
JP3087635B2 (en) * | 1995-12-11 | 2000-09-11 | 日本電気株式会社 | Image synchronization control display device |
CN1331548A (en) * | 2000-06-26 | 2002-01-16 | 张培忠 | Symmetric TV image encryption/decryption device by line disturbance in whole frame |
CN1510917A (en) * | 2002-12-25 | 2004-07-07 | 乐金电子(沈阳)有限公司 | Digital TV inputting signal processor |
-
2004
- 2004-10-05 JP JP2004292132A patent/JP2006109029A/en active Pending
-
2005
- 2005-10-08 CN CNB2005101291698A patent/CN100405821C/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH089190A (en) * | 1994-06-15 | 1996-01-12 | Hitachi Ltd | Synchronization discrimination circuit |
JP2001094824A (en) * | 1999-09-20 | 2001-04-06 | Matsushita Electric Ind Co Ltd | Horizontal synchronizing separation circuit |
JP2001285669A (en) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | Synchronizing signal processing circuit and display device |
JP2002278495A (en) * | 2001-03-16 | 2002-09-27 | Fujitsu General Ltd | Sampling phase adjusting circuit |
JP2003087602A (en) * | 2001-09-07 | 2003-03-20 | Fujitsu General Ltd | Video signal processing circuit |
Also Published As
Publication number | Publication date |
---|---|
CN1774036A (en) | 2006-05-17 |
CN100405821C (en) | 2008-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7486336B2 (en) | ADC system, video decoder and related method for decoding composite video signal utilizing clock synchronized to subcarrier of composite video signal | |
KR100786043B1 (en) | Over-sampling a/d converting circuit | |
US8233092B2 (en) | Video signal processing device | |
KR100639522B1 (en) | External synchronization system using composite synchronization signal, and camera system using the same | |
KR100717236B1 (en) | Video signal processing circuit | |
JP2003018614A (en) | Picture signal processor | |
JPH10178654A (en) | Double window processor of tv system | |
JP2006109029A (en) | Video signal processing circuit | |
JP2006109066A (en) | Video signal processing circuit | |
JP2529288B2 (en) | Video signal sampling clock generator | |
US7432982B2 (en) | OSD insert circuit | |
JP4509634B2 (en) | Synchronization signal generating circuit and color television camera having the same | |
JP2001094821A (en) | Sampling clock generation circuit | |
JP2004289801A (en) | Video signal processing circuit and video signal processing method | |
JP2002300425A (en) | Digital video processor circuit and method therefor | |
JP2005080026A (en) | Sampling clock generation circuit | |
JP2001112016A (en) | Video signal processing unit | |
JP3249363B2 (en) | Clock recovery circuit | |
JP3475773B2 (en) | Video signal processing device and liquid crystal display device | |
JP3524817B2 (en) | Burst gate pulse timing correction circuit | |
JPH09154041A (en) | Dc restoration circuit | |
JPH0832049B2 (en) | Component input processing device for digital television signals. | |
JPH06217221A (en) | Character broadcast receiver | |
KR20030062742A (en) | Apparatus for implement an integrated user interface of digetal/analog type in digital television | |
JPH05219522A (en) | Yc separator circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110517 |