JP2006109029A - Video signal processing circuit - Google Patents

Video signal processing circuit Download PDF

Info

Publication number
JP2006109029A
JP2006109029A JP2004292132A JP2004292132A JP2006109029A JP 2006109029 A JP2006109029 A JP 2006109029A JP 2004292132 A JP2004292132 A JP 2004292132A JP 2004292132 A JP2004292132 A JP 2004292132A JP 2006109029 A JP2006109029 A JP 2006109029A
Authority
JP
Japan
Prior art keywords
video signal
signal
analog
composite video
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004292132A
Other languages
Japanese (ja)
Inventor
Ikuo Osawa
郁郎 大澤
Yoshifumi Yoshida
好文 吉田
Hiroyuki Ebinuma
博行 海老沼
Toru Okada
徹 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004292132A priority Critical patent/JP2006109029A/en
Priority to TW094134690A priority patent/TWI273848B/en
Priority to US11/242,772 priority patent/US7456903B2/en
Priority to KR1020050093405A priority patent/KR100717236B1/en
Priority to CNB2005101291698A priority patent/CN100405821C/en
Publication of JP2006109029A publication Critical patent/JP2006109029A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Synchronizing For Television (AREA)
  • Picture Signal Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a video signal processing circuit that applies AD conversion to an analog composite video signal, applies video signal processing to a digitized composite video signal and can obtain an accurate synchronizing signal at a weak electric field. <P>SOLUTION: An externally received analog composite video signal is supplied to an analog LPF 21 and an ADC 11. The analog LPF 21 eliminates a high frequency component from the received analog composite video signal. A synchronizing separator circuit 22 separates the synchronizing signal from an output signal from the analog LPF 21 and supplies the synchronizing signal to a digital video signal processing circuit 12. The ADC 11 applies AD conversion to the analog composite video signal and supplies the digital composite video signal to the digital video signal processing circuit 12. The digital video signal processing circuit 12 uses the synchronizing signal supplied from the synchronizing separator circuit 22 to apply prescribed video signal processing to the digital composite video signal supplied from the ADC 11. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、テレビジョン放送信号などのアナログ複合映像信号をＡＤ変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路に関する。   The present invention relates to a video signal processing circuit that AD-converts an analog composite video signal such as a television broadcast signal and performs video signal processing on the digitized composite video signal.

従来、アナログテレビジョン放送信号などのアナログ複合映像信号からＲＧＢ信号を生成するビデオデコーダとして、ＢＩＰ−ＩＣを用いたアナログ方式のデコーダ（アナログビデオデコーダ）が広く利用されてきた。ところが、近年、デジタル技術の進歩により、また、液晶ディスプレイ（ＬＣＤ）やプラズマディスプレイ（ＰＤＰ）等のデジタルディスプレイの普及に伴い、ＭＯＳ−ＩＣによるデジタル方式のデコーダ（デジタルビデオデコーダ）が増えてきている。   Conventionally, analog decoders (analog video decoders) using BIP-IC have been widely used as video decoders for generating RGB signals from analog composite video signals such as analog television broadcast signals. However, in recent years, with the advancement of digital technology and the spread of digital displays such as liquid crystal displays (LCDs) and plasma displays (PDPs), the number of digital decoders (digital video decoders) based on MOS-ICs has increased. .

図４は、アナログビデオデコーダ７０の構成を示すブロック図である。図４において、アナログビデオデコーダ７０には外部からアナログ複合映像信号が入力され、この信号は、同期分離回路７１と映像信号処理回路７２とに供給される。同期分離回路７１は、アナログ複合映像信号から同期信号を分離し、これを映像信号処理回路７２に供給する。映像信号処理回路７２は、同期分離回路７１から供給される同期信号を用いて、アナログ複合映像信号に対して各種の映像信号処理（Ｙ／Ｃ分離、色復調など）を施し、アナログＲＧＢ信号を生成して出力する。   FIG. 4 is a block diagram showing a configuration of the analog video decoder 70. In FIG. 4, an analog composite video signal is input to the analog video decoder 70 from the outside, and this signal is supplied to a synchronization separation circuit 71 and a video signal processing circuit 72. The synchronization separation circuit 71 separates the synchronization signal from the analog composite video signal and supplies it to the video signal processing circuit 72. The video signal processing circuit 72 performs various video signal processing (Y / C separation, color demodulation, etc.) on the analog composite video signal using the synchronization signal supplied from the synchronization separation circuit 71, and converts the analog RGB signal into the analog RGB signal. Generate and output.

図５は、デジタルビデオデコーダ８０の構成を示すブロック図である。図５において、デジタルビデオデコーダ８０には外部からアナログ複合映像信号が入力される。このアナログ複合映像信号は、ＡＤ変換器（ＡＤＣ）８１によりデジタル信号に変換された後、デジタル同期分離回路８２とデジタル映像信号処理回路８３とに供給される。デジタル同期分離回路８２は、デジタル変換された複合映像信号から同期信号を分離し、これをデジタル映像信号処理回路８３に供給する。デジタル映像信号処理回路８３は、デジタル同期分離回路８２から供給される同期信号を用いて、デジタル化された複合映像信号に対して各種の映像信号処理（Ｙ／Ｃ分離、色復調など）を施し、デジタルＲＧＢ信号を生成して出力する。   FIG. 5 is a block diagram showing the configuration of the digital video decoder 80. In FIG. 5, an analog composite video signal is input to the digital video decoder 80 from the outside. The analog composite video signal is converted into a digital signal by an AD converter (ADC) 81 and then supplied to a digital sync separation circuit 82 and a digital video signal processing circuit 83. The digital sync separation circuit 82 separates the sync signal from the digitally converted composite video signal and supplies it to the digital video signal processing circuit 83. The digital video signal processing circuit 83 performs various video signal processing (Y / C separation, color demodulation, etc.) on the digitized composite video signal using the synchronization signal supplied from the digital synchronization separation circuit 82. Then, a digital RGB signal is generated and output.

なお、特許文献１、２には、アナログ複合映像信号に関する記載がある。
特開２００３−１５３２９８号公報 特開平１０−２５４４２２号公報 In Patent Documents 1 and 2, there is a description regarding an analog composite video signal.
JP 2003-153298 A JP-A-10-254422

上記デジタルビデオデコーダは、アナログビデオデコーダと比較して、デジタル化に伴う利点を有する。しかし、弱電界時における同期性能については、アナログビデオデコーダに劣っているのが現状である。以下、両者の同期性能の差について説明する。   The digital video decoder has advantages associated with digitization compared to an analog video decoder. However, at present, the synchronization performance in a weak electric field is inferior to that of an analog video decoder. Hereinafter, the difference in the synchronization performance between the two will be described.

図６（ａ）は、ノイズが無い状態における、アナログ複合映像信号の波形図である。図６（ａ）には、輝度信号と同期信号とが合成されてなる白黒テレビジョン信号が示されている。なお、カラーテレビジョン信号は、白黒テレビジョン信号において、バックポーチにカラーバースト信号が重畳され、輝度信号に搬送色信号が重畳されたものである。   FIG. 6A is a waveform diagram of the analog composite video signal in the absence of noise. FIG. 6A shows a black and white television signal obtained by combining a luminance signal and a synchronization signal. The color television signal is a black and white television signal in which a color burst signal is superimposed on a back porch and a carrier color signal is superimposed on a luminance signal.

同期信号の分離（同期分離）は、図６（ａ）の一点鎖線で示すとおり、同期信号の先端レベル（シンクチップレベル）とペデスタルレベルとの間のスライスレベルで複合映像信号をコンパレータで切り出す（スライスする）ことにより行われる。この同期分離により、図６（ｂ）のように同期信号が分離される。ところが、図６（ｃ）を見れば分かるように、弱電界時においては複合映像信号に高周波のノイズが乗っており、このノイズは同期分離に影響を及ぼす。   The separation of the synchronization signal (synchronization separation) is performed by cutting out the composite video signal by a comparator at a slice level between the leading edge level (sync chip level) of the synchronization signal and the pedestal level, as shown by the one-dot chain line in FIG. By slicing). By this synchronization separation, the synchronization signal is separated as shown in FIG. However, as can be seen from FIG. 6C, high-frequency noise is on the composite video signal when the electric field is weak, and this noise affects the synchronization separation.

図７は、同期分離の手順を示す図である。図７において、（ａ）にはアナログビデオデコーダによる手順の一例が示されており、（ｂ）にはデジタルビデオデコーダによる手順の一例が示されている。以下、図７に従って、弱電界時における同期分離について、アナログビデオデコーダとデジタルビデオデコーダとを比較する。   FIG. 7 is a diagram illustrating a synchronization separation procedure. 7A shows an example of a procedure using an analog video decoder, and FIG. 7B shows an example of a procedure using a digital video decoder. Hereinafter, an analog video decoder and a digital video decoder will be compared with respect to synchronization separation in a weak electric field according to FIG.

アナログビデオデコーダは、図７（ａ）に示されるとおり、アナログローパスフィルタによりアナログ複合映像信号から高周波成分を除去し、コンパレータを用いて得られた信号をスライスレベルで切り出すことにより、同期信号を分離する。このため、アナログビデオデコーダによれば、弱電界時においても良好に同期信号を分離することができる。   As shown in Fig. 7 (a), the analog video decoder removes high-frequency components from the analog composite video signal using an analog low-pass filter, and separates the synchronization signal by cutting out the signal obtained using the comparator at the slice level. To do. For this reason, according to the analog video decoder, it is possible to separate the synchronization signals satisfactorily even in a weak electric field.

一方、デジタルビデオデコーダは、図７（ｂ）に示されるとおり、まず、アナログ複合映像信号をサンプリングクロックでサンプリングし、デジタルの複合映像信号に変換する。このとき、弱電界信号により重畳されたノイズが原因となり、デジタル変換後の複合映像信号にはデジタル化されたノイズ成分が含まれることとなる。このノイズ成分は、デジタルローパスフィルタによってある程度軽減されるが、最終的に、同期分離後の信号すなわち再生された同期信号に残ってしまう。   On the other hand, as shown in FIG. 7B, the digital video decoder first samples an analog composite video signal with a sampling clock and converts it into a digital composite video signal. At this time, due to the noise superimposed by the weak electric field signal, the composite video signal after the digital conversion includes a digitized noise component. This noise component is reduced to some extent by the digital low-pass filter, but eventually remains in the signal after synchronization separation, that is, the reproduced synchronization signal.

このように、デジタルビデオデコーダは、現時点では、弱電界時の同期分離についてアナログビデオデコーダに及ばないのが現状である。   As described above, at present, the digital video decoder does not reach the analog video decoder with respect to synchronization separation in a weak electric field.

ここで、同期信号は複合映像信号のタイミング情報であるので、同期信号が正確に再現されない場合には、画面が揺れるといった問題や、輝度信号または色信号が正確に再生されないといった問題が発生する。   Here, since the synchronization signal is timing information of the composite video signal, when the synchronization signal is not accurately reproduced, there arises a problem that the screen is shaken and a problem that the luminance signal or the color signal is not reproduced accurately.

そこで、本発明は、アナログ複合映像信号をＡＤ変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路であって、弱電界時に正確な同期信号を得ることができる映像信号処理回路を提供する。   Accordingly, the present invention is a video signal processing circuit that performs analog-to-digital conversion on an analog composite video signal and performs video signal processing on the digitized composite video signal, and can obtain an accurate synchronization signal in a weak electric field. A processing circuit is provided.

本発明に係る映像信号処理回路は、少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号を受けて、前記アナログ複合映像信号から高周波成分を除去するアナログフィルタと、前記アナログフィルタの出力信号から同期信号を分離する同期分離回路と、前記アナログ複合映像信号をＡＤ変換するＡＤ変換器と、前記同期分離回路により得られた同期信号を用いて、前記ＡＤ変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、を備えることを特徴とする。   An image signal processing circuit according to the present invention receives an analog composite video signal in which at least a luminance signal and a synchronization signal are combined, removes a high-frequency component from the analog composite video signal, and an output signal of the analog filter A sync separation circuit that separates a sync signal from the AD, an AD converter that AD converts the analog composite video signal, and a composite video digitized by the AD converter using the sync signal obtained by the sync separation circuit And a digital video signal processing circuit for performing predetermined video signal processing on the signal.

また、本発明に係る映像信号処理回路は、少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号と、前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から分離された同期信号と、を受けて、前記アナログ複合映像信号をＡＤ変換するＡＤ変換器と、前記同期信号を用いて、前記ＡＤ変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、を備えることを特徴とする。   The video signal processing circuit according to the present invention includes an analog composite video signal in which at least a luminance signal and a synchronization signal are combined, and a high-frequency component is removed from the analog composite video signal by an analog filter and separated from the obtained signal. An analog-to-digital converter that converts the analog composite video signal into an analog-to-digital signal, and the composite video signal digitized by the analog-to-digital converter using the synchronous signal. And a digital video signal processing circuit to be applied.

本発明によれば、アナログ複合映像信号をＡＤ変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路であって、弱電界時に正確な同期信号を得ることができる映像信号処理回路を提供することができる。   According to the present invention, a video signal processing circuit that performs analog-to-digital conversion on an analog composite video signal and performs video signal processing on the digitized composite video signal, the video signal being capable of obtaining an accurate synchronization signal in a weak electric field A processing circuit can be provided.

以下、本発明の実施の形態を図面に従って説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本実施の形態に係る映像信号処理回路１の構成を示すブロック図である。この映像信号処理回路１は、外部から入力されたアナログ複合映像信号から、デジタルの３原色（ＲＧＢ）信号を作成して出力する回路（ビデオデコーダ）である。ここで、アナログ複合映像信号とは、輝度信号や色信号などの映像信号と同期信号とが合成されてなるアナログの信号であり、例えば、ＮＴＳＣ方式やＰＡＬ方式などのビデオ信号である。   FIG. 1 is a block diagram showing a configuration of a video signal processing circuit 1 according to the present embodiment. The video signal processing circuit 1 is a circuit (video decoder) that creates and outputs digital three primary color (RGB) signals from an analog composite video signal input from the outside. Here, the analog composite video signal is an analog signal obtained by synthesizing a video signal such as a luminance signal and a color signal and a synchronization signal, and is, for example, a video signal such as an NTSC system or a PAL system.

図１において、映像信号処理回路１は、ＡＤ変換器（ＡＤＣ）１１、デジタル映像信号処理回路１２、ローパスフィルタ（ＬＰＦ）２１、および同期分離回路２２を有する。好適な態様では、ＡＤＣ１１およびデジタル映像信号処理回路１２を含むデジタルＩＣ１０に、ＬＰＦ２１および同期分離回路２２が外付けされている。この構成において、外部からのアナログ複合映像信号は、ＡＤＣ１１およびＬＰＦ２１に入力される。   In FIG. 1, the video signal processing circuit 1 includes an AD converter (ADC) 11, a digital video signal processing circuit 12, a low-pass filter (LPF) 21, and a synchronization separation circuit 22. In a preferred embodiment, the LPF 21 and the sync separation circuit 22 are externally attached to the digital IC 10 including the ADC 11 and the digital video signal processing circuit 12. In this configuration, an analog composite video signal from the outside is input to the ADC 11 and the LPF 21.

ＬＰＦ２１は、入力されたアナログ複合映像信号から高周波成分を除去するアナログローパスフィルタである。このＬＰＦ２１により、アナログ複合映像信号（特に弱電界信号）に含まれる高周波のノイズ成分が除去される。ＬＰＦ２１は、得られた信号を同期分離回路２２に供給する。   The LPF 21 is an analog low-pass filter that removes high frequency components from the input analog composite video signal. The LPF 21 removes high-frequency noise components contained in the analog composite video signal (particularly weak electric field signal). The LPF 21 supplies the obtained signal to the synchronization separation circuit 22.

同期分離回路２２は、ＬＰＦ２１から供給されるアナログ信号から同期信号を分離し、得られた同期信号を、デジタルＩＣ１０の入力端子１３を介して、デジタル映像信号処理回路１２に供給する。ここで、同期信号は、水平同期信号（Ｈ−ＳＹＮＣ）および垂直同期信号（Ｖ−ＳＹＮＣ）、または、これらが複合された複合同期信号（Ｃ−ＳＹＮＣ）である。図２に、同期分離回路２２の構成の一例を示す。ただし、同期分離回路としては様々なタイプのものが知られており、本実施の形態に係る同期分離回路２２のタイプは特に限定されない。以下、図２に示される同期分離回路２２について説明する。なお、以下の説明において、アナログ複合映像信号は、ＮＴＳＣ方式のビデオ信号であるものとする。   The synchronization separation circuit 22 separates the synchronization signal from the analog signal supplied from the LPF 21 and supplies the obtained synchronization signal to the digital video signal processing circuit 12 through the input terminal 13 of the digital IC 10. Here, the synchronization signal is a horizontal synchronization signal (H-SYNC) and a vertical synchronization signal (V-SYNC), or a composite synchronization signal (C-SYNC) in which these are combined. FIG. 2 shows an example of the configuration of the synchronization separation circuit 22. However, various types of synchronization separation circuits are known, and the type of the synchronization separation circuit 22 according to the present embodiment is not particularly limited. Hereinafter, the synchronization separation circuit 22 shown in FIG. 2 will be described. In the following description, it is assumed that the analog composite video signal is an NTSC video signal.

図２において、同期分離回路２２は、コンパレータ３１、ＰＬＬ回路３２、分周器３３、垂直同期分離回路３４、およびスイッチ回路３５により構成されている。   In FIG. 2, the synchronization separation circuit 22 includes a comparator 31, a PLL circuit 32, a frequency divider 33, a vertical synchronization separation circuit 34, and a switch circuit 35.

コンパレータ３１は、ＬＰＦ２１からノイズ除去後のアナログ複合映像信号の供給を受け、このアナログ複合映像信号を所定のスライスレベルＬ１で切り出す（スライスする）ことにより、アナログ複合映像信号から信号Ｓ１（Ｃ−ＳＹＮＣ）を分離する。そして、得られた信号Ｓ１をＰＬＬ回路３２に供給する。このＰＬＬ回路３２は、位相検出器３２ａ、ループフィルタ３２ｂ、電圧制御発振器（ＶＣＯ）３２ｃ、および分周器３２ｄにより構成されている。   The comparator 31 receives the analog composite video signal from which noise has been removed from the LPF 21 and cuts out (slices) the analog composite video signal at a predetermined slice level L1, thereby generating a signal S1 (C-SYNC) from the analog composite video signal. ). Then, the obtained signal S 1 is supplied to the PLL circuit 32. The PLL circuit 32 includes a phase detector 32a, a loop filter 32b, a voltage controlled oscillator (VCO) 32c, and a frequency divider 32d.

位相検出器３２ａは、コンパレータ３１の出力信号Ｓ１と、分周器３２ｄの出力信号Ｓ５（再生されたＨ−ＳＹＮＣ）との入力を受け、両者の位相を比較し、両者の位相差に対応する電圧値を有する位相差信号Ｓ２をループフィルタ３２ｂに出力する。   The phase detector 32a receives the output signal S1 of the comparator 31 and the output signal S5 (reproduced H-SYNC) of the frequency divider 32d, compares the phases of both, and corresponds to the phase difference between the two. The phase difference signal S2 having a voltage value is output to the loop filter 32b.

ループフィルタ３２ｂは、位相検出器３２ａから供給された位相差信号Ｓ２から高周波成分を除去し、得られた信号Ｓ３をＶＣＯ３２ｃに供給する。   The loop filter 32b removes high frequency components from the phase difference signal S2 supplied from the phase detector 32a, and supplies the obtained signal S3 to the VCO 32c.

ＶＣＯ３２ｃは、ループフィルタ３２ｂから供給される信号Ｓ３の電圧値に応じて、出力信号Ｓ４の発振周波数を変化させて分周器３２ｄに出力する。ここで、ＶＣＯ３２ｃは、コンパレータ３１の出力信号Ｓ１と分周器３２ｄの出力信号Ｓ５との位相差をなくす方向に発振周波数を変化させる。   The VCO 32c changes the oscillation frequency of the output signal S4 according to the voltage value of the signal S3 supplied from the loop filter 32b, and outputs it to the frequency divider 32d. Here, the VCO 32c changes the oscillation frequency so as to eliminate the phase difference between the output signal S1 of the comparator 31 and the output signal S5 of the frequency divider 32d.

分周器３２ｄは、ダウンカウンタにより構成され、ＶＣＯ３２ｃの出力信号Ｓ４を分周比Ｎ（Ｎは偶数）で分周し、周期１Ｈ（１水平走査期間）の信号Ｓ５を生成する。分周器３２ｄは、この信号Ｓ５を、再生されたＨ−ＳＹＮＣとして、デジタルＩＣ１０の入力端子１３に出力するとともに、位相検出器３２ａにフィードバックする。また、分周器３２ｄは、信号Ｓ５を生成する過程で、ＶＣＯ３２ｃの出力信号Ｓ４を分周比Ｎ／２で分周して周期Ｈ／２の信号Ｓ６を生成し、この信号Ｓ６を分周器３３に出力する。   The frequency divider 32d is composed of a down counter, and divides the output signal S4 of the VCO 32c by a frequency division ratio N (N is an even number) to generate a signal S5 having a period of 1H (one horizontal scanning period). The frequency divider 32d outputs the signal S5 as the reproduced H-SYNC to the input terminal 13 of the digital IC 10 and feeds it back to the phase detector 32a. Further, in the process of generating the signal S5, the frequency divider 32d divides the output signal S4 of the VCO 32c by the frequency division ratio N / 2 to generate a signal S6 having a period H / 2, and divides the signal S6. Output to the device 33.

分周器３３は、ダウンカウンタにより構成され、分周器３２ｄから供給される周期Ｈ／２の信号Ｓ６を分周比５２５で分周し、周期２６２．５Ｈの信号Ｓ７を生成する。分周器３３は、得られた信号Ｓ７をスイッチ回路３５に出力する。   The frequency divider 33 is constituted by a down counter, and divides the signal S6 having the period H / 2 supplied from the frequency divider 32d by the frequency dividing ratio 525 to generate the signal S7 having the period 262.5H. The frequency divider 33 outputs the obtained signal S7 to the switch circuit 35.

上記のコンパレータ３１の出力信号Ｓ１は、上記のＰＬＬ回路３２に供給されるとともに、垂直同期分離回路３４にも供給される。   The output signal S1 of the comparator 31 is supplied to the PLL circuit 32 and also to the vertical sync separation circuit 34.

垂直同期分離回路３４は、積分回路３４ａとコンパレータ３４ｂとにより構成される。図３に、垂直同期分離回路３４に入力される入力信号Ｓ１、積分回路３４ａの出力信号Ｓ８、およびコンパレータ３４ｂの出力信号Ｓ９の波形図を示す。   The vertical synchronization separation circuit 34 includes an integration circuit 34a and a comparator 34b. FIG. 3 shows waveform diagrams of the input signal S1, the output signal S8 of the integration circuit 34a, and the output signal S9 of the comparator 34b, which are input to the vertical sync separation circuit 34.

積分回路３４ａは、アナログ方式またはデジタル方式により入力信号Ｓ１を積分し、積分信号Ｓ８をコンパレータ３４ｂに出力する。コンパレータ３４ｂは、積分回路３４ａからの積分信号Ｓ８を所定のスライスレベルＬ２で切り出し、得られた信号Ｓ９をスイッチ回路３５に出力する。また、コンパレータ３４ｂは、信号Ｓ９を分周器３３に供給する。分周器３３は、この信号Ｓ９により適宜のタイミングでリセットされる。例えば、分周器３３は、ある一連のアナログ複合映像信号について、信号Ｓ９に含まれる最初のパルスでリセットされる。   The integration circuit 34a integrates the input signal S1 by an analog method or a digital method, and outputs an integration signal S8 to the comparator 34b. The comparator 34b cuts out the integration signal S8 from the integration circuit 34a at a predetermined slice level L2, and outputs the obtained signal S9 to the switch circuit 35. The comparator 34b supplies the signal S9 to the frequency divider 33. The frequency divider 33 is reset at an appropriate timing by this signal S9. For example, the frequency divider 33 is reset with the first pulse included in the signal S9 for a series of analog composite video signals.

スイッチ回路３５は、分周器３３の出力信号Ｓ７および垂直同期分離回路３４の出力信号Ｓ９のうちいずれか一方の信号を、選択的に、再生されたＶ−ＳＹＮＣとしてデジタルＩＣ１０の入力端子１３に出力する。例えば、スイッチ回路３５は、ある一連のアナログ複合映像信号について、信号Ｓ９の最初のパルスが出力されるまで信号Ｓ９を選択し、当該パルスの出力後においては信号Ｓ７を選択する。   The switch circuit 35 selectively outputs one of the output signal S7 of the frequency divider 33 and the output signal S9 of the vertical synchronization separation circuit 34 to the input terminal 13 of the digital IC 10 as a reproduced V-SYNC. Output. For example, the switch circuit 35 selects the signal S9 for a certain series of analog composite video signals until the first pulse of the signal S9 is output, and selects the signal S7 after the output of the pulse.

なお、上記の同期分離回路２２により再生されたＣ−ＳＹＮＣ、Ｈ−ＳＹＮＣ、またはＶ−ＳＹＮＣは、映像信号処理回路１の外部にも出力される。   The C-SYNC, H-SYNC, or V-SYNC reproduced by the sync separation circuit 22 is also output to the outside of the video signal processing circuit 1.

図１に戻り、ＡＤＣ１１は、入力されたアナログ複合映像信号をＡＤ変換し、得られたデジタルの複合映像信号をデジタル映像信号処理回路１２に供給する。   Returning to FIG. 1, the ADC 11 performs AD conversion on the input analog composite video signal, and supplies the obtained digital composite video signal to the digital video signal processing circuit 12.

デジタル映像信号処理回路１２は、入力端子１３に供給される同期信号（Ｈ−ＳＹＮＣおよびＶ−ＳＹＮＣ）、すなわち同期分離回路２２により再生された同期信号を用いて、ＡＤＣ１１によりデジタル化された複合映像信号に、所定の映像信号処理を施し、デジタルのＲＧＢ信号を生成して外部に出力する。ここで、所定の映像信号処理としては、例えば、アナログ複合映像信号をクランプするクランプ回路（不図示）のためのクランプパルスを生成する処理、デジタル化された複合映像信号から輝度信号（Ｙ）と色信号（Ｃ）とを生成するＹ／Ｃ分離処理、生成された色信号から色差信号（Ｒ−Ｙ，Ｇ−Ｙ，Ｂ−Ｙ）を復調する色復調処理、輝度信号と色差信号とからＲＧＢ信号を生成するＲＧＢ信号生成処理、などがある。   The digital video signal processing circuit 12 is a composite video digitized by the ADC 11 using the synchronization signals (H-SYNC and V-SYNC) supplied to the input terminal 13, that is, the synchronization signal reproduced by the synchronization separation circuit 22. The video signal is subjected to predetermined video signal processing to generate a digital RGB signal and output it to the outside. Here, as the predetermined video signal processing, for example, a process of generating a clamp pulse for a clamp circuit (not shown) for clamping the analog composite video signal, a luminance signal (Y) from the digitized composite video signal, From Y / C separation processing for generating the color signal (C), color demodulation processing for demodulating the color difference signals (RY, XY, BY) from the generated color signal, from the luminance signal and the color difference signal There is an RGB signal generation process for generating an RGB signal.

上記構成を有する映像信号処理回路１の動作について、簡単に説明する。外部からのアナログ複合映像信号は、ＡＤＣ１１とＬＰＦ２１とに入力される。ＬＰＦ２１は、アナログ複合映像信号からノイズ成分を除去し、得られた信号を同期分離回路２２に出力する。同期分離回路２２は、ノイズ除去後のアナログ複合映像信号から同期信号（Ｈ−ＳＹＮＣおよびＶ−ＳＹＮＣ）を抽出し、この同期信号をデジタル映像信号処理回路１２に供給する。一方、ＡＤＣ１１は、アナログ複合映像信号をＡＤ変換し、デジタル変換された複合映像信号を、デジタル映像信号処理回路１２に供給する。デジタル映像信号処理回路１２は、同期分離回路２２によって正確に再生された同期信号を用いて、デジタルの複合映像信号から、デジタルのＲＧＢ信号を生成して出力する。   The operation of the video signal processing circuit 1 having the above configuration will be briefly described. An analog composite video signal from the outside is input to the ADC 11 and the LPF 21. The LPF 21 removes a noise component from the analog composite video signal and outputs the obtained signal to the synchronization separation circuit 22. The sync separation circuit 22 extracts sync signals (H-SYNC and V-SYNC) from the analog composite video signal after noise removal, and supplies the sync signal to the digital video signal processing circuit 12. On the other hand, the ADC 11 performs AD conversion on the analog composite video signal and supplies the digital composite signal to the digital video signal processing circuit 12. The digital video signal processing circuit 12 generates and outputs a digital RGB signal from a digital composite video signal using the synchronization signal accurately reproduced by the synchronization separation circuit 22.

以上のとおり、本実施の形態によれば、次の効果が得られる。すなわち、入力されたアナログ複合映像信号をＡＤ変換し、デジタル化された複合映像信号に映像信号処理を施す映像信号処理回路において、ＡＤ変換後の複合映像信号に対して同期分離を行うのではなく、アナログフィルタによってアナログ複合映像信号から高周波成分を除去し、得られた信号に対して同期分離を行う。このため、従来のデジタルビデオデコーダ８０に対して弱電界時の同期性能を改善することができ、正確な同期信号を得ることができる。この結果、同期ずれによる画面の揺れを軽減することができる。また、正確な同期信号を使用することができるので、輝度信号や色信号の再生を良好に行うことができる。   As described above, according to the present embodiment, the following effects can be obtained. In other words, in the video signal processing circuit that performs AD conversion on the input analog composite video signal and performs video signal processing on the digitized composite video signal, it does not perform synchronous separation on the composite video signal after AD conversion. The high frequency component is removed from the analog composite video signal by the analog filter, and the obtained signal is synchronously separated. For this reason, the synchronization performance at the time of a weak electric field can be improved with respect to the conventional digital video decoder 80, and an accurate synchronization signal can be obtained. As a result, it is possible to reduce screen shaking due to synchronization loss. In addition, since an accurate synchronization signal can be used, it is possible to satisfactorily reproduce the luminance signal and the color signal.

また、入力されたアナログ複合映像信号をＡＤ変換するＡＤ変換器と、当該ＡＤ変換器によりデジタル化された複合映像信号に映像信号処理を施すデジタル映像信号処理回路とを有する映像信号処理回路（デジタルビデオデコーダ）において、内部でＡＤ変換後の複合映像信号に対して同期分離を行うのではなく、アナログフィルタによってアナログ複合映像信号から高周波成分を除去し、得られた信号に対して同期分離を行う外部回路から、同期信号の供給を受ける。このため、本実施の形態によれば、従来のデジタルビデオデコーダ８０に対して弱電界時の同期性能を改善することができ、正確な同期信号を得ることができる。この結果、同期ずれによる画面の揺れを軽減することができる。また、正確な同期信号を使用することができるので、輝度信号や色信号の再生を良好に行うことができる。   Also, a video signal processing circuit (digital) having an AD converter for AD converting the input analog composite video signal and a digital video signal processing circuit for performing video signal processing on the composite video signal digitized by the AD converter In the video decoder), instead of performing synchronization separation on the composite video signal after AD conversion internally, a high frequency component is removed from the analog composite video signal by an analog filter, and synchronization separation is performed on the obtained signal. A synchronization signal is supplied from an external circuit. Therefore, according to the present embodiment, it is possible to improve the synchronization performance at the time of a weak electric field with respect to the conventional digital video decoder 80 and to obtain an accurate synchronization signal. As a result, it is possible to reduce screen shaking due to synchronization loss. In addition, since an accurate synchronization signal can be used, it is possible to satisfactorily reproduce the luminance signal and the color signal.

以上、本発明の実施の形態について説明したが、本発明が上記の実施の形態に限定されないことは言うまでもない。例えば、同期分離回路２２は、同期信号として、Ｃ−ＳＹＮＣをデジタル映像信号処理回路１２に供給してもよい。この場合、同期分離回路２２では、Ｃ−ＳＹＮＣからＨ−ＳＹＮＣおよびＶ−ＳＹＮＣを分離する必要がないので、図２において、コンパレータ３１以外の回路は省略可能である。その代わり、デジタル映像信号処理回路１２側に、Ｃ−ＳＹＮＣからＨ−ＳＹＮＣおよびＶ−ＳＹＮＣを分離する回路（例えば、図２の３２〜３５）が必要となる。   As mentioned above, although embodiment of this invention was described, it cannot be overemphasized that this invention is not limited to said embodiment. For example, the synchronization separation circuit 22 may supply C-SYNC to the digital video signal processing circuit 12 as a synchronization signal. In this case, since the synchronization separation circuit 22 does not need to separate H-SYNC and V-SYNC from C-SYNC, circuits other than the comparator 31 in FIG. 2 can be omitted. Instead, a circuit for separating H-SYNC and V-SYNC from C-SYNC (for example, 32 to 35 in FIG. 2) is required on the digital video signal processing circuit 12 side.

また、デジタル映像信号処理回路１２は、好適にはデジタルＲＧＢ信号を生成する回路であるが、これに限られず、デジタルの複合映像信号に対して同期信号を用いた処理を施す回路であればよい。例えば、デジタル映像信号処理回路１２は、輝度信号と色信号とを生成して出力する回路、輝度信号と色差信号とを生成して出力する回路、あるいはクランプパルスを生成して出力する回路などであってもよい。   The digital video signal processing circuit 12 is preferably a circuit that generates a digital RGB signal, but is not limited to this, and any circuit that performs processing using a synchronization signal on a digital composite video signal may be used. . For example, the digital video signal processing circuit 12 is a circuit that generates and outputs a luminance signal and a color signal, a circuit that generates and outputs a luminance signal and a color difference signal, or a circuit that generates and outputs a clamp pulse. There may be.

実施の形態に係る映像信号処理回路の構成を示すブロック図である。It is a block diagram which shows the structure of the video signal processing circuit which concerns on embodiment. 同期分離回路の構成の一例を示す図である。It is a figure which shows an example of a structure of a synchronous separation circuit. 垂直同期分離回路における信号の波形図を示す。The waveform diagram of the signal in the vertical sync separator circuit is shown. アナログビデオデコーダの構成を示すブロック図である。It is a block diagram which shows the structure of an analog video decoder. デジタルビデオデコーダの構成を示すブロック図である。It is a block diagram which shows the structure of a digital video decoder. アナログ複合映像信号の波形図である。It is a waveform diagram of an analog composite video signal. 同期分離の手順を示す図である。It is a figure which shows the procedure of synchronous isolation | separation.

符号の説明Explanation of symbols

１ 映像信号処理回路、１０ デジタルＩＣ、１１ ＡＤ変換器（ＡＤＣ）、１２ デジタル映像信号処理回路、１３ 入力端子、２１ ローパスフィルタ（ＬＰＦ）、２２ 同期分離回路。   DESCRIPTION OF SYMBOLS 1 Video signal processing circuit, 10 Digital IC, 11 AD converter (ADC), 12 Digital video signal processing circuit, 13 Input terminal, 21 Low-pass filter (LPF), 22 Sync separation circuit

Claims (2)

少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号を受けて、
前記アナログ複合映像信号から高周波成分を除去するアナログフィルタと、
前記アナログフィルタの出力信号から同期信号を分離する同期分離回路と、
前記アナログ複合映像信号をＡＤ変換するＡＤ変換器と、
前記同期分離回路により得られた同期信号を用いて、前記ＡＤ変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、
を備えることを特徴とする映像信号処理回路。 Upon receiving at least an analog composite video signal in which a luminance signal and a sync signal are combined,
An analog filter for removing high-frequency components from the analog composite video signal;
A synchronization separation circuit for separating a synchronization signal from an output signal of the analog filter;
An AD converter for AD converting the analog composite video signal;
A digital video signal processing circuit that performs predetermined video signal processing on the composite video signal digitized by the AD converter using the synchronization signal obtained by the synchronization separation circuit;
A video signal processing circuit comprising: 少なくとも輝度信号と同期信号とが複合されたアナログ複合映像信号と、
前記アナログ複合映像信号からアナログフィルタにより高周波成分を除去し、得られた信号から分離された同期信号と、を受けて、
前記アナログ複合映像信号をＡＤ変換するＡＤ変換器と、
前記同期信号を用いて、前記ＡＤ変換器によりデジタル化された複合映像信号に所定の映像信号処理を施すデジタル映像信号処理回路と、
を備えることを特徴とする映像信号処理回路。 An analog composite video signal in which at least a luminance signal and a synchronization signal are combined;
A high-frequency component is removed from the analog composite video signal by an analog filter, and a synchronization signal separated from the obtained signal is received.
An AD converter for AD converting the analog composite video signal;
A digital video signal processing circuit for performing predetermined video signal processing on the composite video signal digitized by the AD converter using the synchronization signal;
A video signal processing circuit comprising:
JP2004292132A 2004-10-05 2004-10-05 Video signal processing circuit Pending JP2006109029A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004292132A JP2006109029A (en) 2004-10-05 2004-10-05 Video signal processing circuit
TW094134690A TWI273848B (en) 2004-10-05 2005-10-04 Video signal processing circuit
US11/242,772 US7456903B2 (en) 2004-10-05 2005-10-04 Video signal processing circuit
KR1020050093405A KR100717236B1 (en) 2004-10-05 2005-10-05 Video signal processing circuit
CNB2005101291698A CN100405821C (en) 2004-10-05 2005-10-08 Video signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004292132A JP2006109029A (en) 2004-10-05 2004-10-05 Video signal processing circuit

Publications (1)

Publication Number Publication Date
JP2006109029A true JP2006109029A (en) 2006-04-20

Family

ID=36378238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004292132A Pending JP2006109029A (en) 2004-10-05 2004-10-05 Video signal processing circuit

Country Status (2)

Country Link
JP (1) JP2006109029A (en)
CN (1) CN100405821C (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105933574B (en) * 2016-05-20 2019-05-21 南京邮电大学 It goes in video, the separation system of field sync signal

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH089190A (en) * 1994-06-15 1996-01-12 Hitachi Ltd Synchronization discrimination circuit
JP2001094824A (en) * 1999-09-20 2001-04-06 Matsushita Electric Ind Co Ltd Horizontal synchronizing separation circuit
JP2001285669A (en) * 2000-03-31 2001-10-12 Fujitsu Ltd Synchronizing signal processing circuit and display device
JP2002278495A (en) * 2001-03-16 2002-09-27 Fujitsu General Ltd Sampling phase adjusting circuit
JP2003087602A (en) * 2001-09-07 2003-03-20 Fujitsu General Ltd Video signal processing circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930010844B1 (en) * 1991-01-12 1993-11-12 삼성전자 주식회사 Apparatus for recording video signal of digital still video camera
US5717469A (en) * 1994-06-30 1998-02-10 Agfa-Gevaert N.V. Video frame grabber comprising analog video signals analysis system
JPH0884320A (en) * 1994-09-13 1996-03-26 Hitachi Ltd Video disk reproduction device and display system using it
JP3087635B2 (en) * 1995-12-11 2000-09-11 日本電気株式会社 Image synchronization control display device
CN1331548A (en) * 2000-06-26 2002-01-16 张培忠 Symmetric TV image encryption/decryption device by line disturbance in whole frame
CN1510917A (en) * 2002-12-25 2004-07-07 乐金电子（沈阳）有限公司 Digital TV inputting signal processor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH089190A (en) * 1994-06-15 1996-01-12 Hitachi Ltd Synchronization discrimination circuit
JP2001094824A (en) * 1999-09-20 2001-04-06 Matsushita Electric Ind Co Ltd Horizontal synchronizing separation circuit
JP2001285669A (en) * 2000-03-31 2001-10-12 Fujitsu Ltd Synchronizing signal processing circuit and display device
JP2002278495A (en) * 2001-03-16 2002-09-27 Fujitsu General Ltd Sampling phase adjusting circuit
JP2003087602A (en) * 2001-09-07 2003-03-20 Fujitsu General Ltd Video signal processing circuit

Also Published As

Publication number Publication date
CN1774036A (en) 2006-05-17
CN100405821C (en) 2008-07-23

Similar Documents

Publication Publication Date Title
US7486336B2 (en) ADC system, video decoder and related method for decoding composite video signal utilizing clock synchronized to subcarrier of composite video signal
KR100786043B1 (en) Over-sampling a/d converting circuit
US8233092B2 (en) Video signal processing device
KR100639522B1 (en) External synchronization system using composite synchronization signal, and camera system using the same
KR100717236B1 (en) Video signal processing circuit
JP2003018614A (en) Picture signal processor
JPH10178654A (en) Double window processor of tv system
JP2006109029A (en) Video signal processing circuit
JP2006109066A (en) Video signal processing circuit
JP2529288B2 (en) Video signal sampling clock generator
US7432982B2 (en) OSD insert circuit
JP4509634B2 (en) Synchronization signal generating circuit and color television camera having the same
JP2001094821A (en) Sampling clock generation circuit
JP2004289801A (en) Video signal processing circuit and video signal processing method
JP2002300425A (en) Digital video processor circuit and method therefor
JP2005080026A (en) Sampling clock generation circuit
JP2001112016A (en) Video signal processing unit
JP3249363B2 (en) Clock recovery circuit
JP3475773B2 (en) Video signal processing device and liquid crystal display device
JP3524817B2 (en) Burst gate pulse timing correction circuit
JPH09154041A (en) Dc restoration circuit
JPH0832049B2 (en) Component input processing device for digital television signals.
JPH06217221A (en) Character broadcast receiver
KR20030062742A (en) Apparatus for implement an integrated user interface of digetal/analog type in digital television
JPH05219522A (en) Yc separator circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110517