JP2006005205A - 多孔構造体及びその製造方法 - Google Patents
多孔構造体及びその製造方法 Download PDFInfo
- Publication number
- JP2006005205A JP2006005205A JP2004180686A JP2004180686A JP2006005205A JP 2006005205 A JP2006005205 A JP 2006005205A JP 2004180686 A JP2004180686 A JP 2004180686A JP 2004180686 A JP2004180686 A JP 2004180686A JP 2006005205 A JP2006005205 A JP 2006005205A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- porous structure
- substance
- micropores
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】基板1上にナノサイズの金属微粒子2をアレイ状に形成し、次いで、該金属微粒子2上に第一の化合物をVLS成長法により選択的に成長させることによりナノワイヤである柱状構造3を形成し、引き続き、前記柱状構造3の高さよりも下まで前記基板上に第二の化合物4を充填した後、前記第一の化合物と前記第二の化合物4の反応性の違いを利用した選択エッチングにより前記第一の化合物である柱状構造3を除去して、微細孔4aをアレイ状に有する構造体5を形成することを特徴とする。
【選択図】 図1
Description
この方法は、アルミの基板を酸化することにより自己組織化的にナノホールができる特徴がある。
H. Masuda, M. Satoh, Jpn. J. Appl. Phys., 35, L126 (1996). S. Bhunia, T. Kawamura, Y. Watanabe, S. Fujikawa, and K. Tokushima, Appl. Phys. Lett., 83, 3371 (2003).
SiやGaAs等の化合物半導体でAu等の金属との共晶による融点の低下により微小金属の下に選択的に結晶成長が起こるVLS(Vapor-Liquid-Solid:気相-液相-固相)成長法が知られている(非特許文献2)。
しかしながら、低温成長であるため結晶は双晶となる可能性がある。双晶の界面に生ずるバンド歪は、キャリアの伝導性の低下や再結合点の発生につながり、素子特性の低下や素子寿命の劣化という問題を引き起こす。
柱状構造は金属微粒子と同様にナノサイズであり、幅が100nm以下で、高さは数ミクロンから数ミリまでが可能である。
特に、基板として第一の物質の成長方向から傾いた面方位を有する傾斜基板を用いれば、VLS成長法における成長方向が特定の結晶方位に向かって起こることを利用でき、基板に垂直な方向に対し斜めの向きの縦長の孔が形成される。
また、微細孔に更に第三の物質を成長して量子構造や更に細い径の孔を形成することもできる。
図1は多孔構造体の製造過程を示す斜視図、図2は多孔構造体の断面図である。
本実施形態例に係る多孔構造体は、図4に示すフローチャートに従い、以下のように製造される。
そのため、柱状構造3は基板1に垂直な方向に対して29.5°傾いた方向の[111]B方向に成長した。
柱状構造3の高さが300nmとなるようにナノワイヤの成長時間と原料の流量を調整した。
また、図2(c)に示すように、多孔構造体5の表面及びその微細孔4a内に、更にMOVPEによりInP層6を成長し、微細孔4aの孔径を更に小さくすることができた。
微細孔4a内にInP層6を成長したように、微細孔を囲む壁を多層化することにより、ナノワイヤ径よりも小さい径(例えば、1nmより小さい径)を有する微細孔を形成することが可能となる。
即ち、微細孔4a内に30nmのInP7と、TMGa,TMIn,AsH3を用いてIn組成0.5のGaInAs(8nm)量子ドット8、更に50nmのInP9を順に成長させた。
この成長は650℃と高温でMOVPE成長されるため高品質な結晶が形成される。
フォトルミネッセンス測定をしたところ、1.5μmに強い発光が観測された。
Si(111)基板をナノ電極リソグラフィで格子状に酸化を行い、その後MOVPE装置内で20nmGaAsを成長した。
酸化された格子状の部分にはGaAsは成長しないため、格子のサイズを調整することで50nm角のGaAs島を200nm間隔で配列することができた。
その後400℃でGaAsナノワイヤをTMGa,AsH3を用いて成長した。
ナノワイヤよりなる柱状構造は基板に垂直に500nmの長さで配列して成長された。
図1(c)と同様にナノワイヤよりなる柱状構造が突き出た構造となるため、硫酸・過酸化水素・水でエッチングすることで、図1(d)と同様なSiO2膜の多孔構造体が形成された。
この後、Si基板をHF−HNO3−CH3COOHの溶液で除去することにより、薄膜多孔構造体(ナノホール膜)が作製された。
また、図3(b)に矢印で示すように、光を薄膜多孔構造体7内に伝播させ、回折効果により波長選択フィルタ等の動作が期待されるフォトニック結晶導波路に適用することも可能である。
また、当該基板材料と共晶を作る材料としては、Cu、Ag、Pt、Ni、Sb、Fe等の金属を用いることができる。
更に、ナノワイヤの材料としては、Si、Ge、Cの単体からGaP、GaN、GaSb、InP、InAs、InSb、AlAs、AlN、ZnO、ZnSeの二元化合物、AlGaAs、GaInAs、GaInP等の三元化合物、GaInAsP、AlGaInAs等の四元化合物などの半導体を使用することができる。
本発明の製造方法は、VLS成長法によりナノワイヤを形成した後、それを除去する方法であるため、多孔構造体の材料として、様々な材料を適用できるという効果がある。
2 Au微粒子
3 柱状構造
4 InP層
4a 微細孔
5 多孔構造体
6 InP層
7 InP
8 In組成0.5のGaInAs(8nm)量子ドット
9 InP
10 薄膜多孔構造体
A 空気層
Claims (8)
- 基板上に金属微粒子を形成し、次いで、該金属微粒子上に第一の物質をVLS成長法により選択的に成長させることにより柱状構造を形成し、引き続き、前記柱状構造の高さよりも下まで前記基板上に第二の物質を充填した後、前記第一の物質である柱状構造を除去して、微細孔を有する構造体を形成することを特徴とする多孔構造体の製造方法。
- 請求項1において、前記第一の物質のVLS成長方向が特定の結晶方位に向かって起こることを利用し、その成長方向から傾いた面方位を有する傾斜基板を前記基板として用いることにより、前記微細孔を前記基板に垂直な方向に対し斜めの向きの縦長の孔としたことを特徴とする多孔構造体の製造方法。
- 請求項1,2に記載の多孔構造体の製造方法において、更に、前記微細孔内に第三の物質を成長することを特徴とする多孔構造体の製造方法。
- 請求項1,2に記載の多孔構造体の製造方法において、前記柱状構造を除去する際に、選択エッチングを使用することを特徴とする多孔構造体の製造方法。
- 請求項4に記載の多孔構造体の製造方法において、前記選択エッチングを前記基板まで行い、当該基板の前記微細孔下に更に孔を形成することを特徴とする多孔構造体の製造方法。
- 請求項1において、前記基板を除去したことを特徴とする多孔構造体の製造方法。
- 予め定めた位置に径10nm以下の微細孔を有することを特徴とする多孔構造体。
- 請求項7に記載の多孔構造体において、前記微細孔が格子状に配列されたことを特徴とする多孔構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004180686A JP4813775B2 (ja) | 2004-06-18 | 2004-06-18 | 多孔構造体及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004180686A JP4813775B2 (ja) | 2004-06-18 | 2004-06-18 | 多孔構造体及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010189109A Division JP2010283381A (ja) | 2010-08-26 | 2010-08-26 | ヘテロ構造の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006005205A true JP2006005205A (ja) | 2006-01-05 |
JP4813775B2 JP4813775B2 (ja) | 2011-11-09 |
Family
ID=35773312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004180686A Expired - Fee Related JP4813775B2 (ja) | 2004-06-18 | 2004-06-18 | 多孔構造体及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4813775B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006117475A (ja) * | 2004-10-22 | 2006-05-11 | National Institute For Materials Science | シリコンナノワイヤーの製造方法 |
JP2008108924A (ja) * | 2006-10-26 | 2008-05-08 | Matsushita Electric Works Ltd | 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法 |
JP2008108757A (ja) * | 2006-10-23 | 2008-05-08 | Matsushita Electric Works Ltd | 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法 |
JP2008166567A (ja) * | 2006-12-28 | 2008-07-17 | Matsushita Electric Works Ltd | 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法 |
JP2009028797A (ja) * | 2007-07-24 | 2009-02-12 | Nippon Telegr & Teleph Corp <Ntt> | ナノ構造およびナノ構造の作製方法 |
CN102301479B (zh) * | 2008-11-21 | 2014-08-27 | ***-普朗克科学促进协会 | 基底表面上的纳米线、其制造方法及应用 |
US9257552B2 (en) | 2013-09-05 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175118A (ja) * | 1991-12-24 | 1993-07-13 | Nippon Telegr & Teleph Corp <Ntt> | 量子細線または量子箱構造を有する化合物半導体の作製方法 |
JPH05306200A (ja) * | 1992-04-30 | 1993-11-19 | Matsushita Electric Ind Co Ltd | 微細構造の製造方法 |
JPH07169938A (ja) * | 1993-12-16 | 1995-07-04 | Denki Kagaku Kogyo Kk | 量子細線装置及び製法 |
JPH07183485A (ja) * | 1993-12-22 | 1995-07-21 | Denki Kagaku Kogyo Kk | 量子細線装置及び製造方法 |
JP2003218346A (ja) * | 2001-12-20 | 2003-07-31 | Hewlett Packard Co <Hp> | 分子エレクトロニクス用に分子を整列させるために1つまたは複数のナノポアを形成する方法 |
-
2004
- 2004-06-18 JP JP2004180686A patent/JP4813775B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175118A (ja) * | 1991-12-24 | 1993-07-13 | Nippon Telegr & Teleph Corp <Ntt> | 量子細線または量子箱構造を有する化合物半導体の作製方法 |
JPH05306200A (ja) * | 1992-04-30 | 1993-11-19 | Matsushita Electric Ind Co Ltd | 微細構造の製造方法 |
JPH07169938A (ja) * | 1993-12-16 | 1995-07-04 | Denki Kagaku Kogyo Kk | 量子細線装置及び製法 |
JPH07183485A (ja) * | 1993-12-22 | 1995-07-21 | Denki Kagaku Kogyo Kk | 量子細線装置及び製造方法 |
JP2003218346A (ja) * | 2001-12-20 | 2003-07-31 | Hewlett Packard Co <Hp> | 分子エレクトロニクス用に分子を整列させるために1つまたは複数のナノポアを形成する方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006117475A (ja) * | 2004-10-22 | 2006-05-11 | National Institute For Materials Science | シリコンナノワイヤーの製造方法 |
JP4547519B2 (ja) * | 2004-10-22 | 2010-09-22 | 独立行政法人物質・材料研究機構 | シリコンナノワイヤーの製造方法 |
JP2008108757A (ja) * | 2006-10-23 | 2008-05-08 | Matsushita Electric Works Ltd | 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法 |
JP2008108924A (ja) * | 2006-10-26 | 2008-05-08 | Matsushita Electric Works Ltd | 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法 |
JP2008166567A (ja) * | 2006-12-28 | 2008-07-17 | Matsushita Electric Works Ltd | 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法 |
JP2009028797A (ja) * | 2007-07-24 | 2009-02-12 | Nippon Telegr & Teleph Corp <Ntt> | ナノ構造およびナノ構造の作製方法 |
CN102301479B (zh) * | 2008-11-21 | 2014-08-27 | ***-普朗克科学促进协会 | 基底表面上的纳米线、其制造方法及应用 |
US9257552B2 (en) | 2013-09-05 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP4813775B2 (ja) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI452186B (zh) | 使用一奈米結構模板製造單晶半導體材料之技術 | |
Lei et al. | Highly ordered nanostructures with tunable size, shape and properties: A new way to surface nano-patterning using ultra-thin alumina masks | |
EP1994552B1 (en) | Two-phase growth of group iii-v nanowires | |
TWI395260B (zh) | 半導體元件之製造 | |
JP2007050500A (ja) | 半導体ナノ構造及びそれを製造する方法 | |
KR101169307B1 (ko) | 나노구조체 및 그의 제조 방법 | |
KR101209151B1 (ko) | 양자점 제조방법 및 양자점을 포함하는 반도체 구조물 | |
TWI459589B (zh) | 外延結構體的製備方法 | |
JP2006248893A (ja) | ナノワイヤー及びその製造方法 | |
JP4864837B2 (ja) | ナノレーザ構造の作製方法 | |
TW201344946A (zh) | 外延結構體 | |
JP5464518B2 (ja) | Iii族窒化物構造体およびiii族窒化物半導体微細柱状結晶の製造方法 | |
JP4813775B2 (ja) | 多孔構造体及びその製造方法 | |
JP2010283381A (ja) | ヘテロ構造の製造方法 | |
JP4814562B2 (ja) | ナノ構造の作製方法 | |
JP5032823B2 (ja) | ナノ構造およびナノ構造の作製方法 | |
JP5096824B2 (ja) | ナノ構造およびナノ構造の作製方法 | |
Ironside et al. | Review of lateral epitaxial overgrowth of buried dielectric structures for electronics and photonics | |
JP4563026B2 (ja) | 三次元閉じ込め量子ナノ構造体の製造方法 | |
JP5152715B2 (ja) | 三次元微細加工方法及び三次元微細構造 | |
JP2000124441A (ja) | 半導体量子ドット素子の作製方法 | |
JP2010024081A (ja) | ナノワイヤ作製方法、ナノワイヤ素子及びナノワイヤ構造物 | |
Tateno et al. | Nanoholes in InP and C60 Layers on GaAs Substrates by Using AlGaAs Nanowire Templates | |
JP5494992B2 (ja) | 三次元微細加工基板 | |
Kishino | by MBE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4813775 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |