JP2006005205A - 多孔構造体及びその製造方法 - Google Patents

多孔構造体及びその製造方法 Download PDF

Info

Publication number
JP2006005205A
JP2006005205A JP2004180686A JP2004180686A JP2006005205A JP 2006005205 A JP2006005205 A JP 2006005205A JP 2004180686 A JP2004180686 A JP 2004180686A JP 2004180686 A JP2004180686 A JP 2004180686A JP 2006005205 A JP2006005205 A JP 2006005205A
Authority
JP
Japan
Prior art keywords
substrate
porous structure
substance
micropores
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004180686A
Other languages
English (en)
Other versions
JP4813775B2 (ja
Inventor
Kouta Tateno
功太 舘野
Masaya Notomi
雅也 納富
Satoru Ito
哲 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2004180686A priority Critical patent/JP4813775B2/ja
Publication of JP2006005205A publication Critical patent/JP2006005205A/ja
Application granted granted Critical
Publication of JP4813775B2 publication Critical patent/JP4813775B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】多孔構造体の材料として、様々な材料を適用できる多孔構造体及びその製造方法を提供するにある。
【解決手段】基板1上にナノサイズの金属微粒子2をアレイ状に形成し、次いで、該金属微粒子2上に第一の化合物をVLS成長法により選択的に成長させることによりナノワイヤである柱状構造3を形成し、引き続き、前記柱状構造3の高さよりも下まで前記基板上に第二の化合物4を充填した後、前記第一の化合物と前記第二の化合物4の反応性の違いを利用した選択エッチングにより前記第一の化合物である柱状構造3を除去して、微細孔4aをアレイ状に有する構造体5を形成することを特徴とする。
【選択図】 図1

Description

本発明は多孔構造体及びその製造方法に関するものである。詳しくは、微細孔を有する構造体及びその製造方法に関する。
従来、深さ方向の長さが孔径よりも桁違いで長いナノホールアレイとして陽極酸化によるアルミナのナノホールアレイが知られている(非特許文献1)。
この方法は、アルミの基板を酸化することにより自己組織化的にナノホールができる特徴がある。
H. Masuda, M. Satoh, Jpn. J. Appl. Phys., 35, L126 (1996). S. Bhunia, T. Kawamura, Y. Watanabe, S. Fujikawa, and K. Tokushima, Appl. Phys. Lett., 83, 3371 (2003).
しかしながら、上記方法では作製されるナノホールアレイはアルミナに限定され、また、孔径も10nm以下は困難である。
SiやGaAs等の化合物半導体でAu等の金属との共晶による融点の低下により微小金属の下に選択的に結晶成長が起こるVLS(Vapor-Liquid-Solid:気相-液相-固相)成長法が知られている(非特許文献2)。
VLS成長法は、[111]B方向に柱状構造が成長し、成長条件によって柱の径が長さ方向で変わらないナノワイヤを形成することができる。
しかしながら、低温成長であるため結晶は双晶となる可能性がある。双晶の界面に生ずるバンド歪は、キャリアの伝導性の低下や再結合点の発生につながり、素子特性の低下や素子寿命の劣化という問題を引き起こす。
上記課題を解決する本発明の請求項1に係る多孔構造体の製造方法は、基板上に金属微粒子を形成し、次いで、該金属微粒子上に第一の物質をVLS成長法により選択的に成長させることにより柱状構造を形成し、引き続き、前記柱状構造の高さよりも下まで前記基板上に第二の物質を充填した後、前記第一の物質である柱状構造を除去して、微細孔を有する構造体を形成することを特徴とする。
上記課題を解決する本発明の請求項2に係る多孔構造体の製造方法は、請求項1において、前記第一の物質のVLS成長方向が特定の結晶方位に向かって起こることを利用し、その成長方向から傾いた面方位を有する傾斜基板を前記基板として用いることにより、前記微細孔を前記基板に垂直な方向に対し斜めの向きの縦長の孔としたことを特徴とする。
上記課題を解決する本発明の請求項3に係る多孔構造体の製造方法は、請求項1,2に記載の多孔構造体の製造方法において、更に、前記微細孔内に第三の物質を成長することを特徴とする。
上記課題を解決する本発明の請求項4に係る多孔構造体の製造方法は、請求項1,2に記載の多孔構造体の製造方法において、前記柱状構造を除去する際に、選択エッチングを使用することを特徴とする。
上記課題を解決する本発明の請求項5に係る多孔構造体の製造方法は、請求項4に記載の多孔構造体の製造方法において、前記選択エッチングを前記基板まで行い、当該基板の前記微細孔下に更に孔を形成することを特徴とする。
上記課題を解決する本発明の請求項6に係る多孔構造体の製造方法は、請求項1において、前記基板を除去したことを特徴とする。
上記課題を解決する本発明の請求項7に係る多孔構造体は、予め定めた位置に径10nm以下の微細孔を有することを特徴とする。
上記課題を解決する本発明の請求項8に係る多孔構造体は、請求項7に記載の多孔構造体において、前記微細孔が格子状に配列されたことを特徴とする。
本発明の多孔構造体は、(1)種々の材料で作製され、(2)所定の位置に微細孔を設けられ、(3)アルミ基板の陽極酸化では作製困難であった10nm以下の微細孔を有することが可能である。特に、半導体では多孔構造体内に良質な結晶を成長できるため、高特性の光或いは電子デバイスの提供が可能となる。
先ず、基板上にナノサイズの金属微粒子をアレイ状に形成し、次いで、この金属微粒子に第一の物質を構成する元素を含む原料を供給することで、VLS(気相・液相・固相)成長により第一の物質の柱状構造が形成される。
柱状構造は金属微粒子と同様にナノサイズであり、幅が100nm以下で、高さは数ミクロンから数ミリまでが可能である。
引き続き、第二の物質で柱状構造の高さよりも下まで基板を埋め込み成長をした後、第一の物質と第二の物質の反応性の違いを利用した選択エッチングにより第一の物質である柱状構造を除去して微細孔をアレイ状に有する構造体を形成する。
特に、基板として第一の物質の成長方向から傾いた面方位を有する傾斜基板を用いれば、VLS成長法における成長方向が特定の結晶方位に向かって起こることを利用でき、基板に垂直な方向に対し斜めの向きの縦長の孔が形成される。
更に、選択エッチングを基板まで行い、微細孔の下方に位置する空気層を形成することもできる。
また、微細孔に更に第三の物質を成長して量子構造や更に細い径の孔を形成することもできる。
なお、本発明においては、多孔構造体とは、ナノオーダー(ナノスケール)径の微細孔を有する構造体に限らず、当該微細孔を所定の物質で満たしたものもいう。
本発明の第1実施形態例に係る多孔構造体を図1、図2に示す。
図1は多孔構造体の製造過程を示す斜視図、図2は多孔構造体の断面図である。
本実施形態例に係る多孔構造体は、図4に示すフローチャートに従い、以下のように製造される。
先ず、図1(a)に示すように、GaAs(311)B基板1上にレジスト塗布後EBにより直径20nmのホールを形成し、Auを蒸着して200nm間隔で8nm径、高さ5nmのAu微粒子2をアレイ状を形成した(ステップS1)。
次いで、MOVPE(有機金属気相成長)により、基板温度430℃でTMGa(トリメチルガリウム)とTMAl(トリメチルアルミニウム)とAsH3又はTBAs(ターシャリブチルアルシン)とを用いて、Au微粒子2上にAlGaAsナノワイヤを選択的に結晶成長させ、図1(b)に示すように、規則正しく配列された5nm程度の径の柱状構造3を形成した(ステップS2)。
本実施例で使用するGaAs(311)B基板1は、AlGaAsナノワイヤの成長方向から傾いた面方位を有する傾斜基板である。
そのため、柱状構造3は基板1に垂直な方向に対して29.5°傾いた方向の[111]B方向に成長した。
柱状構造3の高さが300nmとなるようにナノワイヤの成長時間と原料の流量を調整した。
引き続き、図1(c)に示すように、700℃でTMIn(トリメチルインジウム)とPH3又はTBP(ターシャリブチルホスフィン)を用いて、厚さ150nmとなるように基板上1にInP層4で埋め込み成長を行った(ステップS3)。
最後に、図1(d)に示すように、硫酸・過酸化水素・水よりなる溶液を用いて、AlGaAsナノワイヤよりなる柱状構造3を選択的に除去し、ナノサイズの微細孔(いわゆるナノホール)4aをアレイ状に有する構造体(多孔構造体)5を作製した(ステップS4)。同様にGaAs(111)B基板1においても多孔構造体が作製された。その断面を図2(a)に示す。
また、図2(b)に示すように、選択エッチングの時間を長くすることによりGaAs基板1もエッチングすることが可能であり、多孔構造体5の微細孔4aの下に空気層Aを形成することができた。
また、図2(c)に示すように、多孔構造体5の表面及びその微細孔4a内に、更にMOVPEによりInP層6を成長し、微細孔4aの孔径を更に小さくすることができた。
微細孔4a内にInP層6を成長したように、微細孔を囲む壁を多層化することにより、ナノワイヤ径よりも小さい径(例えば、1nmより小さい径)を有する微細孔を形成することが可能となる。
また、図2(d)に示すように、微細孔4a内にヘテロ構造を作製し、量子閉じ込め構造を作製することもできる。
即ち、微細孔4a内に30nmのInP7と、TMGa,TMIn,AsH3を用いてIn組成0.5のGaInAs(8nm)量子ドット8、更に50nmのInP9を順に成長させた。
この成長は650℃と高温でMOVPE成長されるため高品質な結晶が形成される。
フォトルミネッセンス測定をしたところ、1.5μmに強い発光が観測された。
本発明の第2実施形態例を説明する。
Si(111)基板をナノ電極リソグラフィで格子状に酸化を行い、その後MOVPE装置内で20nmGaAsを成長した。
酸化された格子状の部分にはGaAsは成長しないため、格子のサイズを調整することで50nm角のGaAs島を200nm間隔で配列することができた。
その後Auの蒸着を行い、アニールすることでGaAs島に直径20nm、高さ5nmの金の微粒子を形成した。
その後400℃でGaAsナノワイヤをTMGa,AsH3を用いて成長した。
ナノワイヤよりなる柱状構造は基板に垂直に500nmの長さで配列して成長された。
その後スパッタリングによりSiO2を膜厚200nmとなるように蒸着した。
図1(c)と同様にナノワイヤよりなる柱状構造が突き出た構造となるため、硫酸・過酸化水素・水でエッチングすることで、図1(d)と同様なSiO2膜の多孔構造体が形成された。
この後、Si基板をHF−HNO3−CH3COOHの溶液で除去することにより、薄膜多孔構造体(ナノホール膜)が作製された。
この薄膜多孔構造体7は、図3(a)に矢印で示すように、液体、気体を通す時のフィルタとなり、微小固体でこの孔径よりも大きいものは通過できない。また、光、電子線等についても同様である。
また、図3(b)に矢印で示すように、光を薄膜多孔構造体7内に伝播させ、回折効果により波長選択フィルタ等の動作が期待されるフォトニック結晶導波路に適用することも可能である。
なお、VLS成長法に用いられる基板材料として実施例1,2では共にGaAs(従来技術ではSi)を、当該基板材料と共晶を作る材料として実施例1,2では共にAuを、ナノワイヤの材料としては実施例1ではAlGaAs、実施例2ではGaAsをそれぞれ使用していたが、本発明は、これらに限られるものではない。
例えば、基板材料としては、GaP、InP、GaN、サファイア、InSb、GaSb、InAs、SiC等の半導体基板を用いることができる。
また、当該基板材料と共晶を作る材料としては、Cu、Ag、Pt、Ni、Sb、Fe等の金属を用いることができる。
更に、ナノワイヤの材料としては、Si、Ge、Cの単体からGaP、GaN、GaSb、InP、InAs、InSb、AlAs、AlN、ZnO、ZnSeの二元化合物、AlGaAs、GaInAs、GaInP等の三元化合物、GaInAsP、AlGaInAs等の四元化合物などの半導体を使用することができる。
このように説明したように、本発明の多孔構造体及びその製造方法は、例えば、数nm径の孔を有する構造体及びその製造に関するものであり、特に、VLS成長法によりナノワイヤを形成し、当該ナノワイヤの周囲を所定の物質で充填し、当該ナノワイヤをエッチングにより除去することにより、数nm径の孔を有する構造体を製造することに特徴がある。
ナノオーダー径の多孔構造体を製造する従来方法として、アルミニウム板の陽極酸化し、多孔質アルミナを製造する方法があったが、多孔を有する物質がアルミナに限定されるという問題があった。
本発明の製造方法は、VLS成長法によりナノワイヤを形成した後、それを除去する方法であるため、多孔構造体の材料として、様々な材料を適用できるという効果がある。
本発明は、気体、液体状の物質や微小固体、電子、光等に対するナノスケールの導波路やフィルタ、或いは3次元閉じ込め量子ナノ構造等の応用が考えられる。
図1(a)はGaAs(311)B基板上にAu微粒子が同形で整然と並んだ様子を表した斜視図、図1(b)はGaAsのナノワイヤアレイを表した斜視図、図1(c)はInPにより埋め込み成長を行った様子を表した斜視図、図1(d)はエッチング後の多孔構造体を表した斜視図である。 図2(a)は微細孔の断面図、図2(b)はナノホール形成時に基板までエッチングされた様子を表した断面図、図2(c)はナノホールに更にホール径を小さくした様子を表した断面図、図2(d)はナノホールにヘテロ構造を作製し、量子閉じ込め構造を作製した様子を表した断面図である。 図3(a)はナノホール膜がフィルタとして機能する様子を表した断面図、図3(b)はナノホール膜内に光が導波する様子を表した断面図である。 本発明に係る多孔構造体の製造過程を示すフローチャートである。
符号の説明
1 GaAs(311)B基板
2 Au微粒子
3 柱状構造
4 InP層
4a 微細孔
5 多孔構造体
6 InP層
7 InP
8 In組成0.5のGaInAs(8nm)量子ドット
9 InP
10 薄膜多孔構造体
A 空気層

Claims (8)

  1. 基板上に金属微粒子を形成し、次いで、該金属微粒子上に第一の物質をVLS成長法により選択的に成長させることにより柱状構造を形成し、引き続き、前記柱状構造の高さよりも下まで前記基板上に第二の物質を充填した後、前記第一の物質である柱状構造を除去して、微細孔を有する構造体を形成することを特徴とする多孔構造体の製造方法。
  2. 請求項1において、前記第一の物質のVLS成長方向が特定の結晶方位に向かって起こることを利用し、その成長方向から傾いた面方位を有する傾斜基板を前記基板として用いることにより、前記微細孔を前記基板に垂直な方向に対し斜めの向きの縦長の孔としたことを特徴とする多孔構造体の製造方法。
  3. 請求項1,2に記載の多孔構造体の製造方法において、更に、前記微細孔内に第三の物質を成長することを特徴とする多孔構造体の製造方法。
  4. 請求項1,2に記載の多孔構造体の製造方法において、前記柱状構造を除去する際に、選択エッチングを使用することを特徴とする多孔構造体の製造方法。
  5. 請求項4に記載の多孔構造体の製造方法において、前記選択エッチングを前記基板まで行い、当該基板の前記微細孔下に更に孔を形成することを特徴とする多孔構造体の製造方法。
  6. 請求項1において、前記基板を除去したことを特徴とする多孔構造体の製造方法。
  7. 予め定めた位置に径10nm以下の微細孔を有することを特徴とする多孔構造体。
  8. 請求項7に記載の多孔構造体において、前記微細孔が格子状に配列されたことを特徴とする多孔構造体。
JP2004180686A 2004-06-18 2004-06-18 多孔構造体及びその製造方法 Expired - Fee Related JP4813775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004180686A JP4813775B2 (ja) 2004-06-18 2004-06-18 多孔構造体及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004180686A JP4813775B2 (ja) 2004-06-18 2004-06-18 多孔構造体及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010189109A Division JP2010283381A (ja) 2010-08-26 2010-08-26 ヘテロ構造の製造方法

Publications (2)

Publication Number Publication Date
JP2006005205A true JP2006005205A (ja) 2006-01-05
JP4813775B2 JP4813775B2 (ja) 2011-11-09

Family

ID=35773312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004180686A Expired - Fee Related JP4813775B2 (ja) 2004-06-18 2004-06-18 多孔構造体及びその製造方法

Country Status (1)

Country Link
JP (1) JP4813775B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006117475A (ja) * 2004-10-22 2006-05-11 National Institute For Materials Science シリコンナノワイヤーの製造方法
JP2008108924A (ja) * 2006-10-26 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JP2008108757A (ja) * 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2008166567A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Works Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2009028797A (ja) * 2007-07-24 2009-02-12 Nippon Telegr & Teleph Corp <Ntt> ナノ構造およびナノ構造の作製方法
CN102301479B (zh) * 2008-11-21 2014-08-27 ***-普朗克科学促进协会 基底表面上的纳米线、其制造方法及应用
US9257552B2 (en) 2013-09-05 2016-02-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175118A (ja) * 1991-12-24 1993-07-13 Nippon Telegr & Teleph Corp <Ntt> 量子細線または量子箱構造を有する化合物半導体の作製方法
JPH05306200A (ja) * 1992-04-30 1993-11-19 Matsushita Electric Ind Co Ltd 微細構造の製造方法
JPH07169938A (ja) * 1993-12-16 1995-07-04 Denki Kagaku Kogyo Kk 量子細線装置及び製法
JPH07183485A (ja) * 1993-12-22 1995-07-21 Denki Kagaku Kogyo Kk 量子細線装置及び製造方法
JP2003218346A (ja) * 2001-12-20 2003-07-31 Hewlett Packard Co <Hp> 分子エレクトロニクス用に分子を整列させるために1つまたは複数のナノポアを形成する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175118A (ja) * 1991-12-24 1993-07-13 Nippon Telegr & Teleph Corp <Ntt> 量子細線または量子箱構造を有する化合物半導体の作製方法
JPH05306200A (ja) * 1992-04-30 1993-11-19 Matsushita Electric Ind Co Ltd 微細構造の製造方法
JPH07169938A (ja) * 1993-12-16 1995-07-04 Denki Kagaku Kogyo Kk 量子細線装置及び製法
JPH07183485A (ja) * 1993-12-22 1995-07-21 Denki Kagaku Kogyo Kk 量子細線装置及び製造方法
JP2003218346A (ja) * 2001-12-20 2003-07-31 Hewlett Packard Co <Hp> 分子エレクトロニクス用に分子を整列させるために1つまたは複数のナノポアを形成する方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006117475A (ja) * 2004-10-22 2006-05-11 National Institute For Materials Science シリコンナノワイヤーの製造方法
JP4547519B2 (ja) * 2004-10-22 2010-09-22 独立行政法人物質・材料研究機構 シリコンナノワイヤーの製造方法
JP2008108757A (ja) * 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2008108924A (ja) * 2006-10-26 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JP2008166567A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Works Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2009028797A (ja) * 2007-07-24 2009-02-12 Nippon Telegr & Teleph Corp <Ntt> ナノ構造およびナノ構造の作製方法
CN102301479B (zh) * 2008-11-21 2014-08-27 ***-普朗克科学促进协会 基底表面上的纳米线、其制造方法及应用
US9257552B2 (en) 2013-09-05 2016-02-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same

Also Published As

Publication number Publication date
JP4813775B2 (ja) 2011-11-09

Similar Documents

Publication Publication Date Title
TWI452186B (zh) 使用一奈米結構模板製造單晶半導體材料之技術
Lei et al. Highly ordered nanostructures with tunable size, shape and properties: A new way to surface nano-patterning using ultra-thin alumina masks
EP1994552B1 (en) Two-phase growth of group iii-v nanowires
TWI395260B (zh) 半導體元件之製造
JP2007050500A (ja) 半導体ナノ構造及びそれを製造する方法
KR101169307B1 (ko) 나노구조체 및 그의 제조 방법
KR101209151B1 (ko) 양자점 제조방법 및 양자점을 포함하는 반도체 구조물
TWI459589B (zh) 外延結構體的製備方法
JP2006248893A (ja) ナノワイヤー及びその製造方法
JP4864837B2 (ja) ナノレーザ構造の作製方法
TW201344946A (zh) 外延結構體
JP5464518B2 (ja) Iii族窒化物構造体およびiii族窒化物半導体微細柱状結晶の製造方法
JP4813775B2 (ja) 多孔構造体及びその製造方法
JP2010283381A (ja) ヘテロ構造の製造方法
JP4814562B2 (ja) ナノ構造の作製方法
JP5032823B2 (ja) ナノ構造およびナノ構造の作製方法
JP5096824B2 (ja) ナノ構造およびナノ構造の作製方法
Ironside et al. Review of lateral epitaxial overgrowth of buried dielectric structures for electronics and photonics
JP4563026B2 (ja) 三次元閉じ込め量子ナノ構造体の製造方法
JP5152715B2 (ja) 三次元微細加工方法及び三次元微細構造
JP2000124441A (ja) 半導体量子ドット素子の作製方法
JP2010024081A (ja) ナノワイヤ作製方法、ナノワイヤ素子及びナノワイヤ構造物
Tateno et al. Nanoholes in InP and C60 Layers on GaAs Substrates by Using AlGaAs Nanowire Templates
JP5494992B2 (ja) 三次元微細加工基板
Kishino by MBE

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Ref document number: 4813775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees