JP2009028797A - ナノ構造およびナノ構造の作製方法 - Google Patents
ナノ構造およびナノ構造の作製方法 Download PDFInfo
- Publication number
- JP2009028797A JP2009028797A JP2007191912A JP2007191912A JP2009028797A JP 2009028797 A JP2009028797 A JP 2009028797A JP 2007191912 A JP2007191912 A JP 2007191912A JP 2007191912 A JP2007191912 A JP 2007191912A JP 2009028797 A JP2009028797 A JP 2009028797A
- Authority
- JP
- Japan
- Prior art keywords
- nanowire
- growth
- forming
- algainas
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【解決手段】Au微粒子12をSi(111)基板11上に形成し、GaPナノワイヤ13をSi(111)基板11上に成長させた後、InPバッファ層14をGaPナノワイヤ13上に形成し、さらにGaInAsナノワイヤ15をInPバッファ層14上に成長させた後、GaPナノワイヤ13、InPバッファ層14およびGaInAsナノワイヤ15の周囲が覆われるようにInPキャッピング層16を形成する。
【選択図】 図3
Description
このナノワイヤを作製する方法として、VLS成長またはVSS成長を用いる方法がある。このVLS成長またはVSS成長では、Siと格子定数の異なる化合物半導体であっても、軸方向では双晶も入ることはあるが、ドーピングを行いながら、原子の結合が途切れていない良好な単結晶を軸の垂直な方向に作製することができ、ナノオーダーの受光発光素子を形成することができる。
また、VLS成長またはVSS成長を用いた場合においても、GaPナノワイヤはSi(111)基板上で垂直に成長させることができるが、GaP以外のIII−V族化合物半導体ではSi(111)基板のA面にも多く成長するため、[111]B方向に成長しやすい化合物半導体ナノワイヤでは斜めに成長し、ヘテロ構造などの層構造を制御性よく作製することが困難であるという問題があった。
そこで、本発明の目的は、格子定数差が大きな半導体基板上にボトムアップ的に制御性よくナノワイヤを作製することが可能なナノ構造およびナノ構造の作製方法を提供することである。
これにより、第1ナノワイヤおよび第2ナノワイヤをキャッピング層にて保護することができ、第2ナノワイヤを用いて光デバイスを形成した場合においても、光デバイスを安定的に動作させることができる。
これにより、VLS成長またはVSS成長にてナノワイヤ構造に発光素子を形成することができ、発光素子をSi基板上に集積することが可能となることから、OEICへの応用性を拡大することが可能となる。
これにより、半導体基板上にナノワイヤを形成することで、レーザ構造を作製することができ、OEICへの応用性を拡大することが可能となる。
これにより、GaPナノワイヤおよびAlGaInAs系ナノワイヤを、GaPナノワイヤおよびAlGaInAs系ナノワイヤよりもバンドギャップの広いキャッピング層にて保護することができ、AlGaInAs系ナノワイヤを用いて光デバイスを形成した場合においても、光デバイスを安定的に動作させることができる。
これにより、VLS成長またはVSS成長にてAlGaInAs系ナノワイヤ構造に発光素子を形成することができ、発光素子をSi基板上に集積することが可能となることから、OEICへの応用性を拡大することが可能となる。
これにより、Siとの格子定数差の大きなAlGaInAs系ナノワイヤをSi基板上に形成することができ、半導体レーザ、光アンプ、光変調器、受光器などをSi基板上に集積することができる。
なお、第1ナノワイヤ、第2ナノワイヤおよびバッファ層の材料は、Si、Ge、GaInN、AlGaAs、GaInP、AlGaInN、AlGaInSb、AlGaInAs、InP、GaPの中から選択することができる。
これにより、Siとの格子定数差の大きなAlGaInAs系ナノワイヤをSi基板上に形成することができ、半導体レーザ、光アンプ、光変調器、受光器などをSi基板上に集積することができる。
図1は、本発明の第1実施形態に係るSi(111)基板上に配置されたAu微粒子を示す斜視図、図2(a)および図3は、本発明の第1実施形態に係るナノ構造の作製方法を示す断面図、図2(b)は本発明の第1実施形態に係るナノ構造の構成を示すSEM像である。
図1において、直径20nm程度のAu微粒子12をSi(111)基板11上に形成する。なお、Au微粒子12をSi(111)基板11上に形成する方法としては、例えば、金属の蒸着とアニールによる自己形成、EBリソグラフィによるパターニング、あるいはAu微粒子12を含む溶液の塗布などの方法を用いることができる。
なお、GaPはSi(111)基板11上にB面を形成するため、GaPナノワイヤ13はSi(111)基板11に垂直に成長させることができる。
そして、TMIn(トリメチルインジウム)を1×10-5mol/mim、TBP(ターシャリブチルフォスフィン)を6×10-4mol/mimだけ流しながら550℃で20秒のエピタキシャル成長を行うことにより、InPバッファ層14をGaPナノワイヤ13上に形成した。
次に、TMGa(トリメチルガリウム)およびTMIn(トリメチルインジウム)を5×10-6mol/mim、AsH3(アルシン)を6×10-4mol/mimだけ流しながら450℃でGaInAsナノワイヤ15をInPバッファ層14上に1分だけ成長させた。
また、GaPナノワイヤ13の先端にInPバッファ層14を幅広に成長させることにより、GaPとInPの界面をスムースに結合させることができ、InPに格子定数の近いAlGaInAs系材料を連続してナノワイヤ成長させることができる。
なお、Auを触媒としたVLS成長もしくはVSS成長によるナノワイヤ成長から側面への層成長の起こる半導体表面でのエピタキシャル成長への成長モードの変化は500−800℃の範囲内で見られるため、InPキャッピング層16の成長温度を550℃に設定した。
また、InPバッファ層14上にGaInAsナノワイヤ15を形成する時にp型またはn型不純物のドーピングを行うことにより、pin型ダイオードを形成するようにしてもよい。
図4において、図3のナノ構造のサンプルについてフォトルミネッセンス測定にて発光特性を調べたところ、室温で1550nmにピークを持つ発光が確認できた。
図5は、本発明の第2実施形態に係るナノ構造の概略構成を示す断面図である。
図5において、Auの蒸着とアニールによる自己形成、EBリソグラフィによるパターニング、あるいはAu微粒子12を含む溶液の塗布などの方法を用いることにより、直径40nm程度のAu微粒子12をSi(111)基板11上に形成する。
なお、GaPはSi(111)基板11上にB面を形成するため、GaPナノワイヤ31はSi(111)基板11に垂直に成長させることができる。
そして、TMIn(トリメチルインジウム)を1×10-5mol/mim、TBP(ターシャリブチルフォスフィン)を6×10-4mol/mimだけ流しながら550℃で20秒のエピタキシャル成長を行うことにより、InPバッファ層32をGaPナノワイヤ31上に形成した。
次に、TMAl(トリメチルアルミニウム)およびTMIn(トリメチルインジウム)を5×10-6mol/mim、AsH3(アルシン)を6×10-4mol/mimだけ流しながら450℃でAlInAsナノワイヤ33をInPバッファ層32上に1分だけ成長させた。
なお、Auを触媒としたAlGaInAs(III族元素に対し、In組成0.1以上、Al組成0以上0.9以下、Ga組成0以上0.9以下)のVLS成長またはVSS成長は400−500℃の範囲内で見られるため、GaInAsナノワイヤ33、35およびAlGaInAs系超格子構造34の成長温度を450℃に設定した。
次に、TMAl(トリメチルアルミニウム)およびTMIn(トリメチルインジウム)をそれぞれ1×10-5mol/mim、AsH3(アルシン)を6×10-4mol/mimだけ流しながら600℃で5分のエピタキシャル成長を行うことにより、GaPナノワイヤ31、InPバッファ層32、GaInAsナノワイヤ33、35およびAlGaInAs系超格子構造34の周囲が覆われるようにAlInAsキャッピング層36を形成した。
そして、図5のナノ構造のサンプルについてフォトルミネッセンス測定にて発光特性を調べたところ、室温で1300nmにピークを持つ発光が確認できた。
なお、GaPナノワイヤ31、InPバッファ層32およびAlInAsナノワイヤ33を成長させる時にSまたはSi化合物などのn型ドーパントを供給し、AlInAsナノワイヤ35を成長させる時にZnまたはC化合物などのp型ドーパントを供給することにより、図5のナノ構造にpin型の発光ダイオードを形成するようにしてもよい。
また、図5のナノ構造をフォトニック結晶などの反射鏡に囲まれた共振器に入れ込むことにより、レーザ構造を作製することができる。
図6において、Si(111)基板41には間隙層42を介してSi層43が形成され、Si層43にはフォトニック結晶を構成する貫通口44が形成されている。そして、Si層43の光路上には、Si(111)基板41上に成長されたナノワイヤ47が入れ込まれる貫通口45が形成され、Si(111)基板41の裏面にはn側電極46、ナノワイヤ47の先端にはp側電極48が形成されている。そして、n側電極46とp側電極48とは、ボンディングワイヤ49を介して電源50に接続されている。
そして、ナノワイヤ47の発光部から出射された光はSi層43に形成されたフォトニック結晶を導波し、フォトニック結晶で囲まれた共振器内で共振させることにより、レーザ光として外部に取り出すことができる。
図7(a)において、Si(111)基板41に間隙層42を介してSi層43を形成する。なお、Si(111)基板41に間隙層42を介してSi層43を形成する方法としては、例えば、SOI(Silicon On Insulator)基板に対して、Si基板とSi層の間のSiO2層を選択的に除去する方法を用いることができる。
次に、図7(b)に示すように、Auの蒸着とアニールによる自己形成、EBリソグラフィによるパターニング、あるいはAu微粒子51を含む溶液の塗布などの方法を用いることにより、直径40nm程度のAu微粒子51をSi(111)基板41上に形成する。
次に、図7(d)に示すように、Au微粒子51を除去し、Si(111)基板41の裏面にはn側電極46、ナノワイヤ47の先端にはp側電極48を形成する。
12、51 Au微粒子
13、31、 GaPナノワイヤ
15 GaInAsナノワイヤ
33、35 AlInAsナノワイヤ
47 ナノワイヤ
14、32 InPバッファ層
16、36 InPキャッピング層
34 AlGaInAs系超格子構造
34a AlInAs層
34b GaInAs層
42 間隙層
43 Si層
44、45 貫通口
46 n側電極
48 p側電極
49 ボンディングワイヤ
50 電源
Claims (8)
- 金属微粒子を半導体基板上に形成する工程と、
VLS成長またはVSS成長にて前記金属微粒子下に第1ナノワイヤを形成する工程と、
前記金属微粒子との間で前記第1ナノワイヤよりも格子定数差が大きく、前記第1ナノワイヤよりも幅の大きなバッファ層をVLS成長もしくはVSS成長と側面上への層成長との組み合わせにて前記第1ナノワイヤ上に形成する工程と、
前記金属微粒子との間で前記第1ナノワイヤよりも格子定数差が大きく、前記バッファ層と格子定数の近い第2ナノワイヤを、VLS成長またはVSS成長にて前記バッファ層上に形成する工程とを備えることを特徴とするナノ構造の作製方法。 - 前記第2ナノワイヤの形成後に、前記第1ナノワイヤおよび前記第2ナノワイヤの周囲を覆うキャッピング層を形成する工程を備えることを特徴とする請求項1記載のナノ構造の作製方法。
- 前記第2ナノワイヤの製作時に量子ドット構造または超格子構造を形成する工程と、
前記第2ナノワイヤの製作時に前記量子ドット構造または超格子構造の上下に不純物をドーピングする工程を備えることを特徴とする請求項1または2記載のナノ構造の作製方法。 - 共振器を構成するフォトニック結晶構造を半導体基板上に形成する工程と、
前記半導体基板上に金属微粒子を形成する工程と、
VLS成長またはVSS成長にて前記金属微粒子下に配置され前記共振器に入れ込まれたナノワイヤを形成する工程とを備えることを特徴とするナノ構造の作製方法。 - 金属微粒子をSi基板上に形成する工程と、
VLS成長またはVSS成長にて前記金属微粒子下にGaPナノワイヤを形成する工程と、
前記GaPナノワイヤよりも幅の大きなInPバッファ層をVLS成長またはVSS成長と側面上への層成長との組み合わせにて500から600℃の温度の範囲で前記GaPナノワイヤ上に連続して形成する工程と、
VLS成長またはVSS成長にて1.3−3.4μmに発光波長のあるAlGaInAs系(III族元素に対し、In組成0.1以上、Al組成0以上0.9以下、Ga組成0以上0.9以下)ナノワイヤを前記InPバッファ層上に連続して形成する工程とを備えることを特徴とするナノ構造の作製方法。 - 前記AlGaInAs系ナノワイヤの形成後に、前記AlGaInAs系ナノワイヤよりもAl組成の高いAlGaInAs系キャッピング層またはAlGaInP系キャッピング層を側面上への層成長にて500から700℃の温度の範囲で前記GaPナノワイヤおよび前記AlGaInAs系ナノワイヤの周囲に形成する工程を備えることを特徴とする請求項5記載のナノ構造の作製方法。
- 前記AlGaInAs系ナノワイヤの製作時にAlGaInAs系量子ドット構造またはAlGaInAs系超格子構造を形成する工程と、
前記AlGaInAs系ナノワイヤの製作時に前記AlGaInAs系量子ドット構造またはAlGaInAs系超格子構造の上下に不純物をドーピングし、pin型ダイオードを形成する工程を備えることを特徴とする請求項5または6記載のナノ構造の作製方法。 - Si基板上に形成されたGaPナノワイヤと、
前記GaPナノワイヤに軸方向に接続され、前記GaPナノワイヤよりも幅の大きなInPバッファ層と、
前記InPバッファ層に軸方向に接続され、1.3−3.4μmに発光波長のあるAlGaInAs系(III族元素に対し、In組成0.1以上、Al組成0以上0.9以下、Ga組成0以上0.9以下)ナノワイヤとを備えることを特徴とするナノ構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007191912A JP5096824B2 (ja) | 2007-07-24 | 2007-07-24 | ナノ構造およびナノ構造の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007191912A JP5096824B2 (ja) | 2007-07-24 | 2007-07-24 | ナノ構造およびナノ構造の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009028797A true JP2009028797A (ja) | 2009-02-12 |
JP5096824B2 JP5096824B2 (ja) | 2012-12-12 |
Family
ID=40399901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007191912A Active JP5096824B2 (ja) | 2007-07-24 | 2007-07-24 | ナノ構造およびナノ構造の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5096824B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119612A (ja) * | 2009-12-07 | 2011-06-16 | Sharp Corp | 半導体素子の製造方法および半導体素子 |
JP2012524397A (ja) * | 2009-04-15 | 2012-10-11 | ソル ヴォルテイックス エービー | ナノワイヤを有する多接合光電池 |
JP2016100427A (ja) * | 2014-11-20 | 2016-05-30 | 日本電信電話株式会社 | 量子ドットナノワイヤおよびその製造方法並びに発光素子 |
JP2017501565A (ja) * | 2013-11-13 | 2017-01-12 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 半導体層列および半導体層列の製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003083949A1 (en) * | 2002-03-28 | 2003-10-09 | Koninklijke Philips Electronics N.V. | Nanowire and electronic device |
WO2004004927A2 (en) * | 2002-07-08 | 2004-01-15 | Btg International Limited | Nanostructures and methods for manufacturing the same |
JP2004532133A (ja) * | 2001-03-30 | 2004-10-21 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア | ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置 |
JP2005236157A (ja) * | 2004-02-23 | 2005-09-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体ナノワイヤー素子 |
JP2006005205A (ja) * | 2004-06-18 | 2006-01-05 | Nippon Telegr & Teleph Corp <Ntt> | 多孔構造体及びその製造方法 |
WO2006070670A1 (ja) * | 2004-12-28 | 2006-07-06 | Matsushita Electric Industrial Co., Ltd. | 半導体ナノワイヤ、および当該ナノワイヤを備えた半導体装置 |
JP2006522472A (ja) * | 2003-04-04 | 2006-09-28 | スターツコテット 22286 エービー | Pn接合を有するナノウィスカ及びその製造方法 |
JP2007015092A (ja) * | 2005-07-11 | 2007-01-25 | National Institute For Materials Science | シリカ膜で被覆されたGaとZnSとの接合を有するナノワイヤー及びその製造方法 |
-
2007
- 2007-07-24 JP JP2007191912A patent/JP5096824B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004532133A (ja) * | 2001-03-30 | 2004-10-21 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア | ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置 |
WO2003083949A1 (en) * | 2002-03-28 | 2003-10-09 | Koninklijke Philips Electronics N.V. | Nanowire and electronic device |
WO2004004927A2 (en) * | 2002-07-08 | 2004-01-15 | Btg International Limited | Nanostructures and methods for manufacturing the same |
JP2005532181A (ja) * | 2002-07-08 | 2005-10-27 | ビーティージー・インターナショナル・リミテッド | ナノ構造体およびその製造方法 |
JP2006522472A (ja) * | 2003-04-04 | 2006-09-28 | スターツコテット 22286 エービー | Pn接合を有するナノウィスカ及びその製造方法 |
JP2005236157A (ja) * | 2004-02-23 | 2005-09-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体ナノワイヤー素子 |
JP2006005205A (ja) * | 2004-06-18 | 2006-01-05 | Nippon Telegr & Teleph Corp <Ntt> | 多孔構造体及びその製造方法 |
WO2006070670A1 (ja) * | 2004-12-28 | 2006-07-06 | Matsushita Electric Industrial Co., Ltd. | 半導体ナノワイヤ、および当該ナノワイヤを備えた半導体装置 |
JP2007015092A (ja) * | 2005-07-11 | 2007-01-25 | National Institute For Materials Science | シリカ膜で被覆されたGaとZnSとの接合を有するナノワイヤー及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012524397A (ja) * | 2009-04-15 | 2012-10-11 | ソル ヴォルテイックス エービー | ナノワイヤを有する多接合光電池 |
JP2011119612A (ja) * | 2009-12-07 | 2011-06-16 | Sharp Corp | 半導体素子の製造方法および半導体素子 |
JP2017501565A (ja) * | 2013-11-13 | 2017-01-12 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 半導体層列および半導体層列の製造方法 |
JP2016100427A (ja) * | 2014-11-20 | 2016-05-30 | 日本電信電話株式会社 | 量子ドットナノワイヤおよびその製造方法並びに発光素子 |
Also Published As
Publication number | Publication date |
---|---|
JP5096824B2 (ja) | 2012-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3084847B1 (en) | Iii-nitride nanowire led with strain modified surface active region and method of making thereof | |
Arakawa | Progress in GaN-based quantum dots for optoelectronics applications | |
US8030108B1 (en) | Epitaxial growth of in-plane nanowires and nanowire devices | |
JP4864837B2 (ja) | ナノレーザ構造の作製方法 | |
EP3849031B1 (en) | Surface emitting laser element and manufacturing method of the same | |
US7683392B2 (en) | Semiconductor device with anisotropy-relaxed quantum dots | |
JP5929115B2 (ja) | 半導体ナノデバイス | |
JP5376360B2 (ja) | フォトニック結晶面発光レーザの製造方法 | |
JP5096824B2 (ja) | ナノ構造およびナノ構造の作製方法 | |
JP5032823B2 (ja) | ナノ構造およびナノ構造の作製方法 | |
KR101697824B1 (ko) | 광자 다이오드 및 이의 제조방법 | |
JP2007007827A (ja) | ナノ構造の作製方法 | |
JP2010212664A (ja) | 半導体レーザとその製造方法 | |
JP2000277867A (ja) | 半導体レーザ装置 | |
JP5090144B2 (ja) | 埋込型半導体レーザおよびその製造方法 | |
JP2012222274A (ja) | ナノピラーの作製方法 | |
JP2007250896A (ja) | 半導体光素子 | |
JP3278035B2 (ja) | 電流狭窄構造を持った量子箱構造及びその作成法 | |
JP2005136267A (ja) | 半導体量子ドット素子 | |
JP4075003B2 (ja) | 半導体レーザ及びその製造方法 | |
JP2001291932A (ja) | 半導体装置及び半導体レーザ装置 | |
JP4563026B2 (ja) | 三次元閉じ込め量子ナノ構造体の製造方法 | |
JP2009038193A (ja) | 量子ドット半導体レーザ | |
Deshpande et al. | Bright LEDs using position-controlled MOCVD growth of InP nanopillar array on a silicon substrate | |
JP2000124441A (ja) | 半導体量子ドット素子の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090501 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090501 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5096824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |