JP2010283381A - ヘテロ構造の製造方法 - Google Patents
ヘテロ構造の製造方法 Download PDFInfo
- Publication number
- JP2010283381A JP2010283381A JP2010189109A JP2010189109A JP2010283381A JP 2010283381 A JP2010283381 A JP 2010283381A JP 2010189109 A JP2010189109 A JP 2010189109A JP 2010189109 A JP2010189109 A JP 2010189109A JP 2010283381 A JP2010283381 A JP 2010283381A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substance
- heterostructure
- columnar structure
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】微細孔内にヘテロ構造を形成することができるヘテロ構造の製造方法を提供する。
【解決手段】基板1上にナノサイズの金属微粒子を形成し、次いで、該金属微粒子上に第一の物質をVLS成長法により選択的に成長させることによりナノワイヤである柱状構造を形成し、引き続き、前記柱状構造の高さよりも下まで前記基板1上に第二の物質4を充填した後、前記第一の物質と前記第二の物質4の反応性の違いを利用した選択エッチングにより前記第一の物質である柱状構造を除去して、微細孔4aを形成し、微細孔4a内に、前記第一の物質を成長させた温度より高い温度で、ヘテロ構造の結晶(7、8、9)を成長させる。
【選択図】図2
【解決手段】基板1上にナノサイズの金属微粒子を形成し、次いで、該金属微粒子上に第一の物質をVLS成長法により選択的に成長させることによりナノワイヤである柱状構造を形成し、引き続き、前記柱状構造の高さよりも下まで前記基板1上に第二の物質4を充填した後、前記第一の物質と前記第二の物質4の反応性の違いを利用した選択エッチングにより前記第一の物質である柱状構造を除去して、微細孔4aを形成し、微細孔4a内に、前記第一の物質を成長させた温度より高い温度で、ヘテロ構造の結晶(7、8、9)を成長させる。
【選択図】図2
Description
本発明はヘテロ構造の製造方法に関するものである。詳しくは、微細孔内にヘテロ構造を形成する際のヘテロ構造の製造方法に関する。
従来、深さ方向の長さが孔径よりも桁違いで長いナノホールアレイとして陽極酸化によるアルミナのナノホールアレイが知られている(非特許文献1)。
この方法は、アルミの基板を酸化することにより自己組織化的にナノホールができる特徴がある。
この方法は、アルミの基板を酸化することにより自己組織化的にナノホールができる特徴がある。
H. Masuda, M. Satoh, Jpn. J. Appl. Phys., 35, L126 (1996)
S. Bhunia, T. Kawamura, Y. Watanabe, S. Fujikawa, and K. Tokushima, Appl. Phys. Lett., 83, 3371 (2003)
しかしながら、上記方法では作製されるナノホールアレイはアルミナに限定され、また、孔径も10nm以下は困難である。
SiやGaAs等の化合物半導体でAu等の金属との共晶による融点の低下により微小金属の下に選択的に結晶成長が起こるVLS(Vapor-Liquid-Solid:気相-液相-固相)成長法が知られている(非特許文献2)。
SiやGaAs等の化合物半導体でAu等の金属との共晶による融点の低下により微小金属の下に選択的に結晶成長が起こるVLS(Vapor-Liquid-Solid:気相-液相-固相)成長法が知られている(非特許文献2)。
VLS成長法は、[111]B方向に柱状構造が成長し、成長条件によって柱の径が長さ方向で変わらないナノワイヤを形成することができる。
しかしながら、低温成長であるため結晶は双晶となる可能性がある。双晶の界面に生ずるバンド歪は、キャリアの伝導性の低下や再結合点の発生につながり、素子特性の低下や素子寿命の劣化という問題を引き起こす。
しかしながら、低温成長であるため結晶は双晶となる可能性がある。双晶の界面に生ずるバンド歪は、キャリアの伝導性の低下や再結合点の発生につながり、素子特性の低下や素子寿命の劣化という問題を引き起こす。
本発明は上記課題に鑑みなされたもので、微細孔内にヘテロ構造を形成することができるヘテロ構造の製造方法を提供することを目的とする。
上記課題を解決する本発明の請求項1に係るヘテロ構造の製造方法は、
基板上にナノサイズの金属微粒子を形成し、
次いで、該金属微粒子上に第一の物質をVLS成長法により選択的に成長させることにより柱状構造を形成し、
引き続き、前記柱状構造の高さよりも下まで前記基板上に第二の物質を充填した後、前記第一の物質である柱状構造を除去して、微細孔を形成し、
更に、前記微細孔内に、前記第一の物質を成長させた温度より高い温度で、ヘテロ構造の結晶を成長させることを特徴とする。
基板上にナノサイズの金属微粒子を形成し、
次いで、該金属微粒子上に第一の物質をVLS成長法により選択的に成長させることにより柱状構造を形成し、
引き続き、前記柱状構造の高さよりも下まで前記基板上に第二の物質を充填した後、前記第一の物質である柱状構造を除去して、微細孔を形成し、
更に、前記微細孔内に、前記第一の物質を成長させた温度より高い温度で、ヘテロ構造の結晶を成長させることを特徴とする。
上記課題を解決する本発明の請求項2に係るヘテロ構造の製造方法は、
請求項1において、
前記第一の物質のVLS成長方向が特定の結晶方位に向かって起こることを利用し、その成長方向から傾いた面方位を有する傾斜基板を前記基板として用いることにより、前記微細孔を前記基板に垂直な方向に対し斜めの向きの縦長の孔としたことを特徴とする。
請求項1において、
前記第一の物質のVLS成長方向が特定の結晶方位に向かって起こることを利用し、その成長方向から傾いた面方位を有する傾斜基板を前記基板として用いることにより、前記微細孔を前記基板に垂直な方向に対し斜めの向きの縦長の孔としたことを特徴とする。
上記課題を解決する本発明の請求項3に係るヘテロ構造の製造方法は、
請求項1,2に記載のヘテロ構造の製造方法において、
前記柱状構造を除去する際に、選択エッチングを使用することを特徴とする。
請求項1,2に記載のヘテロ構造の製造方法において、
前記柱状構造を除去する際に、選択エッチングを使用することを特徴とする。
本発明によれば、微細孔内にヘテロ構造を作製し、量子閉じ込め構造を作製することができる。その結果、特に、半導体では微細孔内に良質な結晶を成長できるため、高特性の光或いは電子デバイスの提供が可能となる。
先ず、基板上にナノサイズの金属微粒子をアレイ状に形成し、次いで、この金属微粒子に第一の物質を構成する元素を含む原料を供給することで、VLS(気相・液相・固相)成長により第一の物質の柱状構造が形成される。
柱状構造は金属微粒子と同様にナノサイズであり、幅が100nm以下で、高さは数ミクロンから数ミリまでが可能である。
柱状構造は金属微粒子と同様にナノサイズであり、幅が100nm以下で、高さは数ミクロンから数ミリまでが可能である。
引き続き、第二の物質で柱状構造の高さよりも下まで基板を埋め込み成長をした後、第一の物質と第二の物質の反応性の違いを利用した選択エッチングにより第一の物質である柱状構造を除去して微細孔をアレイ状に有する構造体を形成する。
特に、基板として第一の物質の成長方向から傾いた面方位を有する傾斜基板を用いれば、VLS成長法における成長方向が特定の結晶方位に向かって起こることを利用でき、基板に垂直な方向に対し斜めの向きの縦長の孔が形成される。
特に、基板として第一の物質の成長方向から傾いた面方位を有する傾斜基板を用いれば、VLS成長法における成長方向が特定の結晶方位に向かって起こることを利用でき、基板に垂直な方向に対し斜めの向きの縦長の孔が形成される。
そして、微細孔に更に第三の物質を成長して量子構造を形成する。
なお、本発明においては、多孔構造体とは、ナノオーダー(ナノスケール)径の微細孔を有する構造体に限らず、当該微細孔を所定の物質で満たしたものもいう。
本発明の第1実施形態例における多孔構造体を図1、図2に示す。
図1は多孔構造体の製造過程を示す斜視図、図2は多孔構造体の断面図である。
本実施形態例における多孔構造体は、図4に示すフローチャートに従い、以下のように製造される。
図1は多孔構造体の製造過程を示す斜視図、図2は多孔構造体の断面図である。
本実施形態例における多孔構造体は、図4に示すフローチャートに従い、以下のように製造される。
先ず、図1(a)に示すように、GaAs(311)B基板1上にレジスト塗布後EBにより直径20nmのホールを形成し、Auを蒸着して200nm間隔で8nm径、高さ5nmのAu微粒子2をアレイ状を形成した(ステップS1)。
次いで、MOVPE(有機金属気相成長)により、基板温度430℃でTMGa(トリメチルガリウム)とTMAl(トリメチルアルミニウム)とAsH3又はTBAs(ターシャリブチルアルシン)とを用いて、Au微粒子2上にAlGaAsナノワイヤを選択的に結晶成長させ、図1(b)に示すように、規則正しく配列された5nm程度の径の柱状構造3を形成した(ステップS2)。
本実施例で使用するGaAs(311)B基板1は、AlGaAsナノワイヤの成長方向から傾いた面方位を有する傾斜基板である。
そのため、柱状構造3は基板1に垂直な方向に対して29.5°傾いた方向の[111]B方向に成長した。
柱状構造3の高さが300nmとなるようにナノワイヤの成長時間と原料の流量を調整した。
そのため、柱状構造3は基板1に垂直な方向に対して29.5°傾いた方向の[111]B方向に成長した。
柱状構造3の高さが300nmとなるようにナノワイヤの成長時間と原料の流量を調整した。
引き続き、図1(c)に示すように、700℃でTMIn(トリメチルインジウム)とPH3又はTBP(ターシャリブチルホスフィン)を用いて、厚さ150nmとなるように基板上1にInP層4で埋め込み成長を行った(ステップS3)。
次に、図1(d)に示すように、硫酸・過酸化水素・水よりなる溶液を用いて、AlGaAsナノワイヤよりなる柱状構造3を選択的に除去し、ナノサイズの微細孔(いわゆるナノホール)4aをアレイ状に有する構造体(多孔構造体)5を作製した(ステップS4)。同様にGaAs(111)B基板1においても多孔構造体が作製された。その断面を図2(a)に示す。
ちなみに、図2(b)に示すように、選択エッチングの時間を長くすることによりGaAs基板1もエッチングすることが可能であり、多孔構造体5の微細孔4aの下に空気層Aを形成してもよい。
また、図2(c)に示すように、多孔構造体5の表面及びその微細孔4a内に、更にMOVPEによりInP層6を成長し、微細孔4aの孔径を更に小さくしてもよい。
微細孔4a内にInP層6を成長したように、微細孔を囲む壁を多層化することにより、ナノワイヤ径よりも小さい径(例えば、1nmより小さい径)を有する微細孔を形成することが可能となる。
また、図2(c)に示すように、多孔構造体5の表面及びその微細孔4a内に、更にMOVPEによりInP層6を成長し、微細孔4aの孔径を更に小さくしてもよい。
微細孔4a内にInP層6を成長したように、微細孔を囲む壁を多層化することにより、ナノワイヤ径よりも小さい径(例えば、1nmより小さい径)を有する微細孔を形成することが可能となる。
そして、本実施例では、図2(d)に示すように、微細孔4a内にヘテロ構造を作製し、量子閉じ込め構造を作製している。
即ち、微細孔4a内に30nmのInP7と、TMGa,TMIn,AsH3を用いてIn組成0.5のGaInAs(8nm)量子ドット8、更に50nmのInP9を順に成長させた。
この成長は650℃と高温でMOVPE成長されるため高品質な結晶が形成される。
フォトルミネッセンス測定をしたところ、1.5μmに強い発光が観測された。
即ち、微細孔4a内に30nmのInP7と、TMGa,TMIn,AsH3を用いてIn組成0.5のGaInAs(8nm)量子ドット8、更に50nmのInP9を順に成長させた。
この成長は650℃と高温でMOVPE成長されるため高品質な結晶が形成される。
フォトルミネッセンス測定をしたところ、1.5μmに強い発光が観測された。
本発明の参考例を説明する。
Si(111)基板をナノ電極リソグラフィで格子状に酸化を行い、その後MOVPE装置内で20nmGaAsを成長した。
酸化された格子状の部分にはGaAsは成長しないため、格子のサイズを調整することで50nm角のGaAs島を200nm間隔で配列することができた。
Si(111)基板をナノ電極リソグラフィで格子状に酸化を行い、その後MOVPE装置内で20nmGaAsを成長した。
酸化された格子状の部分にはGaAsは成長しないため、格子のサイズを調整することで50nm角のGaAs島を200nm間隔で配列することができた。
その後Auの蒸着を行い、アニールすることでGaAs島に直径20nm、高さ5nmの金の微粒子を形成した。
その後400℃でGaAsナノワイヤをTMGa,AsH3を用いて成長した。
ナノワイヤよりなる柱状構造は基板に垂直に500nmの長さで配列して成長された。
その後400℃でGaAsナノワイヤをTMGa,AsH3を用いて成長した。
ナノワイヤよりなる柱状構造は基板に垂直に500nmの長さで配列して成長された。
その後スパッタリングによりSiO2を膜厚200nmとなるように蒸着した。
図1(c)と同様にナノワイヤよりなる柱状構造が突き出た構造となるため、硫酸・過酸化水素・水でエッチングすることで、図1(d)と同様なSiO2膜の多孔構造体が形成された。
この後、Si基板をHF−HNO3−CH3COOHの溶液で除去することにより、薄膜多孔構造体(ナノホール膜)が作製された。
図1(c)と同様にナノワイヤよりなる柱状構造が突き出た構造となるため、硫酸・過酸化水素・水でエッチングすることで、図1(d)と同様なSiO2膜の多孔構造体が形成された。
この後、Si基板をHF−HNO3−CH3COOHの溶液で除去することにより、薄膜多孔構造体(ナノホール膜)が作製された。
この薄膜多孔構造体7は、図3(a)に矢印で示すように、液体、気体を通す時のフィルタとなり、微小固体でこの孔径よりも大きいものは通過できない。また、光、電子線等についても同様である。
また、図3(b)に矢印で示すように、光を薄膜多孔構造体7内に伝播させ、回折効果により波長選択フィルタ等の動作が期待されるフォトニック結晶導波路に適用することも可能である。
また、図3(b)に矢印で示すように、光を薄膜多孔構造体7内に伝播させ、回折効果により波長選択フィルタ等の動作が期待されるフォトニック結晶導波路に適用することも可能である。
なお、VLS成長法に用いられる基板材料として実施例1ではGaAs、参考例1ではSi基板上のGaAsを、当該基板材料と共晶を作る材料として実施例1,参考例1では共にAuを、ナノワイヤの材料としては実施例1ではAlGaAs、参考例1ではGaAsをそれぞれ使用していたが、本発明は、これらに限られるものではない。
例えば、基板材料としては、GaP、InP、GaN、サファイア、InSb、GaSb、InAs、SiC等の半導体基板を用いることができる。
また、当該基板材料と共晶を作る材料としては、Cu、Ag、Pt、Ni、Sb、Fe等の金属を用いることができる。
更に、ナノワイヤの材料としては、Si、Ge、Cの単体からGaP、GaN、GaSb、InP、InAs、InSb、AlAs、AlN、ZnO、ZnSeの二元化合物、AlGaAs、GaInAs、GaInP等の三元化合物、GaInAsP、AlGaInAs等の四元化合物などの半導体を使用することができる。
また、当該基板材料と共晶を作る材料としては、Cu、Ag、Pt、Ni、Sb、Fe等の金属を用いることができる。
更に、ナノワイヤの材料としては、Si、Ge、Cの単体からGaP、GaN、GaSb、InP、InAs、InSb、AlAs、AlN、ZnO、ZnSeの二元化合物、AlGaAs、GaInAs、GaInP等の三元化合物、GaInAsP、AlGaInAs等の四元化合物などの半導体を使用することができる。
このように説明したように、本発明における多孔構造体及びその製造方法は、例えば、数nm径の孔を有する構造体及びその製造に関するものであり、特に、VLS成長法によりナノワイヤを形成し、当該ナノワイヤの周囲を所定の物質で充填し、当該ナノワイヤをエッチングにより除去することにより、数nm径の孔を有する構造体を製造することに特徴がある。
ナノオーダー径の多孔構造体を製造する従来方法として、アルミニウム板の陽極酸化し、多孔質アルミナを製造する方法があったが、多孔を有する物質がアルミナに限定されるという問題があった。
本発明における製造方法は、VLS成長法によりナノワイヤを形成した後、それを除去する方法であるため、多孔構造体の材料として、様々な材料を適用できるという効果がある。
本発明における製造方法は、VLS成長法によりナノワイヤを形成した後、それを除去する方法であるため、多孔構造体の材料として、様々な材料を適用できるという効果がある。
本発明は、3次元閉じ込め量子ナノ構造等の応用が考えられる。
1 GaAs(311)B基板
2 Au微粒子
3 柱状構造
4 InP層
4a 微細孔
5 多孔構造体
6 InP層
7 InP
8 In組成0.5のGaInAs(8nm)量子ドット
9 InP
10 薄膜多孔構造体
A 空気層
2 Au微粒子
3 柱状構造
4 InP層
4a 微細孔
5 多孔構造体
6 InP層
7 InP
8 In組成0.5のGaInAs(8nm)量子ドット
9 InP
10 薄膜多孔構造体
A 空気層
Claims (3)
- 基板上にナノサイズの金属微粒子を形成し、
次いで、該金属微粒子上に第一の物質をVLS成長法により選択的に成長させることにより柱状構造を形成し、
引き続き、前記柱状構造の高さよりも下まで前記基板上に第二の物質を充填した後、前記第一の物質である柱状構造を除去して、微細孔を形成し、
更に、前記微細孔内に、前記第一の物質を成長させた温度より高い温度で、ヘテロ構造の結晶を成長させることを特徴とするヘテロ構造の製造方法。 - 請求項1において、
前記第一の物質のVLS成長方向が特定の結晶方位に向かって起こることを利用し、その成長方向から傾いた面方位を有する傾斜基板を前記基板として用いることにより、前記微細孔を前記基板に垂直な方向に対し斜めの向きの縦長の孔としたことを特徴とするヘテロ構造の製造方法。 - 請求項1又は請求項2に記載のヘテロ構造の製造方法において、
前記柱状構造を除去する際に、選択エッチングを使用することを特徴とするヘテロ構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010189109A JP2010283381A (ja) | 2010-08-26 | 2010-08-26 | ヘテロ構造の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010189109A JP2010283381A (ja) | 2010-08-26 | 2010-08-26 | ヘテロ構造の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004180686A Division JP4813775B2 (ja) | 2004-06-18 | 2004-06-18 | 多孔構造体及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010283381A true JP2010283381A (ja) | 2010-12-16 |
Family
ID=43539783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010189109A Pending JP2010283381A (ja) | 2010-08-26 | 2010-08-26 | ヘテロ構造の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010283381A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013129548A (ja) * | 2011-12-20 | 2013-07-04 | Nippon Telegr & Teleph Corp <Ntt> | ナノワイヤの作製方法 |
US8927373B2 (en) | 2013-03-13 | 2015-01-06 | Samsung Electronics Co, Ltd. | Methods of fabricating non-planar transistors including current enhancing structures |
US9257552B2 (en) | 2013-09-05 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175118A (ja) * | 1991-12-24 | 1993-07-13 | Nippon Telegr & Teleph Corp <Ntt> | 量子細線または量子箱構造を有する化合物半導体の作製方法 |
JPH05306200A (ja) * | 1992-04-30 | 1993-11-19 | Matsushita Electric Ind Co Ltd | 微細構造の製造方法 |
JPH07169938A (ja) * | 1993-12-16 | 1995-07-04 | Denki Kagaku Kogyo Kk | 量子細線装置及び製法 |
JPH07183485A (ja) * | 1993-12-22 | 1995-07-21 | Denki Kagaku Kogyo Kk | 量子細線装置及び製造方法 |
JP2003218346A (ja) * | 2001-12-20 | 2003-07-31 | Hewlett Packard Co <Hp> | 分子エレクトロニクス用に分子を整列させるために1つまたは複数のナノポアを形成する方法 |
-
2010
- 2010-08-26 JP JP2010189109A patent/JP2010283381A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175118A (ja) * | 1991-12-24 | 1993-07-13 | Nippon Telegr & Teleph Corp <Ntt> | 量子細線または量子箱構造を有する化合物半導体の作製方法 |
JPH05306200A (ja) * | 1992-04-30 | 1993-11-19 | Matsushita Electric Ind Co Ltd | 微細構造の製造方法 |
JPH07169938A (ja) * | 1993-12-16 | 1995-07-04 | Denki Kagaku Kogyo Kk | 量子細線装置及び製法 |
JPH07183485A (ja) * | 1993-12-22 | 1995-07-21 | Denki Kagaku Kogyo Kk | 量子細線装置及び製造方法 |
JP2003218346A (ja) * | 2001-12-20 | 2003-07-31 | Hewlett Packard Co <Hp> | 分子エレクトロニクス用に分子を整列させるために1つまたは複数のナノポアを形成する方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013129548A (ja) * | 2011-12-20 | 2013-07-04 | Nippon Telegr & Teleph Corp <Ntt> | ナノワイヤの作製方法 |
US8927373B2 (en) | 2013-03-13 | 2015-01-06 | Samsung Electronics Co, Ltd. | Methods of fabricating non-planar transistors including current enhancing structures |
US9257552B2 (en) | 2013-09-05 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1994552B1 (en) | Two-phase growth of group iii-v nanowires | |
TWI395260B (zh) | 半導體元件之製造 | |
KR101562064B1 (ko) | 나노구조 템플릿을 사용한 단결정 반도체 물질의 제조 | |
JP5010908B2 (ja) | Iii−n層の選択的マスキング方法、自立iii−n層もしくはデバイスの製造方法、および当該方法により得られる製品 | |
TWI477666B (zh) | 具有微構造的外延結構體的製備方法 | |
KR101209151B1 (ko) | 양자점 제조방법 및 양자점을 포함하는 반도체 구조물 | |
JP2007050500A (ja) | 半導体ナノ構造及びそれを製造する方法 | |
JP2018529610A (ja) | グラファイト基板上でのナノワイヤ又はナノピラミッドの成長方法 | |
TWI459589B (zh) | 外延結構體的製備方法 | |
JP2006248893A (ja) | ナノワイヤー及びその製造方法 | |
JP4864837B2 (ja) | ナノレーザ構造の作製方法 | |
JP2008528412A (ja) | 方向性が制御されたナノウィスカーの成長 | |
TW201344946A (zh) | 外延結構體 | |
TWI458672B (zh) | 具有微構造的外延結構體 | |
JP2021531231A (ja) | 補強薄膜デバイス | |
JPWO2009031276A1 (ja) | Iii族窒化物構造体およびiii族窒化物半導体微細柱状結晶の製造方法 | |
JP4813775B2 (ja) | 多孔構造体及びその製造方法 | |
JP2010283381A (ja) | ヘテロ構造の製造方法 | |
JP5032823B2 (ja) | ナノ構造およびナノ構造の作製方法 | |
JP4814562B2 (ja) | ナノ構造の作製方法 | |
JP5096824B2 (ja) | ナノ構造およびナノ構造の作製方法 | |
Ironside et al. | Review of lateral epitaxial overgrowth of buried dielectric structures for electronics and photonics | |
JP2012222274A (ja) | ナノピラーの作製方法 | |
JP4923003B2 (ja) | ナノワイヤ作製方法、ナノワイヤ素子及びナノワイヤ構造物 | |
JP4563026B2 (ja) | 三次元閉じ込め量子ナノ構造体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20130108 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20130226 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20130307 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130625 |