JP2005328493A - 固体撮像装置、光センサおよび固体撮像装置の動作方法 - Google Patents

Abstract

【課題】高感度高Ｓ／Ｎ比を維持したままで広ダイナミックレンジ化できる固体撮像装置および光センサと、高感度高Ｓ／Ｎ比を維持したままで広ダイナミックレンジ化するための固体撮像装置の動作方法を提供する。
【解決手段】光を受光して光電荷を生成および蓄積するフォトダイオードＰＤと、フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子Ｃ_Sとが、転送トランジスタＴｒ１
を介して接続されている構成の画素がアレイ状に集積されている。ここで、蓄積容量素子Ｃ_Sは、フォトダイオードＰＤの蓄積期間内から所定の期間の比率で設定された蓄積容量
素子蓄積期間Ｔ_CSにおいて、フォトダイオードＰＤから溢れる光電荷を蓄積する構成などとする。
【選択図】図１

Description

本発明は固体撮像装置、光センサおよび固体撮像装置の動作方法に関し、特にＣＭＯＳ型の固体撮像装置および光センサと、当該固体撮像装置の動作方法に関する。

ＣＭＯＳ（Complementary Metal-Oxide-Semiconduntor）イメージセンサあるいはＣＣＤ（Charge Coupled Device）イメージセンサなどの画像入力イメージセンサは、その特性向上とともに、例えばデジタルカメラやカメラ付き携帯電話などの用途で需要が拡大してきている。

上記のイメージセンサは、さらなる特性向上が望まれており、その一つがダイナミックレンジを広くすることである。
従来用いられているイメージセンサのダイナミックレンジは、例えば３〜４桁（６０〜８０ｄＢ）程度に留まっており、肉眼あるいは銀塩フィルムの５〜６桁（１００〜１２０ｄＢ）には及んでいないのが現状である。
そこで、肉眼あるいは銀塩フィルムと同等の５〜６桁（１００〜１２０ｄＢ）のダイナミックレンジを持つ高画質イメージセンサの開発が望まれている。このような広いダイナミックレンジを持つイメージセンサは、デジタルカメラやカメラ付き携帯電話などの他、ＰＤＡ（Personal Digital Assistant）用画像入力カメラ、高度交通管理システム用カメラ、監視カメラ、ＦＡ（Factory Automation）用カメラあるいは医療用カメラなどの用途への応用が期待されている。

上記のイメージセンサの特性を向上させる技術として、例えば、非特許文献１などに、高感度および高Ｓ／Ｎ比化するために、各画素（ピクセル）のフォトダイオードに発生するノイズと当該ノイズに光信号が加算された信号とをそれぞれ読み出し、両者の差分を取ることでノイズ成分を除去して光信号のみを取り出すオンチップノイズキャンセルと呼ばれる技術が開発されている。
しかし、この方法でもダイナミックレンジは８０ｄＢ以下であり、これより広ダイナミックレンジ化することが望まれている。

例えば、特許文献１には、図３０に示すように、フォトダイオードＰＤに高感度低照度側の小容量Ｃ₁のフローティングディフュージョンと低感度高照度側の大容量Ｃ₂のフローティングディフュージョンを接続して、低照度側の出力ｏｕｔ１と高照度側の出力ｏｕｔ２をそれぞれ出力することで広ダイナミック化する技術が開示されている。
また、特許文献２には、図３１に示すように、フローティングディフュージョンＦＤの容量Ｃ_Sを可変とし、低照度から高照度までをカバーして広ダイナミック化する技術が開示されている。
他には、短い露光時間による高照度に対応した撮像と、長い露光時間により低照度に対応した撮像の異なる露光時間で２回撮像する技術も開発されている。

また、特許文献３および非特許文献２には、図３２に示すように、フォトダイオードＰＤと容量Ｃの間にトランジスタスイッチＴを設け、１回目の露光期間でスイッチＴをＯＮして光電荷信号をフォトダイオードＰＤと容量Ｃの両方に蓄積し、２回目の露光期間でスイッチＴをＯＦＦして前者の蓄積電荷に加えてフォトダイオードＰＤで光電荷信号を蓄積することで広ダイナミックレンジ化する技術が開示されている。ここで、飽和を上回る光照射があった場合、過剰電荷はリセットトランジスタＲを介して排出されることが明示されている。

また、特許文献４には、図３３に示すように、フォトダイオードＰＤとして容量Ｃを従来より大きなものを採用することで高照度撮像に対応できるようにする技術が開示されている。
また、非特許文献３には、図３４に示すように、フォトダイオードＰＤからの信号を、ＭＯＳトランジスタを組み合わせて構成されている対数変換回路により、対数変換しながら出力することで、高照度撮像に対応できるようにする技術が開示されている。

しかしながら、上記の特許文献１、２、３および非特許文献２に記載の方法あるいは異なる露光時間で２回撮像する方法では、低照度側の撮像と高照度側の撮像を異なる時刻において行わなければならないため、動画を撮像すると両照度に対応した撮像の画像にズレが発生し、両画像を整合させることができなくなってしまうという問題がある。

また、上記の特許文献４および非特許文献３に記載の方法では、高照度側の撮像に対応するようにして広ダイナミックレンジを達成できるものの、低照度側の撮像に関しては低感度、低Ｓ／Ｎ比となってしまい、画像の品質を向上させることはできない。

上記のように、ＣＭＯＳイメージセンサなどのイメージセンサにおいて、高感度高Ｓ／Ｎ比を維持したままで広ダイナミックレンジ化を達成することが困難となっていた。
また、上記のことはイメージセンサに限ったことではなく、画素を直線状に配したラインセンサや複数の画素を持たない光センサとしても、高感度高Ｓ／Ｎ比を維持したままで広ダイナミックレンジ化を達成することは困難であった。
特開２００３−１３４３９６号公報 特開２０００−１６５７５４号公報 特開２００２−７７７３７号公報 特開平５−９０５５６号公報 S. Inoue et al., IEEE Workshop on CCDs and Advanced Image Sensors 2001, page 16-19 Yoshinori Muramatsu et al., IEEE Journal of Solid-state Circuits, vol.38, No.1, January 2003 映像情報メディア学会誌、５７（２００３）

本発明は上記の状況に鑑みてなされたものであり、本発明の目的は、高感度高Ｓ／Ｎ比を維持したままで広ダイナミックレンジ化できる固体撮像装置および光センサと、高感度高Ｓ／Ｎ比を維持したままで広ダイナミックレンジ化するための固体撮像装置の動作方法を提供することである。

上記の目的を達成するため、本発明の固体撮像装置は、光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタと、少なくとも前記転送トランジスタを介して前記フォトダイオードに接続して設けられ、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄積容量素子蓄積期間において、前記フォトダイオードから溢れる光電荷を少なくとも前記転送トランジスタを通じて蓄積する蓄積容量素子とを有する画素がアレイ状に複数個集積されている。

上記の本発明の固体撮像装置は、光を受光して光電荷を生成および蓄積するフォトダイオードと、フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子とが、転送トランジスタを介して接続されている構成の画素がアレイ状に集積されている。ここで、蓄積容量素子は、フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄積容量素子蓄積期間において、フォトダイオードから溢れる光電荷を蓄積する。

上記の本発明の固体撮像装置は、好適には、前記転送トランジスタと前記蓄積容量素子の間に、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トランジスタとをさらに有する。

また、本発明の固体撮像装置は、光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、ポテンシャルの結合および分割が可能となるように前記フローティングディフュージョンに接続して設けられ、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記フローティングディフュージョンを通じて蓄積する蓄積容量素子と、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トランジスタとを有する画素がアレイ状に複数個集積され、前記フローティングディフュージョンが、前記蓄積容量素子とポテンシャルが分割された状態で、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定されたフローティングディフュージョン蓄積期間において、前記フォトダイオードから溢れる光電荷を蓄積する。

上記の本発明の固体撮像装置は、光を受光して光電荷を生成および蓄積するフォトダイオードと、転送トランジスタを通じて光電荷が転送されるフローティングディフュージョンと、ポテンシャルの結合および分割が可能となるようにフローティングディフュージョンに接続して設けられ、フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子とを有する構成の画素がアレイ状に集積されている。ここで、フローティングディフュージョンが、蓄積容量素子とポテンシャルが分割された状態で、フォトダイオードの蓄積期間内から所定の期間の比率で設定されたフローティングディフュージョン蓄積期間において、フォトダイオードから溢れる光電荷を蓄積する。

上記の本発明の固体撮像装置は、好適には、前記蓄積容量素子は、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄積容量素子蓄積期間において、前記フォトダイオードから溢れる光電荷を蓄積する。

上記の本発明の固体撮像装置は、好適には、前記フローティングディフュージョンに接続して形成され、前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタと、前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタと、前記増幅トランジスタに接続して形成され、前記画素を選択するための選択トランジスタとをさらに有する。
さらに好適には、前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分を取り、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号との差分を取る、ノイズキャンセル手段をさらに有し、またさらに好適には、前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号を記憶する記憶手段をさらに有する。
あるいはさらに好適には、前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分を取り、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた現フレームの電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分を取る、ノイズキャンセル手段をさらに有する。

上記の本発明の固体撮像装置は、好適には、前記蓄積容量素子と前記蓄積トランジスタの接続部に接続して形成され、前記蓄積容量素子および前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタと、前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタと、前記増幅トランジスタに接続して形成され、前記画素を選択するための選択トランジスタとをさらに有する。
さらに好適には、前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と、前記フローティングディフュージョンの前記転送前のレベルの電圧信号との差分を取るノイズキャンセル手段をさらに有する。
あるいはさらに好適には、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と、前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号との差分を取るノイズキャンセル手段をさらに有する。
またさらに好適には、前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号を記憶する記憶手段をさらに有する。

また、本発明の固体撮像装置は、光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、ポテンシャルの結合および分割が可能となるように前記フローティングディフュージョンに接続して設けられ、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記フローティングディフュージョンを通じて蓄積する蓄積容量素子と、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トランジスタとを有する画素がアレイ状に複数個集積され、前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分を取り、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた現フレームの電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分を取る、ノイズキャンセル手段をさらに有する。

上記の本発明の固体撮像装置はノイズキャンセル手段を有し、これによってフローティングディフュージョンに転送された光電荷から得られた電圧信号とフローティングディフュージョンのリセットレベルの電圧信号との差分を取り、フローティングディフュージョンおよび蓄積容量素子に転送された光電荷から得られた電圧信号とフローティングディフュージョンのリセットレベルの電圧信号との差分、または、フローティングディフュージョンおよび蓄積容量素子に転送された光電荷から得られた現フレームの電圧信号とフローティングディフュージョンおよび蓄積容量素子の次フレームのリセットレベルの電圧信号との差分を取る。

上記の本発明の固体撮像装置は、好適には、前記ノイズキャンセル手段が交流結合回路を含み、前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分と、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた現フレームの電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分とを、交流成分として出力する。
あるいは好適には、前記ノイズキャンセル手段が２キャパシタ方式差動アンプを含み、前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分と、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた現フレームの電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分とを出力する。

また、本発明の固体撮像装置は、光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、ポテンシャルの結合および分割が可能となるように前記フローティングディフュージョンに接続して設けられ、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記フローティングディフュージョンを通じて蓄積する蓄積容量素子と、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トランジスタとを有する画素がアレイ状に複数個集積されたセンサ部と、前記フローティングディフュージョンに転送された光電荷から得られた電圧信号および前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と、それぞれのリセットレベルまたはリセット相当レベルとの差分を、それぞれ算出する前処理部と、前記差分に応じて各画素毎のゲインを設定するゲインテーブルを生成するゲインテーブル生成部と、前記差分および前記ゲインテーブルのデータに応じてビデオデータを合成するビデオデータ合成部とを有する。

上記の本発明の固体撮像装置は、センサ部と、前処理部と、ゲインテーブル生成部と、ビデオデータ合成部とを有する。センサ部は、光を受光して光電荷を生成および蓄積するフォトダイオードと、転送トランジスタを通じて光電荷が転送されるフローティングディフュージョンと、ポテンシャルの結合および分割が可能となるようにフローティングディフュージョンに接続して設けられ、フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子とを有する構成の画素がアレイ状に集積されている。前処理部は、フローティングディフュージョンに転送された光電荷から得られた電圧信号およびフローティングディフュージョンおよび蓄積容量素子に転送された光電荷から得られた電圧信号と、それぞれのリセットレベルまたはリセット相当レベルとの差分を、それぞれ算出する。ゲインテーブル生成部は、差分に応じて各画素毎のゲインを設定するゲインテーブルを生成する。ビデオデータ合成部は、差分およびゲインテーブルのデータに応じてビデオデータを合成する。

上記の本発明の固体撮像装置は、好適には、前記前処理部は、前記差分として、前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との第１差分と、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号あるいは前記フローティングディフュージョンのリセットレベルの電圧信号との第２差分とを算出する。
さらに好適には、前記ゲインテーブル生成部は、前記第１差分の値が所定の範囲内となったときに、各画素毎のゲインテーブルデータとして前記第１差分と前記第２差分の比を算出し、ゲインテーブルを生成する。
さらに好適には、前記ビデオデータ合成部は、予め設定されたビデオテーブルから、前記第１差分または前記第２差分と所定の閾値の和に応じてビデオデータを求め、出力する。
さらに好適には、前記ビデオデータ合成部は、前記第１差分または前記第２差分と前記ゲインテーブルデータの積を出力する。

また、上記の目的を達成するため、本発明は、上記の本発明の固体撮像装置の画素を１つ有する光センサを提供する。

また、上記の目的を達成するため、本発明の固体撮像装置の動作方法は、光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタおよび蓄積トランジスタと、前記転送トランジスタを介して前記フォトダイオードに接続して設けられたフローティングディフュージョンと、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記蓄積トランジスタを通じて蓄積し、前記蓄積トランジスタにより前記フローティングディフュージョンとのポテンシャルの結合または分割が制御される蓄積容量素子とを有する画素がアレイ状に複数個集積された固体撮像装置の動作方法であって、電荷蓄積前において、前記転送トランジスタをオフとし、前記蓄積トランジスタをオンとして、前記フローティングディフュージョンおよび前記蓄積容量素子内の光電荷を排出する工程と、前記フローティングディフュージョンと前記蓄積容量素子のリセットレベルの電圧信号を読み出す工程と、前記フォトダイオードで発生する光電荷のうち飽和前電荷を前記フォトダイオードに蓄積し、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄積容量素子蓄積期間において、前記フォトダイオードから溢れる過飽和電荷を前記フローティングディフュージョンおよび前記蓄積容量素子において蓄積する工程と、前記蓄積トランジスタをオフとして、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを分割し、前記フローティングディフュージョン内の光電荷を排出する工程と、前記フローティングディフュージョンのリセットレベルの電圧信号を読み出す工程と、前記転送トランジスタをオンとして前記飽和前電荷を前記フローティングディフュージョンに転送し、前記飽和前電荷を含む電圧信号を読み出す工程と、前記蓄積トランジスタをオンとして、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合し、前記飽和前電荷と前記過飽和信号を含む電圧信号を読み出す工程とを有する。

上記の本発明の固体撮像装置の動作方法は、電荷蓄積前において、転送トランジスタをオフとし、蓄積トランジスタをオンとして、フローティングディフュージョンおよび蓄積容量素子内の光電荷を排出し、フローティングディフュージョンと蓄積容量素子のリセットレベルの電圧信号を読み出す。
次に、フォトダイオードで発生する光電荷のうち飽和前電荷をフォトダイオードに蓄積し、さらに、フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄積容量素子蓄積期間において、フォトダイオードから溢れる過飽和電荷をフローティングディフュージョンおよび蓄積容量素子において蓄積する。
次に、蓄積トランジスタをオフとして、フローティングディフュージョンと蓄積容量素子のポテンシャルを分割し、フローティングディフュージョン内の光電荷を排出し、フローティングディフュージョンのリセットレベルの電圧信号を読み出す。
次に、転送トランジスタをオンとして飽和前電荷をフローティングディフュージョンに転送し、飽和前電荷を含む電圧信号を読み出す。
次に、蓄積トランジスタをオンとして、フローティングディフュージョンと蓄積容量素子のポテンシャルを結合し、飽和前電荷と過飽和信号を含む電圧信号を読み出す。

また、上記の目的を達成するため、本発明の固体撮像装置の動作方法は、光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタおよび蓄積トランジスタと、前記転送トランジスタを介して前記フォトダイオードに接続して設けられたフローティングディフュージョンと、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記蓄積トランジスタを通じて蓄積し、前記蓄積トランジスタにより前記フローティングディフュージョンとのポテンシャルの結合または分割が制御される蓄積容量素子とを有する画素がアレイ状に複数個集積された固体撮像装置の動作方法であって、電荷蓄積前において、前記転送トランジスタをオフとし、前記蓄積トランジスタをオンとして、前記フローティングディフュージョンおよび前記蓄積容量素子内の光電荷を排出する工程と、前記フローティングディフュージョンと前記蓄積容量素子のリセットレベルの電圧信号を読み出す工程と、前記フォトダイオードで発生する光電荷のうち飽和前電荷を前記フォトダイオードに蓄積し、前記フォトダイオードから溢れる過飽和電荷を前記フローティングディフュージョンおよび前記蓄積容量素子において蓄積する工程と、前記蓄積トランジスタをオフとして、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを分割し、前記フローティングディフュージョン内の光電荷を排出する工程と、前記フローティングディフュージョンのリセットレベルの電圧信号を読み出す工程と、前記蓄積容量素子とポテンシャルが分割された状態の前記フローティングディフュージョンにより、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定されたフローティングディフュージョン蓄積期間において、前記フォトダイオードから溢れる超過飽和電荷を蓄積する工程と、前記超過飽和電荷を含む電圧信号を読み出す工程と、前記転送トランジスタをオンとして前記飽和前電荷を前記フローティングディフュージョンに転送し、前記飽和前電荷を含む電圧信号を読み出す工程と、前記蓄積トランジスタをオンとして、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合し、前記飽和前電荷と前記過飽和信号を含む電圧信号を読み出す工程とを有する。

上記の本発明の固体撮像装置の動作方法は、電荷蓄積前において、転送トランジスタをオフとし、蓄積トランジスタをオンとして、フローティングディフュージョンおよび蓄積容量素子内の光電荷を排出し、フローティングディフュージョンと蓄積容量素子のリセットレベルの電圧信号を読み出す。
次に、フォトダイオードで発生する光電荷のうち飽和前電荷をフォトダイオードに蓄積し、さらに、フォトダイオードから溢れる過飽和電荷をフローティングディフュージョンおよび蓄積容量素子において蓄積する。
次に、蓄積トランジスタをオフとして、フローティングディフュージョンと蓄積容量素子のポテンシャルを分割し、フローティングディフュージョン内の光電荷を排出し、フローティングディフュージョンのリセットレベルの電圧信号を読み出す。
次に、蓄積容量素子とポテンシャルが分割された状態の前記フローティングディフュージョンにより、フォトダイオードの蓄積期間内から所定の期間の比率で設定されたフローティングディフュージョン蓄積期間において、フォトダイオードから溢れる超過飽和電荷を蓄積し、超過飽和電荷を含む電圧信号を読み出す。
次に、転送トランジスタをオンとして飽和前電荷をフローティングディフュージョンに転送し、飽和前電荷を含む電圧信号を読み出す。
次に、蓄積トランジスタをオンとして、フローティングディフュージョンと蓄積容量素子のポテンシャルを結合し、飽和前電荷と過飽和信号を含む電圧信号を読み出す。

本発明の固体撮像装置によれば、光を受光して光電荷を生成および蓄積するフォトダイオードによる低照度撮像において高感度高Ｓ／Ｎ比を維持し、さらに蓄積容量素子によりフォトダイオードから溢れる光電荷を蓄積することで高照度撮像における撮像を行って広ダイナミックレンジ化することができる。

本発明の光センサによれば、高感度高Ｓ／Ｎ比を維持したままで、広ダイナミックレンジ化することができる。

本発明の固体撮像装置の動作方法によれば、高感度高Ｓ／Ｎ比を維持したままで、広ダイナミックレンジ化することができる。

以下に、本発明の固体撮像装置の実施の形態について、図面を参照して説明する。

第１実施形態
本実施形態にかかる固体撮像装置はＣＭＯＳイメージセンサであり、図１は１画素（ピクセル）分の等価回路図である。
各画素は、光を受光して光電荷を生成および蓄積するフォトダイオードＰＤ、フォトダイオードＰＤからの光電荷を転送する転送トランジスタＴｒ１、転送トランジスタＴｒ１を通じて光電荷が転送されるフローティングディフュージョンＦＤ、蓄積動作時に前記フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子Ｃ_S、フローティングディフュージョンＦＤと蓄積容量素子Ｃ_Sのポテンシャルを結合または分割する蓄積トランジスタＴｒ２、フローティングディフュージョンＦＤに接続して形成され、フローティングディフュージョンＦＤ内の光電荷を排出するためのリセットトランジスタＴｒ３、フローティングディフュージョンＦＤ内の光電荷を電圧信号に増幅変換する増幅トランジスタＴｒ４、および、増幅トランジスタに接続して形成され、画素を選択するための選択トランジスタＴｒ５から構成されており、いわゆる５トランジスタ型のＣＭＯＳイメージセンサである。例えば、上記の５つのトランジスタはいずれもｎチャネルＭＯＳトランジスタからなる。リセットトランジスタＴｒ３のドレインには、所定の基準電圧、例えば、電源電圧Ｖｄｄが供給される。また、増幅トランジスタＴｒ４のドレインには、例えば、電源電圧Ｖｄｄが供給される。蓄積容量素子Ｃｓの他方の端子には、電源電圧Ｖｄｄ又は基準電位Ｖｓｓが供給される。

本実施形態にかかるＣＭＯＳイメージセンサは、上記の構成の画素がアレイ状に複数個集積されており、各画素において、転送トランジスタＴｒ１、蓄積トランジスタＴｒ２、リセットトランジスタＴｒ３のゲート電極に、φ_T、φ_S、φ_Rの各駆動ラインが接続され、また、選択トランジスタＴｒ５のゲート電極には行シフトレジスタから駆動される画素選択ラインＳＬ（φ_X）が接続され、さらに、選択トランジスタＴｒ５の出力側ソース・ドレインに出力ラインｏｕｔが接続され、列シフトレジスタにより制御されて出力される。
選択トランジスタＴｒ５、駆動ラインφ_Xについては、画素の選択、非選択動作ができるように、フローティングディフュージョンＦＤの電圧の適宜な値に固定できればよいから、それらを省略することも可能である。

図２（Ａ）は、本実施形態にかかるＣＭＯＳイメージセンサの各画素の一部（フォトダイオードＰＤ、転送トランジスタＴｒ１、フローティングディフュージョンＦＤ、蓄積トランジスタＴｒ２および蓄積容量素子Ｃ_S）に相当する模式的断面図である。
例えば、ｎ型シリコン半導体基板（ｎ−ｓｕｂ）１０にｐ型ウェル（ｐ−ｗｅｌｌ）１１が形成されており、各画素および蓄積容量素子Ｃ_S領域を区分するＬＯＣＯＳ法などによる素子分離絶縁膜（２０，２１，２２）が形成され、さらに画素を分離する素子分離絶縁膜２０の下方に相当するｐ型ウェル１１中には、ｐ⁺型分離領域１２が形成されている
。
ｐ型ウェル１１に中にｎ型半導体領域１３が形成され、その表層にｐ⁺型半導体領域１４が形成され、このｐｎ接合により電荷転送埋め込み型のフォトダイオードＰＤが構成されている。ｐｎ接合に適当なバイアスを印加して発生させた空乏層中に光ＬＴが入射すると、光電効果により光電荷が生じる。

ｎ型半導体領域１３の端部においてｐ⁺型半導体領域１４よりはみ出して形成された領域があり、この領域から所定の距離を離間してｐ型ウェル１１の表層にフローティングディフュージョンＦＤとなるｎ⁺型半導体領域１５が形成され、さらにこの領域から所定の距離を離間してｐ型ウェル１１の表層にｎ⁺型半導体領域１６が形成されている。
ここで、ｎ型半導体領域１３とｎ⁺型半導体領域１５にかかる領域において、ｐ型ウェル１１上面に酸化シリコンなどからなるゲート絶縁膜２３を介してポリシリコンなどからなるゲート電極３０が形成され、ｎ型半導体領域１３とｎ⁺型半導体領域１５をソース・ドレインとし、ｐ型ウェル１１の表層にチャネル形成領域を有する転送トランジスタＴｒ１が構成されている。
また、ｎ⁺型半導体領域１５とｎ⁺型半導体領域１６にかかる領域において、ｐ型ウェル１１上面に酸化シリコンなどからなるゲート絶縁膜２４を介してポリシリコンなどからなるゲート電極３１が形成され、ｎ⁺型半導体領域１５とｎ⁺型半導体領域１６をソース・ドレインとし、ｐ型ウェル１１の表層にチャネル形成領域を有する蓄積トランジスタＴｒ２が構成されている。
また、素子分離絶縁膜（２１，２２）で区分された領域において、ｐ型ウェル１１の表層に下部電極となるｐ⁺型半導体領域１７が形成されており、この上層に酸化シリコンなどからなる容量絶縁膜２５を介してポリシリコンなどからなる上部電極３２が形成されており、これらから蓄積容量素子Ｃ_Sが構成されている。

転送トランジスタＴｒ１、蓄積トランジスタＴｒ２および蓄積容量素子Ｃ_Sを被覆して、酸化シリコンなどからなる絶縁膜が形成されており、ｎ⁺型半導体領域１５、ｎ⁺型半導体領域１６および上部電極３２に達する開口部が形成され、ｎ⁺型半導体領域１５に接続する配線３３と、ｎ⁺型半導体領域１６および上部電極３２を接続する配線３４がそれぞれ形成されている。
また、転送トランジスタＴｒ１のゲート電極３０には駆動ラインφ_Tが接続して設けられており、また、蓄積トランジスタＴｒ２のゲート電極３１には駆動ラインφ_Sが接続して設けられている。

上記の他の要素であるリセットトランジスタＴｒ３、増幅トランジスタＴｒ４、選択トランジスタＴｒ５、各駆動ライン（φ_T，φ_S，φ_R，φ_X）および出力ラインｏｕｔについては、例えば配線３３が不図示の増幅トランジスタＴｒ４に接続されるなど、図１の等価回路図に示す構成となるように、図２（Ａ）に示す半導体基板１０上の不図示の領域において構成されている。

なお、図２（Ａ）の断面図においては、蓄積容量素子Ｃ_Sをプレーナ型ＭＯＳキャパシタとしているが、この他、ジャンクション型キャパシタ、スタック型キャパシタ、トレンチ型キャパシタあるいはこれらを複合した形状など、種々の形状のキャパシタとしてもよく、さらに容量絶縁膜を窒化シリコンあるいはＴａ₂Ｏ₅などのいわゆるＨｉｇｈ−ｋ材料を用いてより大きな容量を有する蓄積容量素子Ｃ_Sとすることができる。

図２（Ｂ）は上記のフォトダイオードＰＤ、転送トランジスタＴｒ１、フローティングディフュージョンＦＤ、蓄積トランジスタＴｒ２および蓄積容量素子Ｃ_Sに相当する模式的なポテンシャル図である。
フォトダイオードＰＤは相対的に浅いポテンシャルの容量Ｃ_PDを構成し、フローティングディフュージョンＦＤおよび蓄積容量素子Ｃ_Sは相対的に深いポテンシャルの容量（Ｃ_FD、Ｃ_S）を構成する。
ここで、転送トランジスタＴｒ１および蓄積トランジスタＴｒ２はトランジスタのｏｎ／ｏｆｆに応じて２準位を取りうる。

図１の等価回路図、図２（Ａ）の断面図および図２（Ｂ）のポテンシャル図で説明される本実施形態のＣＭＯＳイメージセンサの駆動方法について説明する。
図３は、駆動ライン（φ_T，φ_S，φ_R）に印加する電圧を、ｏｎ／ｏｆｆの２準位、φ_Tについてはさらに（＋α）で示す準位を加えた３準位で示したタイミングチャートである。
駆動ラインφ_Tに印加する電圧はｏｎ／ｏｆｆの２準位でもよいが、本例の如く３準位とした方がフォトダイオードＰＤから溢れた電荷をより効率的にフローティングディフュージョンＦＤと蓄積容量素子Ｃ_Sに捕獲して蓄積することができる。

また、図４（Ａ）〜（Ｄ）および図５（Ｅ）〜（Ｈ）はタイミングチャートの各タイミングにおけるポテンシャル図に相当する。

まず、図４（Ａ）に示すように、新規のフィールドが始まる時刻Ｔ₀において、φ_Tをｏｆｆ、φ_Sをｏｎとした状態でφ_Rをｏｎとして、前フィールドで生じた光電荷を全て排出してリセットしておく。
Ｃ_PDに対する蓄積期間（これは略映像期間に相当する）Ｔ_PDは、時刻Ｔ₀の直前のφ_Tをｏｆｆとした時点（Ｔ₄’）から始まっており、Ｃ_PDにおいて光電荷の蓄積が開始される。
なお、上述の理由から、時刻Ｔ₀の直後において、φ_Tについて（＋α）準位としている。

次に、映像時間の開始から所定の時間が経った時刻Ｔ₁において、φ_Rをｏｆｆとする。
このとき、図４（Ｂ）に示すように、φ_SがｏｎとなっているのでＣ_FDとＣ_Sが結合した状態となっており、リセット直後にはリセット動作に伴ういわゆるｋＴＣノイズがＣ_FD＋Ｃ_Sに発生する。ここで、このＣ_FD＋Ｃ_Sのリセットレベルの信号をノイズＮ₂として読み出す。
ノイズＮ₂を読み出して後述のフレームメモリ（記憶手段）に蓄積しておき、画像信号生成時にそのノイズＮ₂を利用する方法が最もＳ／Ｎ比をよくできる動作方法であるが、過飽和時には、飽和前電荷（低照度信号）＋過飽和電荷（高照度信号）に比べてノイズＮ₂が十分に小さいので、ノイズＮ₂に代えて後述のノイズＮ₁を用いてもよい。また、現フレームのノイズＮ₂に代えて、次のフレームのノイズＮ₂を用いてもよい。
時刻Ｔ₁において、Ｃ_Sに対する蓄積容量素子蓄積期間Ｔ_CSが始まっており、フォトダイオードＰＤから溢れた光電荷はＣ_Sに蓄積され始める。
なお、上述のように映像時間の開始から所定の時間が経っているので、図面上はある程度の飽和前電荷Ｑ_BがＣ_PDに蓄積していることを示している。

このようにして、光電荷がＣ_PDを飽和させる量以下である場合にはＣ_PDのみに光電荷が蓄積し、光電荷がＣ_PDを飽和させる量以上である場合にはＣ_PDに加えてＣ_FDとＣ_Sにも光電荷が蓄積する。
図４（Ｃ）は、Ｃ_PDが飽和しており、Ｃ_PDに飽和前電荷Ｑ_Bが蓄積し、Ｃ_FDとＣ_Sに過飽和電荷Ｑ_Aが蓄積している状態を示す。

次に、φ_Tを（＋α）準位からｏｆｆに戻し、蓄積容量素子蓄積期間Ｔ_CSの終了時にφ_Sをｏｆｆとして、図４（Ｄ）に示すように、Ｃ_FDとＣ_Sのポテンシャルを分割する。これにより、Ｃ_Sへの蓄積が終了する。
次に、φ_Rをｏｎにして、図５（Ｅ）に示すように、Ｃ_FD中の光電荷を排出してリセットする。

次に、時刻Ｔ₂において、φ_Rをｏｆｆとしてリセットを終了した直後には、図５（Ｆ）に示すように、ｋＴＣノイズがＣ_FDに新たに発生する。ここで、このＣ_FDのリセットレベルの信号をノイズＮ₁として読み出す。

次に、φ_Tをｏｎとして、図５（Ｇ）に示すように、Ｃ_PD中の飽和前電荷Ｑ_BをＣ_FDに転送する。ここで、Ｃ_PDのポテンシャルがＣ_FDよりも浅く、転送トランジスタの準位がＣ_PDより深くなっているので、Ｃ_PD中にあった飽和前電荷Ｑ_Bを全てＣ_FDに転送する完全電荷転送を実現できる。
ここで、時刻Ｔ₃においてφ_Tをｏｆｆに戻し、Ｃ_FDに転送された飽和前電荷Ｑ_Bから飽和前電荷信号Ｓ₁を読み出す。但し、ここではＣ_FDノイズが乗っているので、実際に読みだされるのはＳ₁＋Ｎ₁となる。図５（Ｇ）は、φ_Tをｏｆｆに戻す前の状態を示している。

次に、φ_Sをｏｎとし、続いてφ_TをｏｎとすることでＣ_FDとＣ_Sのポテンシャルを結合させ、図５（Ｈ）に示すように、Ｃ_FD中の飽和前電荷Ｑ_BとＣ_S中の過飽和電荷Ｑ_Aを混合する。
ここで、時刻Ｔ₄においてφ_Tをｏｆｆに戻し、Ｃ_FD＋Ｃ_Sに広がる飽和前電荷Ｑ_B＋過飽和電荷Ｑ_Aから飽和前電荷信号Ｓ₁と過飽和電荷信号Ｓ₂の和の信号を読み出す。但し、ここではＣ_FD＋Ｃ_Sノイズが乗っており、さらにＣ_FD＋Ｃ_Sに広がった電荷から読み取っていることから、実際に読みだされるのはＳ₁’＋Ｓ₂’＋Ｎ₂（Ｓ₁’とＳ₂’はそれぞれＣ_FDとＣ_Sの容量比率によって縮小変調されたＳ₁とＳ₂の値）となる。図５（Ｈ）は、φ_Tをｏｆｆに戻す前の状態を示している。

次に、上記のようにφ_Tをｏｆｆ、φ_Sをｏｎとした状態でφ_Rをｏｎとして、このフィールドで生じた光電荷を全て排出して、図４（Ａ）に示すようにリセットし、次のフィールドへと移っていく。

次に、上記の構成の画素をアレイ状に集積したＣＭＯＳイメージセンサ全体の回路構成について説明する。
図６は本実施形態のＣＭＯＳイメージセンサの全体の回路構成を示す等価回路図である。
複数個（図面上は代表して４個）の画素（Ｐｉｘｅｌ）がアレイ状に配置されており、各画素（Ｐｉｘｅｌ）に、駆動ライン（φ_T，φ_S，φ_R）を制御するＳ／Ｈ用行シフトレジスタＳＲ^V _SHと駆動ライン（φ_R）を制御するリセット用行シフトレジスタＳＲ^V _RSTが接続され、さらに電源ＶＤＤおよびグラウンドＧＮＤなどが接続されている。
各画素（Ｐｉｘｅｌ）からは、ＣＤＳ（相関二重サンプリング）回路により、列シフトレジスタＳＲ^Hおよび駆動ライン（φ_S1+N1，φ_N1，φ_S1'+S2'+N2，φ_N2）で制御され、上述のように、飽和前電荷信号（Ｓ₁）＋Ｃ_FDノイズ（Ｎ₁）、Ｃ_FDノイズ（Ｎ₁）、変調された飽和前電荷信号（Ｓ₁’）＋変調された過飽和電荷信号（Ｓ₂’）＋Ｃ_FD＋Ｃ_Sノイズ（Ｎ₂）およびＣ_FD＋Ｃ_Sノイズ（Ｎ₂）の４つの値がそれぞれのタイミングで各出力ラインに出力される。
ここで、飽和前電荷信号（Ｓ₁）＋Ｃ_FDノイズ（Ｎ₁）とＣ_FDノイズ（Ｎ₁）の各出力端部分ＣＴ_aは、以下に説明するようにこれらの差分を取ることから、差動アンプＤＡ１を含む回路ＣＴ_bをＣＭＯＳイメージセンサチップ上に形成しておいてもよい。

次に、図３に示す駆動を実現するための回路であるＳ／Ｈ用行シフトレジスタＳＲ^V _SHとリセット用行シフトレジスタＳＲ^V _RSTの回路図をそれぞれ図７（Ａ）および図７（Ｂ）に示す。
Ｓ／Ｈ用行シフトレジスタＳＲ^V _SHは、左側行シフトレジスタＳＲ^V _Lに駆動ライン（φ_S、φ_R、φ_T）が接続されており、一方、リセット用行シフトレジスタＳＲ^V _RSTは右側行シフトレジスタＳＲ^V _Lに駆動ライン（φ_R）が接続されている構成である。

通常のＣＭＯＳ撮像装置においては、水平ブランキング期間中に画素のリセットと画素情報の読み出しを同時に行うため、シフトレジスタのイネーブル信号は１フレーム中で１ライン選択し、１ライン読み出す毎に１ラインずつ単純にシフトする構成でよく、Ｓ／Ｈ用行シフトレジスタＳＲ^V _SHはこのシフトレジスタに相当する。しかし、この構成では、図３に示す駆動を実現することはできない。

そこで、本実施形態においては、リセットのみを担当するリセット用行シフトレジスタＳＲ^V _RSTを新たに設けており、例えばピクセルが配置された受光部を挟むようにＳ／Ｈ用行シフトレジスタＳＲ^V _SHとリセット用行シフトレジスタＳＲ^V _RSTを配置する。これにより、１フレーム中に複数ラインが選択されるようになり、図３に示す駆動を実現できる。
図３では、φ_Rが立ち下がるタイミングが調整されて、蓄積容量素子蓄積期間Ｔ_CSの始まるタイミングが調整されているが、上記のリセット用行シフトレジスタＳＲ^V _RSTを用いる場合、蓄積容量素子蓄積期間Ｔ_CS以外はＳ／Ｈ用行シフトレジスタＳＲ^V _SHの２回目のリセットパルスに同期してリセット用行シフトレジスタＳＲ^V _RSTが１ライン毎の周期でリセットパルスを送るようにする。

図８（Ａ）および図８（Ｂ）は、図７（Ａ）および図７（Ｂ）に示すＳ／Ｈ用行シフトレジスタＳＲ^V _SH（左）とリセット用行シフトレジスタＳＲ^V _RST（右）を含む回路に入力されるφＲ_inの波形を示す。
また、図８（Ｃ）および図８（Ｄ）は、Ｓ／Ｈ用行シフトレジスタＳＲ^V _SH（左）とリセット用行シフトレジスタＳＲ^V _RST（右）へのイニシャル信号の入力を示す。
ここで、φＶ_RST（左）は１フレームに１パルスなので、１フレーム中に１ラインしか選択されない。これは、読み出しを行うラインが複数選択されてはいけないためである。一方、φＶ_RST（右）は１フレーム中に複数入力され、例えば５１２ラインＣＭＯＳイメージセンサで２５６パルス入力すれば、水平ブランキング期間を無視した場合、フローティングディフュージョンと蓄積容量素子への蓄積時間Ｔ_CSは、蓄積容量素子蓄積期間Ｔ_CSの始まるタイミングが調整しない場合（時刻Ｔ₀から蓄積容量素子蓄積期間Ｔ_CSが始まる場合）の２５６／５１２、即ち半分となる。

図９は、上記のように出力された飽和前電荷信号（Ｓ₁）＋Ｃ_FDノイズ（Ｎ₁）、Ｃ_FDノイズ（Ｎ₁）、変調された飽和前電荷信号（Ｓ₁’）＋変調された過飽和電荷信号（Ｓ₂’）＋Ｃ_FD＋Ｃ_Sノイズ（Ｎ₂）およびＣ_FD＋Ｃ_Sノイズ（Ｎ₂）の４つの信号の処理を行う回路である。
上記の出力から、飽和前電荷信号（Ｓ₁）＋Ｃ_FDノイズ（Ｎ₁）とＣ_FDノイズ（Ｎ₁）を差動アンプＤＡ１に入力し、これらの差分を取ることでＣ_FDノイズ（Ｎ₁）をキャンセルし、飽和前電荷信号（Ｓ₁）が得られる。
一方、変調された飽和前電荷信号（Ｓ₁’）＋変調された過飽和電荷信号（Ｓ₂’）＋Ｃ_FD＋Ｃ_Sノイズ（Ｎ₂）とＣ_FD＋Ｃ_Sノイズ（Ｎ₂）を差動アンプＤＡ２に入力し、これらの差分を取ってＣ_FD＋Ｃ_Sノイズ（Ｎ₂）をキャンセルし、さらにアンプＡＰによりＣ_FDとＣ_Sの容量比率によって復元して飽和前電荷信号（Ｓ₁）と同じゲインに調整することで、飽和前電荷信号と過飽和電荷信号の和（Ｓ₁＋Ｓ₂）が得られる。

ここで、図３のタイミングチャートに示すように、Ｃ_FD＋Ｃ_Sノイズ（Ｎ₂）は他の信号に比べて相対的に早く取得されるので、他の信号が取得されるまでフレームメモリＦＭに一旦格納しておき、他の信号が取得されるタイミングでフレームメモリＦＭから読みだし、以下の処理を行うようにする。

上記の変調された飽和前電荷信号（Ｓ₁’）＋変調された過飽和電荷信号（Ｓ₂’）の復元について説明する。
Ｓ₁’、Ｓ₂’、α（Ｃ_FDからＣ_FD＋Ｃ_Sへの電荷分配比）およびβ（Ｃ_SからＣ_FD＋Ｃ_Sへの電荷分配比）は以下の数式により表される。

Ｓ₁’＝Ｓ₁×α （１）
Ｓ₂’＝Ｓ₂×α×β （２）
α＝Ｃ_FD／（Ｃ_FD＋Ｃ_S） （３）
β＝Ｃ_S／（Ｃ_FD＋Ｃ_S） （４）

従って、Ｃ_FDとＣ_Sの値から上記式（３）および（４）よりαおよびβを求め、それを上記式（１）および（２）に代入することで、Ｓ₁＋Ｓ₂に復元し、別途取得されたＳ₁と同じゲインに調整することができる。

さらに、フォトダイオードＰＤに対する蓄積期間Ｔ_PD内から所定の期間の比率で設定された蓄積容量素子蓄積期間Ｔ_CSにおいて蓄積容量素子Ｃ_Sに蓄積された光電荷の信号がＳ₂であるので、Ｓ₂にＴ_PD／Ｔ_CSの比率を乗ずることで、映像期間全体で捕獲する場合に蓄積容量素子Ｃ_Sに蓄積される光電荷の信号に復元することができる。

次に、図９に示すように、上記のように得られたＳ₁とＳ₁＋Ｓ₂のどちらか一方を選択して最終的な出力とする。
これには、まず、Ｓ₁をコンパレータＣＰに入力し、予め設定した基準電位Ｖ₀と比較する。一方、Ｓ₁とＳ₁＋Ｓ₂はセレクタＳＥに入力され、上記のコンパレータＣＰの出力に応じて、Ｓ₁とＳ₁＋Ｓ₂のどちらかが選択されて出力される。基準電位Ｖ₀はフォトダイオードＰＤの容量に応じて飽和する前の電位が選択され、例えば０．３Ｖ程度とする。
即ち、Ｓ₁からＶ₀を引いて負となれば、即ち、Ｓ₁がＶ₀よりも小さければ、フォトダイオードＰＤは飽和していないと判断され、Ｓ₁が出力される。
逆に、Ｓ₁からＶ₀を引いて正となれば、即ち、Ｓ₁がＶ₀よりも大きければ、フォトダイオードＰＤは飽和していると判断され、Ｓ₁＋Ｓ₂が出力される。

例えば、この出力までをＣＭＯＳイメージセンサチップＣＨ上に形成し、差動アンプＤＡ１およびフレームメモリＦＭ以降の回路を外付けで実現する。また、上記のように差動アンプＤＡ１についてはＣＭＯＳイメージセンサチップＣＨ上に形成してもよい。
また、差動アンプＤＡ１およびフレームメモリＦＭ以降の回路については、取り扱うアナログデータが大きくなることから、差動アンプＤＡ１およびフレームメモリＦＭに入力する前にＡ／Ｄ変換を行い、差動アンプＤＡ１およびフレームメモリＦＭ以降をデジタル処理することが好ましい。但し、デジタル化してから上記のＴ_PD／Ｔ_CSの比率による復元（増幅）などを行うとデジタル化による不連続性まで増幅してしまうので、できるだけ復元（増幅）してからデジタル化することが好ましい。例えば、用いるＡ／Ｄコンバータの入力レンジに合わせて、予め不図示のアンプにより増幅しておくことが好ましい。

上記のように、本実施形態のＣＭＯＳイメージセンサにおいては、１つの画素あたり、１フィールド毎に、飽和前電荷信号（Ｓ₁）と飽和前電荷信号と過飽和電荷信号の和（Ｓ₁＋Ｓ₂）の２つの信号が得られることになり、実際にフォトダイオードＰＤ（Ｃ_PD）が飽和あるいはそれに近い状態であったかどうか判断して、Ｓ₁とＳ₁＋Ｓ₂のどちらかを選択することになる。

蓄積容量素子蓄積期間Ｔ_CSの始まるタイミングを調整しない場合（時刻Ｔ₀から蓄積容量素子蓄積期間Ｔ_CSが始まる場合）では、フォトダイオードＰＤに対する蓄積期間Ｔ_PDと蓄積容量素子蓄積期間Ｔ_CSはほぼ等しく、例えば３０ｆｐｓの場合、どちらも３３ｍ秒となる。この場合、フォトダイオードＰＤの飽和量を越えた光電荷は全て蓄積容量素子Ｃ_Sへと溢れるものの、高照度時には蓄積容量素子Ｃ_Sまで溢れてしまい、高照度情報を得られない場合がある。一方、本実施形態ではフォトダイオードＰＤに対する蓄積期間Ｔ_PD中にφ_Rがｏｎとなっている期間が存在し、露光時間初期にφ_Tを越えて蓄積容量素子Ｃ_Sに溢れた光電荷を選択的にＶＤＤに排出する機能が付加される。この機能により、高照度時にも蓄積容量素子Ｃ_Sが溢れず、測定可能な高照度領域の範囲を広げることができ、ダイナミックレンジを拡大できる。

図１０は上記のようにして得られる信号（Ｓ₁’＋Ｓ₂’＋Ｎ₂）を光量（相対値）に対してプロットした図であり、リセットをｏｎとしている期間の長さが、蓄積期間Ｔ_PDの２０／５０、３０／５０、４０／５０、４５／５０の場合をぞれぞれ示している。
この図から、φ_Rを立ち下げるタイミングを遅らせて蓄積容量素子Ｃ_Sへの蓄積期間Ｔ_CSを制限することで、高照度側の光量対出力の傾きが緩やかになり、蓄積容量素子Ｃ_Sが溢れず、高照度時の情報を圧縮でき、より高照度の情報が入力されても飽和しにくくなっている。
時刻Ｔ₀から蓄積容量素子蓄積期間Ｔ_CSが始まる場合、光量８００の時に５００ｍＶの出力で飽和するが、蓄積容量素子蓄積期間Ｔ_CSをフォトダイオードＰＤに対する蓄積期間Ｔ_PDの５／５０（リセットをｏｎとする期間が４５／５０）とした場合、光量３５００でも出力は飽和していない。この場合でも、低照度時の感度は低下していない。
本実施形態の駆動方法によれば、低照度側の感度とＳ／Ｎ比を劣化させずに、高照度側の情報のみ飽和しないようにダイナミックレンジを拡大することができる。
フォトダイオードＰＤに対する蓄積期間Ｔ_PDに対して蓄積容量素子蓄積期間Ｔ_CSを制限することによるダイナミックレンジ拡大の理論値は、以下のようである。

本実施形態のＣＭＯＳイメージセンサの構成と上記の動作方法によれば、それぞれノイズをキャンセルして得られた飽和前電荷信号（Ｓ₁）と飽和前電荷信号と過飽和電荷信号の和（Ｓ₁＋Ｓ₂）の２つの信号から、フォトダイオードＰＤ（Ｃ_PD）が飽和していなければ飽和前電荷信号（Ｓ₁）を採用し、飽和していれば飽和前電荷信号と過飽和電荷信号の和（Ｓ₁＋Ｓ₂）を採用する。
このように、フォトダイオードＰＤが飽和していない低照度撮像においてはノイズをキャンセルして得た飽和前電荷信号（Ｓ₁）により高感度、高Ｓ／Ｎ比を維持することができ、さらにフォトダイオードＰＤが飽和した高照度撮像においては、フォトダイオードの蓄積期間から所定の比率で設定された蓄積容量素子蓄積期間において、フォトダイオードから溢れる光電荷を上記の所定の比率で蓄積容量素子により蓄積してこれを取り入れ、上記同様にノイズをキャンセルして得た信号（飽和前電荷信号と過飽和電荷信号の和（Ｓ₁＋Ｓ₂））により、高Ｓ／Ｎを維持して、高照度側に広ダイナミックレンジ化を実現できる。

本実施形態のＣＭＯＳイメージセンサは、上記のように低照度側の感度を下げずに高照度側の感度を上げて広ダイナミックレンジ化を図るほか、電源電圧を通常用いられている範囲から上げないので将来のイメージセンサの微細化に対応することができる。
素子の追加は極小に抑えられており、画素サイズの拡大を招くことはない。
さらに、従来の広ダイナミックレンジ化を実現するイメージセンサのように高照度側と低照度側で蓄積時間を分割しない、即ち、フレームをまたがずに同一の蓄積時間に蓄積しているので、動画の撮像にも対応することができる。
また、フローティグディフュージョンＦＤのリーク電流（ＦＤリーク）についても、本実施形態のイメージセンサではＣ_FD＋Ｃ_Sの最小信号が過飽和電荷＋フォトダイオードＰＤからの飽和電荷となってＦＤリークの電荷よりも大きな電荷量を取り扱うようになるので、ＦＤリークの影響を受け難いという利点がある。

第２実施形態
本実施形態に係るＣＭＯＳイメージセンサは、第１実施形態に係るＣＭＯＳイメージセンサと同様であるが、駆動方法が異なる。
図１１は、駆動ライン（φ_T，φ_S，φ_R）に印加する電圧を、ｏｎ／ｏｆｆの２準位で示したタイミングチャートである。第１実施形態と同様に、φ_Tについてはさらに（＋α）で示す準位を加えた３準位としてもよい。

まず、新規のフィールドが始まる時刻Ｔ₀において、φ_Tをｏｆｆ、φ_Sをｏｎとした状態でφ_Rをｏｎとして、前フィールドで生じた光電荷を全て排出してリセットしておく。
Ｃ_PDに対する蓄積期間Ｔ_PDは、時刻Ｔ₀の直前のφ_Tをｏｆｆとした時点から始まっており、Ｃ_PDにおいて光電荷の蓄積が開始される。

次に、時刻Ｔ₀でのリセットの直後である時刻Ｔ₁において、φ_Rをｏｆｆとする。このとき、Ｃ_FDとＣ_Sが結合した状態となり、Ｃ_FD＋Ｃ_Sのリセットレベルの信号をノイズＮ₂として読み出し、フレームメモリＦＭに蓄積しておく。過飽和時には、飽和前電荷＋過飽和電荷に比べてノイズＮ₂が十分に小さいので、ノイズＮ₂に代えて後述のノイズＮ₁を用いてもよい。また、現フレームのノイズＮ₂に代えて、次のフレームのノイズＮ₂を用いてもよい。
時刻Ｔ₁において、Ｃ_Sに対する蓄積容量素子蓄積期間Ｔ_CSが始まっており、Ｃ_PDから溢れた光電荷はＣ_Sに蓄積され始める。

このようにして、光電荷がＣ_PDを飽和させる量以下である場合にはＣ_PDのみに光電荷が蓄積し、光電荷がＣ_PDを飽和させる量以上である場合にはＣ_PDに加えてＣ_FDとＣ_Sにも光電荷が蓄積する。
次に、蓄積容量素子蓄積期間Ｔ_CSの終了時にφ_SをｏｆｆとしてＣ_FDとＣ_Sのポテンシャルを分割する。これにより、蓄積容量素子Ｃ_Sへの蓄積が終了する。
次に、φ_RをｏｎにしてＣ_FD中の光電荷を排出してリセットし、その直後の時刻Ｔ₂においてφ_Rをｏｆｆに戻して、Ｃ_FDのリセットレベルの信号をノイズＮ₁として読み出す。

ここで、時刻Ｔ₂以降、Ｃ_PD中の飽和前電荷をＣ_FDに転送するためにφ_Tをｏｎとするまでの期間は、Ｃ_PDに対する蓄積期間Ｔ_PD内から所定の期間の比率で設定されたフローティングディフュージョン蓄積期間Ｔ_FDとなり、フローティングディフュージョンＦＤと蓄積容量素子Ｃ_Sとのポテンシャルが分割された状態で、フォトダイオードＰＤから溢れる光電荷をフローティングディフュージョンＦＤで蓄積する。フローティングディフュージョン蓄積期間Ｔ_FDの終了時であるφ_Tをｏｎとする直前である時刻Ｔ_2Aにおいて、フローティングディフュージョン蓄積期間Ｔ_FDでフローティングディフュージョンＦＤに蓄積された超過飽和電荷信号（超高照度信号）Ｓ₃を読み出す。但し、ここではＣ_FDノイズが乗っているので、実際に読みだされるのはＳ₃＋Ｎ₁となる。
時刻Ｔ₂でリセットしてから時刻Ｔ₀で再びリセットするまでの期間は、通常水平ブランキング期間と称される。本実施形態においては、水平ブランキング期間の一部を使ってフォトダイオードＰＤから溢れる光電荷をフローティングディフュージョンＦＤで蓄積し、超過飽和電荷信号を生成するものである。フローティングディフュージョン蓄積期間Ｔ_FDは１ライン単位で調整できる。

次に、φ_Tをｏｎとして、Ｃ_PD中の飽和前電荷をＣ_FDに転送する。ここで、Ｃ_PDのポテンシャルがＣ_FDよりも浅く、転送トランジスタの準位がＣ_PDより深くなっているので、Ｃ_PD中にあった飽和前電荷を全てＣ_FDに転送する完全電荷転送を実現できる。
ここで、時刻Ｔ₃においてφ_Tをｏｆｆに戻し、Ｃ_FDに転送された飽和前電荷から飽和前電荷信号Ｓ₁を含む信号読み出す。但し、ここでは、先に超過飽和電荷信号Ｓ₃が存在しており、さらにＣ_FDノイズが乗っているので、実際に読みだされるのはＳ₁＋Ｓ₃＋Ｎ₁となる。

次に、φ_Sをｏｎとし、続いてφ_Tをｏｎとすることで、Ｃ_FDとＣ_Sのポテンシャルを結合させ、Ｃ_FD中の飽和前電荷＋超過飽和電荷とＣ_S中の過飽和電荷を混合する。
ここで、時刻Ｔ₄においてφ_Tをｏｆｆに戻し、Ｃ_FD＋Ｃ_Sに広がる電荷信号を読み出す。このとき、Ｃ_FD＋Ｃ_S中には飽和前電荷＋超過飽和電荷＋過飽和電荷が存在しており、飽和前電荷信号Ｓ₁＋過飽和電荷信号Ｓ₂＋超過飽和電荷信号Ｓ₃の和の信号を読み出す。但し、ここではＣ_FD＋Ｃ_Sノイズが乗っており、さらにＣ_FD＋Ｃ_Sに広がった電荷から読み取っていることから、実際に読みだされるのはＳ₁’＋Ｓ₂’＋Ｓ₃’＋Ｎ₂（Ｓ₁’、Ｓ₂’およびＳ₃’はそれぞれＣ_FDとＣ_Sの容量比率によって縮小変調されたＳ₁、Ｓ₂およびＳ₃の値）となる。

次に、上記のようにφ_Tをｏｆｆ、φ_Sをｏｎとした状態でφ_Rをｏｎとして、このフィールドで生じた光電荷を全て排出して、次のフィールドへと移っていく。

上記のようにして得られた各電荷信号から、次ようにして各信号を生成する。
即ち、まず、時刻Ｔ_2Aで得たＳ₃＋Ｎ₁と時刻Ｔ₂で得たＮ₁との差分を取り、ノイズキャンセルされた超過飽和電荷信号Ｓ₃を生成する。
また、時刻Ｔ₃で得たＳ₁＋Ｓ₃＋Ｎ₁と時刻Ｔ_2Aで得たＳ₃＋Ｎ₁との差分を取り、ノイズキャンセルされた飽和前電荷信号Ｓ₁を生成する。
さらに、時刻Ｔ₄で得たＳ₁’＋Ｓ₂’＋Ｓ₃’＋Ｎ₂と時刻Ｔ₁で得たＮ₂との差分を取り、ノイズキャンセルされたＳ₁’＋Ｓ₂’＋Ｓ₃’を得て、さらにこれを第１実施形態と同様の手順でＣ_FDとＣ_Sの容量比率で復元し、Ｓ₁＋Ｓ₂＋Ｓ₃とする。さらに、上記で得たＳ₃との差分を取り、飽和前電荷信号Ｓ₁＋過飽和電荷信号Ｓ₂を生成する。但し、Ｓ₁＋Ｓ₂に対してＳ₃が十分小さい場合は、差分を取らずにＳ₃を無視してもよい。
上記のようにして得た超過飽和電荷信号Ｓ₃は、フォトダイオードＰＤに対する蓄積期間Ｔ_PD内から所定の期間の比率で設定されたフローティングディフュージョン蓄積期間Ｔ_FDにおいてフローティングディフュージョンＦＤに蓄積された光電荷の信号であるので、Ｓ₃にＴ_PD／Ｔ_FDの比率γを乗ずることで、映像期間全体で捕獲する場合にフローティングディフュージョンＦＤに蓄積される光電荷の信号（Ｓ₃×γ）に復元することができる。
例えば、３０ｆｐｓの場合映像期間（Ｔ_PD）は３３ｍ秒であり、フローティングディフュージョン蓄積期間Ｔ_FDは水平ブランキング期間に設けているので長くても１０μ秒程度となる。この場合、３３ｍ秒／１０μ秒の比率を乗ずることでＳ₃を復元できる。

上記のようにして得た３つの信号（Ｓ₁、Ｓ₁＋Ｓ₂、Ｓ₃×γ）について、第１実施形態と同様にコンパレータおよびセレクタを用いて、どの信号を採用するか選択する。
図１２は上記の３つの信号（Ｓ₁、Ｓ₁＋Ｓ₂、Ｓ₃×γ）から１つを選択して出力する回路図である。
これには、まず、Ｓ₁をコンパレータＣＰ₁に入力し、予め設定した基準電位Ｖ₀と比較する。一方、Ｓ₁とＳ₁＋Ｓ₂がセレクタＳＥ₁に入力され、上記のコンパレータＣＰ₁の出力に応じて、Ｓ₁とＳ₁＋Ｓ₂のどちらかが選択されて出力される。基準電位Ｖ₀はフォトダイオードＰＤの容量に応じて飽和する前の電位が選択される。
次に、セレクタＳＥ₁の出力をコンパレータＣＰ₂に入力し、予め設定した基準電位Ｖ₀’と比較する。一方、セレクタＳＥ₁の出力とＳ₃×γがセレクタＳＥ₂に入力され、上記のコンパレータＣＰ₂の出力に応じて、セレクタＳＥ₁の出力とＳ₃×γのどちらかが選択されて出力される。基準電位Ｖ₀’は蓄積容量素子Ｃ_Sの容量に応じて飽和する前の電位が選択される。

上記の本実施形態のＣＭＯＳイメージセンサとその駆動方法では、低照度と高照度の２回のサンプリングの他に、さらに超高照度の情報を得るものであり、この方法は高照度側の短い露光時間でも十分な信号電荷が得られ、かつ、ｋＴＣノイズが除去可能であることが前提となるので、従来のダイナミックレンジのＣＭＯＳイメージセンサでは信号の切り替え時にノイズが増大して使用できなかったが、本実施形態においては、蓄積容量素子Ｃ_Sを追加したことによるダイナミックレンジの拡大のため、高照度信号から超高照度信号への信号切り替え時のＳ／Ｎ比の劣化を小さく留めることができる。

また、図１３は、本実施形態の３つの信号（Ｓ₁、Ｓ₁＋Ｓ₂、Ｓ₃×γ）を得る駆動方法に、さらに第１実施形態に示す駆動方法を組み合わせた場合の駆動ラインの電圧のタイミングチャートである。Ｓ₂を得るための蓄積容量素子蓄積期間Ｔ_CSをＴ_PDに対して所定の比率とすることで、さらにダイナミックレンジが拡大し、このため高照度信号から超高照度信号への信号切り替え時のＳ／Ｎ比の劣化をさらに抑制することができる。

上記のようにＴ_FDは１０μ秒程度であり、蓄積容量素子Ｃ_Sの飽和時の１／３０秒間の発生電荷数がそれぞれ２００ｋｅ^-、４００ｋｅ^-、８００ｋｅ^-、２０００ｋｅ^-としたときの最悪のケースのＳ／Ｎ比は表２のようになる。ここで、ノイズの成分は５ｅ^-と仮定している。

表２に示したように、１／３０秒の露光時間で２０万電子を扱えるとＳ／Ｎ比は２１．６ｄＢ程度となり、蓄積容量素子Ｃ_Sを追加することで２０万電子、さらに第１実施形態の手法を用いることで２００万電子を扱えるようになれば、信号切り替え時点で４０ｄＢ以上という十分なＳ／Ｎを確保できる。

一方、ダイナミックレンジの拡大は、フローティングディフュージョンＦＤへの蓄積期間Ｔ_FD（１０μ秒）とフォトダイオードＰＤへの蓄積期間Ｔ_PD（３３ｍ秒）の比がそのままダイナミックレンジの拡大分となり、本実施形態によるダイナミックレンジの拡大は＋７０ｄＢとなり、蓄積容量素子Ｃ_Sを追加することによる＋２０〜４０ｄＢからさらに３０〜５０ｄＢ高照度側に拡大可能となり、トータルのダイナミックレンジは１９０ｄＢとなる。

本実施形態のＣＭＯＳイメージセンサの構成と上記の動作方法によれば、それぞれノイズをキャンセルして得られた飽和前電荷信号（Ｓ₁）と飽和前電荷信号と過飽和電荷信号の和（Ｓ₁＋Ｓ₂）および超過飽和電荷信号（Ｓ₃×γ）の３つの信号から、フォトダイオードＰＤ（Ｃ_PD）の飽和と蓄積容量素子Ｃ_Sの飽和に応じて、それらのなかからいずれかを採用する。
このように、フォトダイオードＰＤが飽和していない低照度撮像においてはノイズをキャンセルして得た飽和前電荷信号（Ｓ₁）により高感度、高Ｓ／Ｎ比を維持することができ、さらにフォトダイオードＰＤが飽和した高照度撮像においては、フォトダイオードから溢れる光電荷を蓄積容量素子により蓄積してこれを取り入れ、上記同様にノイズをキャンセルして得た信号（飽和前電荷信号と過飽和電荷信号の和（Ｓ₁＋Ｓ₂））により高照度側にダイナミックレンジを拡大でき、さらに蓄積容量素子が飽和した超高照度撮像においては、フォトダイオードの蓄積期間から所定の比率で設定されたフローティングディフュージョン蓄積期間において、フォトダイオードから溢れる光電荷を上記の所定の比率で蓄積容量素子により蓄積してこれを取り入れ、上記同様にノイズをキャンセルして所定比率で復元した信号（超過飽和電荷信号（Ｓ₃×γ））により、高Ｓ／Ｎを維持して、さらに高照度側に広ダイナミックレンジ化を実現できる。

第１実施形態と同様に、本実施形態のＣＭＯＳイメージセンサは、上記のように低照度側の感度を下げずに高照度側の感度を上げて広ダイナミックレンジ化を図るほか、電源電圧を通常用いられている範囲から上げないので将来のイメージセンサの微細化に対応することができる。
素子の追加は極小に抑えられており、画素サイズの拡大を招くことはない。
さらに、従来の広ダイナミックレンジ化を実現するイメージセンサのように高照度側と低照度側で蓄積時間を分割しない、即ち、フレームをまたがずに同一の蓄積時間に蓄積しているので、動画の撮像にも対応することができる。
また、フローティグディフュージョンＦＤのリーク電流（ＦＤリーク）についても、本実施形態のイメージセンサではＣ_FD＋Ｃ_Sの最小信号が過飽和電荷＋フォトダイオードＰＤからの飽和電荷となってＦＤリークの電荷よりも大きな電荷量を取り扱うようになるので、ＦＤリークの影響を受け難いという利点がある。

第３実施形態
第１および第２実施形態のＣＭＯＳイメージセンサ、あるいは第１実施形態において時刻Ｔ₀から蓄積容量素子蓄積期間Ｔ_CSを開始したパターンのＣＭＯＳイメージセンサにおいて、Ｃ_FD＋Ｃ_Sのリセットレベルの信号をノイズＮ₂として読み出し、フレームメモリＦＭに蓄積しておくことで飽和前電荷信号と過飽和電荷信号の和（Ｓ₁＋Ｓ₂）をサンプリングするときのノイズをキャンセルしているが、本実施形態に係るＣＭＯＳイメージセンサではフレームメモリを使わないことでチップコストを低減することができる。
フレームメモリは、Ｃ_FD＋Ｃ_Sのリセットレベルの信号（Ｎ₂）のサンプリングタイミングが変調された飽和前電荷信号および過飽和電荷信号の和（Ｓ₁’＋Ｓ₂’＋Ｎ₂）のサンプリングタイミングより１フレーム分先行して発生することにより必要となっている。

ここで、Ｃ_FD＋Ｃ_Sのリセットレベルの信号（Ｎ₂）をＣ_FDのリセットレベルの信号（Ｎ₁）あるいは次フレームのＮ₂（Ｎ₂”と表記する）で代用しても、画素内アンプの閾値ばらつきはキャンセルできるため、残るのはｋＴＣノイズとなる。
このノイズは（ｋＴＣ）^1/2の電荷ばらつきとなるため、蓄積容量素子Ｃ_Sの容量が大きいほどばたつきも大きくなるが、高照度側にダイナミックレンジが２０ｄＢ以上拡大できるので、蓄積容量素子Ｃ_Sの容量を４０ｆＦとしても、８２電子相当のノイズにしかならない。
一方、低照度側から高照度側にデータを切り替える時点での信号電荷は、受光部の容量にもよるが、通常１００００電子以上はあり、この場合の光ショットノイズは１００電子であり、上記の８２電子を二乗和すると１２９電子となる。これは、Ｓ／Ｎ比にして４０ｄＢが３７．８ｄＢにわずかに劣化する程度である。

以下に、Ｃ_FD＋Ｃ_Sのリセットレベルの信号（Ｎ₂）をＣ_FDのリセットレベルの信号（Ｎ₁）あるいは次フレームのＮ₂で代用するための回路の具体例について説明する。
図１４（Ａ）は上記のＣ_FD＋Ｃ_Sのリセットレベルの信号（Ｎ₂）をＣ_FDのリセットレベルの信号（Ｎ₁）で代用するのを実現するためのＣＤＳ回路の回路図である。また、図１４（Ｂ）は駆動ラインの印加電圧およびサンプリングタイミングを示したタイミングチャートである。
即ち、図１４（Ａ）のＣＤＳ回路は、ノイズキャンセル回路として交流結合回路を含み、Ｎ₁のサンプリング時にトランジスタＳＨ１およびＳＨ２がｏｎとなってそれぞれ入力され、次にＳ₁＋Ｎ₁のサンプリング時にトランジスタＳＨ１がｏｎとなって、Ｓ₁＋Ｎ₁と先に入力されたＮ₁の差分を交流成分として出力し、ＡＤコンバータＡＤＣ１に入力する。次に、Ｓ₁’＋Ｓ₂’＋Ｎ₂のサンプリング時にトランジスタＳＨ２がｏｎとなって、Ｓ₁’＋Ｓ₂’＋Ｎ₂と先に入力されたＮ₁の差分を交流成分として出力し、ＡＤコンバータＡＤＣ２に入力する。Ｓ₁’＋Ｓ₂’＋Ｎ₂と先に入力されたＮ₁の差分は、ｋＴＣノイズを残して、実質的にＳ₁’＋Ｓ₂’となる。

図１５（Ａ）は上記のＣ_FD＋Ｃ_Sのリセットレベルの信号（Ｎ₂）を次フレームのＣ_FD＋Ｃ_Sのリセットレベルの信号（Ｎ₂”）で代用するのを実現するためのＣＤＳ回路の回路図である。また、図１５（Ｂ）は駆動ラインの印加電圧およびサンプリングタイミングを示したタイミングチャートである。
即ち、図１５（Ａ）のＣＤＳ回路は、ノイズキャンセル回路として交流結合回路を含み、Ｎ₁のサンプリング時にトランジスタＳＨ１がｏｎとなって入力され、次にＳ₁＋Ｎ₁のサンプリング時にトランジスタＳＨ１がｏｎとなって、Ｓ₁＋Ｎ₁と先に入力されたＮ₁の差分を交流成分として出力し、ＡＤコンバータＡＤＣ１に入力する。
次に、Ｓ₁’＋Ｓ₂’＋Ｎ₂のサンプリング時にトランジスタＳＨ２がｏｎとなって入力され、次に次フレームのＮ₂”のサンプリング時にトランジスタＳＨ２がｏｎとなってＮ₂”と先に入力されたＳ₁’＋Ｓ₂’＋Ｎ₂の差分を交流成分として出力し、ＡＤコンバータＡＤＣ２に入力する。Ｎ₂”と先に入力されたＳ₁’＋Ｓ₂’＋Ｎ₂との差分は、ｋＴＣノイズを残し、反転するが、実質的にＳ₁’＋Ｓ₂’となる。

図１６（Ａ）は上記のＣ_FD＋Ｃ_Sのリセットレベルの信号（Ｎ₂）を次フレームのＣ_FD＋Ｃ_Sのリセットレベルの信号（Ｎ₂”）で代用するのを実現するためのＣＤＳ回路の回路図である。また、図１６（Ｂ）は駆動ラインの印加電圧およびサンプリングタイミングを示したタイミングチャートである。
即ち、図１６（Ａ）のＣＤＳ回路は、ノイズキャンセル回路として２キャパシタ方式差動アンプを含み、図１６（Ｂ）に示すようにＮ₁、Ｓ₁＋Ｎ₁、Ｓ₁’＋Ｓ₂’＋Ｎ₂、Ｎ₂”の各サンプリングタイミングでサンプリングした信号を図１６（Ａ）のＣＤＳ回路に入力して、差動アンプＤＡ３からＳ₁＋Ｎ₁とＮ₁との差分を出力し、また、差動アンプＤＡ４からＳ₁’＋Ｓ₂’＋Ｎ₂と次フレームのＮ₂”との差分を出力する。

上記において各タイミングチャートは第１実施形態において時刻Ｔ₀から蓄積容量素子蓄積期間Ｔ_CSを開始したパターンに相当するが、これに限らず、本実施形態は第１あるいは第２実施形態の方法に本実施形態を適用することもできる。

本実施形態によれば、各画素においてトランジスタを介してフォトダイオードに接続するように蓄積容量素子Ｃ_Sを設けたことによるダイナミックレンジが拡大することに加えて、Ｎ₂を出力するためだけの専用のバッファ回路、ＡＤコンバータが省略でき、またフレームメモリも不要となり、効率よく固定パターンノイズを除去しながら、回路の単純化によりチップコストを削減することができる。

第４実施形態
上記各実施形態、あるいは第１実施形態において時刻Ｔ₀から蓄積容量素子蓄積期間Ｔ_CSを開始したパターンのＣＭＯＳイメージセンサにおいて、各画素においてトランジスタを介してフォトダイオードに接続するように設けた蓄積容量素子Ｃ_Sは、フローティングディフュージョン容量Ｃ_FDと相関がなく、フローティングディフュージョン容量Ｃ_FD単独で電圧変換した場合と蓄積容量素子Ｃ_S込みで電圧変換した場合とでゲインばらつきの傾向が異なる。
従って、フローティングディフュージョン容量Ｃ_FDのゲイン補正を行う処理系を低照度の信号と高照度の信号の合成回路に組み込むことで、信号の切り替えに伴う固定パターンノイズの発生を抑制し、さらなる画質の改善が可能になる。

図１７は本実施形態に係るＣＭＯＳイメージセンサの信号処理のブロック図である。
ＣＭＯＳイメージセンサ部５０からのセンサ出力は、前処理部６０においてデジタル化され、さらにゲインテーブル生成部７０およびビデオデータ合成部８０で信号処理され、２つのビデオ出力（Ｖｉｄｅｏ１，Ｖｉｄｅｏ２）として出力される。
ＣＭＯＳイメージセンサ部５０は、マトリクス状に配置された複数の画素を含み、各画素の出力をセンサ出力として出力するまでの回路に相当する。

図１８（Ａ）は前処理部６０の構成を示すブロック図である。
差動アンプ６１において、フローティングディフュージョンに転送された光電荷から得られた電圧信号（Ｓ₁＋Ｎ₁）とフローティングディフュージョンのリセットレベルの電圧信号（Ｎ₁）との第１差分を取り、ＡＤコンバータＡＤＣ３によりデジタル化して低照度側信号データＶ₁として出力する。ゲインＡ１はＡＤコンバータＡＤＣ３の入力電圧範囲に適合させる目的で設けてあるが、差動アンプ６１に含めることもできる。
また、フローティングディフュージョンおよび蓄積容量素子に転送された光電荷から得られた電圧信号（Ｓ₁’＋Ｓ₂’＋Ｎ₂）とフローティングディフュージョンおよび蓄積容量素子のリセットレベルの電圧信号（Ｎ₂）は、それぞれゲインＡ２でＡＤコンバータの入力電圧範囲に適合された後、ＡＤコンバータ（ＡＤＣ４，５）でデジタル化される。フローティングディフュージョンおよび蓄積容量素子のリセットレベルの電圧信号（Ｎ₂）は他の信号より１フレーム分先に出力されるので、フレームメモリＦＭで記憶しておき、減算ブロック６２においてＳ₁’＋Ｓ₂’＋Ｎ₂とＮ₂との第２差分を取り、高照度側信号データＶ₂として出力する。

第３実施形態に示すように、Ｃ_FD＋Ｃ_Sのリセットレベルの信号（Ｎ₂）をＣ_FDのリセットレベルの信号（Ｎ₁）あるいは次フレームのＮ₂”で代用する場合には、図１８（Ｂ）に示すように、差動アンプ６３において、フローティングディフュージョンおよび蓄積容量素子に転送された光電荷から得られた電圧信号（Ｓ₁’＋Ｓ₂’＋Ｎ₂）とフローティングディフュージョンのリセットレベルの電圧信号（Ｎ₁）あるいは次フレームのフローティングディフュージョンおよび蓄積容量素子のリセットレベルの電圧信号（Ｎ₂”）との第２差分を取り、ゲインＡ３でＡＤコンバータの入力電圧範囲に適合された後、ＡＤコンバータＡＤＣ６によりデジタル化して高照度側信号データＶ₂として出力する。

上記のようにして得られるＶ₁とＶ₂は、同一光量時、ＣＭＯＳイメージセンサのフローティングディフュージョンＦＤのＣ_FDの分だけの差が発生する。

図１９はゲインテーブル生成部７０の構成を示すブロック図である。
ゲインテーブル生成部７０は上記で得られた差分（Ｖ₁とＶ₂）に応じて、各画素毎のゲインを設定するゲインテーブルを生成するものであり、下限設定部７１、上限設定部７２、コンパレータ７３および除算ブロック７４を有し、ゲインテーブル７５が作成される。
上記の低照度側信号データＶ₁の値と下限設定部７１および上限設定部７２の値とをコンパレータ７３で比較し、下限設定部７１および上限設定部７２で設定された所定の範囲内となったときに、コンパレータ７３は除算ブロック７４にイネーブル信号Ｅｎａｂｌｅを出力する。
このとき、除算ブロック７４はＶ₁／Ｖ₂の比を算出し、ゲインテーブル７５を作成、更新する。ゲインテーブル７５が作成、更新されたら、インジケータ７６が有効となり、ゲインテーブル７５の値をアプリケーション側で使用することができるようになる。
ゲインテーブル生成部７０により、フローティングディフュージョンＦＤのゲインのばらつきを抑制し、Ｖ₁とＶ₂の切り替え時の固定パターンノイズの発生を抑制することができる。
また、上記のゲインテーブルとしては、予め想定されるＶ₁／Ｖ₂の値を書き込んでおくことで、電源投入時などのゲインテーブルの作成、更新前においても、違和感なく撮像が可能となる。

図２０はビデオデータ合成部８０の構成を示すブロック図であり、２系統のビデオ出力（Ｖｉｄｅｏ１，Ｖｉｄｅｏ２）を出力する。
まず、低照度側信号データＶ₁は、画素毎の飽和レベルのばらつきを抑制するためにリミッタ８１にかけられる。コンパレータ８２は、閾値（ＴＨ Ｌｅｖｅｌ）設定部８３で予め設定された閾値と低照度側信号データＶ₁とを比較し、セレクタ（８４，８５）のためのデータ選択信号を生成する。
セレクタ８４は、より分解能の高い低照度側信号データＶ₁と、閾値設定部８３で予め設定された閾値レベルの値が加算ブロック８６により加算された、より大量の電荷量情報を扱える高照度側信号データＶ₂とのいずれかをコンパレータ８２からのデータ選択信号に応じて選択して、ビデオテーブル８７に出力する。
ビデオテーブル８７には、応用により必要とされるガンマ曲線などが記憶されており、これを参照してビデオ信号Ｖｉｄｅｏ１が出力される。

もう一方のビデオ出力Ｖｉｄｅｏ２は低照度から高照度までリニアなデータを扱う。
ゲインテーブル生成部７０により作成されたゲインテーブル７５から、ゲインデータが読み出され、乗算ブロック８８において高照度側信号データＶ₂と乗算される。これは、高照度側信号データＶ₂が低照度側信号データＶ₁と同一の傾きを持ち、ＣＭＯＳイメージセンサが扱うことのできる全光量範囲において直線的な数値をＶｉｄｅｏ２の出力として与えることを示すものである。撮像対象が低照度であれば、セレクタ８５は分解能の高い低照度側信号データＶ₁を選択する。信号選択の動作はＶｉｄｅｏ１と同様である。
Ｖｉｄｅｏ２系統の出力は、各画素毎のゲインばらつきをＶｉｄｅｏ１と同じにすることで、低照度側信号が高照度側信号に切り替わるときに発生する不連続なゲインを補正された形で出力されることになり、２つの情報の切り替え時に見える固定パターンノイズを除去することができる。

上記の本実施形態のＣＭＯＳイメージセンサによれば、各画素においてトランジスタを介してフォトダイオードに接続するように蓄積容量素子Ｃ_Sを設けたことによるダイナミックレンジが拡大することに加えて、フローティングディフュージョンのゲインばらつきをキャンセルしながら低照度側の情報と高照度側の情報を合成することで、２つの情報の切り替え時に見える固定パターンノイズを除去することができる。

上記のほか、除算ブロック７４および乗算ブロック８８にはそれぞれＯＢレベル補正を含めることが可能である。

第５実施形態
本実施形態に係る固体撮像装置は第１実施形態と同様のＣＭＯＳイメージセンサであり、図２１は１画素（ピクセル）分の等価回路図である。
各画素は、光を受光して光電荷を生成および蓄積するフォトダイオードＰＤ、フォトダイオードＰＤからの光電荷を転送する転送トランジスタＴｒ１、転送トランジスタＴｒ１を通じて光電荷が転送されるフローティングディフュージョンＦＤ、蓄積動作時に前記フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子Ｃ_S、フローティングディフュージョンＦＤと蓄積容量素子Ｃ_Sのポテンシャルを結合または分割する蓄積トランジスタＴｒ２、蓄積容量素子Ｃ_Sに直接接続し、蓄積トランジスタＴｒ２を介してフローティングディフュージョンＦＤに接続して形成され、蓄積容量素子Ｃ_SおよびフローティングディフュージョンＦＤ内の光電荷を排出するためのリセットトランジスタＴｒ３、フローティングディフュージョンＦＤ内の光電荷を電圧信号に増幅変換する増幅トランジスタＴｒ４、および、増幅トランジスタに接続して形成され、画素を選択するための選択トランジスタＴｒ５から構成されており、いわゆる５トランジスタ型のＣＭＯＳイメージセンサである。例えば、上記の５つのトランジスタはいずれもｎチャネルＭＯＳトランジスタからなる。

本実施形態に係るＣＭＯＳイメージセンサは、上記の構成の画素がアレイ状に複数個集積されており、各画素において、転送トランジスタＴｒ１、蓄積トランジスタＴｒ２、リセットトランジスタＴｒ３のゲート電極に、φ_T、φ_S、φ_Rの各駆動ラインが接続され、また、選択トランジスタＴｒ５のゲート電極には行シフトレジスタから駆動される画素選択ラインＳＬ（φ_X）が接続され、さらに、選択トランジスタＴｒ５の出力側ソース・ドレインに出力ラインｏｕｔが接続され、列シフトレジスタにより制御されて出力される。
選択トランジスタＴｒ５，駆動ラインφ_Ｘについては、画素の選択、非選択動作ができるように、フローティングディフュージョンＦＤの電圧を適宜な値に固定できればよいから、それらを省略することも可能である。

図２２は上記のフォトダイオードＰＤ、転送トランジスタＴｒ１、フローティングディフュージョンＦＤ、蓄積トランジスタＴｒ２および蓄積容量素子Ｃ_Sに相当する模式的なポテンシャル図である。
フォトダイオードＰＤは相対的に浅いポテンシャルの容量Ｃ_PDを構成し、フローティングディフュージョンＦＤおよび蓄積容量素子Ｃ_Sは相対的に深いポテンシャルの容量（Ｃ_FD、Ｃ_S）を構成する。
ここで、転送トランジスタＴｒ１および蓄積トランジスタＴｒ２はトランジスタのｏｎ／ｏｆｆに応じて２準位を取りうる。

図２１の等価回路図と図２２のポテンシャル図で説明される本実施形態のＣＭＯＳイメージセンサの駆動方法について説明する。
図２３は、駆動ライン（φ_T，φ_S，φ_R）に印加する電圧を、ｏｎ／ｏｆｆの２準位、φ_Tについてはさらに（＋α）で示す準位を加えた３準位で示したタイミングチャートである。
駆動ラインφ_Ｔに印加する電圧はＯＮ／ＯＦＦの２準位でもよいが、本例の如く３準位とした方がフォトダイオードＰＤから溢れ出た電荷をより効率的にフローティングディフュージョンＦＤと蓄積容量素子Ｃｓに捕獲して蓄積することができる。

また、図２４（Ａ）〜（Ｄ）および図２５（Ｅ）〜（Ｇ）はタイミングチャートの各タイミングにおけるポテンシャル図に相当する。

まず、図４（Ａ）に示すように、新規のフィールドが始まる時刻Ｔ₀において、φ_Tをｏｆｆ、φ_Sをｏｎとした状態でφ_Rをｏｎとして、前フィールドで生じた光電荷を全て排出してリセットする。
Ｃ_PDに対する蓄積期間（これは略映像期間に相当する）Ｔ_PDは、時刻Ｔ₀の直前のφ_Tをｏｆｆとした時点（Ｔ₄’）から始まっており、Ｃ_PDにおいて光電荷の蓄積が開始される。
なお、上述の理由から、時刻Ｔ₀の直後において、φ_Tについて（＋α）準位としている。

次に、映像時間の開始から所定の時間が経った時刻Ｔ₁において、φ_Rをｏｆｆとする。
このとき、図２４（Ｂ）に示すように、φ_SがｏｎとなっているのでＣ_FDとＣ_Sが結合した状態となっており、リセット直後にはリセット動作に伴ういわゆるｋＴＣノイズがＣ_FD＋Ｃ_Sに発生する。ここで、このＣ_FD＋Ｃ_Sのリセットレベルの信号をノイズＮ₂として読み出す。
時刻Ｔ₁において、Ｃ_Sに対する蓄積容量素子蓄積期間Ｔ_CSが始まっており、フォトダイオードＰＤから溢れた光電荷はＣ_Sに蓄積され始める。
なお、上述のように映像時間の開始から所定の時間が経っているので、図面上はある程度の飽和前電荷Ｑ_BがＣ_PDに蓄積していることを示している。

このようにして、光電荷がＣ_PDを飽和させる量以下である場合にはＣ_PDのみに光電荷が蓄積し、光電荷がＣ_PDを飽和させる量以上である場合にはＣ_PDに加えてＣ_FDとＣ_Sにも光電荷が蓄積する。
図２４（Ｃ）は、Ｃ_PDが飽和しており、Ｃ_PDに飽和前電荷Ｑ_Bが蓄積し、Ｃ_FDとＣ_Sに過飽和電荷Ｑ_Aが蓄積している状態を示す。

次に、蓄積容量素子蓄積期間Ｔ_CSの終了時にφ_Tを（＋α）準位からｏｆｆに戻し、さらに時刻Ｔ₂において、φ_Sをｏｆｆとして、図２４（Ｄ）に示すように、Ｃ_FDとＣ_Sのポテンシャルを分割する。このとき、過飽和電荷Ｑ_AがＣ_FDとＣ_Sの容量比に応じて、Ｑ_A１とＱ_A２に分割される。ここで、過飽和電荷の一部Ｑ_A１を保持しているＣ_FDのレベルの信号をノイズＮ₁として読み出す。

次に、φ_Tをｏｎとして、図２５（Ｅ）に示すように、Ｃ_PD中の飽和前電荷Ｑ_BをＣ_FDに転送し、元からＣ_FDに保持されていた過飽和電荷の一部Ｑ_A１と混合する。
ここで、Ｃ_PDのポテンシャルがＣ_FDよりも浅く、転送トランジスタの準位がＣ_PDより深くなっているので、Ｃ_PD中にあった飽和前電荷Ｑ_Bを全てＣ_FDに転送する完全電荷転送を実現できる。
次に、時刻Ｔ₃においてφ_Tをｏｆｆに戻し、Ｃ_FDに転送された飽和前電荷Ｑ_B から飽和前電荷信号Ｓ₁を読み出す。但し、Ｃ_FDには飽和前電荷Ｑ_Bと過飽和電荷の一部Ｑ_A１の和の電荷が存在しており、実際に読みだされるのはＳ₁＋Ｎ₁となる。図２５（Ｅ）は、φ_Tをｏｆｆに戻す前の状態を示している。

次に、φ_Sをｏｎとし、続いてφ_TをｏｎとすることでＣ_FDとＣ_Sのポテンシャルを結合させ、図２５（Ｆ）に示すように、Ｃ_FD中の飽和前電荷Ｑ_Bと過飽和電荷の一部Ｑ_A１の和の電荷と、Ｃ_S中の過飽和電荷の一部Ｑ_A2を混合する。過飽和電荷の一部Ｑ_A１と過飽和電荷の一部Ｑ_A２との和は分割前の過飽和電荷Ｑ_Aに相当するので、Ｃ_FDとＣ_Sの結合したポテンシャル中に飽和前電荷Ｑ_Bと過飽和電荷Ｑ_Aの和の信号が保持された状態となる。
ここで、時刻Ｔ₄においてφ_Tをｏｆｆに戻し、Ｃ_FD＋Ｃ_Sに広がる飽和前電荷Ｑ_B＋過飽和電荷Ｑ_Aから飽和前電荷信号Ｓ₁と過飽和電荷信号Ｓ₂の和の信号を読み出す。但し、ここではＣ_FD＋Ｃ_Sノイズが乗っており、さらにＣ_FD＋Ｃ_Sに広がった電荷から読み取っていることから、実際に読みだされるのはＳ₁’＋Ｓ₂’＋Ｎ₂（Ｓ₁’とＳ₂’はそれぞれＣ_FDとＣ_Sの容量比率によって縮小変調されたＳ₁とＳ₂の値）となる。図２５（Ｆ）は、φ_Tをｏｆｆに戻す前の状態を示している。

以上で１つのフィールドが終了し、次のフィールドに移って、φ_Tをｏｆｆ、φ_Sをｏｎとした状態でφ_Rをｏｎとして、図２５（Ｇ）に示すように、前のフィールドで生じた光電荷を全て排出してリセットする。

上記のようにして得た４つの信号Ｎ₂，Ｎ₁，Ｓ₁＋Ｎ₁，Ｓ₁’＋Ｓ₂’＋Ｎ₂から、第１実施形態と同様の手順により、飽和前電荷信号（Ｓ₁）と飽和前電荷信号と過飽和電荷信号の和（Ｓ₁＋Ｓ₂）を得る。飽和前であるか飽和後であるかによって、いずれかの信号を選択する。

上記の説明においては、ノイズＮ_２を読み出してフレームメモリに蓄積しておき、画像信号生成時にそのノイズＮ_２を利用しているが、過飽和時には飽和前電荷＋過飽和電荷に比べてノイズＮ_２が十分に小さいので、現フレームのノイズＮ_２に代えて、次のフレームのノイズＮ_２を用いてもよい。

図２６は、本実施形態のＣＭＯＳイメージセンサにおいて、上記のようにして容量Ｃ_FDを用いたときのフローティングディフュージョンの電圧を相対光量に対してプロットした低照度信号のグラフ（Ｃ_FDと表示）と、容量Ｃ_FD＋Ｃ_Sを用いたときのフローティングディフュージョンの電圧を相対光量に対してプロットした高照度信号のグラフ（Ｃ_FD＋Ｃ_Sと表示）を重ねて示した図である。
ただし、容量Ｃ_FD＋Ｃ_Sを用いると、同じ光量を照射して同じ電荷数を得てもＣ_Sの分容量値が大きくなっているため、変換される電圧はその分低くなる。
例えば、所定の閾値を設定電圧して、Ｃ_FDを用いたときの電圧が閾値を超えるまでの低照度側ではＣ_FDで表示したグラフの低照度信号Ｓ₁を用い、閾値電圧を超える高照度側では、Ｃ_FD＋Ｃ_Sと表示したグラフの高照度信号Ｓ_１＋Ｓ_２に切り替えて用いる。

但し、本実施形態のように、広ダイナミックレンジ化したＣＭＯＳイメージセンサにおいては、Ｃ_FDで表示したグラフにおいては、相対光量が増加するに連れて電圧も高くなり、やがて飽和して電圧は上がらなくなり、その後相対光量が増加すると電圧は寧ろ下がってくる現象が生じることがある。
これは、図２４（Ｄ）および図２５（Ｅ）に示すように、飽和前電荷の測定は、過飽和電荷の一部をノイズとして扱いながら測定しているので、相対光量が増加するにつれてノイズレベルが増加してしまい、飽和前電荷を測定できる範囲が狭くなってしまうからである。

上記の現象が生じると、低照度信号と高照度信号で切り替えるための閾値を設定しても、電圧のピークを超えて下がってきた領域に、上記の閾値となる光量が存在してしまい、Ｃ_FDを用いたときの電圧が閾値を超えるかどうかだけでは正しい閾値の判断ができなくなる。
そこで、上記の現象が生じるような場合は、低照度側（Ｃ_FDを用いたとき）の信号の閾値ＴＨ_Lと高照度側（Ｃ_FD＋Ｃ_Sを用いたとき）の信号の閾値ＴＨ_Hをそれぞれ設定し、両信号がともにそれぞれの閾値を下回っている場合には、Ｃ_FDで表示したグラフの低照度信号Ｓ₁を用い、両信号のいずれか一方が閾値電圧を超える場合には、Ｃ_FD＋Ｃ_Sと表示したグラフの高照度信号Ｓ_１＋Ｓ_２を用いる。

本実施形態のＣＭＯＳイメージセンサによれば、第１実施形態と同様に、高Ｓ／Ｎを維持して、高照度側に広ダイナミックレンジ化を実現できる。

第６実施形態
本実施形態に係るＣＭＯＳイメージセンサは、上記の第１〜第５実施形態のＣＭＯＳイメージセンサにおいて、各画素Ｐｉｘｅｌからの出力を低照度信号と高照度信号とでマルチプレクスに出力する構成としたＣＭＯＳイメージセンサである。

図２７は本実施形態のＣＭＯＳイメージセンサの全体の回路構成を示す等価回路図である。実質的に第１実施形態の図６に示す等価回路図と同様の構成であるが、各画素（Ｐｉｘｅｌ）からは、駆動ライン（φ_S1+N1，φ_N1，φ_S1'+S2'+N2，φ_N2）で制御されて、一方の出力ラインから、クロックで制御されたタイミングに従って、飽和前電荷信号（Ｓ₁）＋Ｃ_FDノイズ（Ｎ₁）および変調された飽和前電荷信号（Ｓ₁’）＋変調された過飽和電荷信号（Ｓ₂’）＋Ｃ_FD＋Ｃ_Sノイズ（Ｎ₂）がそれぞれ出力され、他方の出力ラインからＣ_FDノイズ（Ｎ₁）およびＣ_FD＋Ｃ_Sノイズ（Ｎ₂）がそれぞれ出力される。

本実施形態の構成のＣＭＯＳイメージセンサでは、出力ラインが減ったことにより、出力系統の回路を簡略化できるほか、この出力を受けて外部チップの端子数を減らすことができ、例えば外部チップ１枚あたりに２つの入力端子を持つ場合、外部チップを２枚から１枚に減らすことが可能となる。

第７実施形態
本実施形態に係るＣＭＯＳイメージセンサは、上記の第１〜第６実施形態のＣＭＯＳイメージセンサにおいて、下記のようにして高照度信号に対するゲイン制御を行うＣＭＯＳイメージセンサである。

図２８は、本実施形態のＣＭＯＳイメージセンサにおいて、容量Ｃ_FDを用いたときのフローティングディフュージョンの電圧を相対光量に対してプロットした低照度信号のグラフ（Ｃ_FDと表示）と、容量Ｃ_FD＋Ｃ_Sを用いたときのフローティングディフュージョンの電圧を相対光量に対してプロットした高照度信号のグラフ（Ｃ_FD＋Ｃ_Sと表示）を重ねて示した図である。
ただし、容量Ｃ_FD＋Ｃ_Sを用いると、同じ光量を照射して同じ電荷数を得てもＣ_Sの分容量値が大きくなっているため、変換される電圧はその分低くなる。このため、高照度信号を用いる場合には、Ｃ_FDとＣ_Sの容量比率によって復元して低照度信号である飽和前電荷信号（Ｓ₁）と同じゲインに調整することで、高照度信号である飽和前電荷信号と過飽和電荷信号の和（Ｓ₁＋Ｓ₂）を得る。

ここで、上記の高照度信号を復元するためのゲインの値を求める方法として、図２８に示すように、高照度信号が特定の出力区間ＲＧにあるときに、この区間における高照度信号と低照度信号との出力比を算出する。
例えば、図２８における上記の出力区間ＲＧ内のある光量における低照度信号の電圧Ａ１と高照度信号Ａ２の値から、比率Ａ１／Ａ２を算出する。
得られた比率をゲインとしてフィードバックして、高照度信号のゲイン制御を行うものである。
本実施形態の構成のＣＭＯＳイメージセンサでは、撮影の度にゲインを算出しなおすことができるので、常に正確なゲインを得て高照度信号のゲイン制御を行うことができる。

第８実施形態
本実施形態に係るＣＭＯＳイメージセンサは、上記の第１〜第７実施形態のＣＭＯＳイメージセンサにおいて、下記のようにして低照度信号と高照度信号の切り替えにおける連続性を向上させるＣＭＯＳイメージセンサである。
図２９（Ａ）は、本実施形態のＣＭＯＳイメージセンサにおいて、容量Ｃ_FDを用いたときのフローティングディフュージョンの電圧を相対光量に対してプロットした低照度信号のグラフ（Ｃ_FDと表示）と、容量Ｃ_FD＋Ｃ_Sを用いたときのフローティングディフュージョンの電圧を相対光量に対してプロットした高照度信号のグラフ（Ｃ_FD＋Ｃ_Sと表示）と、高照度信号のグラフを所定のゲインで復元したグラフ（（Ｃ_FD＋Ｃ_S）’と表示）を重ねて示した図である。
ゲイン調整がなされていても、低照度信号のグラフと高照度信号のグラフに差がある場合があり、ある電位を閾値として低照度信号から高照度信号に切り替えると、その切り替え点で段差が生じ、不連続となってしまう。

本実施形態においては、図２９（Ｂ）の相対光量に対する比率のグラフに示すように、出力電圧Ａでは低照度信号（Ｃ_FD）を１００％、出力電圧Ｂでは高照度信号（Ｃ_FD＋Ｃ_S）を１００％使用し、その間の領域では出力に応じて、低照度信号（Ｃ_FD）と高照度信号（Ｃ_FD＋Ｃ_S）を所定の比率で混合して使用する。

これにより、低照度信号から高照度信号へと滑らかに切り替えを行うことができ、連続性を高めることができる。

本発明は上記の説明に限定されない。
例えば、実施形態においては、固体撮像装置について説明しているが、これに限らず、各固体撮像装置の画素を直線状に配したラインセンサや、各固体撮像装置の画素をそのまま単独で構成することで得られる光センサについても、従来には得られなかった広ダイナミックレンジ化と高感度、高Ｓ／Ｎ比を達成することができる。
また、蓄積容量素子の形状などは特に限定はなく、ＤＲＡＭのメモリキャパシタなどで容量を高めるためにこれまでに開発された種々の方法を採用することができる。
固体撮像装置としては、フォトダイオードとフォトダイオードから溢れる光電荷を蓄積する蓄積容量素子とが転送トランジスタを介して接続されている構成であればよく、ＣＭＯＳイメージセンサの他、ＣＣＤにも適用することができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

本発明の固体撮像装置は、デジタルカメラやカメラ付き携帯電話などに搭載されるＣＭＯＳイメージセンサやＣＣＤイメージセンサなどの広いダイナミックレンジが望まれているイメージセンサに適用できる。
本発明の光センサは広いダイナミックレンジが望まれている光センサに適用できる。
本発明の固体撮像装置の動作方法は広いダイナミックレンジが望まれているイメージセンサの動作方法に適用できる。

図１は本発明の第１実施形態に係るＣＭＯＳイメージセンサの１画素分の等価回路図である。 図２（Ａ）は本発明の第１実施形態にかかるＣＭＯＳイメージセンサの各画素の一部に相当する模式的断面図であり、図２（Ｂ）は図２（Ａ）の領域に相当する模式的なポテンシャル図である。 図３は本発明の第１実施形態にかかるＣＭＯＳイメージセンサの駆動ライン（φ_T、φ_S、φ_R）に印加する電圧のタイミングチャートである。 図４（Ａ）〜（Ｄ）は図３のタイミングチャートの各タイミングにおけるポテンシャル図に相当する。 図５（Ｅ）〜（Ｈ）は図３のタイミングチャートの各タイミングにおけるポテンシャル図に相当する。 図６は本発明の第１実施形態にかかるＣＭＯＳイメージセンサの全体の回路構成を示す等価回路図である。 図７（Ａ）および図７（Ｂ）は本発明の第１実施形態にかかるＣＭＯＳイメージセンサの行シフトレジスタの構成を示す回路図である。 図８（Ａ）および図８（Ｂ）は図７（Ａ）および図７（Ｂ）に示すＳ／Ｈ用行シフトレジスタＳＲ^V _SH（左）とリセット用行シフトレジスタＳＲ^V _RST（右）を含む回路に入力されるφＲ_inの波形を示し、図８（Ｃ）および図８（Ｄ）は、Ｓ／Ｈ用行シフトレジスタＳＲ^V _SH（左）とリセット用行シフトレジスタＳＲ^V _RST（右）へのイニシャル信号の入力を示す。 図９は飽和前電荷信号＋Ｃ_FDノイズ、Ｃ_FDノイズ、変調された過飽和電荷信号＋Ｃ_FD＋Ｃ_SノイズおよびＣ_FD＋Ｃ_Sノイズの４つの信号の処理を行う回路である。 図１０は本発明の第１実施形態において信号（Ｓ₁’＋Ｓ₂’＋Ｎ₂）を光量（相対値）に対してプロットした図である。 図１１は本発明の第２実施形態にかかるＣＭＯＳイメージセンサの駆動ライン（φ_T、φ_S、φ_R）に印加する電圧のタイミングチャートである。 図１２は飽和前電荷信号、飽和前電荷信号＋過飽和電荷信号、復元された超過飽和電荷信号の３つの信号の処理を行う回路である。 図１３は本発明の第２実施形態にかかるＣＭＯＳイメージセンサの駆動ライン（φ_T、φ_S、φ_R）に印加する電圧のタイミングチャートである。 図１４（Ａ）は本発明の第３実施形態にかかるＣＭＯＳイメージセンサのＣＤＳ回路の回路図であり、図１４（Ｂ）は駆動ラインの印加電圧およびサンプリングタイミングを示したタイミングチャートである。 図１５（Ａ）は本発明の第３実施形態にかかるＣＭＯＳイメージセンサのＣＤＳ回路の回路図であり、図１５（Ｂ）は駆動ラインの印加電圧およびサンプリングタイミングを示したタイミングチャートである。 図１６（Ａ）は本発明の第３実施形態にかかるＣＭＯＳイメージセンサのＣＤＳ回路の回路図であり、図１６（Ｂ）は駆動ラインの印加電圧およびサンプリングタイミングを示したタイミングチャートである。 図１７は本発明の第４実施形態に係るＣＭＯＳイメージセンサの信号処理のブロック図である。 図１８（Ａ）および図１８（Ｂ）は本発明の第４実施形態に係るＣＭＯＳイメージセンサ前処理部の構成を示すブロック図である。 図１９は本発明の第４実施形態に係るＣＭＯＳイメージセンサのゲインテーブル生成部の構成を示すブロック図である。 図２０は本発明の第４実施形態に係るＣＭＯＳイメージセンサのビデオデータ合成部の構成を示すブロック図である。 図２１は本発明の第５実施形態に係るＣＭＯＳイメージセンサの１画素分の等価回路図である。 図２２は本発明の第５実施形態に係るＣＭＯＳイメージセンサの要部の模式的なポテンシャル図である。 図２３は本発明の第５実施形態に係るＣＭＯＳイメージセンサの駆動ライン（φ_T、φ_S、φ_R）に印加する電圧のタイミングチャートである。 図２４（Ａ）〜（Ｄ）は本発明の第５実施形態に係るＣＭＯＳイメージセンサの図２３のタイミングチャートの各タイミングにおけるポテンシャル図に相当する。 図２５（Ｅ）〜（Ｇ）は本発明の第５実施形態に係るＣＭＯＳイメージセンサの図２３のタイミングチャートの各タイミングにおけるポテンシャル図に相当する。 図２６は本発明の第５実施形態に係るＣＭＯＳイメージセンサの低照度信号のグラフと高照度信号のグラフを重ねて示した図である。 図２７は本発明の第６実施形態に係るＣＭＯＳイメージセンサの全体の回路構成を示す等価回路図である。 図２８は本発明の第７実施形態に係るＣＭＯＳイメージセンサの低照度信号のグラフと高照度信号のグラフを重ねて示した図である。 図２９（Ａ）は本発明の第８実施形態に係るＣＭＯＳイメージセンサの低照度信号のグラフ、高照度信号のグラフ、高照度信号のグラフを所定のゲインで復元したグラフを重ねて示した図であり、図２９（Ｂ）は低照度信号と高照度信号を混合する比率を相対光量に対して示したグラフである。 図３０は第１従来例に係るＣＭＯＳイメージセンサの１画素分の等価回路図である。 図３１は第２従来例に係るＣＭＯＳイメージセンサの１画素分の等価回路図である。 図３２は第３従来例に係るＣＭＯＳイメージセンサの１画素分の等価回路図である。 図３３は第４従来例に係るＣＭＯＳイメージセンサの１画素分の等価回路図である。 図３４は第５従来例に係るＣＭＯＳイメージセンサの１画素分の等価回路図である。

符号の説明

１０…ｎ型半導体基板、１１…ｐ型ウェル、１２，１４，１７…ｐ⁺型分離領域、１３…ｎ型半導体領域、１５，１６…ｎ⁺型分離領域、２０，２１，２２…素子分離絶縁膜、２３，２４…ゲート絶縁膜、２５…容量絶縁膜、３０，３１…ゲート電極、３２…上部電極、３３，３４…配線、５０…ＣＭＯＳイメージセンサ部、６０…前処理部、６１，６３…差動アンプ、６２…減算ブロック、７０…ゲインテーブル生成部、７１…上限設定部、７２…下限設定部、７３…コンパレータ、７４…除算ブロック、７５…ゲインテーブル、７６…インジケータ、８０…ビデオデータ合成部、８１…リミッタ、８２…コンパレータ、８３…閾値設定部、８４，８５…セレクタ、８６…加算ブロック、８７…ビデオテーブル、８８…乗算ブロック、ＡＤＣ１〜６…ＡＤコンバータ、ＡＰ…アンプ、Ｃ₁…小容量、Ｃ₂…大容量、Ｃ_FD，Ｃ_PD，Ｃ…容量、Ｃ_S…蓄積容量素子、ＣＤＳ…ＣＤＳ回路、ＣＨ…チップ、ＣＰ，ＣＰ₁，ＣＰ₂…コンパレータ、ＣＴ_a，ＣＴ_b…回路、ＤＡ１〜４…差動アンプ、ＦＤ…フローティングディフュージョン、ＦＭ…フレームメモリ、ＧＮＤ…グラウンド、ＬＴ…光、Ｎ₁…Ｃ_FDのリセットレベルの信号（ノイズ）、Ｎ₂…Ｃ_FD＋Ｃ_Sのリセットレベルの信号（ノイズ）、ｏｕｔ…出力（ライン）、ｏｕｔ１，ｏｕｔ２…出力、ＰＤ…フォトダイオード、Ｐｉｘｅｌ…画素、Ｑ_A…過飽和電荷、Ｑ_B…飽和前電荷、Ｒ…リセットトランジスタ、Ｓ₁…飽和前電荷信号、Ｓ₁’…変調された飽和前電荷信号、Ｓ₂…過飽和電荷信号、Ｓ₂’…変調された過飽和電荷信号、Ｓ₃…超過飽和電荷信号、ＳＥ，ＳＥ₁，ＳＥ₂…セレクタ、ＳＬ…選択ライン、ＳＲ^H…列シフトレジスタ、ＳＲ^V _SH…Ｓ／Ｈ用行シフトレジスタ、ＳＲ^V _RST…リセット用行シフトレジスタ、Ｔ…トランジスタスイッチ、Ｔ₀〜Ｔ₄…時刻、Ｔ_PD…フォトダイオードの蓄積期間、Ｔ_CS…蓄積容量素子蓄積期間、Ｔ_FD…フローティングディフュージョン蓄積期間、Ｔｒ１…転送トランジスタ、Ｔｒ２…蓄積トランジスタ、Ｔｒ３…リセットトランジスタ、Ｔｒ４…増幅トランジスタ、Ｔｒ５…選択トランジスタ、ＶＤＤ…電源電圧、φ_T，φ_S，φ_R，φ_X，φ_S1+N1，φ_N1，φ_S1'+S2'+N2，φ_N2，φ_V1，φ_V2…駆動ライン

Claims (26)

1. 光を受光して光電荷を生成および蓄積するフォトダイオードと、
   前記光電荷を転送する転送トランジスタと、
   少なくとも前記転送トランジスタを介して前記フォトダイオードに接続して設けられ、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄積容量素子蓄積期間において、前記フォトダイオードから溢れる光電荷を少なくとも前記転送トランジスタを通じて蓄積する蓄積容量素子と
   を有する画素がアレイ状に複数個集積されている固体撮像装置。
2. 前記転送トランジスタと前記蓄積容量素子の間に、
   前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、
   前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トランジスタと
   をさらに有する請求項１に記載の固体撮像装置。
3. 光を受光して光電荷を生成および蓄積するフォトダイオードと、
   前記光電荷を転送する転送トランジスタと、
   前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、
   ポテンシャルの結合および分割が可能となるように前記フローティングディフュージョンに接続して設けられ、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記フローティングディフュージョンを通じて蓄積する蓄積容量素子と、
   前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トランジスタと
   を有する画素がアレイ状に複数個集積され、
   前記フローティングディフュージョンが、前記蓄積容量素子とポテンシャルが分割された状態で、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定されたフローティングディフュージョン蓄積期間において、前記フォトダイオードから溢れる光電荷を蓄積する
   固体撮像装置。
4. 前記蓄積容量素子は、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄積容量素子蓄積期間において、前記フォトダイオードから溢れる光電荷を蓄積する
   請求項３に記載の固体撮像装置。
5. 前記フローティングディフュージョンに接続して形成され、前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタと、
   前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタと、
   前記増幅トランジスタに接続して形成され、前記画素を選択するための選択トランジスタと
   をさらに有する請求項２〜４のいずれかに記載の固体撮像装置。
6. 前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分を取り、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号との差分を取る、ノイズキャンセル手段をさらに有する
   請求項５に記載の固体撮像装置。
7. 前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号を記憶する記憶手段をさらに有する
   請求項６に記載の固体撮像装置。
8. 前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分を取り、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた現フレームの電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分を取る、ノイズキャンセル手段をさらに有する
   請求項５に記載の固体撮像装置。
9. 前記蓄積容量素子と前記蓄積トランジスタの接続部に接続して形成され、前記蓄積容量素子および前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタと、
   前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタと、
   前記増幅トランジスタに接続して形成され、前記画素を選択するための選択トランジスタと
   をさらに有する請求項２〜４のいずれかに記載の固体撮像装置。
10. 前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と、前記フローティングディフュージョンの前記転送前のレベルの電圧信号との差分を取るノイズキャンセル手段をさらに有する
    請求項９に記載の固体撮像装置。
11. 前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と、前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号との差分を取るノイズキャンセル手段をさらに有する
    請求項９に記載の固体撮像装置。
12. 前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号を記憶する記憶手段をさらに有する
    請求項１１に記載の固体撮像装置。
13. 光を受光して光電荷を生成および蓄積するフォトダイオードと、
    前記光電荷を転送する転送トランジスタと、
    前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、
    ポテンシャルの結合および分割が可能となるように前記フローティングディフュージョンに接続して設けられ、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記フローティングディフュージョンを通じて蓄積する蓄積容量素子と、
    前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トランジスタと
    を有する画素がアレイ状に複数個集積され、
    前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分を取り、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた現フレームの電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分を取る、ノイズキャンセル手段をさらに有する
    固体撮像装置。
14. 前記ノイズキャンセル手段が交流結合回路を含み、前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分と、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた現フレームの電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分とを、交流成分として出力する
    請求項１３に記載の固体撮像装置。
15. 前記ノイズキャンセル手段が２キャパシタ方式差動アンプを含み、前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分と、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた現フレームの電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分とを出力する
    請求項１３に記載の固体撮像装置。
16. 光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、ポテンシャルの結合および分割が可能となるように前記フローティングディフュージョンに接続して設けられ、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記フローティングディフュージョンを通じて蓄積する蓄積容量素子と、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トランジスタとを有する画素がアレイ状に複数個集積されたセンサ部と、
    前記フローティングディフュージョンに転送された光電荷から得られた電圧信号および前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と、それぞれのリセットレベルまたはリセット相当レベルとの差分を、それぞれ算出する前処理部と、
    前記差分に応じて各画素毎のゲインを設定するゲインテーブルを生成するゲインテーブル生成部と、
    前記差分および前記ゲインテーブルのデータに応じてビデオデータを合成するビデオデータ合成部と
    を有する固体撮像装置。
17. 前記前処理部は、前記差分として、前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との第１差分と、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号あるいは前記フローティングディフュージョンのリセットレベルの電圧信号との第２差分とを算出する
    請求項１６に記載の固体撮像装置。
18. 前記ゲインテーブル生成部は、前記第１差分の値が所定の範囲内となったときに、各画素毎のゲインテーブルデータとして前記第１差分と前記第２差分の比を算出し、ゲインテーブルを生成する
    請求項１７に記載の固体撮像装置。
19. 前記ビデオデータ合成部は、予め設定されたビデオテーブルから、前記第１差分または前記第２差分と所定の閾値の和に応じてビデオデータを求め、出力する
    請求項１７に記載の固体撮像装置。
20. 前記ビデオデータ合成部は、前記第１差分または前記第２差分と前記ゲインテーブルデータの積を出力する
    請求項１８に記載の固体撮像装置。
21. 光を受光して光電荷を生成および蓄積するフォトダイオードと、
    前記光電荷を転送する転送トランジスタと、
    前記フォトダイオードに少なくとも前記転送トランジスタを介して接続して設けられ、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄積容量素子蓄積期間において、前記フォトダイオードから溢れる光電荷を少なくとも前記転送トランジスタを通じて蓄積する蓄積容量素子と
    を有する光センサ。
22. 光を受光して光電荷を生成および蓄積するフォトダイオードと、
    前記光電荷を転送する転送トランジスタと、
    前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、
    ポテンシャルの結合および分割が可能となるように前記フローティングディフュージョンに接続して設けられ、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記フローティングディフュージョンを通じて蓄積する蓄積容量素子と、
    前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トランジスタと
    を有し、
    前記フローティングディフュージョンが、前記蓄積容量素子とポテンシャルが分割された状態で、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定されたフローティングディフュージョン蓄積期間において、前記フォトダイオードから溢れる光電荷を蓄積する
    光センサ。
23. 光を受光して光電荷を生成および蓄積するフォトダイオードと、
    前記光電荷を転送する転送トランジスタと、
    前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、
    ポテンシャルの結合および分割が可能となるように前記フローティングディフュージョンに接続して設けられ、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記フローティングディフュージョンを通じて蓄積する蓄積容量素子と、
    前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トランジスタと
    を有し、
    前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分を取り、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号との差分、または、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた現フレームの電圧信号と前記フローティングディフュージョンおよび前記蓄積容量素子の次フレームのリセットレベルの電圧信号との差分を取る、ノイズキャンセル手段をさらに有する
    光センサ。
24. 光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタと、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、ポテンシャルの結合および分割が可能となるように前記フローティングディフュージョンに接続して設けられ、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記フローティングディフュージョンを通じて蓄積する蓄積容量素子と、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トランジスタとを有するセンサ部と、
    前記フローティングディフュージョンに転送された光電荷から得られた電圧信号および前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と、それぞれのリセットレベルまたはリセット相当レベルとの差分を、それぞれ算出する前処理部と、
    前記差分に応じて各画素毎のゲインを設定するゲインテーブル生成部と、
    前記差分および前記ゲインテーブルのデータに応じてビデオデータを合成するビデオデータ合成部と
    を有する光センサ。
25. 光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタおよび蓄積トランジスタと、前記転送トランジスタを介して前記フォトダイオードに接続して設けられたフローティングディフュージョンと、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記蓄積トランジスタを通じて蓄積し、前記蓄積トランジスタにより前記フローティングディフュージョンとのポテンシャルの結合または分割が制御される蓄積容量素子とを有する画素がアレイ状に複数個集積された固体撮像装置の動作方法であって、
    電荷蓄積前において、前記転送トランジスタをオフとし、前記蓄積トランジスタをオンとして、前記フローティングディフュージョンおよび前記蓄積容量素子内の光電荷を排出する工程と、
    前記フローティングディフュージョンと前記蓄積容量素子のリセットレベルの電圧信号を読み出す工程と、
    前記フォトダイオードで発生する光電荷のうち飽和前電荷を前記フォトダイオードに蓄積し、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定された蓄積容量素子蓄積期間において、前記フォトダイオードから溢れる過飽和電荷を前記フローティングディフュージョンおよび前記蓄積容量素子において蓄積する工程と、
    前記蓄積トランジスタをオフとして、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを分割し、前記フローティングディフュージョン内の光電荷を排出する工程と、
    前記フローティングディフュージョンのリセットレベルの電圧信号を読み出す工程と、
    前記転送トランジスタをオンとして前記飽和前電荷を前記フローティングディフュージョンに転送し、前記飽和前電荷を含む電圧信号を読み出す工程と、
    前記蓄積トランジスタをオンとして、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合し、前記飽和前電荷と前記過飽和信号を含む電圧信号を読み出す工程と
    を有する固体撮像装置の動作方法。
26. 光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタおよび蓄積トランジスタと、前記転送トランジスタを介して前記フォトダイオードに接続して設けられたフローティングディフュージョンと、前記フォトダイオードの蓄積期間に前記フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記蓄積トランジスタを通じて蓄積し、前記蓄積トランジスタにより前記フローティングディフュージョンとのポテンシャルの結合または分割が制御される蓄積容量素子とを有する画素がアレイ状に複数個集積された固体撮像装置の動作方法であって、
    電荷蓄積前において、前記転送トランジスタをオフとし、前記蓄積トランジスタをオンとして、前記フローティングディフュージョンおよび前記蓄積容量素子内の光電荷を排出する工程と、
    前記フローティングディフュージョンと前記蓄積容量素子のリセットレベルの電圧信号を読み出す工程と、
    前記フォトダイオードで発生する光電荷のうち飽和前電荷を前記フォトダイオードに蓄積し、前記フォトダイオードから溢れる過飽和電荷を前記フローティングディフュージョンおよび前記蓄積容量素子において蓄積する工程と、
    前記蓄積トランジスタをオフとして、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを分割し、前記フローティングディフュージョン内の光電荷を排出する工程と、
    前記フローティングディフュージョンのリセットレベルの電圧信号を読み出す工程と、
    前記蓄積容量素子とポテンシャルが分割された状態の前記フローティングディフュージョンにより、前記フォトダイオードの蓄積期間内から所定の期間の比率で設定されたフローティングディフュージョン蓄積期間において、前記フォトダイオードから溢れる超過飽和電荷を蓄積する工程と、
    前記超過飽和電荷を含む電圧信号を読み出す工程と、
    前記転送トランジスタをオンとして前記飽和前電荷を前記フローティングディフュージョンに転送し、前記飽和前電荷を含む電圧信号を読み出す工程と、
    前記蓄積トランジスタをオンとして、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合し、前記飽和前電荷と前記過飽和信号を含む電圧信号を読み出す工程と
    を有する固体撮像装置の動作方法。
    

Images