JP2005277356A - 回路装置 - Google Patents

回路装置

Info

Publication number
JP2005277356A
JP2005277356A JP2004092561A JP2004092561A JP2005277356A JP 2005277356 A JP2005277356 A JP 2005277356A JP 2004092561 A JP2004092561 A JP 2004092561A JP 2004092561 A JP2004092561 A JP 2004092561A JP 2005277356 A JP2005277356 A JP 2005277356A
Authority
JP
Japan
Prior art keywords
chip
circuit device
conductive
substrate
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004092561A
Other languages
English (en)
Inventor
Atsushi Kato
敦史 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004092561A priority Critical patent/JP2005277356A/ja
Priority to TW093139760A priority patent/TWI261328B/zh
Priority to US11/040,931 priority patent/US7405486B2/en
Priority to KR1020050007455A priority patent/KR100613790B1/ko
Priority to CNB200510006103XA priority patent/CN100536127C/zh
Publication of JP2005277356A publication Critical patent/JP2005277356A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】スタックタイプの実装において、上層のＩＣチップと下層のＩＣチップは絶縁性接着剤などにより絶縁されるため、上層にアナログＩＣチップを積層すると基板がフローティング状態となり、所望の特性が得られない問題があった。
【解決手段】ＩＣチップの上に導電層を配置し、導電層上にアナログＩＣチップを固着する。導電層は、固定電位パターンにボンディングワイヤ等で接続することにより、アナログＩＣチップ裏面（基板）に固定電位を印加することができる。これにより、アナログＩＣチップを上段に積層する実装構造が実現でき、アナログＩＣチップを含む回路装置のスタック実装の汎用性が高まると共に実装面積が低減し、かつ特性を向上させることができる。
【選択図】 図１

Description

本発明は、複数のＩＣチップを積層する回路装置に係り、特に上層に基板電位が固定されるＩＣチップを積層する回路装置に関する。
半導体集積回路の高集積化、コンパクト化に伴ない、スタックタイプの回路装置は高集積ＩＣとして注目される構成の一つである。
図６は、従来のスタックタイプの回路装置の構成を示す断面図である。
基板１５０の一方の面に複数の配線１５６が設けられ、第１のＩＣチップ１５１が接着部材１５９により固着される。さらにその上に絶縁性の接着部材１６０を介して第２のＩＣチップ１５２が積層されている。各ＩＣチップ１５１、１５２の表面にはそれぞれ電極パッド（不図示）が設けられ、基板１５０上に設けられた配線１５６に、ボンディングワイヤ１５３等により接続している。各配線１５６は基板１に設けられたスルーホールＴＨを介して基板１５０の裏面に設けられた、はんだボール等の外部端子１５４に接続する。
これら積層ＩＣチップ１５１、１５２及びボンディングワイヤ１５３、配線１５６は封止樹脂１５５により封止され、パッケージ化されている（例えば特許文献１参照。）。
特開２００２−３６８１８９号公報
上記のようなスタックタイプの回路装置において、第２のＩＣチップ１５２の固着は、第１のＩＣチップ１５１との絶縁のためダイアタッチシートまたは絶縁性接着剤等により固着されている。すなわち、第２のＩＣチップ１５２の基板は、フローティング状態で実装されている。
しかし、例えば第２のＩＣチップ１５２にバイポーラＩＣ等、基板電位を固定して使用するＩＣチップを採用したい場合、このチップを上層に積層すると基板電位がフローティング状態となり、十分な特性が得られない問題がある。
このため、バイポーラＩＣ等、固定電位で使用するＩＣを含む回路装置においては、スタック実装の場合には固定電位で使用するＩＣは常に最下層に配置しており、スタック実装の汎用性に限界があった。
また、スタック実装ができないものについては固定電位で使用するＩＣをほぼ平面上に配置するなどしており、実装面積が増大する問題もあった。
本発明は、かかる課題に鑑みてなされ、第１に、固定電位パターンを含む複数の導電パターンと、基板電位が固定されるＩＣチップ含む複数のＩＣチップと、導体層とを具備し、前記基板電位が固定されるＩＣチップを前記導体層上に固着して該ＩＣチップが上層になるように前記複数のＩＣチップを積層実装し、該導体層を前記固定電位パターンに接続することにより解決するものである。
また、前記複数の導電パターンは、支持基板に設けられることを特徴とするものである。
また、前記複数の導電パターンは、裏面を露出して絶縁性樹脂に埋め込まれ、支持されることを特徴とするものである。
また、前記複数の導電パターンは、絶縁性樹脂で封止されることを特徴とするものである。
また、前記導体層と下層の前記ＩＣチップの間に絶縁層が配置されることを特徴とするものである。
また、前記固定電位はＧＮＤ電位またはＶＤＤ電位であることを特徴とするものである。
本発明によれば、複数のＩＣチップを積層実装する回路装置において、基板電位を固定するＩＣチップをフローティング状態にせずに２層目以上に積層させることができる。
これにより、基板電位を固定するＩＣチップを含む回路装置のスタック実装の汎用性が高まると共に実装面積が低減し、かつ当該ＩＣチップのベアチップの特性を維持することができる。
図１から図５を参照して、本発明の一実施形態を説明する。
図１は本実施形態の回路装置を示す断面図である。
回路装置２０は、複数の導電パターンと、複数のＩＣチップと、導体層とから構成される。複数のＩＣチップには基板電位を固定するＩＣチップが含まれており、本実施形態では基板電位を固定するＩＣチップ８と、他のＩＣチップ４との２つのチップを積層実装した例に説明する。
複数の導電パターン２は所定の配線パターンで配置され、そのうち少なくとも１つにＧＮＤ電位（またはＶＤＤ電位）が印加される固定電位パターン２ａを含んでいる。尚、固定電位パターンは以下ＧＮＤパターンとして説明する。
１層目となる第１のＩＣチップ４は、ベアチップであり表面側に電極パッド（不図示）を有しており裏面は例えば導電パターン２に固着される。尚、第１のＩＣチップ４と絶縁基板１との固着は、第１のＩＣチップ４の構成により絶縁性または導電性の接着材料３にて固着される。また、第１のＩＣチップ４はその構成により導電パターン２上に固着されなくてもよい。
第１のＩＣチップ４の電極パッドは、所定の導電パターン２とボンディングワイヤ１０等により接続される。
第１のＩＣチップ４表面には、絶縁性接着剤などの絶縁層５を介して導体層６が配置される。導体層６は、ワイヤボンドの圧着に耐えられる所定の強度が必要であり、例えばシリコン基板、ポリイミド、エポキシ樹脂等をコアとして、その表面にアルミニウムなどを導電箔として接着したり、金属蒸着膜を形成するなどした構成となっている。
また、銅箔などで所定の強度が得られればコアは不要であり、絶縁層５に直接固着して導体層６としてもよい。銅箔を用いる場合には、採用するボンディングワイヤによりワイヤボンド領域に所定のメッキ処理等が施される。
導体層６上には、導電性の接着剤７により２層目の第２のＩＣチップ８が固着される。第２のＩＣチップ８は、バイポーラトランジスタ等のように基板（チップ裏面）に固定電位を印加して用いるＩＣチップであり、例えばアナログＩＣのベアチップである。尚、本明細書においては以下アナログＩＣチップを例に説明するが、これに限らず、上記の如く基板に固定電位を印可する必要のあるＩＣチップであればよい。また、固定電位とは、ここではＧＮＤ電位、ＶＤＤ電位、等、電位が変動しないものをいう。
第２のＩＣチップ８の表面にも電極パッド（不図示）が設けられ、所定の導電パターン２とボンディングワイヤ１０等により接続される。
そして導体層６は、ボンディングワイヤ１０等により、ＧＮＤパターン２ａに接続される。ＧＮＤパターン２ａは前述の如く固定電位が印加される導電パターンであり、これにより、第２のＩＣチップ８は、導体層６とＧＮＤパターン２ａを介して基板がＧＮＤ電位に固定され、フローティング状態とならないため、十分な特性を得ることができる。
例えば、デジタルテレビ受像機に使用される回路装置の場合、デジタル信号処理用のＩＣチップと受信用のＩＣチップを一体的にモールドする場合がある。この場合、第１のＩＣチップ４がデジタル信号用のＩＣチップであり、第２のＩＣチップ８が受信用のＩＣチップである。
バイポーラトランジスタ等のアナログＩＣは、一般的に基板の電位を固定して用いるが、図６のごとき従来のスタック構造においては基板を固定電位にすることができないため、アナログＩＣを上層にスタックすることは困難であった。
しかし、本実施形態によれば、上層の第２のＩＣチップ８の裏面（基板）に導体層６をコンタクトさせ、導体層６にＧＮＤ電位を印加することができる。これにより、アナログＩＣチップを、ベアチップの状態の特性を落とさずに上層に積層することができ、スタック実装の汎用性が高まると共に、実装面積の小型化に寄与できる。
次に図２および図３を参照して本実施形態の製造方法の一例を示す。
第１工程（図２（Ａ）参照）：固定電位パターン２ａを含む導電パターン２を絶縁性樹脂に埋め込んで支持した支持材１を準備する。支持材１の表裏面には、導電パターン２の表裏面が露出する。支持材１はプリント基板、またはリードフレーム等で、その表面に導電パターン２を形成したものであってもよい。
第２工程（図２（Ｂ）参照）：導電パターン２上に、接着剤３を塗布する。この場合、実装される第１のＩＣチップの用途に応じて、絶縁性／導電性の何れでもよい。そして、第１のＩＣチップ４を固着する。
第３工程（図３（Ａ）参照）：次に導体層６を準備する。ここでは、導体層６は、シリコン基板６ａをコアとして表面に例えばアルミニウムなどの金属蒸着膜６ｂを形成した構造とする。そして導体層６（シリコン基板６ａ）裏面は絶縁性の接着シート５を貼り付けておく。
そして、図３（Ｂ）の如く導体層６を第１のＩＣチップ４上に搭載し、絶縁性の接着シート５（または接着剤）により固着する。尚、第１のＩＣチップ４表面には電極パッドが配置されているので、当然ながら導体層６は、その電極パッドが露出する様なパターンに形成されている。
第４工程（図３（Ｃ）参照）：その後、金属蒸着膜６ｂの上に導電性接着剤７を塗布等する。その上に第２のＩＣチップ８を固着する。このとき、導電性接着剤７は、導体層６上で、ワイヤボンドの固着領域分を残して塗布等する。
そして、第１のＩＣチップ４の電極パッドと所定の導電パターン２、および第２のＩＣチップ８の電極パッド９と所定の導電パターン２とをボンディングワイヤ１０等で接続する。更に、導体層６と、ＧＮＤパターン２ａとをボンディングワイヤ１０等で接続し、図１に示す構造を得る。固定電位パターンにはＧＮＤ、ＶＤＤ等の固定電位を印加することにより、第２のＩＣ８の基板電位が固定される。
次に、図４から図５を参照して上記の回路装置のパッケージ例を説明する。
まず、図４を参照して、図４（Ａ）は、実装基板を不要にしたタイプの回路装置であり、図４（Ｂ）は導電パターンを有する樹脂シートを用いてパッケージしたものであり、図４（Ｃ）は多層配線構造の基板を用いた場合の断面図である。
図４（Ａ）は、例えば所望の導電パターンを有した支持基板上に、図示の如き素子を実装、モールドした後、支持基板を剥がすことで可能である。またＣｕ箔をハーフエッチングして、素子を実装、モールドした後、パッケージの裏面に存在するＣｕ箔をエッチバックすることにより可能である。さらには、打ち抜きリードフレームの裏面を下金型に当接しながら、モールドしても実現できる。ここでは２番目のハーフエッチングを採用した場合を例に説明する。
つまり、図４（Ａ）の如く、導電パターン２は、絶縁性樹脂３１に埋め込まれて支持され、裏面は絶縁性樹脂３１から露出する。この場合導電パターン２は、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の合金から成る導電箔等であるが、他の導電材料でも可能であり、特にエッチングできる導電材が好ましい。
この場合、製造工程においてシート状の導電箔に、導電箔の厚みに達しない分離溝３２をハーフエッチングで設けることで、導電パターン２が形成される。そして分離溝３２は絶縁性樹脂３１が充填されて導電パターン側面の湾曲構造と嵌合して強固に結合する。その後、分離溝３２下方の導電箔をエッチングすることにより導電パターン２は個々に分離し、絶縁性樹脂３１により支持されるものである。
すなわち絶縁性樹脂３１は、導電パターン２の裏面を露出させて、回路装置２０、ボンディングワイヤ１０を封止している。絶縁性樹脂３１としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。具体的には、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。このパッケージにおいて、絶縁性樹脂３１は回路装置２０等を封止すると同時に、回路モジュール全体を支持する働きも有する。このように、全体を絶縁性樹脂３１で封止することにより、回路装置が導電パターン２から分離してしまうのを防止することができる。
回路装置２０は導電パターン（ランド）２上に、その用途に応じて絶縁性または導電性接着剤３で固着され、電極パッドにはボンディングワイヤ１０が熱圧着され、導電パターン２と接続される。また、導体層６にもボンディングワイヤ１０が熱圧着され、ＧＮＤパターン２ａと接続される。
なお、絶縁性樹脂３１の厚さは、回路装置２０のボンディングワイヤ１０の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
絶縁性樹脂３１の裏面と導電パターン２の裏面は、実質一致している構造となっている。そして、裏面には所望の領域を開口した絶縁樹脂（例えば半田レジスト）３３を設け、露出した導電パターン２に半田等の導電材を被着して裏面電極３４を形成し、回路装置として完成する。
次に図４（Ｂ）の如き構造によれば、導電パターン２の配線の自由度を向上させることができる。
導電パターン２は回路装置１０と一体で絶縁性樹脂３１に埋め込まれて支持される。後述するがこの場合の導電パターン２は、絶縁樹脂４１の表面に導電膜４２を形成した絶縁樹脂シート４３を準備し、導電膜４２をパターニングすることにより形成される。
絶縁樹脂４１の材料は、ポリイミド樹脂またはエポキシ樹脂等の高分子から成る絶縁材料で成る。また熱伝導性が考慮され、中にフィラーが混入されても良い。材料としては、ガラス、酸化Ｓｉ、酸化アルミニウム、窒化Ａｌ、Ｓｉカーバイド、窒化ボロン等が考えられる。絶縁樹脂４１の膜厚はペースト状のものを塗ってシートとするキャスティング法の場合、１０ｍ〜１００μｍ程度である。また、市販のものは２５μｍが最小の膜厚である。
導電膜４２は、好ましくは、Ｃｕを主材料とするもの、Ａｌ、Ｆｅ、Ｆｅ−Ｎｉ、または公知のリードフレームの材料であり、メッキ法、蒸着法またはスパッタ法で絶縁樹脂２に被覆されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。
導電パターン２は、導電膜４２上を所望のパターンのホトレジストで被覆し、ケミカルエッチングにより所望のパターンを形成する。
導電パターン２は、ボンディングワイヤの固着領域を露出して他の部分をオーバーコート樹脂４４で被覆される。オーバーコート樹脂４４は溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着し、熱硬化させたものである。
また、固着領域上にはボンディング性を考慮して、Ａｕ、Ａｇ等のメッキ膜４５が形成される。このメッキ膜４５は例えばオーバーコート樹脂４４をマスクとして固着領域上に選択的に無電界メッキされる。
回路装置２０はベアチップのままオーバーコート樹脂４４上に接着剤３でダイボンドされる。
そして回路装置２０の各電極パッドおよび導体層６はボンディングワイヤ１０により導電パターン２およびＧＮＤパターン２ａの固着領域に接続する。
絶縁樹脂シート４３は、絶縁性樹脂３１により被覆され、これにより導電パターン２も絶縁性樹脂３１に埋め込まれる。モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等でも可能である。しかし、量産性を考慮すると、トランスファーモールド、インジェクションモールドが適している。
裏面は絶縁樹脂シート４３の裏面すなわち絶縁樹脂４１が露出しており、絶縁樹脂４１の所望の位置を開口して導電パターン２の露出部分に外部電極３４を設ける。
この構造によれば、回路装置２０とその下の導電パターン２とはオーバーコート樹脂４４で電気的に絶縁されるので、導電パターン２は回路装置の下でも自由に配線できる。
以上、導電パターン２を形成した絶縁樹脂シート４３の場合を例に説明したが、これに限らず、図４（Ａ）の導電パターン２上をオーバーコート樹脂４４で被覆する構造でもよい。またフレキシブルシートなどの支持基板上に設けた導電パターン２上をオーバーコート樹脂４４で被覆した構造でもよく、何れの場合においても、導電パターン２を回路装置下方に配線できるので、配線の自由度が向上するパッケージを実現できる。
次に、図４（Ｃ）は、導電パターン２の多層配線構造を実現したものである。なお、図４（Ｂ）と同一構成要素は同一符号で示し、説明は省略する。
導電パターン２は回路装置２０と一体で絶縁性樹脂３１に埋め込まれて支持される。後述するがこの場合の導電パターン２は、絶縁樹脂４１表面の実質全域に第１の導電膜４２ａが形成され、裏面にも実質全域に第２の導電膜４２ｂが形成された絶縁樹脂シート４３を準備し、これらの導電膜４２をパターニングすることにより形成される。
絶縁樹脂４１、導電膜４２の材料は図４（Ｂ）の場合と同様であり、導電パターン２は、第１の導電膜４２ａ、第２の導電膜４２ｂ上を所望のパターンのホトレジストで被覆し、ケミカルエッチングにより所望のパターンを形成する。
また、図４（Ｃ）においては、多層接続手段４６により絶縁樹脂４１を介して上層、下層に分離されている導電パターン２を電気的に接続する。多層接続手段４６はＣｕ等のメッキ膜を貫通孔４７に埋め込んだものである。メッキ膜は、ここではＣｕを採用したが、Ａｕ、Ａｇ、Ｐｄ等を採用しても良い。
実装面側の導電パターン２は、ボンディングワイヤ１０の固着領域を露出して他の部分をオーバーコート樹脂４４で被覆され、固着領域にはメッキ膜４５が設けられる。
回路装置１０はベアチップのままオーバーコート樹脂４４上に接着剤９でダイボンドされる。
そして回路装置１０の電極パッドおよび導体層６はボンディングワイヤ１０により導電パターン２およびＧＮＤパターン２ａに接続する。
絶縁樹脂シート４３は、絶縁性樹脂３１により被覆され、これにより第１の導電膜４２ａからなる導電パターン２も絶縁性樹脂３１に埋め込まれ、一体で支持される。
絶縁樹脂下方の第２の導電膜４２ｂからなる導電パターン２は、絶縁性樹脂３１からは露出しているが、絶縁性樹脂３１で絶縁シート４３の一部を被覆することにより一体で支持され、第１の導電膜４２ａからなる導電パターン２と多層接続手段１２を介して電気的に接続されて多層配線構造を実現している。下層の導電パターン２は外部電極３４を形成する部分を露出して溶剤で溶かしたエポキシ樹脂等をスクリーン印刷してオーバーコート樹脂４８で大部分が被覆され、半田のリフローあるいは半田クリームのスクリーン印刷によりこの露出部分に外部電極３４が設けられる。
また外部電極３４は第２の導電膜４２ｂをエッチングしてその表面を金あるいはパラジウムメッキ膜で被覆したバンプ電極でも達成できる。
次に、図５を用いて、支持基板を用いたチップサイズパッケージの一例を示す。図５（Ａ）は、図４（Ｃ）に示すパッケージにおいてオーバーコート樹脂４４を不要とした場合のパッケージであり、図５（Ｂ）は３層以上の多層配線構造の場合である。
支持基板５１は例えばガラスエポキシ基板等の絶縁性基板である。なお支持基板５１としてフレキシブルシートを採用しても同様である。
ガラスエポキシ基板５１の表面には、Ｃｕ箔を圧着し、パターニングした導電パターン２が配置され、基板５１裏面には外部接続用の裏面電極３４が設けられる。そしてスルーホールＴＨを介して、導電パターン２と裏面電極３４が電気的に接続されている。
基板５１表面にはベアの回路装置１０が接着剤３により固着される。回路装置１０の電極パッドおよび導体層６にはボンディングワイヤ１０が圧着され、導電パターン２、ＧＮＤパターン２ａと接続する。
そして、回路装置１０、導電パターン２、ボンディングワイヤ１０は、絶縁性樹脂３１により封止され、基板５１と一体で支持される。絶縁性樹脂３１の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。このように、全体を絶縁性樹脂３１で封止することにより、回路装置が基板から分離してしまうのを防止することができる。
一方、支持基板５１としてセラミック基板を用いても良く、この場合は、導電パターン２および裏面電極３４は、導電ペーストにより基板５１の表面と裏面に印刷、焼結して設けられ、スルーホールＴＨを介して接続され、絶縁性樹脂３１により基板３１と回路装置１０を一体で支持する。
また、図５（Ｂ）のごとく、複数の支持基板５１毎に配線層となる導電パターン２を設け、スルーホールＴＨを介して上層と下層の導電パターン２を接続することにより、支持基板５１を有する場合でも多層配線構造が可能となる。
また、図示は省略するが、支持基板にリードフレームを採用し、樹脂モールドしてもよいし、金属ケースや他のケーシング材による封止でもよい。
尚、本実施形態は２段のスタック実装構造を例に説明したが、基板電位を固定電位としたいＩＣチップの裏面に導体層６を設け、導電層６を固定電位パターン２ａと接続することにより、２層以上のスタック実装も可能である。また、第２のＩＣチップ８であるアナログＩＣチップが複数層スタックされた構造であってもよい。
本発明の回路装置を示す断面図である。 本発明の回路装置の製造方法を示す断面図である。 本発明の回路装置の製造方法を示す断面図である。 本発明の回路装置のパッケージ例を示す断面図である。 本発明の回路装置のパッケージ例を示す断面図である。 従来の回路装置を示す断面図である。
符号の説明
１ 支持材
２ 導電パターン
２ａ 固定電位パターン
３ 接着剤
４ 第１のＩＣチップ
５ 絶縁層
６ 導体層
７ 導電性接着剤
８ 第２のＩＣチップ
１０ ボンディングワイヤ
２０ 回路装置
３１ 絶縁性樹脂
３３ 絶縁樹脂
３４ 裏面電極
４１ 絶縁樹脂
４２ 導電膜
４３ 樹脂シート
４４ オーバーコート樹脂
４５ メッキ膜
４６ 多層接続手段
４７ 貫通孔
４８ オーバーコート樹脂
５１ 基板
ＴＨ スルーホール

Claims (6)

  1. 固定電位パターンを含む複数の導電パターンと、
    基板電位が固定されるＩＣチップ含む複数のＩＣチップと、
    導体層とを具備し、
    前記基板電位が固定されるＩＣチップを前記導体層上に固着して該ＩＣチップが上層になるように前記複数のＩＣチップを積層実装し、該導体層を前記固定電位パターンに接続することを特徴とする回路装置。
  2. 前記複数の導電パターンは、支持基板に設けられることを特徴とする請求項１に記載の回路装置。
  3. 前記複数の導電パターンは、裏面を露出して絶縁性樹脂に埋め込まれ、支持されることを特徴とする請求項１に記載の回路装置。
  4. 前記複数の導電パターンは、絶縁性樹脂で封止されることを特徴とする請求項１に記載の回路装置。
  5. 前記導体層と下層の前記ＩＣチップの間に絶縁層が配置されることを特徴とする請求項１に記載の回路装置。
  6. 前記固定電位はＧＮＤ電位またはＶＤＤ電位であることを特徴とする請求項１に記載の回路装置。
JP2004092561A 2004-03-26 2004-03-26 回路装置 Pending JP2005277356A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004092561A JP2005277356A (ja) 2004-03-26 2004-03-26 回路装置
TW093139760A TWI261328B (en) 2004-03-26 2004-12-21 Circuit device
US11/040,931 US7405486B2 (en) 2004-03-26 2005-01-21 Circuit device
KR1020050007455A KR100613790B1 (ko) 2004-03-26 2005-01-27 회로 장치
CNB200510006103XA CN100536127C (zh) 2004-03-26 2005-01-28 电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004092561A JP2005277356A (ja) 2004-03-26 2004-03-26 回路装置

Publications (1)

Publication Number Publication Date
JP2005277356A true JP2005277356A (ja) 2005-10-06

Family

ID=34988802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004092561A Pending JP2005277356A (ja) 2004-03-26 2004-03-26 回路装置

Country Status (5)

Country Link
US (1) US7405486B2 (ja)
JP (1) JP2005277356A (ja)
KR (1) KR100613790B1 (ja)
CN (1) CN100536127C (ja)
TW (1) TWI261328B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158244A (ja) * 2005-12-08 2007-06-21 Fujitsu Ltd 半導体装置に配設される中継部材、半導体装置、及び半導体装置の製造方法
JP2013084974A (ja) * 2007-05-16 2013-05-09 Qualcomm Inc ダイ積層システムおよび方法
JP2015095489A (ja) * 2013-11-08 2015-05-18 新光電気工業株式会社 半導体装置
JP2023015234A (ja) * 2017-12-20 2023-01-31 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びチューナ装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4094614B2 (ja) * 2005-02-10 2008-06-04 エルピーダメモリ株式会社 半導体記憶装置及びその負荷試験方法
JP2006261485A (ja) * 2005-03-18 2006-09-28 Renesas Technology Corp 半導体装置およびその製造方法
JP4748648B2 (ja) * 2005-03-31 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
JP5103245B2 (ja) * 2008-03-31 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
TWI425603B (zh) * 2009-09-08 2014-02-01 Advanced Semiconductor Eng 晶片封裝體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
TWI523188B (zh) * 2009-11-30 2016-02-21 精材科技股份有限公司 晶片封裝體及其形成方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI463622B (zh) * 2010-03-04 2014-12-01 Advanced Semiconductor Eng 具有單側基板設計的半導體封裝及其製造方法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8895440B2 (en) * 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
CN103268868A (zh) * 2013-04-27 2013-08-28 华中科技大学 一种表面贴装用气密性金属外壳
KR20160090705A (ko) * 2015-01-22 2016-08-01 에스케이하이닉스 주식회사 패키지 기판 및 이를 이용한 반도체 패키지
JP6927179B2 (ja) * 2018-10-12 2021-08-25 Tdk株式会社 電気部品の積層体とその製造方法
US20210118838A1 (en) * 2019-10-16 2021-04-22 Nanya Technology Corporation Chip-package device
CN111342814B (zh) * 2020-02-10 2021-09-21 诺思(天津)微***有限责任公司 一种体声波滤波器和多工器以及电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277438B1 (ko) 1998-05-28 2001-02-01 윤종용 멀티칩패키지
US6437446B1 (en) * 2000-03-16 2002-08-20 Oki Electric Industry Co., Ltd. Semiconductor device having first and second chips
JP3488888B2 (ja) * 2000-06-19 2004-01-19 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板
TW459363B (en) * 2000-11-22 2001-10-11 Kingpak Tech Inc Integrated circuit stacking structure and the manufacturing method thereof
US20020140073A1 (en) * 2001-03-28 2002-10-03 Advanced Semiconductor Engineering, Inc. Multichip module
JP4544784B2 (ja) 2001-06-11 2010-09-15 Ｏｋｉセミコンダクタ株式会社 半導体スタックドパッケージ及びその製造方法
US7034388B2 (en) * 2002-01-25 2006-04-25 Advanced Semiconductor Engineering, Inc. Stack type flip-chip package
US6833287B1 (en) * 2003-06-16 2004-12-21 St Assembly Test Services Inc. System for semiconductor package with stacked dies

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158244A (ja) * 2005-12-08 2007-06-21 Fujitsu Ltd 半導体装置に配設される中継部材、半導体装置、及び半導体装置の製造方法
JP4707548B2 (ja) * 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
US7973404B2 (en) 2005-12-08 2011-07-05 Fujitsu Semiconductor Limited Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
JP2013084974A (ja) * 2007-05-16 2013-05-09 Qualcomm Inc ダイ積層システムおよび方法
US9159694B2 (en) 2007-05-16 2015-10-13 Qualcomm Incorporated Die stacking system and method
JP2015095489A (ja) * 2013-11-08 2015-05-18 新光電気工業株式会社 半導体装置
JP2023015234A (ja) * 2017-12-20 2023-01-31 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びチューナ装置
JP7357136B2 (ja) 2017-12-20 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びチューナ装置

Also Published As

Publication number Publication date
TWI261328B (en) 2006-09-01
KR100613790B1 (ko) 2006-08-22
TW200532823A (en) 2005-10-01
KR20050095550A (ko) 2005-09-29
US20050212110A1 (en) 2005-09-29
CN100536127C (zh) 2009-09-02
CN1674277A (zh) 2005-09-28
US7405486B2 (en) 2008-07-29

Similar Documents

Publication Publication Date Title
KR100613790B1 (ko) 회로 장치
US6548328B1 (en) Circuit device and manufacturing method of circuit device
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
TWI290349B (en) Thermally enhanced coreless thin substrate with an embedded chip and method for manufacturing the same
US20020113323A1 (en) Integrated semiconductor circuit
KR100665151B1 (ko) 회로 장치
US6271057B1 (en) Method of making semiconductor chip package
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2003007916A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
JP3574026B2 (ja) 回路装置およびその製造方法
JP2002076182A (ja) 回路装置の製造方法
JP3634709B2 (ja) 半導体モジュール
JP3510839B2 (ja) 半導体装置およびその製造方法
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
JP2001217338A (ja) 回路装置およびその製造方法
JP2004207278A (ja) 回路装置およびその製造方法
US20010000156A1 (en) Package board structure and manufacturing method thereof
JP2001250887A (ja) 回路装置の製造方法
JP4443190B2 (ja) 半導体装置の製造方法
JP2003046055A (ja) 板状体、リードフレームおよび半導体装置の製造方法
JP2005175509A (ja) 回路装置
JP3691328B2 (ja) 回路装置および回路モジュール
JP2000307038A (ja) チップサイズ・パッケージ（ｃｓｐ）及びその作製方法
KR100432137B1 (ko) 칩 스케일 패키지 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100309