JP4544784B2 - 半導体スタックドパッケージ及びその製造方法 - Google Patents
半導体スタックドパッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP4544784B2 JP4544784B2 JP2001175523A JP2001175523A JP4544784B2 JP 4544784 B2 JP4544784 B2 JP 4544784B2 JP 2001175523 A JP2001175523 A JP 2001175523A JP 2001175523 A JP2001175523 A JP 2001175523A JP 4544784 B2 JP4544784 B2 JP 4544784B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- main surface
- rewiring
- post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は半導体スタックドパッケージ及びその製造方法に関するものである。
【0002】
【従来の技術】
従来、この種の半導体パッケージは、図4〜6に示したように、ICチップを複数段重ねた構造をしている。
【0003】
図4は基板20にICチップ21,22を2段重ねて両方のICチップ21,22共にAuワイヤ23によりワイヤボンド接続し、それらをモールド樹脂24で封止し、基板20に半田ボール25を設けたものである。
【0004】
図5は基板20に2段重ねした一方のICチップ21をワイヤボンド接続し、もう一方のICチップ22をAuスタッドバンプ26を使用してフリップチップ接続したものである。
【0005】
図6は、図4及び図5の基板20の代りにリードフレーム27を使用し、両方のICチップ21,22共にリードフレーム27にワイヤボンド接続したものである。
【0006】
【発明が解決しようとする課題】
しかしながら、上記した構造では、ワイヤボンドを使用するので、電気的特性が十分でなく、また製造に工数がかかるという問題があった。
【0007】
【課題を解決するための手段】
上述した課題を解決するため、本発明は、再配線とポストを形成した第1のICチップの主面と、バンプ(又は再配線とポスト)を形成した第2のICチップの主面及び基板の基板配線とを対向させて異方導電性フィルムにより一括して密着接続し、異方導電性フィルムを介して、第1のICチップの再配線と第2のICチップのバンプ(又はポスト)とを電気的に接続し、第1のICチップのポストと基板配線とを電気的に接続したものである。
【0008】
【発明の実施の形態】
図1は本発明の第1の実施形態を示す断面図である。
【0009】
図は第1のICチップ1と第2のICチップ2を基板3に搭載した構造を示している。
【0010】
第1のICチップ1の主面には、例えばポリイミド膜の絶縁膜4を形成した後、例えばCuによる再配線5が行われる。
【0011】
フリップチップである第2のICチップ2に形成した、例えばAuスタッドバンプのバンプ6に対応する再配線5の所には、図示してないパッドが設けられている。なお、バンプ6はAuスタッドバンプやメッキ法などにより形成したAuバンプなどが使用される。
【0012】
基板3には開口部7が形成され、またその表面には基板配線8が形成されている。基板配線8の所定位置には第1のICチップ1との接続に使用される図示してないパッドが設けられている。
【0013】
基板3側のパッドに対応する位置の再配線5の所には、ポスト9例えばCuポストが設けられている。当然ながら、第1のICチップ1は、ポスト9の部分と、第2のICチップ2のバンプ6が接続するパッドの部分とを除いて、全て絶縁樹脂でコーティングされている。
【0014】
基板3に形成された開口部7は第2のICチップ2を収容する所で、図では貫通した孔を示しているが、貫通してない孔であっても良い。
【0015】
第2のICチップ2は基板3の開口部7に配置され、第1のICチップの主面と、第2のICチップ2の主面及び基板3の基板配線8とは対向され、異方導電性フィルム(以下、ACFという)10により熱圧着接続されている。
【0016】
ACF10はエポキシ樹脂を主材料に構成され、厚さ方向に電気伝導度が大きいので、第1のICチップ1と第2のICチップ2と基板3が熱圧着されると共に、第1のICチップ1の再配線4と第2のICチップ2のバンプ6とが電気的に接続され、第1のICチップ1のポスト9と基板3の基板配線8とが電気的に接続される。
【0017】
このとき、第1のICチップ1の再配線5は、第1のICチップ1と第2のICチップ2との電気的接続のためだけでなく、第2のICチップ2から直接に基板3の基板配線8に接続するために使っても良い。
【0018】
なお、基板3の裏面には外部接続用の半田ボール11が設けられ、BGA(Ball Grid Array)のパッケージを示しているが、半田ボールのないLGA(Land Grid Array)であっても良い。
【0019】
また、第2のICチップ2はACF10により第1のICチップ1に熱圧着されて十分に固定されるが、更に樹脂封止すれば一層信頼性が増すことになる。
【0020】
パッケージの製造方法について説明すると、ウエハレベルのチップサイズパッケージの製造技術を応用して、第1のICチップ1の主面に絶縁膜4を形成し、再配線5を行い、ポスト9を形成する。
【0021】
第1のICチップ1は、ポスト9の部分と、バンプ6が接続するパッドの部分とを除いた全ての部分を絶縁樹脂でコーティングする。ここまでの処理はウエハ状態で行われる。
【0022】
一方、第2のICチップ2の主面には通常の工程でバンプ6が作製される。
【0023】
ウエハ状態からダイシングされて個片化された第1のICチップ1と第2のICチップ2が準備される。
【0024】
基板3には通常の工程で開口部7が形成され、表面に基板配線8が施される。
【0025】
第1のICチップ1はACF10と位置合わせされ、第2のICチップ2は基板3の開口部7に配置され、第1のICチップ1の主面と、第2のICチップ2の主面及び基板3の基板配線8とを対向させ、ACF10により一括して熱圧着接続を行う。
【0026】
そして必要により半田ボール11を付け、樹脂封止を行う。
【0027】
図2はACFを示す斜視図で、位置合わせのためのスリットを示している。
【0028】
スリット12は四角形の領域を囲むようにACF10に形成されているが、このような形状に限定されるものではない。
【0029】
なお、スリット12に対応する第1のICチップ1の部分には、位置決めに使用されるマーク例えば十字マークが設けられていることは勿論である。
【0030】
以上のように、第1の実施形態によれば、ワイヤボンドを使用しないので電気的特性が良く、ACF10を使うことによりポスト9の高さに多少のばらつきがあっても接続が可能であり、また第1のICチップ1と第2のICチップ2と基板3とを一括して接続できるので、作業工数が少なくて済むという効果がある。
【0031】
図3は本発明の第2の実施形態を示す断面図である。
【0032】
第2の実施形態は第2のICチップが異なるだけで、他は第1の実施形態と同じである。
【0033】
第2のICチップ13には、第1のICチップ1と同様に、主面に絶縁膜14を形成し、再配線15を施し、ポスト16を形成している。
【0034】
パッケージの製造方法においても、第2のICチップ13を第1のICチップ1と同様の工程で作製することが第1の実施形態と異なるだけで、他は同じである。
【0035】
以上のように、第2の実施形態によれば、第1の実施形態の効果に加えて、第2のICチップ13に再配線15を施すことによって、より自由度の高い接続用の配線ができ、電気的特性の更に良いパッケージを製造することができると共に、第1のICチップ1と第2のICチップ13の処理が同じなので作業が効率的になるという利点がある。
【0036】
上記した第1及び第2の実施形態においては、第1のICチップに対応する第2のICチップを1個の例で説明したが、複数個であっても良い。
【0037】
その際には、基板に複数個の開口部を設けて第2のICチップを収容すれば、ACFにより一括して熱圧着接続することができる。
【0038】
【発明の効果】
上記したように、本発明によれば、ワイヤボンドを使用しないので電気的特性が良く、ACFを使うことにより複数のICチップと基板とを一括して接続することができ、作業工数が少なくて済むという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す断面図。
【図2】ACFを示す斜視図。
【図3】本発明の第2の実施形態を示す断面図。
【図4】従来のパッケージ断面図。
【図5】従来のパッケージの断面図。
【図6】従来のパッケージの断面図。
【符号の説明】
1 第1のICチップ
2,13 第2のICチップ
3 基板
4,14 絶縁膜
5,15 再配線
6 バンプ
7 開口部
8 基板配線
9,16 ポスト
10 ACF
12 スリット
Claims (5)
- 主面上に絶縁膜と再配線と該再配線に設けられたポストとを形成した第1のICチップと、
主面上にバンプを形成した第2のICチップと、
基板配線と開口部を有する基板とを備え、
前記第2のICチップを前記基板の開口部に配置し、前記第1のICチップの主面と、前記第2のICチップの主面及び前記基板の基板配線とを対向させて異方導電性フィルムにより一括して熱圧着接続し、前記異方導電性フィルムを介して、前記第1のICチップの再配線と前記第2のICチップのバンプとを電気的に接続し、前記第1のICチップのポストと前記基板配線とを電気的に接続したことを特徴とする半導体スタックドパッケージ。 - 主面上に絶縁膜と再配線と該再配線に設けられたポストとを形成した第1のICチップと、
主面上に絶縁膜と再配線と該再配線に設けられたポストとを形成した第2のICチップと、
基板配線と開口部を有する基板とを備え、
前記第2のICチップを前記基板の開口部に配置し、前記第1のICチップの主面と、前記第2のICチップの主面及び前記基板の基板配線とを対向させて異方導電性フィルムにより一括して熱圧着接続し、前記異方導電性フィルムを介して、前記第1のICチップの再配線と前記第2のICチップのポストとを電気的に接続し、前記第1のICチップのポストと前記基板配線とを電気的に接続したことを特徴とする半導体スタックドパッケージ。 - 前記異方導電性フィルムに位置合わせのためのスリットを形成し、前記第1のICチップの前記スリットに対応する部分に位置決め用のマークを設けたことを特徴とする請求項1又は2記載の半導体スタックドパッケージ。
- 主面上に絶縁膜を形成し、再配線を行い、該再配線にポストを形成した第1のICチップを準備する工程と、
主面上にバンプを形成した第2のICチップを準備する工程と、
基板配線を施し、開口部を形成した基板を準備する工程と、
前記第2のICチップを前記基板の開口部に配置し、前記第1のICチップの主面と、前記第2のICチップの主面及び前記基板の基板配線とを対向させて異方導電性フィルムにより一括して熱圧着接続を行い、前記異方導電性フィルムを介して、前記第1のICチップの再配線と前記第2のICチップのバンプとを電気的に接続し、前記第1のICチップのポストと前記基板配線とを電気的に接続する工程と
を備えたことを特徴とする半導体スタックドパッケージの製造方法。 - 主面上に絶縁膜を形成し、再配線を行い、該再配線にポストを形成した第1のICチップを準備する工程と、
主面上に絶縁膜を形成し、再配線を行い、該再配線にポストを形成した第2のICチップを準備する工程と、
基板配線を施し、開口部を形成した基板を準備する工程と、
前記第2のICチップを前記基板の開口部に配置し、前記第1のICチップの主面と、前記第2のICチップの主面及び前記基板の基板配線とを対向させて異方導電性フィルムにより一括して熱圧着接続を行い、前記異方導電性フィルムを介して、前記第1のICチップの再配線と前記第2のICチップのポストとを電気的に接続し、前記第1のICチップのポストと前記基板配線とを電気的に接続する工程と
を備えたことを特徴とする半導体スタックドパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001175523A JP4544784B2 (ja) | 2001-06-11 | 2001-06-11 | 半導体スタックドパッケージ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001175523A JP4544784B2 (ja) | 2001-06-11 | 2001-06-11 | 半導体スタックドパッケージ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002368189A JP2002368189A (ja) | 2002-12-20 |
JP4544784B2 true JP4544784B2 (ja) | 2010-09-15 |
Family
ID=19016639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001175523A Expired - Fee Related JP4544784B2 (ja) | 2001-06-11 | 2001-06-11 | 半導体スタックドパッケージ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4544784B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101494371B1 (ko) | 2013-10-22 | 2015-02-23 | 앰코 테크놀로지 코리아 주식회사 | 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005277356A (ja) | 2004-03-26 | 2005-10-06 | Sanyo Electric Co Ltd | 回路装置 |
JPWO2006028155A1 (ja) * | 2004-09-08 | 2008-05-08 | 日本電気株式会社 | モジュール型電子部品及び電子機器 |
TWI287805B (en) | 2005-11-11 | 2007-10-01 | Ind Tech Res Inst | Composite conductive film and semiconductor package using such film |
JP4705070B2 (ja) * | 2007-05-01 | 2011-06-22 | セイコーインスツル株式会社 | 半導体装置、その製造方法、及び、表示装置の製造方法、 |
TWI394259B (zh) * | 2008-07-17 | 2013-04-21 | Powertech Technology Inc | 多基板堆疊之球格陣列封裝構造 |
-
2001
- 2001-06-11 JP JP2001175523A patent/JP4544784B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101494371B1 (ko) | 2013-10-22 | 2015-02-23 | 앰코 테크놀로지 코리아 주식회사 | 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2002368189A (ja) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6706557B2 (en) | Method of fabricating stacked die configurations utilizing redistribution bond pads | |
US5917242A (en) | Combination of semiconductor interconnect | |
US8441113B2 (en) | Elimination of RDL using tape base flip chip on flex for die stacking | |
JP6408986B2 (ja) | Bvaインタポーザ | |
US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
US6274930B1 (en) | Multi-chip module with stacked dice | |
TWI528477B (zh) | 具有線接合互連之無基板可堆疊封裝、製造微電子單元的方法、製造微電子封裝的方法以及製造微電子組件的方法 | |
US7355274B2 (en) | Semiconductor package, manufacturing method thereof and IC chip | |
US6316838B1 (en) | Semiconductor device | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
US8927332B2 (en) | Methods of manufacturing semiconductor device assemblies including face-to-face semiconductor dice | |
US20050242426A1 (en) | Semiconductor package having a first conductive bump and a second conductive bump and methods for manufacturing the same | |
KR101496996B1 (ko) | 반도체 패키지 | |
US20090127705A1 (en) | Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device | |
JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
US10872845B2 (en) | Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package | |
JP4544784B2 (ja) | 半導体スタックドパッケージ及びその製造方法 | |
KR100533847B1 (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
JP3715861B2 (ja) | 半導体装置の組立方法 | |
JP4565931B2 (ja) | 半導体装置の製造方法 | |
JP3625714B2 (ja) | 半導体装置 | |
JPH10335366A (ja) | 半導体装置 | |
JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
US9190370B2 (en) | Semiconductor device utilizing redistribution layers to couple stacked die | |
JP2002261192A (ja) | ウエハレベルcsp |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100629 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4544784 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |