JP2005229066A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005229066A
JP2005229066A JP2004038878A JP2004038878A JP2005229066A JP 2005229066 A JP2005229066 A JP 2005229066A JP 2004038878 A JP2004038878 A JP 2004038878A JP 2004038878 A JP2004038878 A JP 2004038878A JP 2005229066 A JP2005229066 A JP 2005229066A
Authority
JP
Japan
Prior art keywords
region
trench
semiconductor
semiconductor device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004038878A
Other languages
English (en)
Other versions
JP4091921B2 (ja
Inventor
Rie Miyata
里江 宮田
Shuji Mizoguchi
修二 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004038878A priority Critical patent/JP4091921B2/ja
Priority to CNB2005100040372A priority patent/CN100461450C/zh
Priority to US11/030,945 priority patent/US7626229B2/en
Publication of JP2005229066A publication Critical patent/JP2005229066A/ja
Application granted granted Critical
Publication of JP4091921B2 publication Critical patent/JP4091921B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】パンチスルー耐圧が高く，しきい値電圧Ｖｔの制御範囲の広いトレンチゲート構造の半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、シリコン基板Ｓに形成されたＰ型ドレイン領域と、低濃度Ｐ型ドレイン領域（ＥＰＩ）１と、低濃度ドレイン領域１の上方に形成された高濃度Ｐ型ソース領域８と、高濃度Ｐ型ソース領域８と低濃度Ｐ型ドレイン領域（ＥＰＩ）１との間に形成されたＮ型基板領域３と、トレンチＴと、トレンチＴ内部に形成されたゲート絶縁膜４及びゲート電極５と、トレンチＴを塞ぐ絶縁膜７と、Ｎ型基板領域３と高濃度Ｐ型ソース領域８との間に形成されたＮ型ポケット領域６とを備えている。Ｎ型ポケット領域６により、低濃度Ｐ型ドレイン領域１側に印加される電界強度を強めることなく、低濃度Ｐ型ドレイン領域１からの空乏層の拡がりを阻止する障壁が形成される。
【選択図】 図１

Description

本発明は、トレンチＭＩＳ(Metal-Insulator-Semiconductor)ゲート構造を有する半導体装置及びその製造方法に関する。
従来より、半導体基板中にトレンチ（trench：溝）を形成し、トレンチ内にゲート電極を埋め込んで形成されるトレンチゲート構造は、ＩＧＢＴ(Insulated Gate Bipolar Transistor)やＭＩＳＦＥＴ(Field Effect Transistor)等の半導体装置に応用され、特に電力用等の用途には有利な構造である。例えば、トレンチゲート構造を有するＩＧＢＴは、ＭＩＳＦＥＴの高入力インピーダンス特性とバイポーラ・トランジスタの低飽和電圧特性とを併せ持ち、無停電電源装置や各種のモータ駆動装置等に広範囲で利用されている。
図８は、特許文献１に開示されている従来のトレンチＭＯＳゲート構造を有する半導体装置の斜視図である。同図に示すように、従来の半導体装置は、シリコン基板に形成されたＮ型ベース層１０１と、Ｎ型ベース層１０１の上に設けられたＰ型ベース層１０２と、Ｐ型ベース層１０２内に選択的に形成されたＮ型ソース領域１０３と、トレンチＴの内壁面に形成されたゲート絶縁膜１０４と、トレンチＴ内に埋め込まれたゲート電極１０５と、トレンチＴ内におけるゲート電極１０５の上に形成された絶縁膜１０６と、絶縁膜６の上方に設けられたエミッタ電極１０７と、Ｎ型ベース層１０１の下面に設けられたＰ型コレクタ層１０８と、Ｐ型コレクタ層１０８にコンタクトするコレクタ電極１０９とを備えている。また、トレンチＴの側壁のチャネル部にＰ型チャネル層１１２が形成されている。
このようにして得られるトレンチＭＩＳゲート構造を有する半導体装置（ＭＩＳＦＥＴ）では、オン抵抗の低減と高集積化が可能である。
特開２００３−１７６９９（要約書）
しかしながら、半導体集積回路装置の微細化が進んでゲート長が小さくなると、チャネル長を小さくするためにウェル注入の低加速電圧を低下させ、拡散長を抑制するためにウェル注入の際のドーズ量を低減するなどの工夫が必要である。また、インパクトイオン化現象の抑制とトレンチ底部のゲート絶縁膜に印加される電界強度の低減のために、さらなるウェル注入の際のドーズ量の低減が必要である。その結果、従来のトレンチゲート構造を有する半導体装置においては、パンチスルー耐圧の低下としきい値電圧Ｖｔの制御範囲の縮小という不具合が生じる。
本発明の目的は、インパクトイオン化現象やトレンチ底部のゲート絶縁膜に印加される電界強度を強めることなく、素子のパンチスルー耐圧の向上と、しきい値電圧の制御範囲を拡大しうるトレンチゲート構造を有する半導体装置及びその製造方法を提供することにある。
本発明の半導体装置は、基板の裏面領域に第１導電型の第１の半導体領域を、基板内における第１の半導体領域の上方に第２導電型の第２の半導体領域を、板基内における第２の半導体領域の上に第１導電型の第３の半導体領域を形成するとともに、第２及び第３の半導体領域を通過して第１の半導体領域に到達するトレンチを形成し、トレンチ内にゲート絶縁膜とゲート電極とが形成された半導体装置を前提としている。そして、トレンチの側方における電流が流れる第２の半導体領域と第３の半導体領域との間に、第２の半導体領域よりも高ピーク濃度の第２導電型不純物を含むポケット領域を設けたものである。
これにより、電流が流れる領域の不純物のピーク濃度がピンポイントで増大し、電流が流れる領域における障壁が高くなり、第１導電型領域と第３の半導体領域との間に高電圧を印加した場合にも、パンチスルーが生じにくく、パンチスルー耐圧を向上することが可能となる。また、ポケット領域のピーク濃度に応じてしきい値電圧を制御することが可能であるので、しきい値電圧の制御範囲の自由度を拡大することも可能である。さらに、ポケット領域は、第２，第３の半導体領域間のＰＮ接合部の不純物分布に影響を及ぼさないので、ＰＮ接合部の空乏層の拡がりへの影響がない。よって、インパクトイオン化現象やトレンチ底部のゲート絶縁膜に印加される電界の強度を強めることがなく、パンチスルー耐圧の向上と、しきい値電圧の制御範囲の拡大とを図りうる半導体装置の提供を図ることができる。
トレンチ内に、ゲート電極を覆う絶縁膜をさらに備えることが好ましい。
ポケット領域がトレンチの壁面に近い領域のみに形成されていることにより、トレンチの壁面に近い部分のみに第２導電型不純物のピーク濃度部が存在することになる。
ポケット領域が第２，第３の半導体領域間の領域全体に亘って形成されていることにより、第２導電型不純物が主面に平行な方向に均一に分布した構造が得られる。
本発明の半導体装置の製造方法は、裏面側から順に第１導電型の第１の半導体領域と第２導電型の第２の半導体領域とが形成された半導体基板を選択的に堀り込んで、トレンチを形成し、トレンチ内にゲート絶縁膜及びゲート電極を形成した後、イオン注入法により、第２の半導体領域の上部に第１導電型の第３の半導体領域を、第２の半導体領域と上記第３の半導体領域の間に、第２の半導体領域よりも高ピーク濃度のポケット領域をそれぞれ形成する方法である。
この方法により、上述のようなパンチスルー耐圧の向上と、しきい値電圧の制御範囲の拡大とを図りうる半導体装置を容易に製造することができる。
ポケット領域は、トレンチの側面からの斜めイオン注入法を利用して、トレンチの側面に近い領域のみに形成してもよいし、基板全体へのイオン注入により、第２，第３の半導体領域間の領域全体に形成してもよい。
また、トレンチ内のゲート電極の上方に絶縁膜を埋め込む工程をさらに含むことが好ましい。
斜めイオン注入法を用いる場合は、基板面に垂直な方向に対するイオン注入方向の傾き角は、７°〜４５°の範囲にあることが好ましく、２，４又は８ステップのイオン注入を行なうことが好ましい。
本発明の半導体装置又はその製造方法によると、パンチスルー耐圧の向上と、しきい値電圧の制御範囲の拡大とを図りうる半導体装置の提供を図ることができる。
以下、本発明の各実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。なお、以下に示す各実施形態においては、一例として縦型トレンチゲート構造を有するＭＩＳＦＥＴを挙げているが、本発明は、縦型トレンチＩＧＢＴ，縦型ＭＩＳＦＥＴ，横型トレンチＭＩＳＦＥＴ等のトレンチＭＩＳゲート構造を有する半導体装置全般に適用できる。また、以下の説明においては、一例として第１導電型をＰ型、第２導電型をＮ型とするが、第１導電型がＮ型で第２導電型がＰ型であってもよい。
（第１の実施形態）
−半導体装置の構造−
図１（ａ），（ｂ）は、第１の実施形態に係るトレンチゲート構造を有する半導体装置の構造を示す斜視図、及びI−I線に示す断面に沿った不純物濃度プロファイルを示す図である。なお、図１（ａ）においては、構造を見やすくするために、図４（ｃ）に示すシリサイド層１０の表示が省略されている。
図１（ａ）に示すように、本実施形態の半導体装置は、シリコン基板Ｓに形成されたＰ型ドレイン領域と、高濃度Ｐ型ドレイン領域２上に設けられた低濃度Ｐ型ドレイン領域（ＥＰＩ）１と、低濃度ドレイン領域１の上方に形成された高濃度Ｐ型ソース領域８と、高濃度Ｐ型ソース領域８と低濃度Ｐ型ドレイン領域（ＥＰＩ）１との間に形成されたＮ型基板領域３とを備えている。また、ゲート電極を形成するためのトレンチＴが、選択的に形成されており、トレンチＴ内部には、ゲート絶縁膜４とゲート電極５が形成されている。さらに、そのゲート電極５の上には、トレンチＴを塞ぐように埋め込み絶縁膜７が形成されている。また、シリコン基板Ｓの表面領域におけるトレンチＴと高濃度Ｐ型ソース領域８とを除く領域には、高濃度Ｎ型基板領域９が形成されている。そして、図１（ａ）には示されていないが、図４（ｃ）に示すように、高濃度Ｐ型ソース領域８の表面上には、シリサイド膜からなるソース電極１０が形成されている。
ここで、本実施形態においては、トレンチＴの側壁に沿った領域のうち、Ｎ型基板領域３と高濃度Ｐ型ソース領域８との間には、Ｎ型ポケット領域６が形成されている。すなわち、本実施形態の半導体装置においては、図８に示す従来のトレンチゲート構造半導体装置とは異なり、Ｎ型ポケット領域６を備えている点が特徴の１つである。
図１（ｂ）は、シリコン基板Ｓ内のトレンチ深さ方向に垂直な方向でＮ型ポケット領域６及び高濃度Ｐ型ソース領域８を通る断面における不純物分布を表している。図１（ｂ）に示すように、Ｎ型ポケット領域６の不純物濃度のピーク部は、ゲート絶縁膜４に近接している。
図２は、シリコン基板Ｓ内のトレンチ側壁に沿った深さ方向である図１（ａ）のII−II線に示す断面における不純物濃度プロファイルを示す図である。図２の横軸は、図１（ａ）におけるシリコン基板Ｓの上面からトレンチＴの側壁に沿って下方に進む深さを表し、縦軸は不純物濃度を表している。また、図２において、Ｐｓは高濃度Ｐ型ソース領域８のＰ型不純物濃度プロファイルを表し、ＮｓｕｂはＮ型基板領域３のＮ型不純物濃度プロファイルを表し、Ｐｄは低濃度Ｐ型ドレイン領域（ＥＰＩ）１のＰ型不純物濃度プロファイルを表している。つまり、Ｐ型不純物の濃度及びＮ型不純物の濃度共に、図２の上方に向かうほど高濃度になっている。また、図２のＮ型基板領域３における破線は、本実施形態におけるＮ型ポケット領域６のＮ型不純物濃度プロファイルを示し、点線はＮ型ポケット領域６が形成されていないとしたときのＮ型基板領域３におけるＮ型不純物濃度プロファイルを示している。つまり、図２の点線部分は、図８に示す従来の半導体装置においては、Ｐ型チャネル領域１１２におけるＰ型不純物濃度プロファイルに相当する。
図２から分かるように、本実施形態の半導体装置においては、図８に示す従来のトレンチゲート構造を有する半導体装置に対して、Ｎ型ポケット領域６が形成されていることにより、Ｎ型基板領域３のチャネル領域に相当する部分の不純物のピーク濃度をピンポイントで増大させている。
したがって、本実施形態の半導体装置によれば、Ｎ型ポケット領域６を形成することにより、図２に示したように、ソース・ドレイン間のチャネル領域における障壁が高くなり、ドレインに高電圧を印加した場合にも、パンチスルーが生じにくく、パンチスルー耐圧を向上することが可能である。
また、図２の破線で示されるＮ型ポケット領域６のピーク濃度に応じてしきい値電圧Ｖｔを制御することが可能であるので、しきい値電圧Ｖｔの制御範囲の自由度を拡大することも可能である。
さらに、Ｎ型ポケット領域６は、低濃度ドレイン領域１−Ｎ型基板領域３間のＰＮ接合部の不純物分布に影響を及ぼさないので、低濃度ドレイン領域１−Ｎ型基板領域３間のＰＮ接合部の空乏層の拡がりへの影響がない。
よって、本実施形態のトレンチ構造を有する半導体装置により、インパクトイオン化現象やトレンチ底部のゲート絶縁膜４に印加される電界の強度を強めることがなく、ＭＩＳＦＥＴのパンチスルー耐圧の向上と、しきい値電圧Ｖｔの制御範囲を拡大することができ、トランジスタの微細化も実現することができる。
−製造工程−
図３（ａ）〜（ｃ）は、第１の実施形態の半導体装置の製造工程の前半部分を示す断面図である。図４（ａ）〜（ｃ）は、第１の実施形態の半導体装置の製造工程の後半部分を示す断面図である。
まず、図３（ａ）に示す工程で、濃度が約３×１０19ｃｍ-3のＰ型不純物を含む高濃度Ｐ型ドレイン領域２（厚さ１００ｎｍ）と、濃度が約３×１０16ｃｍ-3のＰ型不純物を含む低濃度Ｐ型ドレイン領域１（厚さ５ｎｍ）とを形成した後、イオン注入法により、注入エネルギー６００ｋｅＶ，ドーズ量１．５×１０13ｃｍ-2の条件で、低濃度Ｐ型ドレイン領域１の上部にＮ型不純物のイオン注入を行なって、深さ１μｍのＮ型基板領域３を形成する。その後、トレンチ部開口用のマスク酸化膜１１を形成した後、ドライエッチング法により、Ｎ型基板領域３を貫通してＰ型ドレイン領域１の深さ１．３μｍの部位まで達するトレンチＴ（幅２５０ｎｍ）を形成する。
次に、図３（ｂ）に示す工程で、トレンチＴの壁面を平滑化するために、トレンチＴの壁面に犠牲酸化膜を形成した後、ウェットエッチにより犠牲酸化膜を除去する。その後、熱酸化法により、トレンチＴの壁面上に、厚さ３０ｎｍのゲート絶縁膜４を形成する。
次に、図３（ｃ）に示す工程で、基板上に、ゲート電極５となる厚さ４００ｎｍのポリシリコン膜（図示せず）を堆積した後、ポリシリコン膜にＰ型不純物イオンを注入する。その後、ポリシリコン膜をエッチバックすることにより、トレンチＴの上部を除く部分にポリシリコン膜を埋め込んで、ゲート電極５を形成する。この時、シリコン基板の上面から、ゲート電極５の上面までの高低差は約２００〜５００ｎｍの範囲にあることが望ましい。
次に、図４（ａ）に示す工程で、トレンチＴの上方を開口したシリコン酸化膜などからなる注入マスク１１を形成した後、シリコン基板とゲート電極５との高低差を利用して、トレンチＴの側壁からゲート絶縁膜４を通ってシリコン基板の内部へ入るように、かつゲート電極５の上部及びゲート絶縁膜４を突き抜けてシリコン基板の内部へ入るように、Ｎ型不純物（ヒ素またはリン）のイオンを斜め方向から注入してＮ型ポケット領域６を形成する。この時、基板面に垂直な方向に対するイオン注入方向の傾き角は、７°〜４５°の範囲にあることが望ましい。さらに、非対称な不純物分布になることを避けるために、２ステップ又は４ステップ又は８ステップ注入であることが望ましい。リンの場合には、注入エネルギーが４００ｋｅＶで、ドーズ量が２×１０13ｃｍ-2であって、注入角が２０°の４回転注入であることが望ましい。この工程は、次の図４（ｂ）に示す工程の後に行なってもよいが、本実施形態においては、絶縁膜７の形成の前であることが必要である。
次に、図４（ｂ）に示す工程で、ＢＰＳＧ膜を堆積した後、ＢＰＳＧ膜をリフローするための熱処理（８５０℃）を行なう。その後、ＢＰＳＧ膜をエッチバックして、トレンチＴ内のゲート電極５上に埋め込み絶縁膜７を形成して蓋をする。この後、図４（ｂ）の断面には示されていないが、フォトレジストマスクを用いて、選択的に図１（ａ）に示されている高濃度Ｎ型基板領域９をイオン注入法により形成する。
その後、図４（ｃ）に示す工程で、高濃度Ｎ型基板領域９を覆うフォトレジストマスクを用いて、注入エネルギー６０ｋｅＶ，ドーズ量４×１０15ｃｍ-2の条件で、ボロンイオンを注入して、選択的に高濃度Ｐ型ソース領域８を形成する。さらに、高濃度Ｐ型ソース領域８と高濃度Ｎ型基板領域９とを覆うようにシリサイド領域１０（図１（ａ）には図示されていない）を形成する。
その後の工程の図示は省略するが、基板上に、層間絶縁膜やコンタクトプラグ、コンタクトプラグに接続される配線を周知の技術を用いて形成する。
本実施形態の製造工程によれば、図４（ａ）に示す工程で、トレンチＴの壁部の段差を利用して、斜め方向からイオン注入を行なうことにより、ごく限られた範囲のみにＮ型ポケット領域６を形ができる。よって、パンチスルー耐圧の向上と、しきい値電圧Ｖｔの制御範囲の拡大と、微細化とに適した半導体装置の製造方法を提供することができる。
（第２の実施形態）
−半導体装置の構造−
図６（ａ），（ｂ）は、第２の実施形態に係るトレンチゲート構造を有する半導体装置の構造を示す斜視図、及びVI−VI線に示す断面に沿った不純物濃度プロファイルを示す図である。なお、図５（ａ）においては、構造を見やすくするために、図５（ｃ）に示すシリサイド層１０の表示が省略されている。本実施形態の半導体装置の構造は、Ｎ型ポケット領域６を除くと、基本的に第１の実施形態（図１（ａ）参照）と同じ構成なので、同じ構造を有する部分の説明は省略する。
図６（ａ）に示すように、本実施形態の半導体装置においては、Ｎ型基板領域３と高濃度Ｐ型ソース領域８との間の領域全体に、Ｎ型ポケット領域６Ｂが形成されている。すなわち、本実施形態の半導体装置においては、図１（ａ）に示す第１の実施形態の半導体装置とは異なり、基板の主面に平行に延びる平板状のＮ型ポケット領域６Ｂを備えている点が特徴の１つである。
図６（ｂ）は、シリコン基板Ｓ内のトレンチ深さ方向に垂直な方向でＮ型ポケット領域６Ｂを通る断面における不純物分布を表している。図６（ｂ）に示すように、本実施形態においては、Ｎ型ポケット領域６Ｂの不純物濃度は、実質的に一定である。
図７は、シリコン基板Ｓ内のトレンチ側壁に沿った深さ方向である図６（ａ）のVII−VII線に示す断面における不純物濃度プロファイルを示す図である。図７の横軸は、図６（ａ）におけるシリコン基板Ｓの上面からトレンチＴの側壁に沿って下方に進む深さを表し、縦軸は不純物濃度を表している。また、図７において、Ｐｓは高濃度Ｐ型ソース領域８のＰ型不純物濃度プロファイルを表し、ＮｓｕｂはＮ型基板領域３のＮ型不純物濃度プロファイルを表し、Ｐｄは低濃度Ｐ型ドレイン領域（ＥＰＩ）１のＰ型不純物濃度プロファイルを表している。つまり、Ｐ型不純物の濃度及びＮ型不純物の濃度共に、図７の上方に向かうほど高濃度になっている。また、図７のＮ型基板領域３における破線は、本実施形態におけるＮ型ポケット領域６のＮ型不純物濃度プロファイルを示し、点線はＮ型ポケット領域６Ｂが形成されていないとしたときのＮ型基板領域３におけるＮ型不純物濃度プロファイルを示している。つまり、図７の点線部分は、図８に示す従来の半導体装置においては、Ｐ型チャネル領域１１２におけるＰ型不純物濃度プロファイルに相当する。
図７から分かるように、本実施形態の半導体装置においても、図８に示す従来のトレンチゲート構造を有する半導体装置に対して、Ｎ型ポケット領域６Ｂが形成されていることにより、Ｎ型基板領域３のチャネル領域に相当する部分の不純物のピーク濃度をピンポイントで増大させている。
したがって、本実施形態の半導体装置によれば、Ｎ型ポケット領域６Ｂを形成することにより、図７に示したように、ソース・ドレイン間のチャネル領域における障壁が高くなり、ドレインに高電圧を印加した場合にも、パンチスルーが生じにくく、パンチスルー耐圧を向上することが可能である。
また、図７の破線で示されるＮ型ポケット領域６のピーク濃度に応じてしきい値電圧Ｖｔを制御することが可能であるので、しきい値電圧Ｖｔの制御範囲の自由度を拡大することも可能である。
さらに、Ｎ型ポケット領域６Ｂは、低濃度ドレイン領域１−Ｎ型基板領域３間のＰＮ接合部の不純物分布に影響を及ぼさないので、低濃度ドレイン領域１−Ｎ型基板領域３間のＰＮ接合部の空乏層の拡がりへの影響がない。
よって、本実施形態のトレンチ構造を有する半導体装置により、第１の実施形態と同様に、インパクトイオン化現象やトレンチ底部のゲート絶縁膜４に印加される電界の強度を強めることがなく、ＭＩＳＦＥＴのパンチスルー耐圧の向上と、しきい値電圧Ｖｔの制御範囲の拡大とを図ることができ、さらには、トランジスタの微細化も実現することができる。
−製造工程−
図５（ａ）〜（ｃ）は、第２の実施形態の半導体装置の製造工程の後半部分のみを示す断面図である。本実施形態においても、製造工程の前半部分は、第１の実施形態における図３（ａ）〜（ｃ）に示す通りであるので、図示及び説明を省略する。
図５（ａ）に示す工程では、ＢＰＳＧ膜を堆積した後、ＢＰＳＧ膜をリフローするための熱処理（８５０℃）を行なう。その後、ＢＰＳＧ膜をエッチバックして、トレンチＴ内のゲート電極５上に埋め込み絶縁膜７を形成して蓋をする。
次に、図５（ｂ）に示す工程で、シリコン基板Ｓのほぼ全面にシリコン基板の内部へ入るように、Ｎ型不純物（ヒ素またはリン）のイオンをほぼ垂直な方向から注入してＮ型ポケット領域６Ｂを形成する。この時、基板面に垂直な方向に対するイオン注入方向の傾き角は、５°以下の範囲にあることが望ましい。リンの場合には、注入エネルギーが４００ｋｅＶで、ドーズ量が８×１０13ｃｍ-2であって、注入角が０°であることが望ましい。
なお、この工程は、次に示す図５（ｃ）に示す工程の後でもよい。
次に、この後、図５（ｂ）の断面には示されていないが、フォトレジストマスクを用いて、選択的に図６（ａ）に示されている高濃度Ｎ型基板領域９をイオン注入法により形成する。
その後、図５（ｃ）に示す工程で、高濃度Ｎ型基板領域９を覆うフォトレジストマスクを用いて、注入エネルギー６０ｋｅＶ，ドーズ量４×１０15ｃｍ-2の条件で、ボロンイオンを注入して、選択的に高濃度Ｐ型ソース領域８を形成する。さらに、高濃度Ｐ型ソース領域８と高濃度Ｎ型基板領域９とを覆うようにシリサイド領域１０（図６（ａ）には図示されていない）を形成する。
その後の工程の図示は省略するが、基板上に、層間絶縁膜やコンタクトプラグ、コンタクトプラグに接続される配線を周知の技術を用いて形成する。
本実施形態の製造工程によれば、Ｎ型ポケット領域６Ｂの形成を高濃度Ｐ型ソース領域８の形成の前後に施すことで、埋め込み絶縁膜７となるＢＰＳＧ膜をリフローするための熱処理が入らないため、第１の実施形態に比べてＮ型ポケット領域６Ｂの拡散による拡がりを抑制することが可能である。したがって、Ｎ型ポケット領域６Ｂのピークをより急峻に形成することができる。よって、パンチスルー耐圧の向上と、しきい値電圧Ｖｔの制御範囲の拡大と、微細化とに適した半導体装置の製造方法を提供することができる。
上記第１，第２の実施形態においては、本発明をＰチャネル型ＭＩＳＦＥＴに適用した構造の例について説明したが、本発明は、Ｎチャネル型ＭＩＳＦＥＴにも適用することができ、さらにＩＧＢＴにも適用することができる。
本発明の半導体装置は、特に電力等の用途に使用される高耐圧なトレンチＭＩＳゲート構造を有するＭＩＳＦＥＴ，ＩＧＢＴなどの半導体装置として利用することができる。
（ａ），（ｂ）は、第１の実施形態に係るトレンチゲート構造を有する半導体装置の構造を示す斜視図、及びI−I線に示す断面に沿った不純物濃度プロファイルを示す図である。 シリコン基板Ｓ内のトレンチ側壁に沿った深さ方向である図１（ａ）のII−II線に示す断面における不純物濃度プロファイルを示す図である。 （ａ）〜（ｃ）は、第１の実施形態の半導体装置の製造工程の前半部分を示す断面図である。 （ａ）〜（ｃ）は、第１の実施形態の半導体装置の製造工程の後半部分を示す断面図である。 （ａ）〜（ｃ）は、第２の実施形態の半導体装置の製造工程の後半部分のみを示す断面図である。 （ａ），（ｂ）は、第２の実施形態に係るトレンチゲート構造を有する半導体装置の構造を示す斜視図、及びVI−VI線に示す断面に沿った不純物濃度プロファイルを示す図である。 シリコン基板Ｓ内のトレンチ側壁に沿った深さ方向である図６（ａ）のVII−VII線に示す断面における不純物濃度プロファイルを示す図である。 従来のトレンチＭＩＳゲート構造を有する半導体装置の構造を示す斜視図である。
符号の説明
１ 低濃度Ｐ型ドレイン領域（ＥＰＩ）
２ 高濃度Ｐ型ドレイン領域
３ Ｎ型基板領域
４ ゲート絶縁膜
５ ゲート電極
６ Ｎ型ポケット領域
６Ｂ Ｎ型ポケット領域
７ 埋め込み絶縁膜
８ 高濃度Ｐ型ソース領域
９ 高濃度Ｎ型基板領域
１０ シリサイド領域
１１ マスク酸化膜
Ｔ トレンチ
Ｓ シリコン基板

Claims (11)

  1. 半導体基板と、
    上記半導体基板の裏面領域に形成された第１導電型不純物を含む第１の半導体領域と、
    上記半導体基板内における上記第１の半導体領域の上方に形成され第２導電型不純物を含む第２の半導体領域と、
    上記半導体基板内における上記第２の半導体領域の上に形成され第１導電型不純物を含む第３の半導体領域と、
    上記第２及び第３の半導体領域を通過して上記第１の半導体領域に到達するトレンチと、
    上記トレンチの壁面に沿って形成されたゲート絶縁膜と、
    上記ゲート絶縁膜の上で上記トレンチ内に形成されたゲート電極と、
    上記トレンチの側方で上記第２の半導体領域と第３の半導体領域との間に形成され、上記第２の半導体領域よりも高ピーク濃度の第２導電型不純物を含むポケット領域と
    を備えている半導体装置。
  2. 請求項１記載の半導体装置において、
    上記ゲート電極は、上記トレンチの上部を除く部分に形成されており、
    上記トレンチの上部を埋める絶縁膜をさらに備えている，半導体装置。
  3. 請求項１又は２記載の半導体装置において、
    上記ポケット領域は、上記トレンチの壁面に近い領域のみに形成されている，半導体装置。
  4. 請求項１又は２記載の半導体装置において、
    上記ポケット領域は、上記第２の半導体領域と第３の半導体領域との間の領域全体に亘って形成されている，半導体装置。
  5. 上記半導体基板の裏面領域に第１導電型不純物を含む第１の半導体領域を形成する工程（ａ）と、
    上記半導体基板内における上記第１の半導体領域の上方に第２導電型不純物を含む第２の半導体領域を形成する工程（ｂ）と、
    上記半導体基板を選択的に堀り込んで、上記第２の半導体領域を貫通して上記第１の半導体領域に到達するトレンチを形成する工程（ｃ）と、
    上記トレンチの壁面に沿って、ゲート絶縁膜を形成する工程（ｄ）と、
    上記トレンチ内に導体膜を埋め込んで上記ゲート絶縁膜の上にゲート電極を形成する工程（ｅ）と、
    上記第２の半導体領域の上部に第１導電型不純物を導入して、第３の半導体領域を形成する工程（ｆ）と、
    上記工程（ｅ）の後で上記工程（ｆ）の前又は後に、第２導電型不純物のイオン注入により、上記第２の半導体領域と上記第３の半導体領域の間に、上記第２の半導体領域よりも高ピーク濃度のポケット領域を形成する工程（ｇ）と
    を含む半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    上記工程（ｅ）では、上記ゲート電極を上記トレンチの上部を除く部分に形成し、
    上記工程（ｇ）は、上記半導体基板のうちトレンチを除く領域を覆う注入マスクを形成した後、半導体基板の主面に垂直な方向から傾いた方向から第２導電型不純物のイオン注入を行なうことにより、上記ポケット領域を上記トレンチの壁面に近い領域のみに形成する，半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    上記工程（ｇ）の後で上記工程（ｆ）の前又は後に、上記トレンチ内の上記ゲート電極の上方に絶縁膜を埋め込む工程をさらに含む，半導体装置の製造方法。
  8. 請求項６又は７記載の半導体装置の製造方法において、
    上記工程（ｇ）では、基板面に垂直な方向に対するイオン注入方向の傾き角は、７°〜４５°の範囲にある，半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、
    上記工程（ｅ）では、２，４又は８ステップのイオン注入を行なう，半導体装置の製造方法。
  10. 請求項５記載の半導体装置の製造方法において、
    上記工程（ｅ）では、上記ゲート電極を上記トレンチの上部を除く部分に形成し、
    上記工程（ｆ）と上記工程（ｇ）との前又は後、あるいは、上記工程（ｆ）と上記工程（ｇ）との間に、上記トレンチ内の上記ゲート電極の上方に絶縁膜を埋め込む工程をさらに含み、
    上記工程（ｇ）は、上記半導体基板全体に第２導電型不純物のイオン注入を行なうことにより、上記ポケット領域を上記第２の半導体領域と第３の半導体領域との間の領域全体に亘って形成する，半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    上記工程（ｅ）の後で上記工程（ｆ）の前又は後に、上記トレンチ内の上記ゲート電極の上方に絶縁膜を埋め込む工程をさらに含む，半導体装置の製造方法。
JP2004038878A 2004-02-16 2004-02-16 半導体装置及びその製造方法 Expired - Lifetime JP4091921B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004038878A JP4091921B2 (ja) 2004-02-16 2004-02-16 半導体装置及びその製造方法
CNB2005100040372A CN100461450C (zh) 2004-02-16 2005-01-10 半导体装置及其制造方法
US11/030,945 US7626229B2 (en) 2004-02-16 2005-01-10 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004038878A JP4091921B2 (ja) 2004-02-16 2004-02-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005229066A true JP2005229066A (ja) 2005-08-25
JP4091921B2 JP4091921B2 (ja) 2008-05-28

Family

ID=34836332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004038878A Expired - Lifetime JP4091921B2 (ja) 2004-02-16 2004-02-16 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7626229B2 (ja)
JP (1) JP4091921B2 (ja)
CN (1) CN100461450C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014102916A1 (ja) * 2012-12-26 2014-07-03 株式会社日立製作所 炭化珪素半導体装置
US8836019B2 (en) 2008-11-21 2014-09-16 Samsung Electronics Co., Ltd. Recessed channel transistors, and semiconductor devices including a recessed channel transistor
US9331194B2 (en) 2012-10-18 2016-05-03 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20210117118A (ko) * 2020-03-17 2021-09-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법
US11742207B2 (en) 2020-03-17 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042166A (ja) * 2006-07-12 2008-02-21 Matsushita Electric Ind Co Ltd 縦型ゲート半導体装置及びその製造方法
KR100876883B1 (ko) * 2007-05-22 2008-12-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법 및 반도체 소자의 게이트형성방법
JP5564918B2 (ja) * 2009-12-03 2014-08-06 ソニー株式会社 撮像素子およびカメラシステム
CN101894866B (zh) * 2010-07-08 2012-08-22 复旦大学 凹陷沟道的碰撞电离型场效应晶体管及其制造方法
JP5740108B2 (ja) 2010-07-16 2015-06-24 株式会社東芝 半導体装置
JP5554417B2 (ja) * 2011-05-27 2014-07-23 新電元工業株式会社 トレンチゲートパワー半導体装置及びその製造方法
CN103094324B (zh) * 2011-11-08 2016-03-23 无锡华润上华半导体有限公司 沟槽型绝缘栅双极型晶体管及其制备方法
CN103165669A (zh) * 2011-12-09 2013-06-19 上海华虹Nec电子有限公司 沟槽功率mos器件及其制造方法
JP2013197551A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
CN104347397B (zh) * 2013-07-23 2018-02-06 无锡华润上华科技有限公司 注入增强型绝缘栅双极型晶体管的制造方法
JP6365165B2 (ja) * 2014-09-18 2018-08-01 富士電機株式会社 半導体装置の製造方法
EP3863066A1 (en) 2020-02-06 2021-08-11 Infineon Technologies Austria AG Transistor device and method of fabricating a gate of a transistor device
US20230008858A1 (en) * 2021-07-08 2023-01-12 Applied Materials, Inc. Gradient doping epitaxy in superjunction to improve breakdown voltage

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2837014B2 (ja) * 1992-02-17 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
JPH0653514A (ja) 1992-08-03 1994-02-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JP3291957B2 (ja) 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
JPH09205204A (ja) 1996-01-25 1997-08-05 Nippon Inter Electronics Corp 絶縁ゲート型半導体装置
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP4635304B2 (ja) * 2000-07-12 2011-02-23 富士電機システムズ株式会社 双方向超接合半導体素子およびその製造方法
US6445037B1 (en) 2000-09-28 2002-09-03 General Semiconductor, Inc. Trench DMOS transistor having lightly doped source structure
US6756273B2 (en) * 2001-03-12 2004-06-29 Semiconductor Components Industries, L.L.C. Semiconductor component and method of manufacturing
JP4225711B2 (ja) * 2001-06-29 2009-02-18 株式会社東芝 半導体素子及びその製造方法
US7291884B2 (en) 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US6569738B2 (en) 2001-07-03 2003-05-27 Siliconix, Inc. Process for manufacturing trench gated MOSFET having drain/drift region
US6674124B2 (en) * 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
JP4723816B2 (ja) 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836019B2 (en) 2008-11-21 2014-09-16 Samsung Electronics Co., Ltd. Recessed channel transistors, and semiconductor devices including a recessed channel transistor
US9331194B2 (en) 2012-10-18 2016-05-03 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9608057B2 (en) 2012-10-18 2017-03-28 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2014102916A1 (ja) * 2012-12-26 2014-07-03 株式会社日立製作所 炭化珪素半導体装置
KR20210117118A (ko) * 2020-03-17 2021-09-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법
US11244830B2 (en) 2020-03-17 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102409130B1 (ko) * 2020-03-17 2022-06-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 그 제조 방법
US11742207B2 (en) 2020-03-17 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN100461450C (zh) 2009-02-11
US7626229B2 (en) 2009-12-01
JP4091921B2 (ja) 2008-05-28
CN1658400A (zh) 2005-08-24
US20050179082A1 (en) 2005-08-18

Similar Documents

Publication Publication Date Title
US7626229B2 (en) Semiconductor device and method for fabricating the same
JP5767430B2 (ja) 半導体装置および半導体装置の製造方法
JP4109565B2 (ja) 半導体装置の製造方法および半導体装置
EP1193765A2 (en) Power semiconductor device
JP2005510881A (ja) オン抵抗が向上されたトレンチ金属酸化膜半導体電界効果トランジスタデバイス
JP4440188B2 (ja) 半導体装置の製造方法
JP2006210392A (ja) 半導体装置およびその製造方法
JP2004363263A (ja) 半導体装置およびその製造方法
JP2005510088A (ja) 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス
JP4308096B2 (ja) 半導体装置及びその製造方法
JP2008078397A (ja) 絶縁ゲート型半導体装置の製造方法
JP2007173379A (ja) 半導体装置および半導体装置の製造方法
KR100396703B1 (ko) 고전압 소자 및 그 제조방법
US7696061B2 (en) Semiconductor device and method for manufacturing same
JP5027362B2 (ja) 高電圧素子及びその製造方法
JP2005536868A (ja) 寄生抵抗が低いトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法
JP5034151B2 (ja) 半導体装置およびその製造方法
US8450797B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2009016480A (ja) 半導体装置、及び半導体装置の製造方法
WO2019109823A1 (zh) Mosfet结构及其制造方法
JP2003273354A (ja) 半導体装置およびその製造方法
US6696734B2 (en) LDD high voltage MOS transistor
JP4146857B2 (ja) 半導体装置及びその製造方法
JP5578165B2 (ja) 半導体装置の製造方法
JP2009218304A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080229

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5