CN101894866B

CN101894866B - 凹陷沟道的碰撞电离型场效应晶体管及其制造方法

Info

Publication number: CN101894866B
Application number: CN2010102205421A
Authority: CN
Inventors: 臧松干; 刘昕彦; 王鹏飞; 张卫
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2010-07-08
Filing date: 2010-07-08
Publication date: 2012-08-22
Anticipated expiration: 2030-07-08
Also published as: CN101894866A

Abstract

本发明属于功率半导体器件技术领域，具体为一种凹陷沟道的碰撞电离型场效应晶体管及其制造方法。包括一个半导体衬底，位于衬底底部的具有第一种掺杂类型的漏区，位于衬底内的凹槽结构，覆盖在凹槽内的栅极，位于栅极与半导体衬底之间的栅介质层；位于凹槽两侧、衬底顶部的具有第二种掺杂类型的源区，位于凹槽与源区之间的绝缘介质层。凹陷型沟道结构和碰撞电离工作原理的使用，使晶体管在抑制亚阈值摆幅的同时可提高驱动电流，进而提高器件的开关速度和响应频率，同时也减小器件的关态功耗。本发明的场效应晶体管非常适用于集成电路芯片的制造，特别是高速大功率芯片的制造。

Description

凹陷沟道的碰撞电离型场效应晶体管及其制造方法

技术领域

本发明属于功率半导体器件技术领域，具体涉及一种功率半导体场效应晶体管及其制造方法，特别涉及一种凹陷沟道的碰撞电离型场效应晶体管及其制造方法。

背景技术

功率半导体器件是不断发展的功率-电子***的内在驱动力，尤其是在节约能源、动态控制、噪声减少等方面，有着不可替代的功效。功率半导体主要应用于对能源与负载之间能量传递的控制，拥有精度高、速度快和功耗低的特点。最近20年来，功率器件及其封装技术迅猛发展，尤其是功率MOS晶体管，以其输入阻抗高、关断时间短等优越的特性，在许多应用领域中取代了传统的双极型晶体管。如今的功率MOS晶体管主要有沟槽型MOS晶体管（UMOSFET）和绝缘栅双极型晶体管（IGBT）等类型。

一种n型UMOSFET的基本结构如图1a所示，n型外延层101形成在n型漏区106之上，n型源区103a、103b分别形成在p+区102a、102b之中，栅极105与衬底之间含有一栅氧化层104。n型UMOSFET进行工作时，对栅极与源极间施加正电压U_GS，栅极是绝缘的，所以不会有栅极电流流过。但是栅极的正电压会将p+区中的空穴推开，而将p+区中的少子（电子）吸引到栅极处的p+区表面。当U_GS大于U_T（开启电压或阈值电压）时，栅极处p+区表面的电子浓度将超过空穴浓度，使P型半导体反型成N型而成为反型层，该反型层形成N沟道而使PN结消失，漏极和源极导通。栅极控制源极与漏极之间的电流。UMOSFET因为采用了垂直的沟道，沟道的侧壁可以制作栅极，其所占用面积比平面扩散型MOSFET小，可以进一步提高器件的面积，并有效减少导通电阻、降低驱动电压。

IGBT是由BJT(双极型三极管)和MOS晶体管组成的复合全控型电压驱动式功率半导体器件。一种N沟道增强型IGBT的基本结构如图1b所示，n型源区114a、114b分别形成在p型基区（亚沟道区）113a、113b之中，栅叠层区包括栅氧化层115和栅电极116，沟道在紧靠栅区边界形成，n型漂移区112形成在n型漏区111之上，在漏区111另一侧的p+区110称为漏注入区，它是IGBT 特有的功能区，与漏区和亚沟道区一起形成PNP 双极晶体管，起发射极的作用，向漏区注入空穴，进行导电调制，以降低器件的通态电压。IGBT 的开关作用是通过加正向栅极电压形成沟道，给PNP晶体管提供基极电流，使IGBT 导通，反之，加反向栅极电压消除沟道，切断基极电流，使IGBT 关断。IGBT兼有MOSFET的高输入阻抗和GTR(Giant Transistor，电力晶体管) 的低导通压降两方面的优点,非常适合应用于直流电压为600V及以上的变流***,如交流电机、变频器、开关电源、照明电路、牵引传动装置等。

但是，由于UMOSFET和IGBT均采用了栅控n-p-n或者p-n-p结构, 它们的最小亚阈值摆幅(SS)被限制在60mv/dec，这限制了晶体管的开关速度。在一些集成密度较高的芯片上，减小器件的尺寸意味着更大的SS值，而对于高速芯片需要更小的SS值，较小的SS值能在提高器件频率的同时降低芯片功耗。

发明内容

本发明的目的在于提出一种新型的功率半导体器件结构，以降低器件的SS值，进而能够在提高器件频率的同时降低芯片功耗。

本发明提出的碰撞电离型场效应晶体管，包括：

一个半导体衬底；

位于所述半导体衬底底部的具有第一种掺杂类型的漏区；

位于所述半导体衬底内的凹槽结构；

覆盖在所述凹槽之内的栅极；

位于所述栅极与半导体衬底之间的栅介质层；

位于所述凹槽两侧的，衬底顶部的具有第二种掺杂类型的源区；

位于所述凹槽与所述源区之间的绝缘介质层。

进一步地，所述半导体衬底为单晶硅、多晶硅或者为绝缘体上的硅（SOI）。所述栅极为TiN、TaN、RuO₂、 Ru、WSi等金属栅材料或者为掺杂的多晶硅。所述栅介质层为SiO₂、高k材料或者为它们之间的混合物。所述绝缘介质层为SiO₂、Si₃N₄或者为它们之间的混合物。

更进一步地，所述第一种掺杂类型为n型，所述第二种掺杂类型为p型；或者，所述第一种掺杂类型为p型，所述第二种掺杂类型为n型。

本发明所提出的碰撞电离型场效应晶体管使用了凹陷沟道，可以在较小的面积内实现较长的沟道，因此其漏电流比传统类型的场效应晶体管漏电流要小，而类似双栅的结构也提高了器件的驱动电流。同时，碰撞电离工作原理的使用，抑制了器件的亚阈值摆幅，进而提高了器件的开关速度。因此，本发明提出的功率半导体器件结构，可以降低器件的SS值，进而能够在提高器件频率的同时降低芯片功耗。

同时，本发明还提出上述碰撞电离型场效应晶体管的制造方法，具体步骤为：

提供一个半导体衬底；

进行离子注入形成第一种掺杂类型的区域；

在所述半导体衬底上形成第一种绝缘薄膜；

淀积形成第一层光刻胶；

掩膜曝光后刻蚀第一种绝缘薄膜，直至暴露出硅衬底；

刻蚀硅衬底形成开口结构；

剥除剩余的第一层光刻胶；

覆盖所述开口形成第二种绝缘薄膜；

淀积第三种绝缘薄膜，并对所述第三种绝缘薄膜进行刻蚀形成边墙结构；

刻蚀第二种绝缘薄膜暴露出硅衬底；

沿着已经成型的边墙结构，使用各向异性的刻蚀技术刻蚀暴露出的硅衬底；

使用各向同性的刻蚀技术继续刻蚀暴露出的半导体衬底，形成器件的凹槽结构；

使用稀释的氢氟酸清洗凹槽表面并去除第一层绝缘薄膜；

在所述凹槽内依次形成第四种绝缘薄膜和第一种导电薄膜；

淀积形成第二层光刻胶；

掩膜曝光刻蚀形成器件的栅极结构；

剥除剩余的第二层光刻胶；

淀积第五种绝缘薄膜，并刻蚀形成通孔；

淀积第二种导电薄膜，并刻蚀形成金属电极；

进行离子注入，形成第二种掺杂类型的区域；

淀积第六种绝缘薄膜，并刻蚀形成通孔；

淀积第三种导电薄膜，并刻蚀形成金属电极。

进一步地，所述半导体衬底为单晶硅、多晶硅或者为绝缘体上的硅（SOI）。所述第一种、第三种、第五种、第六种绝缘薄膜为SiO₂、Si₃N₄或者为它们之间的混合物。所述第二种、第四种绝缘薄膜为SiO₂、高k材料或者为它们之间的混合物。所述第一种导电薄膜为TiN、TaN、RuO₂、Ru、WSi等金属栅材料或者为掺杂的多晶硅。所述第二种、第三种导电薄膜为金属铝、金属钨或者为其它金属导电材料。

附图说明

图1a为现有技术的一种UMOSFET结构的截面图。

图1b为现有技术的一种IGBT结构的截面图。

图2为本发明所公开的碰撞电离型场效应晶体管的一个实施例的截面图。

图3a至图3h为制造图2所示碰撞电离型场效应晶体管的实施例工艺流程图。

具体实施方式

下面将参照附图对本发明的示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语晶片和衬底可以理解为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它薄膜层。

图2是本发明所公开的一种碰撞电离型场效应晶体管的实施例，它是沿该器件沟道长度方向的剖面图。该场效应晶体管包括衬底区201、源区202a和202b、漏区213和一个栅叠层区。源区202a、202b的掺杂类型通常与漏区213、衬底区201的掺杂类型相反，源区202a、202b与漏区213的杂质浓度为重掺杂，而衬底区201的杂质浓度为轻掺杂。栅叠层区由高k材料层208和导电层209组成，导电层209为金属栅材料或者为掺杂的多晶硅。高k材料层205a、205b和氮化硅层206a、206b位于栅区与源区202a、202b之间。绝缘介质210、214是该场效应晶体管的钝化层，它们将所述晶体管与其它器件隔开，并保护所述晶体管不受外界环境的影响。导体211a、211b、212、215是金属材料，作为该场效应晶体管的金属电极。

对栅极施加合适的偏置电压时，靠近栅极下方的衬底表面会积累少数载流子（比如空穴）而形成反型层21，从而形成导电沟道。源区202a、202b与反型层之间的区域22a、22b以及反型层21与漏区213之间的区域23用作足以产生碰撞电离事件的载流子的加速路径，加速势垒的高度由施加在栅极上的电压控制。当栅极电压足以形成反型层21时，存在穿过区域22a、22b、23的增强电场，使区域22a、22b、23穿通。而即使很高的栅极电压也不会使源区与漏区之间的区域24实现穿通。

本发明所公开的碰撞电离型场效应晶体管可以通过很多方法制造。以下所叙述的是本发明所公开的如图2所示的碰撞电离型场效应晶体管的制造方法的一个实例。图3a至图3h描述了制造一个如图2所示碰撞电离型场效应晶体管的工序。

尽管这些图并不能完全准确反映出实际的尺寸，它们还是完整的反映了区域和组成元件之间的相互位置，特别是组成元件之间的上下和相邻关系。

首先，在提供一个轻掺杂n型的硅衬底301，接着进行p型离子注入形成掺杂的区域302，如图3a所示。

接下来，氧化形成二氧化硅薄膜303，并淀积形成一光阻层304，接着掩膜、曝光、刻蚀形成如图3b所示的开口结构。

接下来，剥除剩余的光阻层304，并依次淀积形成高k材料层305和氮化硅材料层306，并刻蚀氮化硅材料形成边墙结构，如图3c所示。

接下来，刻蚀高k材料层305暴露出硅衬底，并利用各项同性和各项异性刻蚀相结合的方法，对硅衬底刻蚀形成器件的凹陷沟道区域307，然后利用稀释的氢氟酸对沟道区域进行清洗，形成如图3d所示的结构。

接下来，剥除剩余的二氧化硅薄膜303，并依次淀积形成高k材料层308、导体层309和光阻层，然后掩膜、曝光、并刻蚀高k材料层308和导体层309形成器件的栅极结构，最后剥除剩余的光阻层，如图3e所示。导体层309可以为TiN、TaN、RuO₂、 Ru、WSi等金属栅材料或者为掺杂的多晶硅材料。

接下来，淀积形成绝缘薄膜310，可以为氧化硅或者为氮化硅。再淀积一层光刻胶，然后通过掩膜、曝光、刻蚀的方法形成通孔，并将光刻胶剥离，接着再淀积一层金属，可以为铝或钨，然后刻蚀形成源极电极311a、311b和栅极电极312，如图3f所示。

接下来，进行n型离子注入形成器件的漏区313，如图3g所示。

最后，淀积形成绝缘薄膜314，可以为氧化硅或者为氮化硅，并淀积一层光刻胶，然后掩膜、曝光、刻蚀形成通孔结构。剥除剩余的光刻胶后，淀积金属铝或钨，并刻蚀形成漏极电极315，如图3h所示。

如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims

1.一种碰撞电离型场效应晶体管，其特征在于包括：

一个半导体衬底；

位于所述半导体衬底底部的具有第一种掺杂类型的漏区；

位于所述半导体衬底内的凹槽结构；

覆盖在所述凹槽之内的栅极；

位于所述栅极与半导体衬底之间的栅介质层；

位于所述凹槽与所述源区之间的绝缘介质层。

2.根据权利要求1所述的碰撞电离型场效应晶体管，其特征在于，所述半导体衬底为单晶硅、多晶硅或者为绝缘体上的硅。

3.根据权利要求1所述的碰撞电离型场效应晶体管，其特征在于，所述栅极为TiN、TaN、RuO₂、Ru或WSi金属栅材料，或者为掺杂的多晶硅。

4.根据权利要求1所述的碰撞电离型场效应晶体管，其特征在于，所述栅介质层为SiO₂或高k材料，或者为它们之间的混合物。

5.根据权利要求1所述的碰撞电离型场效应晶体管，其特征在于，所述绝缘介质层为SiO₂或Si₃N_4，或者为它们之间的混合物。

6.根据权利要求1所述的碰撞电离型场效应晶体管，其特征在于，所述第一种掺杂类型为n型，所述第二种掺杂类型为p型；或者为所述第一种掺杂类型为p型，所述第二种掺杂类型为n型。