そこで、この発明の課題は、局所的に電流経路の幅が狭められた化合物半導体装置に対して、上記MOCVD法による結晶再成長を行った場合において、上記結晶再成長の下地となる半導体層に含まれるドーパントの再蒸発や下地となる半導体層を構成している元素の再蒸発を防止し、上記再成長された半導体層における結晶性の劣化および再成長界面付近における抵抗値の増大を防止することによって、低消費電力での動作を可能にする良好な特性と高信頼性とを有する化合物半導体装置、その製造方法、上記化合物半導体装置を用いた光伝送システム、および、上記化合物半導体装置を用いた光ディスク装置を提供することにある。
上記課題を解決するため、この発明の化合物半導体装置は、基板と、上記基板上に形成された複数の化合物半導体層とを備えた化合物半導体装置であって、上記複数の化合物半導体層は、少なくとも第1導電型の化合物半導体層と第2導電型の化合物半導体層とからなり、上記第2導電型の化合物半導体層は開口部を有しており、上記開口部に上記第1導電型の化合物半導体層が形成されており、上記開口部に形成された上記第1導電型の化合物半導体層によって電流経路を形成しており、上記電流経路領域の少なくとも一部または上記電流経路領域の直上領域または上記電流経路領域の直下領域における上記第1導電型のドーピング濃度が5×1018cm-3以上であることを特徴としている。
上記構成によれば、上記第2導電型の化合物半導体層の開口部内に形成された上記第1導電型の化合物半導体層からなる電流経路(電流狭窄された)領域の少なくとも一部、または上記電流経路領域の直上領域、または上記電流経路領域の直下領域における第1導電型のドーピング濃度を5×1018cm-3以上にすることによって、上記電流経路領域とその近傍領域とが高抵抗化することを防止できる。したがって、低消費電力での動作が可能な化合物半導体装置を提供することができる。
ここで、上記「電流経路領域の直上領域」および「電流経路領域の直下領域」とは、上記開口部に形成されている上記第1導電型の化合物半導体層に対して連続的に上方および下方に向って結晶成長された化合物半導体層と、それらの化合物半導体層の最外層に接する化合物半導体層における上記最外層との界面近傍までとを指し、上記各化合物半導体層のうち、上記基板側の各化合物半導体層を「電流経路領域の直下領域」とする一方、上記基板とは反対側の各化合物半導体層を「電流経路領域の直上領域」とする。
また、1実施例の化合物半導体装置では、上記電流経路領域または上記電流経路領域の直上領域または上記電流経路領域の直下領域の何れかに、再成長界面を有している。
この実施例によれば、再成長界面を、上記電流経路領域または上記電流経路領域の直上領域または上記電流経路領域の直下領域の何れかに有し、且つ、上記電流経路領域の少なくとも一部または上記電流経路領域の直上領域または上記電流経路領域の直下領域における上記第1導電型のドーピング濃度を5×1018cm-3以上にすることによって、上記再成長界面近傍の電流狭窄された第1導電型の化合物半導体層における抵抗を低下させることができ、低消費電力動作が可能な化合物半導体装置を提供することができる。
また、1実施例の化合物半導体装置では、上記再成長界面近傍の第1導電型のドーピング濃度が5×1018cm-3以上である。
この実施例によれば、上記再成長界面の近傍領域と第1導電型のドーピング濃度が5×1018cm-3以上である領域とを一致させることによって、再成長界面における抵抗の増大を防止でき、電流経路における抵抗を低減した低消費電力動作が可能な化合物半導体装置が提供される。
また、1実施例の化合物半導体装置では、GaAs基板上に、第1導電型の第1のIII‐V族化合物半導体層が形成されており、この第1のIII‐V族化合物半導体層上に、上記第1のIII‐V族化合物半導体層を露出させる開口部を一部に有する第2導電型の第2のIII‐V族化合物半導体層が形成されて成る化合物半導体装置において、少なくとも上記開口部内には組成の異なる複数のIII‐V族化合物半導体層が順次積層されており、上記開口部内に積層された複数のIII‐V族化合物半導体層のうちの最下層は少なくともGaとAsとを含む第1導電型の第3のIII‐V族化合物半導体層であり、上記第3のIII‐V族化合物半導体層における上記第1導電型のドーピング濃度が5×1018cm-3以上であり、上記第3のIII‐V族化合物半導体層と当該化合物半導体装置の主たる動作を行う主動作層との間隔が0.15μm以上であることを特徴としている。
上記構成によれば、上記第2のIII‐V族化合物半導体層の開口部から露出している上記第1のIII‐V族化合物半導体層と上記開口部内に形成された上記複数のIII‐V族化合物半導体層との間の界面の抵抗値を低く保つことができる。その結果、従来に比べてより低消費電力で動作できる化合物半導体装置を提供することが可能になる。さらに、上記第3のIII‐V族化合物半導体層を再成長する際に、上記第3のIII‐V族化合物半導体層からの上記第1導電型のドーパントが上記主動作層まで拡散することがなく、静特性や信頼性を高く保つことが可能になる。
ここで、上記「主動作層」とは、当該化合物半導体装置が、例えば半導体レーザ素子である場合は「活性層」を指し、電界効果トランジスタ(FET)の場合は「チャンネル層」を指し、ヘテロ接合バイポーラトランジスタ(HBT)の場合は「ベース層」を指す。
また、1実施例の化合物半導体装置では、上記第1のIII‐V族化合物半導体層および上記第3のIII‐V族化合物半導体層のドーパントはZnである。
この実施例によれば、上記第1,第3のIII‐V族化合物半導体層のドーパントとして同じZnを用いることによって、上記第3のIII‐V族化合物半導体層を再成長させる際の雰囲気がZnリッチとなり、下地となる上記第1のIII‐V族化合物半導体層からのZnの再蒸発が防止される。したがって、上記第1のIII‐V族化合物半導体層におけるZnのドーピング濃度の低下に伴う高抵抗化が防止される。それと共に、上記第1のIII‐V族化合物半導体層の結晶性が低下せず、良好な再成長界面が得られる。さらに、上記再成長時において、上記第3のIII‐V族化合物半導体層内の若干のZnドーパントが上記界面を越えて上記第1のIII‐V族化合物半導体層側に拡散するために、高抵抗になろうとする上記界面が低抵抗化される。
また、1実施例の化合物半導体装置では、上記第3のIII‐V族化合物半導体層の層厚は30Å以上且つ100Å以下であり、上記第3のIII‐V族化合物半導体層のドーピング濃度は、上記GaAs基板側から上記GaAs基板の反対側に向かって低下するように設定されている。
この実施例によれば、上記第1導電型のドーピング濃度が5×1018cm-3以上である上記第3のIII‐V族化合物半導体層は、その層厚が30Å以上あれば、下地となる上記第1のIII‐V族化合物半導体層の表面を完全に被覆でき、上記界面の抵抗を効果的に低減できる。さらに、層厚が100Å以下であれば、上記ドーピング濃度が上記GaAs基板側から上記GaAs基板の反対側に向かって低下するように設定されているため、特性の低下を引き起こすようなドーパントの拡散を防ぐことができ、且つ、上記界面の抵抗を低減することができる。
また、1実施例の化合物半導体装置では、上記第1のIII‐V族化合物半導体層はPを含んでいる。
この実施例によれば、上記第1のIII‐V族化合物半導体層にPを含むことによって、上部に形成される上記第2のIII‐V族化合物半導体層に対するエッチング選択性が大きくなり、上記第2のIII‐V族化合物半導体層に対する上記開口部の形成が容易になる。
その場合、上記第3のIII‐V族化合物半導体層の再成長時における成長温度を600℃よりも低くすることによって、上記Pを含む第1のIII‐V族化合物半導体層との界面からのP抜けを防止できる。そのために、良好な結晶性を維持することが可能となり、上記Pを含む第1のIII‐V族化合物半導体層と上記第3のIII‐V族化合物半導体層との界面付近の抵抗を低減できるという大きな効果を奏することができる。
また、1実施例の化合物半導体装置では、上記Pを含む第1のIII‐V族化合物半導体層はInGaPあるいはInGaAsPからなる。
この実施例によれば、上記Pを含む第1のIII‐V族化合物半導体層としてInGaPあるいはInGaAsPを用いることによって、他のIII‐V族化合物半導体層に対してエッチング選択性を有することができる。したがって、上記第2のIII‐V族化合物半導体層に対するエッチング選択性がより高まり、製造コストを低減できるという効果を奏することができる。
また、1実施例の化合物半導体装置では、上記複数の化合物半導体層は、凸型のリッジを有する第1導電型の第1の化合物半導体層と、上記リッジの両側に形成された第2導電型の第2の化合物半導体層と、上記第1の化合物半導体層および上記第2の化合物半導体層の上に形成された第1導電型の第3の化合物半導体層とを含んで構成されており、上記第3の化合物半導体層の少なくとも上記リッジの直上領域における第1導電型のドーピング濃度が5×1018cm-3以上である。
この実施例によれば、第1導電型の第1の化合物半導体層によって形成されたリッジの両側を、第2導電型の第2の化合物半導体層で埋め込むことによって、電流狭窄を実現すると共に、リッジ直上に形成された第1導電型の第3の化合物半導体層のドーピング濃度を5×1018cm-3以上にすることによって、上記リッジに対する電流注入の抵抗を低下させることができるようになるため、低消費電力で動作できる化合物半導体装置を提供することが可能となる。
また、1実施例の化合物半導体装置では、半導体レーザ素子として機能する。
この実施例によれば、ストライプ状の電流チャンネルにおける抵抗を低減することができると共に、自己整合的に形成されたストライプ状構造を有するSAS(Self Alignment Strip)構造の半導体レーザ素子が得られる。したがって、歩留りを向上し、低消費電力を実現できる半導体レーザ素子を提供することができる。
また、この発明の化合物半導体装置の製造方法は、GaAs基板上に、第1導電型または真性の第1のIII‐V族化合物半導体層と、上記第1のIII‐V族化合物半導体層を露出させる開口部を一部に有する第2導電型の第2のIII‐V族化合物半導体層とが積層され、少なくとも上記開口部内に組成の異なる複数のIII‐V族化合物半導体層が順次積層されて成る化合物半導体装置の製造方法であって、上記第1のIII‐V族化合物半導体層上に上記第2のIII‐V族化合物半導体層を成長させる工程と、上記第2のIII‐V族化合物半導体層の一部に上記第1のIII‐V族化合物半導体層を露出させる開口部を形成する工程と、上記基板の温度を上昇させながら、上記温度が500℃以上且つ550℃以下の所定の温度に到達した際に上記成長室内への第1導電型のドーパントガスのフローを開始する工程と、上記基板の温度を上昇させながら上記第1導電型のドーパントガスのフロー開始と同時にまたは上記第1導電型のドーパントガスのフローを開始した後に、少なくともGaとAsとを含む第1導電型の第3のIII‐V族化合物半導体層を再成長させる工程を含むことを特徴としている。
上記構成によれば、上記第1導電型のドーパントガスをフローすることによって、成長雰囲気を第1導電型のドーパントガスリッチにした状態で上記第3のIII‐V族化合物半導体層を再成長させることができる。したがって、上記第2のIII‐V族化合物半導体層に形成された開口部を介して上記第1のIII‐V族化合物半導体層からドーパントが再蒸発するのを防止することができ、再成長界面が荒れるのを防止できる。それと同時に、500℃以上且つ550℃以下という比較的低温で上記第3のIII‐V族化合物半導体層を再成長させ始めるため、上記第1のIII‐V族化合物半導体層がPを含んでいる場合に、P抜けと呼ばれる上記第1のIII‐V族化合物半導体層からのPの再蒸発を防止することが可能になる。
さらに、特に、上記第1のIII‐V族化合物半導体層がPおよびAsを含んでいる場合には、550℃を超える基板温度で成長した場合には、PとAsとの再蒸発の程度が大きく異なってくるため、上記第1のIII‐V族化合物半導体層の表面のAs/P比が当初の所望の値からずれてしまうという問題がある。その場合であっても、500℃以上且つ550℃以下で上記第3のIII‐V族化合物半導体層を再成長させることによって、下地となる上記第1のIII‐V族化合物半導体層からのPおよびAsの抜けの無い状態で、上記第1のIII‐V族化合物半導体層の表面を上記第3のIII‐V族化合物半導体層で被覆することができるのである。
こうして、上記ドーパントの再蒸発とP抜けとを防止することによって、再成長界面が荒れることなく良好な再成長結晶を得ることができる。したがって、再成長界面付近における電流チャンネルの抵抗の増大のない消費電力の小さい化合物半導体装置を製造することが可能になる。
ここで、上記第1導電型のドーパントガスとしては、p型のドーピング用として、DEZn(ジエチルジンク)の他に、DMZn(ジメチルジンク)やCP2Mg(ビスシクロペンタジエニルマグネシウム)等を用いることができる。また、n型のドーピング用としては、SiH4(シラン)やSi2H5(ジシラン)やH2Se(セレン化水素)等を用いることができる。
また、1実施例の化合物半導体装置の製造方法では、上記第2のIII‐V族化合物半導体層および第3のIII‐V族化合物半導体層の成長を、MOCVD法を用いて行う。
この実施例によれば、量産性に優れたMOCVD法を用いることによって、上記第2,第3のIII‐V族化合物半導体層を再成長させる工程でのスループットが向上し、より安価に化合物半導体装置を製造することができる。尚、上記成長は、MOCVD法に代わってMBE法を用いて行うことも可能である。
また、1実施例の化合物半導体装置の製造方法では、上記第3のIII‐V族化合物半導体層の成長を、上記基板の温度が600℃に到達するまでに完了する。
この実施例によれば、上記第1のIII‐V族化合物半導体層がPを含んでいる場合は、600℃よりも低い成長温度で上記第3のIII‐V族化合物半導体層を再成長させて、上記第1のIII‐V族化合物半導体層を被覆してしまうことによって、その後に成長温度を600℃以上に昇温した場合であっても、上記第1のIII‐V族化合物半導体層からPが抜けることを防止できる。また、第1導電型がp型である場合には、基板の温度を600℃に到達する前に上記第3のIII‐V族化合物半導体層を成長することによって、p型ドーパントを十分にドーピングすることができるようになる。
また、1実施例の化合物半導体装置の製造方法では、上記第1のIII‐V族化合物半導体層として少なくともPを含むIII‐V族化合物半導体層を形成する工程と、上記第1導電型のドーパントガスのフローを開始するに先立って、上昇する上記基板の温度が400℃に到達する前に上記成長室内への少なくともPの原料ガスのフローを開始すると共に、上記第3のIII‐V族化合物半導体層を再成長させる直前に上記Pの原料ガスのフローを停止する工程を含む。
この実施例によれば、上記第3のIII‐V族化合物半導体層の再成長を開始する温度よりも十分に低温の400℃に到達する前にPの原料ガスのフローを開始するので、上記再成長前における雰囲気が十分にPがリッチな状態となっている。したがって、上記第1のIII‐V族化合物半導体層がPを含んでいる場合に、上記開口部からの上記P抜けを防止することができる。
さらに、上記第1のIII‐V族化合物半導体層がPおよびAsを含んでいる場合、上記第3のIII‐V族化合物半導体層の再成長を開始する温度よりも十分に低温の400℃に到達する前に、Pの原料ガスに加えてAsの原料ガスのフローを開始することによって、上記再成長前の雰囲気が十分にPおよびAsリッチな状態になるので、上記第1のIII‐V族化合物半導体層からの上記P抜けおよびAs抜けを防止することができる。その結果、下地となる上記第1のIII‐V族化合物半導体層における当初のAs/P比を保つことができるので、下地半導体層表面が荒れることが無く、良好な結晶性を有する第3のIII‐V族化合物半導体層が再成長可能となる。
ここで、Pの原料ガスとしては、PH3の他に、V族のMO(有機金属)ガスからはTBP(ターシャルブチルフォスフィン)等を使用することができる。また、Asの原料ガスとしては、AsH3の他に、TMAs(トリメチル砒素)等を使用することができる。
また、1実施例の化合物半導体装置の製造方法では、GaAs基板上に、凸型のリッジを有する第1導電型のIII‐V族化合物半導体層を形成する工程と、上記リッジの両側に第2導電型のIII‐V族化合物半導体層を形成する工程と、上記リッジ上および上記第2導電型のIII‐V族化合物半導体層上に、第1導電型のIII‐V族化合物半導体層を再成長により形成する工程とを含む化合物半導体装置の製造方法であって、上記再成長工程は、有機金属化学気相成長法によって行われ、上記基板の温度を上昇させながら、上記第1導電型のドーパントガスの供給開始と同時に、または、上記第1導電型のドーパントガスの供給開始の後に、少なくともGaとAsとを含む第1導電型のIII‐V族化合物半導体層を形成する工程を含んでおり、上記第1導電型のドーパントガスの供給を開始する際の上記基板の温度、および、上記再成長させる第1導電型のIII‐V族化合物半導体層の形成を開始する際の上記基板の温度が、共に500℃以上であり且つ550℃以下である。
この実施例によれば、上記第1導電型のIII‐V族化合物半導体層における再成長の際には、その再成長開始時または開始前から、成長室内に第1導電型のドーパントガスの供給が行われており、再成長開始時の基板温度が500℃以上であり且つ550℃以下であることから、下地となる第1導電型および第2導電型の化合物半導体層からのドーパントや構成元素の再蒸発を防止することができる。また、第1導電型がp型である場合には、500℃以上で且つ550℃以下で成長することによって、再成長界面におけるドーピング濃度をより大きくすることができる。以上のことより、再成長界面の抵抗の悪化を防止でき、且つ、再成長させる化合物半導体層の結晶性を良好に保つことが可能になり、低消費電力で動作できる化合物半導体装置の製造方法を提供することができる。
また、1実施例の化合物半導体装置の製造方法では、上記再成長させる第1導電型のIII‐V族化合物半導体層の成長終了時における上記基板の温度が600℃以下であり、上記再成長工程終了後に、上記再成長した第1導電型のIII‐V族化合物半導体層の表面に電極を形成する工程を含む。
この実施例によれば、再成長終了時の基板温度が600℃以下であるため、その後の工程において表面に形成される電極に対するコンタクト抵抗を低くすることができる。したがって、低い直列抵抗を実現でき、低消費電力で動作できる化合物半導体装置の製造方法を提供することが可能となる。
また、1実施例の化合物半導体装置の製造方法では、半導体レーザ素子が形成される。
この実施例によれば、ストライプ状の電流チャンネルにおける抵抗を低減して低抵抗な半導体レーザ素子が得られる。こうして、低消費電力動作が可能な半導体レーザ素子を製造することができる。
また、この発明の光伝送システムは、この発明の半導体レーザ素子として機能する化合物半導体装置を用いたことを特徴としている。
上記構成によれば、上記開口部内における再成長界面付近の抵抗値を低く保つことができ、さらに高信頼性を有し、低消費電力で動作でき、且つ、半導体レーザ素子として機能する化合物半導体装置を用いている。したがって、光伝送システムの消費電力が従来の光伝送システムに比べて低く抑えられ、寿命が長くなる。その結果、本光伝送システムを携帯機器等に搭載した場合には、その動作時間を従来よりも長くすることができる。
また、この発明の光ディスク装置は、この発明の半導体レーザ素子として機能する化合物半導体装置を用いたことを特徴としている。
上記構成によれば、上記開口部内における再成長界面付近の抵抗値を低く保つことができ、さらに高信頼性を有し、低消費電力で動作でき、且つ、半導体レーザ素子として機能する化合物半導体装置を用いている。したがって、光ディスク装置の消費電力が従来の光ディスク装置に比べて低く抑えられ、寿命が長くなる。
以上より明らかなように、この発明の化合物半導体装置は、開口部を有する第2導電型の化合物半導体層と、上記開口部内に形成された第1導電型の化合物半導体層とを有し、上記開口部内に形成された第1導電型の化合物半導体層によって電流経路を形成し、上記電流経路領域の少なくとも一部または上記電流経路領域の直上領域または上記電流経路領域の直下領域における第1導電型のドーピング濃度を5×1018cm-3以上にしたので、上記電流経路領域とその近傍領域とで成る直列抵抗の増大を防止することができ。したがって、低消費電力動作を可能にできる。
また、この発明の化合物半導体装置は、第2導電型の第2のIII‐V族化合物半導体層に形成された開口部において、この開口部から露出している第1導電型の第1のIII‐V族化合物半導体層上に、少なくともGaとAsとを含み、第1導電型のドーピング濃度が5×1018cm-3以上であり、当該化合物半導体装置の主たる動作を行う主動作層との間隔が0.15μm以上である第3のIII‐V族化合物半導体層が形成されているので、上記開口部から露出している上記第1のIII‐V族化合物半導体層とその上に形成された上記第3のIII‐V族化合物半導体層を含む複数のIII‐V族化合物半導体層との間の界面の抵抗値を低く保つことができ、従来に比べてより低消費電力で動作することができる。さらに、上記第3のIII‐V族化合物半導体層から上記主動作層へのドーパントの拡散を防ぐことができ、良好な特性と高信頼性とを得ることができる。
また、この発明の化合物半導体装置の製造方法は、第1導電型または真性の第1のIII‐V族化合物半導体層上に成長された第2導電型の第2のIII‐V族化合物半導体層に開口部を形成し、上記基板の温度を上昇させながら、500℃以上且つ550℃以下の所定の温度に到達すると上記成長室内への第1導電型のドーパントガスのフローを開始し、上記第1導電型のドーパントガスのフロー開始と同時にまたは開始した後に、少なくともGaとAsとを含む上記第1導電型の第3のIII‐V族化合物半導体層を再成長させるので、成長雰囲気を第1導電型のドーパントガスリッチにした状態で上記第3のIII‐V族化合物半導体層を再成長させることができる。したがって、上記開口部を介して第1のIII‐V族化合物半導体層からドーパントが再蒸発するのを防止することができ、再成長界面が荒れるのを防止できる。さらに、500℃以上且つ550℃以下という比較的低温で上記第3のIII‐V族化合物半導体層を再成長を開始させるため、上記第1のIII‐V族化合物半導体層がPを含んでいる場合に、上記第1のIII‐V族化合物半導体層からのP抜けを防止することができると共に、第1導電型がp型である場合にはドーピング濃度をより高めることができる。
こうして、上記ドーパントの再蒸発とP抜けとを防止することによって、再成長界面が荒れることなく良好な再成長結晶を得ることができる。したがって、再成長界面付近における電流チャンネルの抵抗増大がなく、消費電力の小さい化合物半導体装置を製造することができる。
また、この発明の光伝送システムは、上記開口部内における再成長界面付近の抵抗値を低く保つことができ、更に高信頼性を有し、低消費電力で動作でき、半導体レーザ素子として機能するこの発明の化合物半導体装置を用いているので、消費電力を従来よりも低く抑えることができ、長寿命化を図ることができる。したがって、本光伝送システムを携帯機器等に搭載した場合には、その動作時間を従来よりも長くできる。
また、この発明の光ディスク装置は、上記開口部内における再成長界面付近の抵抗値を低く保つことができ、更に高信頼性を有し、低消費電力で動作でき、半導体レーザ素子として機能するこの発明の化合物半導体装置を用いているので、消費電力を従来よりも低く抑えることができ、長寿命化を図ることができる。
以下、この発明を図示の実施の形態により詳細に説明する。
・第1実施の形態
図1は、本実施の形態の化合物半導体装置としての半導体レーザ素子における概略構造を示す断面図である。尚、本実施の形態においては、上記第1導電型はp型であり、上記第2導電型はn型である。
この半導体レーザ素子は、n型GaAs基板11上に、n型GaAsバッファ層12、n型Ga0.5Al0.5As第1クラッド層13、n型Ga0.642Al0.358As第1光ガイド層14、多重量子井戸活性層15、p型Ga0.6Al0.4As第2光ガイド層16、p型Ga0.5Al0.5As第2クラッド層17、p型In0.245Ga0.755As0.54P0.46エッチストップ層18、n型のGa0.4Al0.6As電流ブロック層19、および、n型GaAs保護層20が、順に積層して形成されている。そして、n型GaAs保護層20およびn型GaAlAs電流ブロック層19には、電流狭窄のための電流チャンネルとなるストライプ状の窓19aが設けられている。また、n型GaAs保護層20上および窓19a内にはGaAs基板11から離れる程p型ドーピング濃度が低下するp+型GaAs半導体層21が形成され、p+型GaAs半導体層21上には、p型Ga0.5Al0.5As第3クラッド層22,p型GaAsコンタクト層23およびp型GaAsコンタクト層24が、順次形成されている。
上記n型GaAs基板11の裏面側には、AuGe/Ni/Auが順次積層された多層金属薄膜でなるn型電極25が形成されている。また、p型GaAsコンタクト層24上には、Ti/Pt/Auが順次積層された多層金属薄膜でなるp型電極26が形成されている。
図2〜図4は、図1に示す構成を有する半導体レーザ素子の各製造工程における断面図である。また、図5は、再成長時における成長温度と原料ガスフローとの制御シーケンスを示す。以下、図2〜図5に従って、上記半導体レーザ素子の製造方法について詳細に説明する。
先ず、図2に示すように、(100)面を有するn型GaAs基板11上に、n型GaAsバッファ層12(厚さ:0.5μm,Siドープ:7.2×1017cm-3)、n型Ga0.5Al0.5As第1クラッド層13(厚さ:1.6μm,Siドープ:5.4×1017cm-3)、n型Ga0.642Al0.358As第1光ガイド層14(厚さ:0.1μm,Siドープ:5.4×1017cm-3)、3層のIn0.238Ga0.762As0.5463P0.4537バリア層(各層の厚さ:基板11側から215Å,79Å,215Å)と2層のIn0.1Ga0.9As量子井戸層(各層の厚さ:46Å)とを交互に積層してなる多重量子井戸活性層15、p型Ga0.6Al0.4As第2光ガイド層16(厚さ:0.1μm,Znドープ:1.35×1018cm-3)、p型Ga0.5Al0.5As第2クラッド層17(厚さ:0.13μm,Znドープ:1.35×1018cm-3)、p型In0.245Ga0.755As0.54P0.46エッチストップ層18(厚さ:250Å,Znドープ:1.5×1018cm-3)、n型Ga0.4Al0.6As電流ブロック層19(厚さ:0.8μm,Siドープ:3×1018cm-3)、および、n型GaAs保護層20(厚さ:100Å,Siドープ:3×1018cm-3)を、順次MOCVD法によって結晶成長させる。
次に、図3に示すようにして、上記n型GaAs保護層20およびn型GaAlAs電流ブロック層19に、フォトリソグラフィ技術を用いたエッチングによってストライプ状の窓19aを形成する。27は上記フォトリソグラフィ技術によって形成されたレジストマスクである。上記エッチングは、H2SO4系エッチャントを使用し、n型GaAs保護層20およびn型GaAlAs電流ブロック層19をストライプ状にエッチングする。p型InGaAsPエッチストップ層18はH2SO4系エッチャントではエッチングされないので、再現性よくストライプ状の窓19aを形成することが可能である。尚、本実施の形態においては、窓19aの底部の幅を約3μmとしている。また、レジストマスク27は、エッチング後に除去される。
続いて、図4に示すように、MOCVD法によって、上記n型GaAs保護層20上および窓19a内に、p+型GaAs半導体層21(厚さ:50Å,GaAs基板11側のZnドープ:5×1019cm-3,GaAs基板11から最も離れた側のZnドープ:2×1019cm-3)を再成長させる。引き続き、p+型GaAs半導体層21上に、p型Ga0.5Al0.5As第3クラッド層22(厚さ:1.28μm,Znドープ:2.4×1018cm-3)、p型GaAsコンタクト層23(厚さ:4.45μm,Znドープ:3×1018cm-3)、および、p型GaAsコンタクト層24(厚さ:0.3μm,Znドープ:1×1020cm-3)を、順次MOCVD法によって再成長させる。
上記再成長時における成長温度と原料ガスフローとの制御シーケンスを図5に示す。上記ストライプ状の窓19aを形成した後の基板をMOCVD装置の成長室内に搬送した後に、基板加熱を開始し、基板温度が350℃に到達すると、Pの原料ガスの一例としてのPH3およびAsの原料ガスの一例としてのAsH3を成長室内に流しながら基板加熱を続ける。基板温度が550℃に到達した後にPH3の供給を停止し、p型のドーパントガスの一例としてのDEZnおよびGaの原料ガスの一例としてのTMG(トリメチルガリウム)をフローしてp+型GaAs半導体層21の結晶成長を行う。この結晶成長の間においても基板温度の昇温を継続する。こうして、50Åのp+型GaAs半導体層21の成長が終了した時点でTMGフローを停止し、上記DEZnおよびAsH3だけを流しながら685℃まで基板温度の昇温を続ける。
尚、Pの原料ガスとしては、上述したPH3(フォスフィン)の他に、V族のMO(有機金属)ガスであるTBP(ターシャルブチルフォスフィン)等を使用することができる。さらに、Asの原料ガスとしては、上述したAsH3(アルシン)の他に、TMAs(トリメチル砒素)等を使用することができる。
また、ここでは、p型のドーパントガスとして、DEZn(ジエチルジンク)を使用したが、勿論、これに限定されるものではない。例えば、DMZn(ジメチルジンク)や、CP2Mg(ビスシクロペンタジエニルマグネシウム)等を使用することができる。ドーパントガスは、下地の半導体層中に含まれるドーパントと同じドーパントが再成長結晶中にドーピングされるよう選択することが好ましい。p型においては、特にZnドーパントの再蒸発の問題が顕著であるから、本実施の形態においては、Znをドーピングした場合に効果が大きい。
また、n型半導体層を再成長する場合にも、勿論同種の効果がある。その場合には、特に下地の半導体層と再成長される半導体層のドーパントとしてSe(セレン)を用いた場合に、本発明の効果が大きくなる。
ここで、上記p+型GaAs半導体層21成長終了時の基板温度は570℃である。さらに、p+型GaAs半導体層21成長時のドーピング濃度は、成長開始時が5×1019cm-3であり、成長終了直前が2×1019cm-3である。また、p+型GaAs半導体層21成長後のDEZn流量は、基板温度が685℃に達するまでp型GaAlAs第3クラッド層22の成長に合わせて徐々に変化させる。
そして、685℃に到達した後に基板温度の昇温を止めて、p型Ga0.5Al0.5As第3クラッド層22の結晶成長を行う。引き続き、p型GaAsコンタクト層23の結晶成長を行い、基板温度を610℃まで下降させた後、1×1019cm-3の濃度でZnがドープされたp型GaAsコンタクト層24を結晶成長させるのである。
こうして、上記再成長が終了した後、上記GaAs基板11の裏面側に、抵抗加熱蒸着法を用いて、n側電極25としてAuGe(厚さ:1500Å)/Ni(厚さ:150Å)/Au(厚さ:3000Å)を順次積層形成し、400℃の窒素雰囲気中で1分間加熱して電極材料の合金化処理を行う。また、p型GaAsコンタクト層24上に、電子ビーム蒸着法を用いて、Ti(厚さ:1500Å)/Pt(厚さ:500Å)/Au(厚さ:3000Å)を順次積層形成させて、p側電極26とする。こうして、本実施の形態における化合物半導体装置としての半導体レーザ素子が完成するのである。
こうして得られた半導体レーザ素子を所望の共振器長を有するチップサイズに分割した後、両端面に反射膜(図示せず)をコーティングすることによって、発振波長890nmの半導体レーザ素子として機能することができるのである。
この実施の形態における半導体レーザ素子は、n型電流ブロック層19によって電流狭窄されている電流経路領域(p型GaAs半導体層21およびp型GaAlAs第3クラッド層22)の直下に再成長界面を有し、その再成長界面近傍が5×1018cm-3以上の第1導電型にドーピングされていることを特徴とする。このことによって、局所的に幅が狭められた電流経路領域における抵抗の増大を防いでいる。
さらに詳しくは、本第1実施の形態の半導体レーザ素子は、少なくともPを含む(以下、単にPを含むと言う場合もある)III‐V族化合物半導体層(InGaAsPエッチストップ層18)と、その上に形成された少なくともAlを含む(以下、単にAlを含むと言う場合もある)再成長半導体層(p型GaAlAs第3クラッド層22)との界面に、ドーピング濃度が5×1018cm-3以上である少なくともGaとAsとを含む(以下、単にGaとAsとを含むと言う場合もある)p型の半導体層(p+型GaAs半導体層21)を形成したことを、特徴としている。さらに、上記GaとAsとを含むp型の半導体層と当該半導体レーザ素子の主たる動作を行う主動作層としての多重量子井戸活性層15との間隔が0.15μm以上であることを、特徴としている。
ここで、上記「主動作層」とは、本第1実施の形態の場合のように、化合物半導体装置が半導体レーザ素子である場合には「活性層」を指す。また、化合物半導体装置がFETである場合には「チャンネル層」を指し、HBTである場合には「ベース層」を指す。
本実施の形態における上記p+型GaAs半導体層21のように半導体層中でドーピング濃度が変化する場合においては、最も小さいドーピング濃度を5×1018cm-3以上になるように設定する。このように、ドーピング濃度が5×1018cm-3以上のGaとAsとを含むp型の半導体層を再成長界面に成長することによって、再成長界面付近に高ドープのp型半導体層が形成されるため、再成長された界面の抵抗値を悪化させない効果を奏することができるのである。
さらに、上記不純物が5×1018cm-3以上の濃度でドーピングされたGaとAsとを含むp型の半導体層と上記主動作層との間隔を0.15μm以上に設定することによって、上記GaとAsとを含むp型半導体層のドーパントが再成長時の熱履歴によって上記主動作層まで拡散することを防止することができるのである。特に、本実施の形態の場合のように、上記GaとAsとを含むp型の半導体層(p+型GaAs半導体層21)の下地となる半導体層(p型In0.245Ga0.755As0.54P0.46エッチストップ層18)において、V族元素中におけるPの混晶比(以下、PのV族混晶比と言う)が40%以上である場合には、上記GaとAsとを含むp型の半導体層と主動作層との間隔を0.2μm以上に設定することによって、上記主動作層である活性層15へのドーパントZnの拡散を防止することができるのである。
また、本実施の形態における半導体レーザ素子は、上記再成長界面に形成される5×1018cm-3以上の濃度でドーピングされたGaとAsとを含む半導体層21の層厚を、30Å以上且つ100Å以下とすることを特徴としている。ここで、上記膜厚が30Åを下回ると、下地となるIII‐V族化合物半導体層18の表面を完全に被覆することができなくなって(つまり、部分的にIII‐V族化合物半導体層18が露出して)、再成長界面の改善効果が小さくなる。また、上記膜厚が100Åを超えると、発振レーザ光の吸収成分となるため半導体レーザ素子の特性を低下させる恐れがあるので好ましくはない。したがって、GaとAsとを含む半導体層21の膜厚としては、30Å以上且つ100Å以下である必要がある。そして、この層厚の範囲において、GaとAsとを含む半導体層21のドーピング濃度は、GaAs基板11側が最も高く、GaAs基板11から最も離れた側が最も低くなっている。このような構成をとることによって、界面抵抗の低減に際して、余分なドーピングを防ぎ、再成長工程中における不必要なp型のドーパント拡散による悪影響を避けることができるのである。
ここで、上記少なくともGaとAsとを含む半導体層としては、本実施の形態の場合のようにGaAs層が好ましい。しかしながら、例えば、III族元素中における混晶比(III族混晶比)が10%以下でAlを含むIII‐V族化合物半導体層であれば上記GaAs層に比して特性値の大きな低下は無く、さらにAlのIII族混晶比が5%以下のIII‐V族化合物半導体層であれば上記GaAs層を成長した場合と略同一の特性値を得ることができる。
また、上記再成長界面の抵抗値を低下させるために上記少なくともGaとAsとを含む半導体層に導入される高濃度のp型ドーパントはZnが望ましい。その場合、Znを用いることによって、Znをp型のドーパントとして用いた上記少なくともGaとAsとを含む半導体層から、再成長界面を越えて、下地となるp型のIII‐V族化合物半導体層側への拡散が生じる。そして、大量の拡散が生じた場合には所望の素子特性に悪影響を与えることになる。しかしながら、ドーパントZnの絶対量を制限し、再成長界面付近にのみ拡散するよう制御してやることによって、界面抵抗だけを低減することが可能となる。その場合、ドーパントZnの絶対量を制限し、且つ、再成長界面の抵抗値を低下させるために、上述したように、GaAs基板11側のドーピング濃度を最も高くし、GaAs基板11から最も離れた側のドーピング濃度を最も低くなるように設定するのである。このようなドーピング濃度構造の製造方法については、後に述べることにする。
さらに、上記GaとAsとを含む半導体層21の下地となるp型のIII‐V族化合物半導体層16,17およびPを含むIII‐V族化合物半導体層18のドーパントもZnであることが望ましい。その場合、下地半導体層のドーパントもZnであることによって、その上に位置するZnがドーピングされた上記GaとAsとを含む半導体層21を成長する際にZn材料の再蒸発が防止されて、界面の抵抗悪化を防ぐ効果が生ずるのである。
上述の効果は、本実施の形態のように、n型の半導体層の一部に窓を設け、この窓部分を電流チャンネルとして、上記n型の半導体層の上下をp型の半導体層で挟んだ構成であって、基板側のp型の半導体層が上記少なくともPを含むIII‐V族化合物半導体層であるような化合物半導体装置において、特に有効である。尚、導電型が逆であっても同様である。その理由は、上述のように、ある領域に電流チャンネルが制限される構造の場合には、この電流チャンネルを形成する半導体層界面の抵抗の影響が、上記電流チャンネルの構造以外の構造に比べて非常に大きく寄与するためである。そして、上記化合物半導体装置を本実施の形態のような半導体レーザ素子とした場合には、上記電流チャンネルの幅は数μm程度であるので、上述したような素子抵抗値の改善効果は特に大きくなるのである。
本実施の形態における半導体レーザ素子の製造方法においては、再成長時に、550℃以上且つ600℃以下の低成長温度でp+型GaAs半導体層21を形成している。その場合には、p+型GaAs層21を成長させるまで成長室中にPH3ガスおよびAsH3ガスをフローしていることと、比較的低い成長温度で成長させることとから、少なくともPを含むIII‐V族化合物半導体層(InGaAsPエッチストップ層18)からのP抜けおよびAs抜けを抑制することができる。さらに、500℃〜550℃の何れかの温度に到達した後に、DEZnのフローをも開始している。このように、550℃以下の成長温度でPH3およびDEZnをフローしておくことによって、成長室内はP,AsおよびZnがリッチな雰囲気となり、下地であるPを含むIII‐V族化合物半導体層18からの上記P抜け,As抜けおよびp型のIII‐V族化合物半導体層16,17およびPを含むIII‐V族化合物半導体層18からのZnの蒸発とを防ぐことが可能になる。さらに、600℃以下でp+型GaAsを成長することにより、Znのドーピング濃度を十分に高めることができる。これらのことにより、再成長界面の荒れを防止し良好な再成長半導体結晶を得ることができると共に、上記再成長界面の抵抗を低減することが可能になる。特に、本実施の形態のように、V族元素としてPとAsの両方を含むInGaAsP半導体層に対しては、P抜けおよびAs抜けが防止されることで、当初所望のAs/P比を維持することができ、再成長界面の荒れ防止の効果が大きい。さらに、本実施の形態のごとく、製造される化合物半導体装置が半導体レーザ素子である場合には、上記再成長界面のラフネス低減によって内部損失が減るため、発振閾値電流値や効率を改善できる効果もある。
また、本実施の形態における半導体レーザ素子の製造方法によれば、上記p+型GaAs層21を、基板温度を昇温させながら成長させるようにしている。この場合、基板温度が高くなる程p型のドーピング濃度が低下するようになる。したがって、p型のドーピング量を自動的に制限することができ、界面抵抗の低減を行うに際して不必要に余分なp型ドーピングを行うことを避けることができるのである。また、次に述べるように、p+型GaAs層21上にAlを含む半導体層(p型GaAlAs第3クラッド層22)を成長させる場合は、p+型GaAs層21の成長温度よりも高温で成長する方が良い。そのためにも、本実施の形態においては、昇温しながらp+型GaAs層21を成長させるようにしている。こうすることによって、次に成長する上記Alを含む半導体層22の成長開始までの時間を短縮でき、MOCVD装置のスループットを向上させることができるのである。
また、本実施の形態における半導体レーザ素子の製造方法によれば、上記成長温度が600℃に到達するまでにp+型GaAs層21の結晶成長を終了するようにしている。このように、600℃よりも低い成長温度で、膜厚が30Å以上且つ100Å以下のp+型GaAs層21を形成することによって、その後に基板温度を600℃以上に昇温させても上記P抜けは発生することはない。逆に、p+型GaAs層21の成長終了時における基板温度が600℃以上の場合には、p+型GaAs層21成長中におけるP抜けの発生が無視できなくなり、p+型GaAs層21自体の結晶性が低下してしまうのである。
本実施の形態によれば、上記p+型GaAs層21を550℃〜600℃で成長した後、DEZnおよびAsH3を流しながら基板加熱を続け、基板温度が685℃となった後に、少なくともAlを含むIII‐V族化合物半導体層22を結晶成長している。このようにAlを含む半導体層を比較的高い成長温度で成長させることによって、上記Alを含む半導体層22への酸素の取り込まれによるAl酸化に起因する半導体レーザ素子の信頼性の低下を防止し、作成される化合物半導体装置の動作時における信頼性を向上させることができるのである。
化合物半導体装置が半導体レーザ素子として用いられる場合には、Alを含む層が酸化されると深い準位が形成されて、その部分で光吸収が起こってしまう。そのために、上述したように半導体レーザ素子の信頼性が低下するばかりではなく、発振閾値電流値や効率等の半導体レーザ素子の静特性をも悪化させてしまうことになる。尚、Alを含む半導体層22の成長温度が650℃以上であれば、酸素の取り込まれによるAlの酸化を十分に防止することができるのである。
上述したように、本実施の形態における半導体レーザ素子の製造方法においては、上記P抜けおよびZnの再蒸発を防止するようにしている。そのために、良好な再成長界面および良好な再成長結晶を得ることが可能である。また、Alを含む半導体層22への酸素の取り込まれによるAl酸化の問題が無くなり、素子抵抗を低く保ちつつ、化合物半導体装置としての信頼性を向上させることができるのである。
尚、本実施の形態においては、この発明を発振波長890nm帯の半導体レーザ素子に適用した場合を例に挙げて説明しているが、これに限られるものではない。例えば、780nm帯や650nm帯等の他の発振波長帯の半導体レーザ素子に適用できることは言うまでも無い。さらに、部分的に露出しているPを含むp型のIII‐V族化合物半導体層上に複数のIII‐V族化合物半導体層を結晶再成長させる工程を含む化合物半導体装置、例えば、上記HBTやFETやLED(発光ダイオード)等とその製造方法にも好適に適用することができる。
尚、上記実施の形態においては、上記n型GaAsバッファ層12からn型GaAs保護層20までの結晶成長、および、p+型GaAs層21からp型GaAsコンタクト層24までの再成長を、MOCVD法によって行っている。しかしながら、この発明はこれに限定されるものではなく、MBE法によって行っても構わない。
・第2実施の形態
図6は、本第2実施の形態の化合物半導体装置としての半導体レーザ素子における概略構造を示す断面図である。尚、本実施の形態においては、上記第1導電型はp型であり、上記第2導電型はn型である。
この半導体レーザ素子は、n型GaAs基板31上に、n型GaAsバッファ層32、n型Ga0.5Al0.5As第1クラッド層33、n型Ga0.6Al0.4As第1光ガイド層34、多重量子井戸活性層35、p型Ga0.6Al0.4As第2光ガイド層36、p型Ga0.5Al0.5As第2クラッド層37、p型GaAsエッチストップ層38、p型Ga0.5Al0.5As第3クラッド層39、および、p型GaAsキャップ層40が、順に積層して形成されており、第3クラッド層39およびキャップ層40がストライプ状のリッジに加工されている。また、上記リッジの両側には、n型Ga0.3Al0.7As電流ブロック層41、n型GaAs電流ブロック層42、および、p型GaAsキャップ層43が形成され、上記リッジおよび電流ブロック層42上には、p型GaAsコンタクト層44が形成されている。
上記n型GaAs基板31の裏面側には、AuGe/Ni/Auが順次積層された多層金属薄膜でなるn型電極45が形成されている。また、p型GaAsコンタクト層44上には、Ti/Pt/Auが順次積層された多層金属薄膜でなるp型電極46が形成されている。
図7〜図11は、図6に示す構成を有する半導体レーザ素子の各製造工程における断面図である。また、図12は、p型GaAsコンタクト層44の再成長時における成長温度と原料ガスフローとの制御シーケンスを示す。以下、図7〜図11および図12に従って、上記半導体レーザ素子の製造方法について詳細に説明する。
先ず、図7に示すように、(100)面を有するn型GaAs基板31上に、n型GaAsバッファ層32(厚さ:0.5μm,Siドープ:7.2×1017cm-3)、n型Ga0.5Al0.5As第1クラッド層33(厚さ:1.8μm,Siドープ:5.4×1017cm-3)、n型Ga0.6Al0.4As第1光ガイド層34(厚さ:0.1μm,Siドープ:5.4×1017cm-3)、3層のIn0.2Ga0.8As0.5P0.5バリア層(各層の厚さ:基板11側から200Å,50Å,200Å)と2層のIn0.065Ga0.935As量子井戸層(各層の厚さ:50Å)とを交互に積層してなる多重量子井戸活性層35、p型Ga0.6Al0.4As第2光ガイド層36(厚さ:0.1μm,Znドープ:1.35×1018cm-3)、p型Ga0.5Al0.5As第2クラッド層37(厚さ:0.15μm,Znドープ:1.35×1018cm-3)、p型GaAsエッチストップ層38(厚さ:40Å,Znドープ:1.5×1018cm-3)、p型Ga0.5Al0.5As第3クラッド層39(厚さ:1.28μm,Siドープ:3×1018cm-3)、および、p型GaAsキャップ層40(厚さ:0.75μm,Siドープ:1×1020cm-3)を、順次MOCVD法によって結晶成長させる。
次に、図8に示すように、上記p型GaAsキャップ層40上に6μm幅のレジストマスク47を通常のフォトリソグラフィ技術により形成し、レジストマスク47以外のp型GaAsキャップ層40およびp型Ga0.5Al0.5As第3クラッド層39をエッチング除去し、ストライプ状のリッジを形成する。このとき、p型Ga0.5Al0.5As第3クラッド層39とp型GaAsエッチストップ層38とで選択性を有するエッチャントを用いて、p型GaAsエッチストップ層38でエッチングが停止するようにし、リッジ高さの形成精度を高めると共に、リッジ幅を制御している。本実施の形態においては、リッジの底部の幅が2.7μmになるように調整している。
上記リッジ上のレジストマスク47を除去した後、図9に示すように、n型Ga0.3Al0.7As電流ブロック層41(厚さ:0.6μm,Siドープ:1×1017cm‐3)、n型GaAs電流ブロック層42(厚さ:0.3μm,Siドープ:1×1018cm−3)、p型GaAsキャップ層43(厚さ:1.05μm,Znドープ:1×1018cm-3)を、順次MOCVD法により第2回目の結晶成長層として形成する。このとき、リッジの両側およびリッジの上部に結晶成長が進み、リッジ上部では山型の突起状に成長膜が形成される。
その上にレジストを全面塗布し、全面露光を行って現像時間を調整することにより、上記リッジ上部の山型の突起部が露出するまでレジストを除去する。その結果、リッジ上のレジストは除去され、リッジ外のレジストは残ったままになっている。この状態でエッチングを行うことによって、リッジ上に形成された第2回目の結晶成長層と第1回目の結晶成長とにより形成されたp型GaAsキャップ層40の上側一部(厚さ:0.05μm程度)を除去する。その後にレジストを除去した状態を図10に示す。
続いて、図11に示すように、p型GaAsコンタクト層44(厚さ:4μm)を第3回目の結晶成長層として、MOCVD法を用いて形成する。成長開始時のp型ドーピング濃度は、後述するような成長温度および原料ガスフローを行うことにより、5×1019cm-3であり、そこから徐々に3×1018cm-3までドーピング濃度を減少させ、トータル3.7μmとなるまで成長を継続する。最上層の厚さ0.3μmの領域は、電極との接触抵抗を低下させるため、再度1×1019cm-3にまでドーピング濃度を高めている。
上記第3回目の結晶成長時における成長温度と原料ガスフローとの制御シーケンスを図12に示す。上記リッジ上に形成された第2回目の結晶成長層および第1回目の結晶成長によって形成されたp型GaAsキャップ層40の上側一部をエッチング除去し、レジストも除去した後の基板をMOCVD装置の成長室内に搬送した後に、基板加熱を開始する。
図12に示すように、基板温度(成長温度)が350℃に到達するとAsの原料ガスの一例としてのAsH3を成長室内に流しながら基板加熱を続ける。基板温度が550℃に到達した後、p型のドーパントガスの一例としてのDEZnおよびGaの原料ガスの一例としてのTMGをフローしてp型GaAsコンタクト層44の結晶成長を開始しつつ、685℃まで基板温度の昇温を続ける。上述したように、結晶成長開始時のp型ドーピング濃度は5×1019cm−3である。
ここでは、成長開始前からAsH3を流しておくことで、基板温度を昇温させる最中で、且つ、再成長開始前の半導体表面からのAsの再蒸発を防止している。
685℃に到達した後に基板温度の昇温は止めるが、成長層厚が3.7μmとなるところまでp型GaAsコンタクト層44の結晶成長は継続する。成長温度685℃におけるp型ドーピング濃度は3×1018cm‐3である。その後、続けて基板温度を595℃まで下降させることによってZnのドーピング濃度を1×1019cm-3に高めて、さらに0.3μmの結晶成長を行うのである。
こうして、上記3回目の再成長が終了した後、上記GaAs基板31の裏面側に、抵抗加熱蒸着法を用いて、n側電極45としてAuGe(厚さ:1500Å)/Ni(厚さ:150Å)/Au(厚さ:3000Å)を順次積層形成し、400℃の窒素雰囲気中で1分間加熱して電極材料の合金化処理を行う。また、p型GaAsコンタクト層44上に、電子ビーム蒸着法を用いて、Ti(厚さ:1500Å)/Pt(厚さ:500Å)/Au(厚さ:3000Å)を順次積層形成させて、p側電極46とする。こうして、本実施の形態における化合物半導体装置としての半導体レーザ素子が完成するのである。
本実施の形態における半導体レーザ素子は、p型にドーピングされたリッジの両側に、n型のGa0.3Al0.7As電流ブロック層41およびn型GsAs電流ブロック層42を形成することによって、リッジに対する電流狭窄を実現したリッジ埋め込み型半導体レーザ素子であり、上記リッジが電流経路領域となる。
本実施の形態においては、再成長界面の下地半導体層となるリッジ頂部のp型GaAsキャップ層40を1×1020cm-3にドーピングし、再成長半導体層であるp型GaAsコンタクト層44の再成長界面側を5×1019cm-3にドーピングすることによって、電流経路となる上記電流狭窄部(リッジ)の抵抗を下げることができた。
他方の導電型の化合物半導体層によりその電流経路の幅が狭められた(電流狭窄された)領域は、その領域が高抵抗化した際に、化合物半導体装置全体の直列抵抗を大きく悪化させてしまうが、上述した本実施の形態の半導体レーザ素子の例のように、そのような電流狭窄領域の中の少なくとも一部とその直上領域とのドーピング濃度を5×1018cm-3以上にすることによって、上記直列抵抗の悪化を防止でき、その結果、低消費電力で動作できる化合物半導体装置を得ることができた。
電流狭窄された領域の抵抗を低下させ、化合物半導体装置全体の直列抵抗を改善するためには、上述のように、電流経路領域または上記電流経路領域の直上領域または上記電流経路領域の直下領域の少なくとも一部を5×1018cm-3以上にドーピングすればよい。
ここで、上記「電流経路領域の直上領域」および「電流経路領域の直下領域」とは、上記第1導電型の化合物半導体層からなる(電流狭窄されている)電流経路の最上部および最下部に対して連続的に結晶成長された化合物半導体層と、それらの化合物半導体層の最外層に接する化合物半導体層における上記最外層との界面近傍までとを指す。そして、上記各化合物半導体層のうち、上記基板側の各化合物半導体層を「電流経路領域の直下領域」とし、上記基板と反対側の化合物半導体層を「電流経路領域の直上領域」とする。上述の本実施の形態においては、電流狭窄されているのは、p型GaAlAs第3クラッド層39であるから、この第3クラッド層39に対して連続的に結晶成長されたp型GaAsキャップ層40と、そのp型GaAsキャップ層40の最外層に接するp型GaAsコンタクト層44のうちp型GaAsキャップ層40との界面近傍までを「電流経路領域の直上」とするのである。
上記「電流経路領域の直上」領域は、電流経路(電流狭窄された)領域から1.5μm以内となるような構造とすることが好ましい。また、「電流経路領域の直下」領域は、上記第1実施の形態において述べたように、主動作層から少なくとも0.15μm以上離すことが好ましい。尚、結晶成長が不連続となっている界面(再成長界面)では、一般に、結晶中に酸素が多く取り込まれる傾向にある。
この直列抵抗低減効果は、本実施の形態の半導体レーザ素子のように、再成長界面近傍と5×1018cm-3以上にドーピングした領域とを一致させることによって、さらに大きくすることができる。
さらに、本実施の形態の半導体レーザ素子においては、3回目の結晶成長を行う際に、上述したように、p型GaAsコンタクト層44を成長させる前から、AsH3を成長室内に供給している。したがって、そのことによって、リッジ頂部のp型GaAsキャップ層40およびリッジ両側のp型GaAsキャップ層43夫々の半導体層からのAsの再蒸発を防止できる。その結果、3回目の結晶成長の下地となる上記p型キャップ層40,43の表面の荒れが防止され、良好な結晶品質のp型GaAsコンタクト層44を成長することが可能となる。
また、本実施の形態においては、p側電極46直下のp型GaAsコンタクト層44の基板(成長)温度を600℃以下の595℃とすることによって、そのドーピング濃度を高めてp側電極46として使用したTi/Pt/Auに対するコンタクト抵抗(オーミック抵抗)を低下させることができる。
本実施の形態においては、このように、電流狭窄されることによって、その幅が狭められた電流経路領域およびその近傍の界面・バルクの抵抗と、p側電極に対するコンタクト抵抗との両方を低下させ、且つ、良好な結晶性を有する再成長層が形成でき、それによって、低い直列抵抗を実現して低消費電力動作が可能な半導体レーザ素子を提供することができる。
・第3実施の形態
本実施の形態は、上記第1実施の形態における半導体レーザ素子を用いた光伝送モジュールおよびこの光伝送モジュールを用いた光伝送システムに関する。図13は、光伝送モジュール51を示す断面図である。また、図14は、図13における光源の部分を示す斜視図である。
本光伝送モジュール51では、光源として、上記第1実施の形態において説明した発振波長890nmのInGaAs系半導体レーザ素子(レーザチップ)52を用いている。また、受光素子53として、シリコン(Si)のpinフォトダイオードを用いている。尚、上記光伝送システムにおいては、信号を送受信する相手側も同じ光伝送モジュール51を備えていることを前提としている。
図13において、回路基板54上には半導体レーザ駆動用の正負両電極のパターン(図示せず)が形成されており、レーザチップ52を搭載する部分には深さが300μmの凹部54aが設けられている。この凹部54aの底部は平坦になっており、この平坦部上にレーザチップ52が搭載されたレーザマウント(マウント材)55を半田で固定する。レーザマウント55の正電極56の平坦部57(図14参照)は、回路基板54上のレーザ駆動用正電極部(図示せず)とワイヤ58aによって電気的に接続されている。また、凹部54aはレーザ光の放射を妨げない程度の深さになっており、表面の粗さが放射角に影響を与えないようになっている。
上記受光素子53は、上記レーザマウント55と同様に回路基板54に実装されて、ワイヤ58bによって電気信号が取り出されるようになっている。この他に、回路基板54上には、レーザ駆動用や受信信号処理用のIC回路(集積回路)59が実装されている。
また、上記回路基板54の凹部54aに搭載されたレーザマウント55は、シリコン樹脂60によって封止されている。この樹脂封止は、回路基板54におけるレーザマウント55が固定された凹部54aの部分に液状のシリコン樹脂60を適量滴下し、80℃で約5分間加熱してゼリー状になるまで硬化させることによって行われる。上述のように滴下されたシリコン樹脂60は、表面張力のために凹部54a内に留まり、レーザマウント55を覆い且つ凹部54aに固定するのである。尚、本実施の形態においては、回路基板54上に凹部54aを設け、この凹部54a内にレーザマウント55を実装しているが、シリコン樹脂60は表面張力によってレーザチップ52の表面およびその近傍に留まるので、凹部54aは必ずしも設ける必要はない。
さらに、上記回路基板54上全体が、透明なエポキシ樹脂モールド61によって被覆されている。その際に、レーザチップ52の上面には、放射角制御のためのレンズ部62が形成され、受光素子53の上面には信号光を集光するためのレンズ部63が形成されている。このレンズ部62とレンズ部63とは一体と成ってモールドレンズを構成している。
次に、図14に従って上記レーザマウント55について詳細に説明する。図14において、レーザチップ52は、L字型のヒートシンク64の垂直部64aにIn糊剤を用いてダイボンドされている。ここで、レーザチップ52は、上記第1実施の形態におけるInGaAs系半導体レーザ素子であり、そのチップ下面52bには高反射膜(図示せず)がコーティングされる一方、チップ上面52aには低反射膜(図示せず)がコーティングされている。これらの反射膜は、レーザチップ52端面の保護も兼ねている。
上記ヒートシンク64の基部64bには、正電極56がヒートシンク64と導通しないように絶縁物によって固着されている。この正電極56とレーザチップ52表面のp型電極52cとは、金ワイヤ58cによって接続されている。上記構成を有するレーザマウント55は、図13に示すように、回路基板54の凹部54aにおける平坦部に形成された負電極(図示せず)に半田で固定される一方、正電極56上部の平坦部57と回路基板54上のレーザ駆動用正電極部(図示せず)とがワイヤ58aで接続される。このように配線されることによって、発振によってレーザビーム65を得ることが可能な光伝送モジュール51が完成する。
図15は、上記光伝送モジュール51を用いた光伝送システムの概観図である。上述したように、この光伝送システムでは、相手側が同じ光伝送モジュール51を保持して、光信号の送受信を行うことを前提としている。図15に示す光伝送システムは、パーソナルコンピュータ71と基地局72とにおいて、光(赤外線)によるデータ通信を行うものである。
上記パーソナルコンピュータ71における操作面には、図13および図14に示す構成を有する光伝送モジュール51が、光出射面および受光面を上方に向けて搭載されている。また、基地局72は、部屋の天井に設置されており、図13および図14に示す構成を有する光伝送モジュール(図示せず)51が光出射面および受光面を下方に向けて搭載されている。そして、パーソナルコンピュータ71を端末として使用し、基地局72サーバとして使用することによって、光(赤外線)によるデータ通信を行うのである。
例えば、上記パーソナルコンピュータ71に搭載されている光伝送モジュール51の光源(レーザチップ52)から、特定の情報を表す信号光(データ信号が重畳されたレーザ光)が出射される。そうすると、この信号光は、基地局72に搭載されている光伝送モジュール51の受光素子53によって受信される。同様にして、基地局72から発信された信号光はパーソナルコンピュータ71側の受光素子53によって受信されるのである。
その場合において、本実施の形態における光伝送モジュール51は、上述したように再成長膜界面付近の抵抗値の悪化が無く、さらに高信頼性を有する半導体レーザ素子を使用しているため、光伝送モジュール51の消費電力を従来の光伝送モジュールに比べて低く抑えることができる。すなわち、本実施の形態によれば、省エネルギーで環境に与える負荷がより小さく、長寿命な光伝送システムを提供することができるのである。さらに、本光伝送システムを携帯機器等に搭載した場合には、その動作時間を従来の光伝送システムよりも延長させることができるのである。
・第4実施の形態
本実施の形態は、上記第1実施の形態の構成を有する半導体レーザ素子(但し、発振波長を光ディスク用に調整)を用いた光ディスク装置に関する。図16は、本実施の形態における光ディスク装置の構成図である。この光ディスク装置は、光ディスク81にデータを書き込んだり、光ディスク81に書き込まれたデータを再生したりするものであり、その際に用いる発光素子として、上記第1実施の形態の構成を有する半導体レーザ素子82を備えている。
以下、本光ディスク装置の構成および動作について説明する。本光ディスク装置は、書き込みの際には、半導体レーザ素子82から出射された信号光(データ信号が重畳されたレーザ光)はコリメートレンズ83を通過して平行光となり、ビームスプリッタ84を透過する。そして、λ/4偏光板85によって偏光状態が調節された後に、レーザ光照射用対物レンズ86によって集光されて光ディスク81を照射する。こうして、データ信号が重畳されたレーザ光によって、光ディスク81にデータが書き込まれる。
一方、読み出しの際には、上記半導体レーザ素子82から出射されたデータ信号が重畳されていないレーザ光が、上記書き込みの場合と同じ経路を辿って光ディスク81を照射する。そして、データが記録された光ディスク81の表面で反射されたレーザ光は、レーザ光照射用対物レンズ86およびλ/4偏光板85を経た後、ビームスプリッタ84で反射されて進行方向が90°変更される。その後、再生光用対物レンズ87によって集光され、信号検出用受光素子88に入射される。そして、こうして信号検出用受光素子88内で、入射したレーザ光の強弱に応じて光ディスク81から読み出されたデータ信号が電気信号に変換され、信号光再生回路89によって元の情報信号に再生されるのである。
本実施の形態における光ディスク装置においては、上述したように、再成長膜界面付近の抵抗値の悪化が無く、さらに高信頼性を有する半導体レーザ素子82を使用している。したがって、光ディスク装置の消費電力を、従来の光ディスク装置に比べて低く抑えることができるのである。
尚、この発明の化合物半導体装置、化合物半導体装置の製造方法、光伝送システム、および、光ディスク装置は、上記第1および第2の実施の形態における化合物半導体装置およびその製造方法、上記第3実施の形態における光伝送システム、および、上記第4実施の形態における光ディスク装置に、限定されるものではない。例えば、井戸層・障壁層の層厚や層数等、この発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論のことである。