JPH05299780A - 半導体薄膜の成長方法 - Google Patents
半導体薄膜の成長方法Info
- Publication number
- JPH05299780A JPH05299780A JP10650892A JP10650892A JPH05299780A JP H05299780 A JPH05299780 A JP H05299780A JP 10650892 A JP10650892 A JP 10650892A JP 10650892 A JP10650892 A JP 10650892A JP H05299780 A JPH05299780 A JP H05299780A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- growth
- semiconductor thin
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 下地となる半導体層のキャリャ濃度を初期の
設計値を維持して半導体薄膜を成長させる。 【構成】 ｐ型のドーパントとしてＺｎやＭｇをドーピ
ングした半導体薄膜にエッチング、その他の加工を施し
た後、その上に半導体薄膜を再成長させる際、再成長を
開始する温度に基板温度を昇温させる工程中に、ｐ型ド
ーパントの金属の有機金属化合物を基板上に供給する。 【効果】 下地となる半導体薄膜のキャリャ濃度の変化
を抑制できる。ｐ型層のキャリャ濃度の低下を抑制でき
るので、素子が高温動作する場合に活性層からｐ型層に
オーバフローするキャリャが少なくなり、高温動作特性
に優れたレーザがえられる
設計値を維持して半導体薄膜を成長させる。 【構成】 ｐ型のドーパントとしてＺｎやＭｇをドーピ
ングした半導体薄膜にエッチング、その他の加工を施し
た後、その上に半導体薄膜を再成長させる際、再成長を
開始する温度に基板温度を昇温させる工程中に、ｐ型ド
ーパントの金属の有機金属化合物を基板上に供給する。 【効果】 下地となる半導体薄膜のキャリャ濃度の変化
を抑制できる。ｐ型層のキャリャ濃度の低下を抑制でき
るので、素子が高温動作する場合に活性層からｐ型層に
オーバフローするキャリャが少なくなり、高温動作特性
に優れたレーザがえられる
Description
【０００１】
【産業上の利用分野】本発明は、半導体薄膜をエッチン
グ、その他の加工を行った後、その上に半導体薄膜を再
成長する場合の成長方法に関する。
グ、その他の加工を行った後、その上に半導体薄膜を再
成長する場合の成長方法に関する。
【０００２】
【従来の技術】光ディスク、コンパクトディスク等に使
用される光学部品を用いたシステムは、単一縦モードで
発振する半導体レーザが必要となる。半導体レーザで単
一縦モード発振を得るためには、回折格子を用いた分布
帰還型（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ：
ＤＦＢ）レーザ、あるいは分布反射型（Ｄｉｓｔｒｉｂ
ｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ：ＤＢＲ）
レーザがあり、開発が進められている。単一縦モード発
振する構造をもち、かつ横モード制御構造をもつ半導体
レーザを実現するためにはレーザ構造内に回折格子と電
流狭窄構造を作り込む必要があり、そのためエッチング
工程と、再成長工程が繰り返し行われる。
用される光学部品を用いたシステムは、単一縦モードで
発振する半導体レーザが必要となる。半導体レーザで単
一縦モード発振を得るためには、回折格子を用いた分布
帰還型（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ：
ＤＦＢ）レーザ、あるいは分布反射型（Ｄｉｓｔｒｉｂ
ｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ：ＤＢＲ）
レーザがあり、開発が進められている。単一縦モード発
振する構造をもち、かつ横モード制御構造をもつ半導体
レーザを実現するためにはレーザ構造内に回折格子と電
流狭窄構造を作り込む必要があり、そのためエッチング
工程と、再成長工程が繰り返し行われる。
【０００３】例えば、ＤＦＢ半導体レーザの製造方法に
おいて、ｐ−Ａｌ0・25Ｇａ0・75Ａｓガイド層上に回折格
子を刻印した後、ｎ−ＧａＡｓ電流ブロック層を再成長
する工程及び、電流経路を作り込むため、ｎ−ＧａＡｓ
電流ブロック層を一部エッチング除去してストライプを
形成した後、ｐ−Ａｌ0・7Ｇａ0・3Ａｓクラッド層、ｐ−
ＧａＡｓコンタクト層を再成長する工程がある。この再
成長工程の場合、再成長温度は７５０℃以上で行われる
が、このような高温で再成長を行うと、ストライプ内の
ｐ型ガイド層１５からｐ型ドーパント（Ｚｎ）が再蒸発
し、キャリャ濃度が２×１０17ｃｍ-3程度まで低下す
る。このようにキャリャ濃度が低下する結果、ｐ型層の
電子に対する障壁高さが減少し、半導体レーザ素子が高
温動作するとき、活性層に注入したキャリャのうち１０
％程度がｐ型層にオーバーフローするため、閾値電流が
急激に上昇するという問題があった。
おいて、ｐ−Ａｌ0・25Ｇａ0・75Ａｓガイド層上に回折格
子を刻印した後、ｎ−ＧａＡｓ電流ブロック層を再成長
する工程及び、電流経路を作り込むため、ｎ−ＧａＡｓ
電流ブロック層を一部エッチング除去してストライプを
形成した後、ｐ−Ａｌ0・7Ｇａ0・3Ａｓクラッド層、ｐ−
ＧａＡｓコンタクト層を再成長する工程がある。この再
成長工程の場合、再成長温度は７５０℃以上で行われる
が、このような高温で再成長を行うと、ストライプ内の
ｐ型ガイド層１５からｐ型ドーパント（Ｚｎ）が再蒸発
し、キャリャ濃度が２×１０17ｃｍ-3程度まで低下す
る。このようにキャリャ濃度が低下する結果、ｐ型層の
電子に対する障壁高さが減少し、半導体レーザ素子が高
温動作するとき、活性層に注入したキャリャのうち１０
％程度がｐ型層にオーバーフローするため、閾値電流が
急激に上昇するという問題があった。
【０００４】
【発明が解決しようとする課題】Ｚｎをｐ型ドーパント
として成長したＡｌＧａＡｓ膜は成長温度が高温になる
に従いドーピング効率が減少することが知られている
が、実際に本発明者が減圧ＭＯＣＶＤ法により、Ｚｎを
ｐ型ドーパントとして成長したＡｌＧａＡｓ膜のドーピ
ング効率を求めると、図１０の結果を得た。図１０から
明らかなように、高温側でドーピング効率が急激に減少
するのは高温になるに従い、Ｚｎの再蒸発が激しくなる
ためである。次にＺｎを１×１０18ｃｍ-3ドーピングし
た、ＡｌＧａＡｓ膜を６００℃から８００℃でアニール
した後のキャリャ濃度を測定したものが図１１である。
図１１に示されるように、Ｚｎをドーピングした膜を再
昇温すると、前述のようにＺｎは再蒸発が激しいため、
キャリャ濃度が著しく減少してしまうという問題があ
る。
として成長したＡｌＧａＡｓ膜は成長温度が高温になる
に従いドーピング効率が減少することが知られている
が、実際に本発明者が減圧ＭＯＣＶＤ法により、Ｚｎを
ｐ型ドーパントとして成長したＡｌＧａＡｓ膜のドーピ
ング効率を求めると、図１０の結果を得た。図１０から
明らかなように、高温側でドーピング効率が急激に減少
するのは高温になるに従い、Ｚｎの再蒸発が激しくなる
ためである。次にＺｎを１×１０18ｃｍ-3ドーピングし
た、ＡｌＧａＡｓ膜を６００℃から８００℃でアニール
した後のキャリャ濃度を測定したものが図１１である。
図１１に示されるように、Ｚｎをドーピングした膜を再
昇温すると、前述のようにＺｎは再蒸発が激しいため、
キャリャ濃度が著しく減少してしまうという問題があ
る。
【０００５】従来の製造方法では、ｐ型層成長時には１
×１０18ｃｍ-3のキャリャ濃度が確保できているが、エ
ッチング工程後、７５０℃以上で再成長を行っているた
め、ストライプ内のｐ型ガイド層からｐ型ドーパント
（Ｚｎ）が再蒸発し、キャリャ濃度が２×１０17ｃｍ-3
程度まで低下する。このためｐ型層の電子に対する障壁
高さが減少し、高温動作時においては活性層に注入した
キャリャのうち１０％程度がｐ型層にオーバーフローす
るため、閾値電流が急激に上昇するという問題があっ
た。
×１０18ｃｍ-3のキャリャ濃度が確保できているが、エ
ッチング工程後、７５０℃以上で再成長を行っているた
め、ストライプ内のｐ型ガイド層からｐ型ドーパント
（Ｚｎ）が再蒸発し、キャリャ濃度が２×１０17ｃｍ-3
程度まで低下する。このためｐ型層の電子に対する障壁
高さが減少し、高温動作時においては活性層に注入した
キャリャのうち１０％程度がｐ型層にオーバーフローす
るため、閾値電流が急激に上昇するという問題があっ
た。
【０００６】このようにＺｎをドーピングしたｐ型層に
エッチング工程と半導体薄膜の再成長工程との繰り返し
を必要とするデバイス製造工程において、再成長時に下
地となるｐ層のドーパントが熱により蒸発し、キャリャ
濃度が低下し、設計通りの値に正確に制御することが困
難であった。同様の問題はＭｇ等のｐ型ドーパントでも
発生する。
エッチング工程と半導体薄膜の再成長工程との繰り返し
を必要とするデバイス製造工程において、再成長時に下
地となるｐ層のドーパントが熱により蒸発し、キャリャ
濃度が低下し、設計通りの値に正確に制御することが困
難であった。同様の問題はＭｇ等のｐ型ドーパントでも
発生する。
【０００７】この発明は、上記の問題を考慮してなさ
れ、その目的とするところは、ＺｎやＭｇ等のｐ型ドー
パントをドーピングしたｐ型層半導体薄膜にエッチング
などの加工を施した後、その上に半導体薄膜を再成長さ
せる工程において、下地となるｐ層の半導体薄膜のキャ
リャ濃度の変化を制御しながら、半導体薄膜を再成長さ
せることを可能にすることにある。
れ、その目的とするところは、ＺｎやＭｇ等のｐ型ドー
パントをドーピングしたｐ型層半導体薄膜にエッチング
などの加工を施した後、その上に半導体薄膜を再成長さ
せる工程において、下地となるｐ層の半導体薄膜のキャ
リャ濃度の変化を制御しながら、半導体薄膜を再成長さ
せることを可能にすることにある。
【０００８】
【課題を解決するための手段】本発明は、ＺｎやＭｇ等
のｐ型ドーパントをドーピングしたｐ型半導体薄膜にエ
ッチングなどの加工を施した後、その上に半導体薄膜を
再成長させる工程において、基板温度を再成長開始温度
まで上昇させる際、ドーパント金属の有機金属化合物の
気体を基板上に供給することにより、下地となるｐ型層
のドーパントの蒸発を抑制し、下地の半導体薄膜層のキ
ャリャ濃度の変化を抑制し、キャリャ濃度を設計に近い
値に制御しながら、半導体薄膜を再成長させる方法を提
供するものである。
のｐ型ドーパントをドーピングしたｐ型半導体薄膜にエ
ッチングなどの加工を施した後、その上に半導体薄膜を
再成長させる工程において、基板温度を再成長開始温度
まで上昇させる際、ドーパント金属の有機金属化合物の
気体を基板上に供給することにより、下地となるｐ型層
のドーパントの蒸発を抑制し、下地の半導体薄膜層のキ
ャリャ濃度の変化を抑制し、キャリャ濃度を設計に近い
値に制御しながら、半導体薄膜を再成長させる方法を提
供するものである。
【０００９】
【作用】この発明によれば、ＺｎやＭｇ等のｐ型ドーパ
ントをドーピングしたｐ型半導体薄膜にエッチングなど
の加工を施した後、その上に半導体薄膜を再成長させる
工程において、基板温度を再成長開始温度まで上昇させ
る際、ドーパント金属の有機金属化合物の気体を基板上
に流すことにより、下地となる半導体薄膜のキャリャ濃
度の変化を制御し、キャリャ濃度を設計に近い値に制御
しながら、半導体薄膜を再成長させることが可能とな
る。このため、エッチング工程と半導体薄膜の再成長工
程の繰り返しを必要とするデバイス製造工程でキャリャ
濃度を設計に近い値に制御することが可能となる。
ントをドーピングしたｐ型半導体薄膜にエッチングなど
の加工を施した後、その上に半導体薄膜を再成長させる
工程において、基板温度を再成長開始温度まで上昇させ
る際、ドーパント金属の有機金属化合物の気体を基板上
に流すことにより、下地となる半導体薄膜のキャリャ濃
度の変化を制御し、キャリャ濃度を設計に近い値に制御
しながら、半導体薄膜を再成長させることが可能とな
る。このため、エッチング工程と半導体薄膜の再成長工
程の繰り返しを必要とするデバイス製造工程でキャリャ
濃度を設計に近い値に制御することが可能となる。
【００１０】
【実施例】以下、本発明の一実施例について、図面を参
照して詳細に説明する。 （実施例１）図１は、本発明の第１の実施例によるＤＦ
Ｂ型半導体レーザの概略構造を示す断面図である。図
中、１０はｎ−ＧａＡｓ基板、１１はｎ−ＧａＡＳバッ
ファー層、１２はｎ−Ａｌ0・5Ｇａ0・5Ａｓクラッド層、
１３はノンドープＡｌ0・13Ｇａ0・87Ａｓ活性層、１４は
ｐ−Ａｌ0・5Ｇａ0・5Ａｓキャリャ・バリヤ層、１５はｐ
−Ａｌ0・25Ｇａ0・75Ａｓガイド層、１６はｐ−Ａｌ0・6
Ｇａ0・4Ａｓエッチング・ストップ層、１７はｎ−Ｇａ
Ａｓ電流ブロック層、１８はｐ−Ａｌ0・7Ｇａ0・3Ａｓク
ラッド層、１９はｐ−ＧａＡｓコンタクト層２０は回折
格子、２１はｐ側電極、２２はｎ側電極をそれぞれ示
す。
照して詳細に説明する。 （実施例１）図１は、本発明の第１の実施例によるＤＦ
Ｂ型半導体レーザの概略構造を示す断面図である。図
中、１０はｎ−ＧａＡｓ基板、１１はｎ−ＧａＡＳバッ
ファー層、１２はｎ−Ａｌ0・5Ｇａ0・5Ａｓクラッド層、
１３はノンドープＡｌ0・13Ｇａ0・87Ａｓ活性層、１４は
ｐ−Ａｌ0・5Ｇａ0・5Ａｓキャリャ・バリヤ層、１５はｐ
−Ａｌ0・25Ｇａ0・75Ａｓガイド層、１６はｐ−Ａｌ0・6
Ｇａ0・4Ａｓエッチング・ストップ層、１７はｎ−Ｇａ
Ａｓ電流ブロック層、１８はｐ−Ａｌ0・7Ｇａ0・3Ａｓク
ラッド層、１９はｐ−ＧａＡｓコンタクト層２０は回折
格子、２１はｐ側電極、２２はｎ側電極をそれぞれ示
す。
【００１１】この半導体レーザでは、ストライプ外でｎ
−ＧａＡｓ電流ブロック層１７が活性層１３に近接して
おかれており、このｎ−ＧａＡｓ層１７が光吸収層とし
て働くため、ストライプ内部とストライプ外部とで複素
屈折率の差が生じ、これにより水平方向の光閉じ込めが
実現される。
−ＧａＡｓ電流ブロック層１７が活性層１３に近接して
おかれており、このｎ−ＧａＡｓ層１７が光吸収層とし
て働くため、ストライプ内部とストライプ外部とで複素
屈折率の差が生じ、これにより水平方向の光閉じ込めが
実現される。
【００１２】次に、内蔵された回折格子の効果について
説明する。すなわち、回折格子により共振器方向のみの
光が増幅され、ある閾値に達するとレーザ発振する。そ
のときの発振波長λは次式で示される。
説明する。すなわち、回折格子により共振器方向のみの
光が増幅され、ある閾値に達するとレーザ発振する。そ
のときの発振波長λは次式で示される。
【００１３】 λ＝２・ｎeff・Λ／ｍ （ｍ＝１，２，３，・
・・・・）ここでｎeffは等価屈折率、Λは回折格子の
周期である。従って、回折格子の周期Λを変化させれ
ば、発振波長λを変化させることができる。
・・・・）ここでｎeffは等価屈折率、Λは回折格子の
周期である。従って、回折格子の周期Λを変化させれ
ば、発振波長λを変化させることができる。
【００１４】次に、上記構成の半導体レーザの本発明に
よる製造方法について説明する。図２〜図７は図１に示
した半導体レーザの製造工程を示す図である。
よる製造方法について説明する。図２〜図７は図１に示
した半導体レーザの製造工程を示す図である。
【００１５】まず、原料として、III族有機金属（トリ
メチルガリウム・トリメチルアルミニウム）と、Ｖ族水
素化物（アルシン）とを、ｎ型ドーパント材料としてセ
レン化水素、ｐ型ドーパント材料としてジエチルジンク
を使用し、減圧（１００ｔｏｒｒ）ＭＯＣＶＤ法によ
り、図２に示すように面方位（１００）のＧａＡｓ基板
１０上に、厚さ０．５μｍのｎ−ＧａＡｓバッファー層
１１、厚さ０．８μｍのｎ−Ａｌ0・5Ｇａ0・5Ａｓクラッ
ド層１２、厚さ０．０８μｍのノンドープＡｌ0・13Ｇａ
0・87Ａｓ活性層１３、厚さ０．０５μｍのｐ−Ａｌ0・5
Ｇａ0・5Ａｓキヤリャ・バリヤ層１４、厚さ０．１５μ
ｍのｐ−Ａｌ0・25Ｇａ0・75Ａｓガイド層１５を連続成長
させる。ここまでの成長は成長温度７５０℃で行う。
メチルガリウム・トリメチルアルミニウム）と、Ｖ族水
素化物（アルシン）とを、ｎ型ドーパント材料としてセ
レン化水素、ｐ型ドーパント材料としてジエチルジンク
を使用し、減圧（１００ｔｏｒｒ）ＭＯＣＶＤ法によ
り、図２に示すように面方位（１００）のＧａＡｓ基板
１０上に、厚さ０．５μｍのｎ−ＧａＡｓバッファー層
１１、厚さ０．８μｍのｎ−Ａｌ0・5Ｇａ0・5Ａｓクラッ
ド層１２、厚さ０．０８μｍのノンドープＡｌ0・13Ｇａ
0・87Ａｓ活性層１３、厚さ０．０５μｍのｐ−Ａｌ0・5
Ｇａ0・5Ａｓキヤリャ・バリヤ層１４、厚さ０．１５μ
ｍのｐ−Ａｌ0・25Ｇａ0・75Ａｓガイド層１５を連続成長
させる。ここまでの成長は成長温度７５０℃で行う。
【００１６】続いて、図３に示すように、厚さ１０００
Åのフォトレジストを塗布し、２光束干渉露光装置を用
いてフォトレジスト上に周期３４６８Åの３次回折格子
２５を形成する。次いで、図４に示すように、化学エッ
チングにより厚さ０．１５μｍのｐ−Ａｌ0・25Ｇａ0・75
Ａｓガイド層１５に深さ０．１μｍの回折格子２０を転
写する。
Åのフォトレジストを塗布し、２光束干渉露光装置を用
いてフォトレジスト上に周期３４６８Åの３次回折格子
２５を形成する。次いで、図４に示すように、化学エッ
チングにより厚さ０．１５μｍのｐ−Ａｌ0・25Ｇａ0・75
Ａｓガイド層１５に深さ０．１μｍの回折格子２０を転
写する。
【００１７】次に、図５に示すように、ＭＯＣＶＤ法に
より、厚さ０．０２μｍのｐ−Ａｌ0・6Ｇａ0・4Ａｓエッ
チング・ストップ層１６、厚さ０．５μｍのｎ−ＧａＡ
ｓ電流ブロック層１７を連続成長させる。この第２回目
の成長は、成長温度７５０℃で行うが、このときジエチ
ルジンクを基板上に流しながら、基板温度を７５０℃ま
で上昇させる。これにより下地となるｐ−Ａｌ0・25Ｇａ
0・75Ａｓガイド層１５のキヤリャ濃度の低下を抑制でき
る。 続いて、図６に示すように、フォトレジスト２６
をマスクとして、アンモニア系のエッチャントを用いた
化学エッチングによりｎ−ＧａＡｓ電流ブロック層１７
をｐ−ＡｌＧａＡｓエッチング・ストツプ層１６が露出
するまで、エッチングする。さらに引き続き、ＨＦによ
りｐ−Ａｌ0・25Ｇａ0・75Ａｓガイド層１５が露出するま
で、ｐ−ＡｌＧａＡｓエッチング・ストツプ層１６をエ
ッチング除去し、底部の幅がストライプ状の溝を形成す
る。
より、厚さ０．０２μｍのｐ−Ａｌ0・6Ｇａ0・4Ａｓエッ
チング・ストップ層１６、厚さ０．５μｍのｎ−ＧａＡ
ｓ電流ブロック層１７を連続成長させる。この第２回目
の成長は、成長温度７５０℃で行うが、このときジエチ
ルジンクを基板上に流しながら、基板温度を７５０℃ま
で上昇させる。これにより下地となるｐ−Ａｌ0・25Ｇａ
0・75Ａｓガイド層１５のキヤリャ濃度の低下を抑制でき
る。 続いて、図６に示すように、フォトレジスト２６
をマスクとして、アンモニア系のエッチャントを用いた
化学エッチングによりｎ−ＧａＡｓ電流ブロック層１７
をｐ−ＡｌＧａＡｓエッチング・ストツプ層１６が露出
するまで、エッチングする。さらに引き続き、ＨＦによ
りｐ−Ａｌ0・25Ｇａ0・75Ａｓガイド層１５が露出するま
で、ｐ−ＡｌＧａＡｓエッチング・ストツプ層１６をエ
ッチング除去し、底部の幅がストライプ状の溝を形成す
る。
【００１８】次に、ＭＯＣＶＤ法により厚さ２μｍのｐ
−Ａｌ0・7Ｇａ0・3Ａｓクラッド層１８、厚さ１μｍのｐ
−ＧａＡｓコンタクト層１９を連続成長する。この３回
目の成長も７５０℃で行うが、第２回目の再成長と同様
に、ジエチルジンクを基板上に流しながら、基板温度を
７５０℃まで上昇させる。これにより、ストライプ内の
ｐ−Ａｌ0・25Ｇａ0・75Ａｓガイド層１５のキヤリャ濃度
の低下を抑制できる。その後、通常の電極作成工程によ
り、ｐ−ＧａＡｓコンタクト層２１上にｐ型電極２１
を、ｎ−ＧａＡｓ基板の下面にｎ型電極２２を被着する
ことによつて、前記図１に示した構造の半導体レーザ用
ウェハを作製した。
−Ａｌ0・7Ｇａ0・3Ａｓクラッド層１８、厚さ１μｍのｐ
−ＧａＡｓコンタクト層１９を連続成長する。この３回
目の成長も７５０℃で行うが、第２回目の再成長と同様
に、ジエチルジンクを基板上に流しながら、基板温度を
７５０℃まで上昇させる。これにより、ストライプ内の
ｐ−Ａｌ0・25Ｇａ0・75Ａｓガイド層１５のキヤリャ濃度
の低下を抑制できる。その後、通常の電極作成工程によ
り、ｐ−ＧａＡｓコンタクト層２１上にｐ型電極２１
を、ｎ−ＧａＡｓ基板の下面にｎ型電極２２を被着する
ことによつて、前記図１に示した構造の半導体レーザ用
ウェハを作製した。
【００１９】このようにして得られたウェハを劈開し
て、共振器長２５０μｍのＤＦＢレーザを作成したとこ
ろ、ｐ型層上の再成長温度を低くしているため、ｐ型層
にエッチング工程と再成長工程を繰り返し行っているに
もかかわらず、ｐ型層のキヤリャ濃度の低下を抑制で
き、高温動作時に活性層からｐ層にオーバーフローする
キヤリャが少なくなっており、高温動作時においても急
激な閾値電流の上昇は見られず、高温動作特性に優れた
半導体レーザが得られた。
て、共振器長２５０μｍのＤＦＢレーザを作成したとこ
ろ、ｐ型層上の再成長温度を低くしているため、ｐ型層
にエッチング工程と再成長工程を繰り返し行っているに
もかかわらず、ｐ型層のキヤリャ濃度の低下を抑制で
き、高温動作時に活性層からｐ層にオーバーフローする
キヤリャが少なくなっており、高温動作時においても急
激な閾値電流の上昇は見られず、高温動作特性に優れた
半導体レーザが得られた。
【００２０】なお、この実施例ではＭＯＣＶＤ法により
再成長を行っているが、有機金属化合物を用いるあらゆ
る成長法を用いて再成長を行った場合にも適用できる。
さらに本実施例ではｐ型ドーパントとしてＺｎを用いて
いるが、他のドーパントを用いた場合にも適用できる。
再成長を行っているが、有機金属化合物を用いるあらゆ
る成長法を用いて再成長を行った場合にも適用できる。
さらに本実施例ではｐ型ドーパントとしてＺｎを用いて
いるが、他のドーパントを用いた場合にも適用できる。
【００２１】（実施例２）次にＩｎＧａＡｌＰ系の材料
を用いた半導体レーザに本発明を適応した場合を説明す
る。図８（ａ）において、３１はＳｉドープＧａＡｓ基
板、３２はＳｅドープＩｎＧａＡｌＰクラッド層、３３
はＧａＩｎＰ活性層、３４はＺｎドープＩｎＧａＡｌＰ
クラッド層である。第１回目の成長でこの３層を連続成
長させる。次に、図８（ｂ）のように、ＳｉＯ2マスク
３５を形成した後、エッチングによりリッジを形成す
る。この際、リッジ部以外の部分にはわずかにＺｎドー
プＩｎＧａＡｌＰクラッド層３４が残っている。次に第
２回目の再成長のにより電流ブロック層３６を形成する
ため基板温度の昇温時に、基板温度が成長温度に達する
まで、ジエチルジンク（ＤＥＺ）、あるいはジメチルジ
ンク（ＤＭＺ）をＰＨ3と同時に流しておく。次にＳｉ
Ｏ2マスク３５を除去し、図８（ｄ）に示すように、第
３回目の再成長によりＺｎドープＧａＡｓコンタクト層
３７を成長させる。
を用いた半導体レーザに本発明を適応した場合を説明す
る。図８（ａ）において、３１はＳｉドープＧａＡｓ基
板、３２はＳｅドープＩｎＧａＡｌＰクラッド層、３３
はＧａＩｎＰ活性層、３４はＺｎドープＩｎＧａＡｌＰ
クラッド層である。第１回目の成長でこの３層を連続成
長させる。次に、図８（ｂ）のように、ＳｉＯ2マスク
３５を形成した後、エッチングによりリッジを形成す
る。この際、リッジ部以外の部分にはわずかにＺｎドー
プＩｎＧａＡｌＰクラッド層３４が残っている。次に第
２回目の再成長のにより電流ブロック層３６を形成する
ため基板温度の昇温時に、基板温度が成長温度に達する
まで、ジエチルジンク（ＤＥＺ）、あるいはジメチルジ
ンク（ＤＭＺ）をＰＨ3と同時に流しておく。次にＳｉ
Ｏ2マスク３５を除去し、図８（ｄ）に示すように、第
３回目の再成長によりＺｎドープＧａＡｓコンタクト層
３７を成長させる。
【００２２】以上の作成工程において、第２回目の成長
の昇温時に、基板表面にＺｎのソースを供給することに
より、ｐ−ＩｎＧａＡｌＰクラッド層３４からのＺｎの
再蒸発が抑えられ、Ｚｎキャリャ濃度が低下せずにリッ
ジ部以外に流れるリーク電流が低減でき、特性の良好な
半導体レーザが得られる。
の昇温時に、基板表面にＺｎのソースを供給することに
より、ｐ−ＩｎＧａＡｌＰクラッド層３４からのＺｎの
再蒸発が抑えられ、Ｚｎキャリャ濃度が低下せずにリッ
ジ部以外に流れるリーク電流が低減でき、特性の良好な
半導体レーザが得られる。
【００２３】（実施例３）次に、ＩｎＰ系の材料を用い
てＭＯＣＶＤ成長法により作製する半導体レーザの実施
例について説明する。
てＭＯＣＶＤ成長法により作製する半導体レーザの実施
例について説明する。
【００２４】まず、図９（ａ）に示すように、第１回目
の成長でＺｎドープＩｎＰ基板４１上にＺｎドープＩｎ
Ｐクラッド層４２、ＩｎＧａＡｓＰ活性層４３、Ｓｅド
ープＩｎＰクラッド層４４を成長させる。次に図９
（ｂ）に示すように、ＳｉＯ2マスク４５を用いて基板
４１までメサ状にエッチングする。次に図９（ｃ）に示
すように、第２回目の成長でＳｅドープＩｎＰ電流ブロ
ック層４６、ＺｎドープＩｎＰ電流ブロック層４７を成
長させる。次にＳｉＯ2マスク４５を除去した後、図９
（ｄ）に示すように、第３回目の成長でＳｅドープＩｎ
Ｐクラッド層４８、ＳｅドープＩｎＧａＡｓＰコンタク
ト層４９を成長する。
の成長でＺｎドープＩｎＰ基板４１上にＺｎドープＩｎ
Ｐクラッド層４２、ＩｎＧａＡｓＰ活性層４３、Ｓｅド
ープＩｎＰクラッド層４４を成長させる。次に図９
（ｂ）に示すように、ＳｉＯ2マスク４５を用いて基板
４１までメサ状にエッチングする。次に図９（ｃ）に示
すように、第２回目の成長でＳｅドープＩｎＰ電流ブロ
ック層４６、ＺｎドープＩｎＰ電流ブロック層４７を成
長させる。次にＳｉＯ2マスク４５を除去した後、図９
（ｄ）に示すように、第３回目の成長でＳｅドープＩｎ
Ｐクラッド層４８、ＳｅドープＩｎＧａＡｓＰコンタク
ト層４９を成長する。
【００２５】以上の作成工程において、第３回目の再成
長の際の基板温度の昇温時に、基板温度が成長温度に達
するまで、基板表面にＰＨ3と同時にジエチルジンク
（ＤＥＺ）、あるいはジメチルジンク（ＤＭＺ）を流
す。このＤＥＺあるいはＤＭＺフローにより図９（ｃ）
の電流ブロック層４７の表面から昇温中にＺｎが再蒸発
し、キャリャ濃度が低下して電流ブロックの機能が低下
するのを防止でき、リーク電流の少ない特性の良好な半
導体レーザが作製できる。
長の際の基板温度の昇温時に、基板温度が成長温度に達
するまで、基板表面にＰＨ3と同時にジエチルジンク
（ＤＥＺ）、あるいはジメチルジンク（ＤＭＺ）を流
す。このＤＥＺあるいはＤＭＺフローにより図９（ｃ）
の電流ブロック層４７の表面から昇温中にＺｎが再蒸発
し、キャリャ濃度が低下して電流ブロックの機能が低下
するのを防止でき、リーク電流の少ない特性の良好な半
導体レーザが作製できる。
【００２６】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ＺｎやＭｇ等のドーパントをドーピングしたｐ型
半導体薄膜にエッチングなどの加工を施した後、その上
に有機金属化合物を用いた成長法により、半導体薄膜を
再成長させる工程において、基板温度を再成長開始温度
まで上昇させる際、ドーパント金属の有機金属化合物を
基板上に流すことにより、下地となる半導体薄膜のキヤ
リャ濃度の変化を抑制し、キヤリャ濃度を設計に近い値
に制御しながら、半導体薄膜を再成長させることが可能
となる。この方法を上述した半導体レーザの製造方法に
適用することにより、ｐ型層のキヤリャ濃度の低下を抑
制でき、高温動作時に活性層からｐ型層にオーバーフロ
ーするキャリャが少なくなっており、高温動作特性に優
れたＤＦＢレーザが歩留まりよく得られ、低価格で単一
縦モード発振する横モード制御レーザが得られる。
れば、ＺｎやＭｇ等のドーパントをドーピングしたｐ型
半導体薄膜にエッチングなどの加工を施した後、その上
に有機金属化合物を用いた成長法により、半導体薄膜を
再成長させる工程において、基板温度を再成長開始温度
まで上昇させる際、ドーパント金属の有機金属化合物を
基板上に流すことにより、下地となる半導体薄膜のキヤ
リャ濃度の変化を抑制し、キヤリャ濃度を設計に近い値
に制御しながら、半導体薄膜を再成長させることが可能
となる。この方法を上述した半導体レーザの製造方法に
適用することにより、ｐ型層のキヤリャ濃度の低下を抑
制でき、高温動作時に活性層からｐ型層にオーバーフロ
ーするキャリャが少なくなっており、高温動作特性に優
れたＤＦＢレーザが歩留まりよく得られ、低価格で単一
縦モード発振する横モード制御レーザが得られる。
【図１】本発明の第１実施例による半導体レーザ素子の
構成図である。
構成図である。
【図２】図１に示した半導体レーザ素子の製造工程図で
ある。
ある。
【図３】図１に示した半導体レーザ素子の製造工程図で
ある。
ある。
【図４】図１に示した半導体レーザ素子の製造工程図で
ある。
ある。
【図５】図１に示した半導体レーザ素子の製造工程図で
ある。
ある。
【図６】図１に示した半導体レーザ素子の製造工程図で
ある。
ある。
【図７】図１に示した半導体レーザ素子の製造工程図で
ある。
ある。
【図８】本発明の第２実施例による半導体レーザ素子の
製造工程図である。
製造工程図である。
【図９】本発明の第３実施例による半導体レーザ素子の
製造工程図である。
製造工程図である。
【図１０】減圧ＭＯＣＶＤ法によりＺｎをドーパントと
して成長したＡｌＧａＡｓ膜のドーピング効率を示す図
である。
して成長したＡｌＧａＡｓ膜のドーピング効率を示す図
である。
【図１１】アニール温度対するキャリャ濃度の変化を示
す図である。
す図である。
１０ ｎ−ＧａＡｓ基板 １１ ｎ−ＧａＡｓバッファー層 １２ ｎ−Ａｌ0・5Ｇａ0・5Ａｓクラッド層 １３ ノンドープＡｌ0・13Ｇａ0・87Ａｓ活性層 １４ ｐ−Ａｌ0・5Ｇａ0・5Ａｓキャリャ・バリヤ層 １５ ｐ−Ａｌ0・25Ｇａ0・75Ａｓガイド層 １６ ｐ−Ａｌ0・6Ｇａ0・4Ａｓエッチング・ストップ層 １７ ｎ−ＧａＡｓ電流ブロック層 １８ ｐ−Ａｌ0・7Ｇａ0・3Ａｓ １９ ｐ−ＧａＡｓコンタクト層 ２０ 回折格子
Claims (2)
- 【請求項１】 ｐ型ドーパントをドーピングした半導体
薄膜にエッチング、その他の加工を施した後、その上に
半導体薄膜を再成長させる半導体薄膜の成長方法におい
て、上記再成長を開始する温度に基板温度を昇温させる
工程中に、ｐ型のドーピングとして用いた金属の有機金
属化合物の気体を基板上に供給することを特徴とする半
導体薄膜の成長方法。 - 【請求項２】 上記ｐ型ドーパントは、Ｚｎ，Ｍｇであ
ることを特徴とする請求項１記載の半導体薄膜の成長方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10650892A JP3205589B2 (ja) | 1992-04-24 | 1992-04-24 | 半導体薄膜の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10650892A JP3205589B2 (ja) | 1992-04-24 | 1992-04-24 | 半導体薄膜の成長方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000167192A Division JP2001024278A (ja) | 2000-01-01 | 2000-06-05 | 半導体薄膜の成長方法、および半導体レーザ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299780A true JPH05299780A (ja) | 1993-11-12 |
| JP3205589B2 JP3205589B2 (ja) | 2001-09-04 |
Family
ID=14435374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10650892A Expired - Fee Related JP3205589B2 (ja) | 1992-04-24 | 1992-04-24 | 半導体薄膜の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3205589B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223316A (ja) * | 2004-01-09 | 2005-08-18 | Sharp Corp | 化合物半導体装置、化合物半導体装置の製造方法、光伝送システム、および、光ディスク装置 |
-
1992
- 1992-04-24 JP JP10650892A patent/JP3205589B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223316A (ja) * | 2004-01-09 | 2005-08-18 | Sharp Corp | 化合物半導体装置、化合物半導体装置の製造方法、光伝送システム、および、光ディスク装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3205589B2 (ja) | 2001-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2831667B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| KR100187778B1 (ko) | 매몰 헤테로 구조 레이저 및 그 제조 방법 | |
| JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
| EP0177221B1 (en) | Semiconductor laser | |
| US5260230A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
| JPH065976A (ja) | 半導体レーザ装置の製造方法 | |
| JP3204474B2 (ja) | 利得結合分布帰還型半導体レーザとその作製方法 | |
| CA2115589C (en) | Semiconductor laser and method of manufacturing the same | |
| JP5169534B2 (ja) | 集積型光半導体装置の製造方法及び集積型光半導体装置 | |
| JP2003243767A (ja) | 半導体レーザ及びこの素子を含む半導体光集積素子の製造方法 | |
| JP3892637B2 (ja) | 半導体光デバイス装置 | |
| US4783425A (en) | Fabrication process of semiconductor lasers | |
| JP3205589B2 (ja) | 半導体薄膜の成長方法 | |
| JPH07240560A (ja) | 半導体レーザ | |
| JP2001024278A (ja) | 半導体薄膜の成長方法、および半導体レーザ装置の製造方法 | |
| JP2550725B2 (ja) | 半導体レーザとその製造方法 | |
| CN114172019B (zh) | 一种高性能低成本dfb激光器外延片及其制造方法 | |
| JP2699671B2 (ja) | 半導体レーザ | |
| JPH07263796A (ja) | 半導体レーザ | |
| JP2921050B2 (ja) | 半導体レーザ | |
| JP2679358B2 (ja) | 半導体レーザ装置 | |
| JP2000269607A (ja) | 半導体レーザ及びその製造方法 | |
| JP3277711B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |