JP2005198275A - 超広域送受信のためのパルス信号発生器およびそれを含む送受信装置 - Google Patents

Abstract

【課題】 超広域送受信のためのパルス信号発生器およびそれを含む送受信装置を提供する。
【解決手段】 複数個の包絡線信号を発生させる包絡線発生器５７１と、相互位相差を有する２個の発振信号を出力する高周波発振器が複数個に配列されて構成される局部発振器配列５７２と、包絡線信号と発振信号とを入力され、入力された包絡線信号と発振信号の積を出力する乗算器配列５７３と、乗算器配列の出力信号のうち同じ位相成分の出力信号を加算してＩチャンネルおよびＱチャンネルのパルス信号を出力するＩチャンネル加算器５７４およびＱチャンネル加算器５７５と、を備える超広域送受信のためのパルス信号発生器である。
【選択図】 図５

Description

本発明は超広域（ＵＷＢ：Ultra Wide-Band）無線機器に係り、特に、ＵＷＢ送受信のためのパルス信号発生器およびそれを含む送受信装置に関する。

最近、ＵＷＢ無線技術が数百Ｍｂｐｓないし１Ｇｂｐｓ級の超高速マルチメディアデータの無線伝送性能と固有な位置認識能力とが新たに認識されつつ無線通信、イメージング、センサー分野で非常に有望な技術として大きく注目されている。ＵＷＢ無線技術を利用した搬送波を使用しないパルス無線機器の基本的な構造および方法は、公知のものである。最近には、通信分野の商業的な利用が許容されるにつれてＵＷＢ無線技術を、近距離のワイアレスパーソナルエリアネットワーク（ＷＰＡＮ：Wireless Personal Area Network）用として活用するための多様な方法が提示されている。

ＵＷＢ無線技術は、大きく単一帯域を利用する技術と多重帯域を利用する技術とに分類できる。単一帯域を利用する技術としては、搬送波のないパルス基盤方式と一定の搬送波を使用する直接シーケンス符号分割多重接続（Direct Sequence Code Division Multiple Access：ＤＳ−ＣＤＭＡ）方式とがある。多重帯域を利用する技術としては、周波数ホッピング直交周波数分割多重化（Frequency-Hopping Orthogonal Frequency Division Multiplexing：ＦＨ−ＯＦＤＭ）方式と多重帯域パルス方式とがある。

図１は、前記のような多様な無線技術を適用できる一般的なＵＷＢ送受信装置を示すブロック図である。

図１を参照すれば、一般的なＵＷＢ送受信装置は、ホストまたは周辺機器に連結されるラジオコントローラ−メディアアクセスコントローラ（ＲＣ−ＭＡＣ：Radio Controller-Media Access Controller）１１０と、送信ラインを構成する符号器／変調器１２０およびＵＷＢパルス信号発生器１３０と、スイッチ／デュープレクサ１４０と、アンテナ１５０と、受信ラインを構成する受信フロントエンド／相関器１６０および復号器／復調器／同期化器１７０と、クロック／タイミング発生器１８０と、を含んで構成される。

図２は、一般的なＵＷＢ送受信装置のうち従来のＤＳ−ＣＤＭＡ方式を採択したＵＷＢ送受信装置を示すブロック図である。

図２を参照すれば、スクランブルされたベースバンドビットストリームデータを入力されてＲＦ出力を発生させる送信ラインは、ＦＦＣ（Forward Error Correction）符号器２０２、プリアンブルプリペンダ２０４、シンボル対応器２０６、符号集合変調器２０８、ＲＲＣ（Radio Resource Controller）／ＬＰＦ（Low Pass Filter）２１０および乗算器２１２を含む。ＲＦ入力を入力されて復調されたビットストリームデータを発生させる受信ラインは、受信フロントエンド／相関器２１６、復調器２１８、同期化器／チャンネル推定器２２０、ＤＦＥ（Decision Feedback Equalizer）２２２、デインターリーバ２２４およびＦＥＣ復号器２２６を含む。前記ＵＷＢ送受信装置は、前記送信ラインおよび受信ライン以外にも、送信ラインおよび受信ラインにクロック信号およびタイミング信号を送るクロック／タイミング発生器２１４を含む。

図３は、図２のＵＷＢ送受信装置で生成されたＵＷＢインパルス信号を示す波形図である。そして、図４は、図３のＵＷＢインパルス信号の電力スペクトルを示す図面である。

図３および図４を参照すれば、ＦＥＣ符号器２０２およびプリアンブルプリペンダ２０４を経たベースバンドのビットストリームデータは、シンボル対応器２０６および符号集合変調器２０８を通じてスペクトル拡散されたチップ信号３０１に変わり、このチップ信号３０１は、ＲＲＣ／ＬＰＦ２１０および乗算器２１２を含んで構成されるパルス発生部によってパルスウェーブレット形態の出力信号３０２として出力される。

このような送受信装置において、出力信号３０２のパルスウェーブレット形態によって帯域幅と帯域外放射レベルとが決定される。しかし、パルス幅が非常に狭い従来のＤＳ−ＣＤＭＡ方式のＵＷＢモジュールが数cm以内に近接している場合には、干渉による性能低下現象が発生し得る。一方、ＤＳ−ＣＤＭＡ方式は、マルチパスフェ−ジングによる時間遅延拡散とそれによるシンボル間干渉とを保証できる等化器（図２の２２２）を必要とする。しかし、データ伝送速度が数百Ｍｂｐｓ以上に高まる場合、等化器の具現が容易ではないというのは、公知のものである。このような問題によって高速マルチメディア通信のための移動通信では、ＤＳ−ＣＤＭＡ方式よりはＯＦＤＭ方式、またはＯＦＤＭ方式とＣＤＭＡ方式とを結合したＭＣ−ＣＤＭＡ方式が採択される傾向があり、これは、特に周波数選択的フェ−ジング環境で優秀な性能を表すと知られている。

特許文献１では、波形適応型ＵＷＢ送信器構造について開示しているが、この波形適応型ＵＷＢ送信器は、一定の搬送波信号を生成する発振器と低レベルインパルス生成器と呼ばれる包絡線発生器とより構成されていて、多重帯域パルス方式による送信機構造と非常に類似している。したがって、このような構造は、一定の搬送波を使用し、波形適応器のフィルタ特性によって送信波の帯域幅を任意に調節でき、搬送波を生成する発振器の周波数を変えて周波数ホッピングが可能であるという長所を提供する。

しかし、通常的な発振器の出力周波数の可変範囲は、高速無線ＰＡＮ標準で要求する周波数レンジ、例えば、３.１〜１０.６ＧＨｚを何れも含み得るほどに広くなく、また発振器の周波数レンジを増加させるほど位相ノイズが増加する問題がある。そして、５００Ｍｂｐｓ級の超高速伝送のためには、スペクトル使用効率が最も高い位相変調方法を使用しなければならず、信号の復元のためには、ＵＷＢ信号の中心周波数が正確に決定しなければならない。したがって、このために位相同期ループ（ＰＬＬ：Phase Lock Loop）を利用しなければならない。しかし、ＰＬＬは、周波数が変わって安定化されるまでロックタイムと呼ばれる一定の時間が必要であり、この時間は、通常的に数マイクロ秒以上がかかって多重帯域パルスまたはＦＨ−ＯＦＤＭ方式で要求される数ナノ秒以内のとても速い周波数ホッピング特性を得難い問題がある。さらに、多様な形態のパルスを生成できず、固定された形態のパルスのみを生成でき、その結果、一つの送受信装置としてＵＷＢ ＤＳ−ＣＤＭＡ方式またはＦＨ−ＯＦＤＭ方式をいずれも受容できないという限界がある。

米国特許第６,０２６,１２５号明細書

本発明が解決しようとする技術的課題は、多様な形態のパルス信号を発生させるＵＷＢ送受信のためのパルス信号発生器を提供することである。

本発明が解決しようとする他の技術的課題は、前記のようなパルス信号発生器を含む送受信装置を提供することである。

前記課題を解決するために、本発明の一実施例によるパルス信号発生器は、ＵＷＢ送受信のためのパルス信号発生器において、複数の包絡線信号を発生させる包絡線発生器と、相互位相差を有する２個の発振信号を出力する高周波発振器が複数個に配列されて構成される局部発振器配列と、前記包絡線信号と発振信号とを入力され、入力された包絡線信号と発振信号の積を出力する乗算器配列と、前記乗算器配列の出力信号のうち同じ位相成分の出力信号を加算してＩチャンネルおよびＱチャンネルのパルス信号を出力するＩチャンネル加算器およびＱチャンネル加算器と、を備えることを特徴とする。

前記包絡線信号のうち少なくとも何れか一つの包絡線信号は、一定周期で一定の形態を有する包絡線波形を少なくとも一つ以上含むことが望ましい。

前記包絡線信号の数は、使用しようとする帯域の数と同じであることが望ましい。

前記局部発振器配列は、複数個の電圧制御発振器と周波数分周器とを含むＰＬＬ方式の周波数合成器配列で構成されることが望ましい。

この場合、前記周波数合成器配列は、一定の周波数間隔を有する２個以上の搬送波を出力するが、隣接した搬送波間の周波数間隔は、数百ＭＨｚ以上であり得る。

前記乗算器配列は、使用しようとする帯域数の２倍に該当する数を有し、電気的特性が類似した乗算器より構成されることが望ましい。

本発明において、前記Ｉチャンネル加算器からのＩチャンネルパルス信号およびＱチャンネル加算器からのＱチャンネルパルス信号をそれぞれ送信ラインおよび受信ラインに伝送する第１バッファおよび第２バッファをさらに備え得る。

前記課題を解決するために、本発明の他の実施例によるパルス信号発生器は、遅延されたクロック信号に対応して作ろうとするパルスの生成時点を知らせる信号を発生させるゲーティングロジックと、前記ゲーティングロジックの出力信号に対応する複数個の包絡線信号を発生させる包絡線発生器と、送信ラインに沿って伝送されるベースバンドの送信データ信号と、前記ゲーティングロジックからの出力信号と、前記包絡線発生器からの包絡線信号を入力されて、前記送信データ信号の論理値に対応するように位相変調された包絡線波形を出力する位相変調器と、一定周波数の三角関数波を出力する少なくとも２個の発振器より構成された局部発振器配列と、前記位相変調器から出力される包絡線波形と前記局部発振器配列から出力される発振信号とを入力され、入力された信号を乗算して出力する乗算器配列と、前記乗算器配列の出力信号のうち同じ位相成分の出力信号を加算してＩチャンネルおよびＱチャンネルのパルス信号を出力するＩチャンネル加算器およびＱチャンネル加算器と、を備えることを特徴とする。

前記他の課題を解決するために、本発明の一実施例によるＵＷＢ送受信装置は、クロックを発生させるクロック発生器と、前記クロック発生器の出力信号を入力されて一定時間の整数倍だけ時間遅延された信号を出力する可変時間遅延器と、前記時間遅延器からの時間遅延された信号によって一定の周期で反復される複数個の包絡線信号を発生させる包絡線発生器と、相互９０?の位相差を有する２個の発振信号を出力する高周波発振器が複数個に配列されて構成される局部発振器配列と、前記包絡線信号と発振信号とを入力され、入力された包絡線信号と発振信号の積を出力する乗算器配列と、前記乗算器配列の出力信号のうち同じ位相成分の出力信号を加算してＩチャンネルおよびＱチャンネルのパルス信号を出力するＩチャンネル加算器およびＱチャンネル加算器と、ベースバンドの送信データ信号と前記Ｉチャンネル加算器およびＱチャンネル加算器からのパルス信号とを混合するＩチャンネル送信混合器およびＱチャンネル送信混合器と、アンテナを通じて受信される受信信号と前記Ｉチャンネル加算器およびＱチャンネル加算器からのパルス信号とを入力されてベースバンドの信号を出力するＩチャンネル直交位相混合器およびＱチャンネル直交位相混合器と、を備えることを特徴とする。

本発明において、ベースバンドのビットストリームデータを復号する復号器と、前記復号器からの出力信号を変調する変調器と、前記変調器からの信号をベースバンドのアナログ信号に変換して前記Ｉチャンネル送信混合器およびＱチャンネル送信混合器に伝送するベースバンドアナログと、をさらに備えることが望ましい。

前記ベースバンドアナログは、前記変調器から出力される信号をアナログ形態に変換させるデジタル／アナログ変換器（Digital-to-Analog Converter：ＤＡＣ）と、前記ＤＡＣからの出力信号で一定帯域の信号をフィルタリングして出力する低域通過フィルタ（Low Pass Filter：ＬＰＦ）と、前記ＬＰＦからの出力信号の出力レベルを一定レベルまで調節して出力する増幅器と、を含み得る。

そして、前記Ｉチャンネル直交位相混合器およびＱチャンネル直交位相混合器の出力信号を処理してデジタル形態の受信信号を発生させる受信ベースバンドアナログをさらに備え得る。

この場合、前記受信ベースバンドアナログは、前記Ｉチャンネル直交位相混合器およびＱチャンネル直交位相混合器の出力信号の一定帯域をフィルタリングして出力するＬＰＦと、前記ＬＰＦの出力信号を一定レベルまで調節して出力する増幅器と、前記増幅器からの出力信号をリセット信号によって決定される時間間隔の間に累積させる積分器と、前記積分器からの出力信号をデジタル形態に変換して出力するアナログ／デジタル変換器（Analog-to-Digital Converter：ＡＤＣ）を含むことが望ましい。

前記他の課題を解決するために、本発明の他の実施例によるＵＷＢ送受信装置は、クロックを発生させるクロック発生器と、前記クロック発生器の出力信号を入力されて一定時間の整数倍だけ時間遅延された信号を出力する可変時間遅延器と、前記可変時間遅延器からの出力信号に対応して作ろうとするパルスの生成時点を知らせる信号を発生させるゲーティングロジックと、前記ゲーティングロジックの出力信号に対応する複数個の包絡線信号を発生させる包絡線発生器と、送信ラインに沿って伝送されるベースバンドの送信データ信号と、前記ゲーティングロジックからの出力信号と、前記包絡線発生器からの包絡線信号を入力され、前記送信データ信号の論理値に対応するように位相変調された包絡線波形を出力する位相変調器と、一定周波数の三角関数波を出力する少なくとも２個の発振器より構成された局部発振器配列と、前記位相変調器から出力される包絡線波形と前記局部発振器配列から出力される発振信号とを入力され、入力された信号を乗算して出力する乗算器配列と、前記乗算器配列の出力信号のうち同じ位相成分の出力信号を加算してＩチャンネルおよびＱチャンネルのパルス信号を出力するＩチャンネル加算器およびＱチャンネル加算器と、ベースバンドの送信データ信号を符号化して変調して前記位相変調器に伝送する送信ラインと、アンテナを通じて受信される受信信号と前記Ｉチャンネル加算器およびＱチャンネル加算器からのパルス信号とを入力されてベースバンドの信号を出力するＩチャンネル直交位相混合器およびＱチャンネル直交位相混合器と、を備えることを特徴とする。

前記可変時間遅延器は、前記クロック発生器からのクロック信号の整数倍で遅延された複数個の信号を出力する位相遅延ループと、前記位相遅延ループの出力信号のうち一部を選択するクロック多重化器と、を含むことが望ましい。

本発明によるＵＷＢ送受信のためのパルス信号発生器およびそれを含む送受信装置によれば、パルス信号発生器内の色々なパラメータ、例えば、周期、幅、波形などを調節することによって、単一帯域ＤＳ−ＣＤＭＡ、多重帯域パルス方式、多重帯域ＦＨ−ＯＦＤＭ方式など多様な方式に適したパルス波形を発生させ、これにより、一つの送受信装置を使用して多様な方式のＵＷＢ通信が可能になる。また、このような送受信装置の構成要素を何れも低電圧ＣＭＯＳまたはＳｉＧｅ回路に実装可能であり、その結果、ＵＷＢ送受信装置の高集積、低電力、低コストの具現を容易にできる。それ以外にも、パルス信号発生器内の乗算器配列および直交位相周波数合成器を利用して搬送波周波数転移時間が１ｎｓｅｃ以下である非常に速い周波数ホッピング特性が得られ、任意の周波数帯域を選択的に除去させて狭域無線通信システムとの干渉による性能低下現象を防止でき、ＵＷＢ周波数の規制変化に能動的に対応し得る。

以下、添付された図面を使用して本発明を詳細に説明する。

図５は、本発明の一実施例によるパルス信号発生器とそれを含む送受信装置とを示すブロック図である。そして、図６は、図５のパルス信号発生器内の乗算器配列の一例を示す図面である。また、図７は、図５のパルス信号発生器内で発生する信号の波形を示す波形図であり、図８は、図７の信号のうち出力信号の電力スペクトルを示す図面である。

まず、図５を参照すれば、本発明によるパルス信号発生器５７０は、一定周期で一定の形態を有する波形を少なくとも一つ以上発生させる包絡線発生器５７１と、複数個の発振器を含んで相異なる周波数を有する発振信号を発生させる局部発振器配列５７２と、包絡線発生器５７１からの波形と直交位相周波数合成器５７２からの発振信号と乗算して出力する乗算器配列５７３と、を含んで構成される。

具体的に、包絡線発生器５７１は、複数個、例えばｍ個の包絡線信号を発生させるが、それぞれの包絡線信号は、パルス幅が１ｎｓｅｃであって比較的長い複数の波形を含み得る。包絡線発生器５７１から出力される包絡線信号の数は、使用する帯域数と同じである。例えば、３個の周波数帯域を使用する場合、図７に示されたように、包絡線発生器５７１は、３個の包絡線信号Ｅ_ｎ１，Ｅ_ｎ２，Ｅ_ｎ３を発生させる。この包絡線信号Ｅ_ｎ１，Ｅ_ｎ２，Ｅ_ｎ３のそれぞれは、一定周期ＴＳと一定幅Ｔ_Ｃとを有する包絡線波形を有し得る。ここで、周期Ｔ_Ｓは、多重帯域パルスモードでの一つのチップ信号、またはＯＦＤＭモードでの一つのシンボルの周期または周波数ホッピング順序の反復周期を表し、幅Ｔ_Ｃは、チップ信号またはシンボルの持続時間を表す。このような包絡線波形は、要求される送信スペクトルの形態によって矩形波のような色々な形態に決定され得る。しかし、隣接した側帯域への望ましくない放射を減らすためには、三角関数波、例えば、整流されたコサイン波またはガウス波を使用することが望ましい。包絡線波形の一例を数式で表現すれば、下記の数式１の通りである。

ここで、Ｅｎ_ｋ,０（ｔ）は、一定の周期Ｔ_Ｓで反復される包絡線信号の一周期内にある基本的な包絡線波形を時間領域で表したものである。

ｍ個の包絡線信号を発生させる包絡線発生器５７１において、全ての包絡線信号が包絡線波形を有するものではない。すなわち、送受信装置が単一帯域ＤＳ−ＣＤＭＡ方式を使用する場合、一つの搬送波周波数のみを生成すれば良いので、一つの包絡線信号のみが包絡線波形を有せば良く、残りの包絡線信号は、包絡線波形を有する必要がない。したがって、包絡線波形のない残りの包絡線信号は、前時間領域で大きさが０である。送受信装置が多重帯域ＦＨ−ＯＦＤＭ方式または多重帯域パルス方式を使用する場合には、周波数帯域の数と同じ数の包絡線信号が包絡線波形を有し、このとき、包絡線波形の周期と形態とによって多様なパルス信号を発生させ得る。

次いで、局部発振器配列５７２は、多重帯域方式で使われるそれぞれのサブバンドの搬送波周波数信号ｆ_ＬＯ１，．．．，ｆ_ＬＯｍを生成する。このような搬送波周波数信号ｆ_ＬＯ１，．．．，ｆ_ＬＯｍのうち一つの搬送波周波数信号ｆ_ＬＯ１を図７に例示的に表した。前記搬送波周波数信号ｆ_ＬＯ１，．．．，ｆ_ＬＯｍを生成するそれぞれの発振器５７１−１，５７２−２，５７２−３，…は、相互９０°の位相差を有するＩ信号およびＱ信号を生成する。相互９０°の位相差を有するＩ信号およびＱ信号を生成するために、局部発振器配列５７２は、複数個の電圧制御発振器５７１−１，５７２−２，５７２−３，…を単純に配列する構造で構成され、またはさらに安定的で正確な制御が可能にそれぞれの電圧制御発振器をＰＬＬと連結する方式の周波数合成器配列構造に配列することもある。それぞれの発振器がＰＬＬが連結される構造である場合、ＰＬＬは、周波数分周器とＰＦＤ（Phase-Frequency Detector）、チャージポンプ、ループフィルタより構成され、パルス信号発生器の外部のクロック／タイミング発生器５９０で生成される基準信号によって非常に一定かつ安定した周波数信号を出力し得る。

次いで、乗算器配列５７３は、包絡線発生器５７１からの複数個の包絡線信号Ｅ_ｎ１，Ｅ_ｎ２，Ｅ_ｎ３，．．．，Ｅ_ｎｍを入力され、同時に局部発振器配列５７２から複数個の周波数信号ｆ_ＬＯ１，．．．，ｆ_ＬＯｍを入力される。入力された包絡線信号と周波数信号とは、乗算器配列５７３内で乗算されて出力されるが、このために前記乗算器配列５７３は、図６に示されたように、複数個の乗算器、すなわち、Ｉチャンネル乗算器５７３−１ｉ，５７３−２ｉ，５７３−３ｉ，…およびＱチャンネル乗算器５７３−１ｑ，５７３−２ｑ，５７３−３ｑ，…が配列される構造よりなる。Ｉチャンネル乗算器５７３−１ｉ，５７３−２ｉ，５７３−３ｉ，…およびＱチャンネル乗算器５７３−１ｑ，５７３−２ｑ，５７３−３ｑ，…はそれぞれ、相互９０°の位相差を有するＩ局部発振信号およびＱ局部発振信号を処理するためのものである。したがって、乗算器の数は、多重帯域方式で使用するサブバンド数の２倍になる。乗算器それぞれは、相互同じ特性を有し、例えば、ギルバート混合器のようなアナログ混合器回路でもある。

包絡線発生器５７１からの包絡線信号Ｅ_ｎ１，Ｅ_ｎ２，Ｅ_ｎ３，．．．，Ｅ_ｎｍのそれぞれは、Ｉチャンネル乗算器５７３−１ｉ，５７３−２ｉ，５７３−３ｉ，…およびＱチャンネル乗算器５７３−１ｑ，５７３−２ｑ，５７３−３ｑ，…に同時に入力される。すなわち、包絡線信号Ｅ_ｎ１は、Ｉチャンネル乗算器５７３−１ｉおよびＱチャンネル乗算器５７３−１ｑに入力される。同様に、包絡線信号Ｅ_ｎ２は、Ｉチャンネル乗算器５７３−２ｉおよびＱチャンネル乗算器５７３−２ｑに入力され、残りの包絡線信号Ｅ_ｎ３，．．．，Ｅ_ｎｍも同じ方式で入力される。局部発振器配列５７２からのＩチャンネル周波数信号ｆ_ＬＯ１ｉ，ｆ_ＬＯ２ｉ，ｆ_ＬＯ３ｉ，…のそれぞれは、Ｉチャンネル乗算器５７３−１ｉ，５７３−２ｉ，５７３−３ｉ，…に入力され、Ｑチャンネル周波数信号ｆ_ＬＯ１ｑ，ｆ_ＬＯ２ｑ，ｆ_ＬＯ３ｑ，…のそれぞれは、Ｑチャンネル乗算器５７３−１ｑ，５７３−２ｑ，５７３−３ｑ，…に入力される。すなわち、Ｉチャンネル周波数信号ｆ_ＬＯ１ｉとＱチャンネル周波数信号ｆ_ＬＯ１ｑとはそれぞれ、Ｉチャンネル乗算器５７３−１ｉおよびＱチャンネル乗算器５７３−１ｑに入力される。同様に、周波数信号ｆ_ＬＯ２ｉとＱチャンネル周波数信号ｆ_ＬＯ２ｑとはそれぞれ、Ｉチャンネル乗算器５７３−２ｉおよびＱチャンネル乗算器５７３−２ｑに入力される。

したがって、Ｉチャンネルの乗算器５７３−１ｉは、包絡線発生器５７１からの包絡線信号Ｅ_ｎ１と局部発振器配列５７２からのＩチャンネル周波数信号ｆ_ＬＯ１ｉとを入力されてＩチャンネルのパルス信号Ｐ_１ｉを発生させる。そして、Ｑチャンネルの乗算器５７３−１ｑは、包絡線発生器５７１からの包絡線信号Ｅ_ｎ１と局部発振器配列５７２からのＱチャンネル周波数信号ｆ_ＬＯ１ｑとを入力されてＱチャンネルのパルス信号Ｐ_１ｑを発生させる。同様に、Ｉチャンネルの乗算器５７３−２ｉは、包絡線発生器５７１からの包絡線信号Ｅ_ｎ２と局部発振器配列５７２からのＩチャンネル周波数信号ｆ_ＬＯ２ｉとを入力されてＩチャンネルのパルス信号Ｐ_２ｉを発生させる。そして、Ｑチャンネルの乗算器５７３−２ｑは、包絡線発生器５７１からの包絡線信号Ｅ_ｎ２と局部発振器配列５７２からのＱチャンネル周波数信号ｆ_ＬＯ２ｑとを入力されてＱチャンネルのパルス信号Ｐ_２ｑを発生させる。また、Ｉチャンネルの乗算器５７３−３ｉは、包絡線発生器５７１からの包絡線信号Ｅ_ｎ３と局部発振器配列５７２からのＩチャンネル周波数信号ｆ_ＬＯ３ｉとを入力されてＩチャンネルのパルス信号Ｐ_３ｉを発生させる。そして、Ｑチャンネルの乗算器５７３−３ｑは、包絡線発生器５７１からの包絡線信号Ｅ_ｎ３と局部発振器配列５７２からのＱチャンネル周波数信号ｆ_ＬＯ３ｑとを入力されてＱチャンネルのパルス信号Ｐ_３ｑを発生させる。

このように作られたＩチャンネルのパルス信号Ｐ_１ｉ，Ｐ_２ｉ，Ｐ_３ｉ，…は、Ｉチャンネル加算器５７４に伝送され、Ｑチャンネルのパルス信号Ｐ_１ｑ，Ｐ_２ｑ，Ｐ_３ｑ，…は、Ｑチャンネル加算器５７５に伝送される。Ｉチャンネル加算器５７４は、入力されたＩチャンネルのパルス信号Ｐ_１ｉ，Ｐ_２ｉ，Ｐ_３ｉ，…を何れも加算してＩチャンネル基準パルス信号Ｒｅｆ＿Ｉを発生させ、同様にＱチャンネル加算器５７５も入力されたＱチャンネルのパルス信号Ｐ_１ｑ，Ｐ_２ｑ，Ｐ_３ｑ，…を何れも加算してＱチャンネル基準パルス信号Ｒｅｆ＿Ｑを発生させる。図７には、Ｉチャンネル基準パルス信号Ｒｅｆ＿Ｉが例示的に示されている。図７に示されたＩチャンネル基準パルス信号Ｒｅｆ＿Ｉによれば、相異なる周波数を有する３個の周波数信号が相異なる位置の３個の包絡線波形にそれぞれ対応して現れる。すなわち、第１包絡線信号Ｅ_ｎ１の包絡線波形が存在する時点に第１周波数、すなわち、図８に示されたように、ほぼ３.２〜３.７ＧＨｚの周波数信号が現れ、第２包絡線信号Ｅ_ｎ２の包絡線波形が存在する時点では第２周波数、すなわち、図８に示されたように、ほぼ４.２〜４.７ＧＨｚの周波数信号が現れ、そして第３包絡線信号Ｅ_ｎ３の包絡線波形が存在する時点では第３周波数、すなわち、図８に示されたように、ほぼ３.７〜４.２ＧＨｚの周波数信号が現れるＩチャンネル基準パルス信号Ｒｅｆ＿Ｉが発生する。Ｑチャンネル基準パルス信号Ｒｅｆ＿Ｑの場合にも同じ方式が適用されるので、ここで反復説明は省略する。

このように作られたＩチャンネル基準パルス信号Ｒｅｆ＿ＩとＱチャンネル基準パルス信号Ｒｅｆ＿Ｑとは、第１バッファ５７６および第２バッファ５７７を通じてそれぞれ送信ラインおよび受信ラインに伝送される。第１バッファ５７６および第２バッファ５７７は、送信ラインの信号がアンテナを通じずに直ぐ受信ラインに漏れるスプリアス成分を遮断するためのものである。特に、送信用である第１バッファ５７６は、第１加算器５７４および第２加算器５７５からの出力信号を送信ラインの混合器５４１,５４２が処理するに適当な電力レベルに増幅するか、または順方向の信号サイズを維持させる役割を行い、また逆方向の利得を非常に低くして、送信ラインから受信ラインへの信号漏れを抑制させる。

前記のように処理されたＩチャンネル基準パルス信号Ｒｅｆ＿ＩとＱチャンネル基準パルス信号Ｒｅｆ＿Ｑとを数式で表現すれば、下記の数式２および数式３の通りである。

以下では、このようなパルス信号発生器を含むＵＷＢ送受信装置を詳細に説明する。

まず、送信ラインは、符号器５１０、変調器５２０、ベースバンドアナログ５３０、送信混合器５４１，５４２および送信フロントエンド５５０が順次に配置される構造になっている。送信フロントエンド５５０は、スイッチ／フィルタ５６０を通じてアンテナ５６２と連結される。受信ラインは、受信フロントエンド６００、直交位相混合器６１１，６１２、受信ベースバンドアナログ／混成回路部６２０、復調器６３０、チャンネル推定器／同期化器６４０および復号器６５０を含んで構成される。これ以外に、可変時間遅延器５８０およびクロック／タイミング発生器５９０をさらに含む。

送信ラインでの信号処理プロセスを具体的に説明すれば、スクランブルされたベースバンドのビットストリームデータは、符号器５１０によって符号化されて出力される。この信号は、変調器５２０によって変調されて出力されるが、このとき、変調器５２０によって変調されて出力される信号は、ＩチャンネルとＱチャンネルとに分離されたデジタル信号Ｔｘ＿ＤＩ，Ｔｘ＿ＤＱである。このＩチャンネルとＱチャンネルとに分離されたデジタル信号Ｔｘ＿ＤＩ，Ｔｘ＿ＤＱは、ベースバンドアナログ５３０に入力され、ベースバンドアナログ５３０は、入力された信号を処理してベースバンドデータ信号ＢＢ＿Ｉ，ＢＢ＿Ｑを出力させる。

図９には、前記ベースバンドアナログ５３０の構成の一例が示されている。図９に示されたように、ベースバンドアナログ５３０は、ＤＡＣ５３１ｉ，５３１ｑ、ＬＰＦ５３２ｉ，５３２ｑおよび増幅器５３３ｉ，５３３ｑを順次に配置させることによって構成し得る。すなわち、変調器５２０によってＩチャンネルとＱチャンネルとに分離されたデジタル信号Ｔｘ＿ＤＩ，Ｔｘ＿ＤＱはそれぞれ、ＩチャンネルおよびＱチャンネル別にＤＡＣ５３１ｉ，５３１ｑによってベースバンドのアナログ信号に変換され、次いで、ＬＰＦ５３２ｉ，５３２ｑによってスプリアス信号と高調波成分とがフィルタリングされ、そして増幅器５３３ｉ，５３３ｑによって出力信号レベルを一定レベルまで維持する。前記増幅器５３３ｉ，５３３ｑとしては可変利得増幅器を使用し得る。ベースバンドアナログ５３０から出力されるベースバンドデータ信号ＢＢ＿Ｉ，ＢＢ＿ＱのうちＩチャンネルのベースバンドデータ信号ＢＢ＿Ｉを図７に例示的に表した。図７に示されたように、Ｉチャンネルのベースバンドデータ信号ＢＢ＿Ｉの遷移時点は、Ｉチャンネル基準パルス信号Ｒｅｆ＿Ｉの遷移時点と実質的に一致する。

ベースバンドアナログ５３０から出力されるベースバンドデータ信号ＢＢ＿Ｉ，ＢＢ＿Ｑは、送信混合器５４１，５４２に入力される。Ｉチャンネルのベースバンドデータ信号ＢＢ＿Ｉは、Ｉチャンネルの送信混合器５４１に入力され、Ｑチャンネルのベースバンドデータ信号ＢＢ＿Ｑは、Ｑチャンネルの送信混合器５４２に入力される。Ｉチャンネルの送信混合器５４１にはパルス信号発生器５７０から発生したＩチャンネルの基準パルス信号Ｒｅｆ＿Ｉも入力される。同様に、Ｑチャンネルの送信混合器５４２にはパルス信号発生器５７０から発生したＱチャンネルの基準パルス信号Ｒｅｆ＿Ｑも入力される。Ｉチャンネルの送信混合器５４１は、入力されるＩチャンネルのベースバンドデータ信号ＢＢ＿ＩとＩチャンネルの基準パルス信号Ｒｅｆ＿Ｉとを乗算し、その結果、現れる信号を送信フロントエンド５５０に入力させる。Ｑチャンネルの送信混合器５４２も、入力されるＱチャンネルのベースバンドデータ信号ＢＢ＿ＱとＱチャンネルの基準パルス信号Ｒｅｆ＿Ｑとを乗算し、その結果、現れる信号は、送信フロントエンド５５０とスイッチ／フィルタ５６０とを通じてアンテナ５６２に伝送される。

一方、このようなプロセスにおいて、クロック／タイミング発生器５９０は、クロック信号を発生させて送信ラインの符号器５１０および変調器５２０と受信ラインのチャンネル推定器／同期化器６４０および復号器６５０に入力させる。送信ラインの符号器５１０および変調器５２０と受信ラインのチャンネル推定器／同期化器６４０および復号器６５０は、入力されたクロック信号に同期されて動作される。これ以外に、クロック／タイミング発生器５９０は、一定周期の２進信号を可変時間遅延器５８０に入力させる。

前記可変時間遅延器５８０は、ラジオコントローラの命令によって入力される２進信号を一定時間だけ遅延させた波形を発生させ、この波形をパルス信号発生器５７０内の包絡線発生器５７１に入力させる。通常的に、受信状態の初期には同期化がなされる前であり、したがって、後続のプロセスで同期を獲得するモードを経なければならない。このためには相関値の最大値を獲得するまでＩチャンネル基準パルス信号Ｒｅｆ＿ＩおよびＱチャンネル基準パルス信号Ｒｅｆ＿Ｑの直交位相混合器６１１，６１２への入力をずっと遅延させなければならない。すなわち、時間領域での２つの入力信号である受信されたＵＷＢ信号とパルス信号発生器とで生成された基準信号の開始時間が互いに一致しなければならないが、このためには経路による遅延および回路による遅延効果が含まれた受信信号に合わせてパルス信号発生器からの基準信号を時間遅延する必要がある。このとき、間遅延機能を行うものが可変時間遅延器５８０である。可変時間遅延器５８０は、電源電圧の変動やチップ内部のスイッチングノイズの影響を少なく受け、正確な時間遅延値を提供できる遅延同期ループ（Delay Locked Loop：ＤＬＬ）と遅延同期ループの出力信号のうち一部を選択するクロック多重化器を使用して具現され得る。

次いで、受信ラインでの信号処理プロセスを具体的に説明すれば、まず受信フロントエンド６００は、送受信装置が受信状態にあるときに活性化されるが、入力された信号を増幅する低ノイズ増幅器と低ノイズ増幅器の利得制御部とを含んで構成される。したがって、アンテナ５６２を通じて受信される信号は、スイッチ／フィルタ５６０と受信フロントエンド６００とを通じて第１および第２直交位相混合器６１１，６１２に入力される。受信フロントエンド６００の出力信号のうち、Ｉチャンネル信号は第１直交位相混合器６１１に入力され、Ｑチャンネル信号は第２直交位相混合器６１２に入力される。第１直交位相混合器６１１には、受信フロントエンド６００からのＩチャンネル信号以外にもパルス信号発生器５７０からのＩチャンネル基準パルス信号Ｒｅｆ＿Ｉも入力される。第２直交位相混合器６１２にも、受信フロントエンド６００からのＱチャンネル信号以外にもパルス信号発生器５７０からのＱチャンネル基準パルス信号Ｒｅｆ＿Ｑが共に入力される。第１直交位相混合器６１１は、入力されたＩチャンネル信号およびＩチャンネル基準パルス信号Ｒｅｆ＿Ｉを乗算してＩチャンネルの受信信号Ｒｘ＿Ｉを発生させ、第２直交位相混合器６１２は、入力されたＱチャンネル信号およびＱチャンネル基準パルス信号Ｒｅｆ＿Ｑを乗算してＱチャンネルの受信信号Ｒｘ＿Ｑを発生させる。このように発生したＩチャンネルの受信信号Ｒｘ＿ＩとＱチャンネルの受信信号Ｒｘ＿Ｑとは、受信ベースバンドアナログ／混成回路部６２０によってＩチャンネルデジタル受信信号Ｒｘ＿ＤＩおよびＱチャンネルデジタル受信信号Ｒｘ＿ＤＱに転換される。

図１０には、前記受信ベースバンドアナログ／混成回路部６２０の構成の一例が示されている。図１０に示されたように、受信ベースバンドアナログ／混成回路部６２０は、ＬＰＦ６２１ｉ，６２１ｑ、増幅器６２２ｉ，６２２ｑ、積分器６２３ｉ，６２３ｑおよびＡＤＣ６２４ｉ，６２４ｑを順次に配置させることによって構成され得る。すなわち、第１直交位相混合器６１１および第２直交位相混合器６１２から入力されるＩチャンネル受信信号Ｒｘ＿ＩおよびＱチャンネル受信信号Ｒｘ＿Ｑは、ＬＰＦ６２１ｉ，６２１ｑによって高周波成分が除去され、次いで、増幅器６２２ｉ，６２２ｑによって振幅が一定レベルまで増幅または減衰され、次いで、積分器６２３ｉ，６２３ｑによって一定時間区間の間に累積処理され、そして、ＡＤＣ６２４ｉ，６２４ｑによってデジタル形態に変換されてそれぞれＩチャンネルデジタル受信信号Ｒｘ＿ＤＩおよびＱチャンネルデジタル受信信号Ｒｘ＿Ｑとして出力される。積分器６２３ｉ，６２３ｑが入力される信号の累積において、累積区間は、リセット信号によって決定される。そして、ＡＤＣ６２４ｉ，６２４ｑによるアナログ／デジタル変換は、アナログ／デジタルサンプリングクロックに同期されてなされる。

図１１は、図５の送受信装置の受信ラインでの信号の波形を示す波形図である。図１１では、２個の帯域のみを使用する多重帯域パルスモードで動作する場合を例として表したものであり、３個より多くの帯域を使用する場合にも同じ説明が適用される。

図１１を参照すれば、同期化が完了した後、データを復元する段階である追跡モードで、アンテナ５６２、スイッチ／フィルタ５６０および受信フロントエンド６００を通過した受信信号ＲＳ１は、相異なる周波数波形ｆ_ＬＯ０，ｆ_ＬＯ１が交代に現れる信号である。各周波数波形ｆ_ＬＯ０，ｆ_ＬＯ１の幅は、例えば３.８ｎｓｅｃであり、間隔は、例えば７.６ｎｓｅｃである。この受信信号ＲＳ１が直交位相混合器６１１，６１２およびＬＰＦ ６２１ｉ，６２１ｑを通過すれば、搬送波信号が除去されたベースバンド信号ＲＳ２となる。この搬送波信号が除去されたベースバンド信号ＲＳ２は、積分器６２３ｉ，６２３ｑによって、ベースバンド信号ＲＳ２のパルスのない時間には、一定の値を維持し、次のパルスが入射される前に入力されるリセット信号Ｔ_ｒ１，Ｔ_ｒ２，Ｔ_ｒ３によって０となる。このような積分器６２３ｉ，６２３ｑからの出力信号ＲＳ３は、ＡＤＣ６２４ｉ，６２４ｑによってデジタル形態に変換されるが、このとき、ＡＤＣ６２４ｉ，６２４ｑに入力されるアナログ／デジタルサンプリングクロック信号は、積分器６２３ｉ，６２３ｑのリセット信号Ｔ_ｒ１，Ｔ_ｒ２，Ｔ_ｒ３が印加される直前に印加されるように調整する。このようなプロセスによって伝送されるＩチャンネルデジタル受信信号Ｒｘ＿ＤＩおよびＱチャンネルデジタル受信信号Ｒｘ＿ＤＱは、復調器６３０によって復調され、復号器６５０によって復号されて、復調されたビットストリームデータを生成する。

図１２は、本発明の他の実施例によるパルス信号発生器とそれを含む送受信装置とを示すブロック図である。図１２で、図５と同じ参照符号は、同じ要素を表す。

図１２を参照すれば、本実施例によるパルス信号発生器７７０は、内部で変調機能まで行うという点で、図５を参照して説明したパルス信号発生器５７０と異なる。具体的に説明すれば、前記パルス信号発生器７７０は、連続包絡線発生器７７１、ゲーティングロジック７７２、Ｉチャンネル位相変調器７７３、Ｑチャンネル位相変調器７７４、直交位相周波数合成器７７５、乗算器配列７７６、Ｉチャンネル加算器７７７ｉ、Ｑチャンネル加算器７７７ｑ、Ｉチャンネルバッファ７７８ｉおよびＱチャンネルバッファ７７８ｑを含んで構成される。

連続包絡線発生器７７１は、周期的で連続的な包絡線信号を生成するが、一例として、図１４に示されたように、周期が数ナノ秒以上に比較的長い三角関数、特にコサイン波ＣＯＳを生成して出力する。ゲーティングロジック７７２は、可変時間遅延器５８０によって一定の時間ほど遅延された２進信号を入力され、そのうち特定の一つの２進信号を選択して出力する。このようなゲーティングロジック７７２は、多重帯域パルス方式では、任意の時間に選択されなければならない帯域とパルスのオン／オフ時間とを決定し、単一帯域パルス方式では、パルスのオン／オフ時間のみを決定する。例えば、図１４に示されたように、２個の帯域を使用する多重帯域パルス方式では、２個のパルス信号Ｄ０，Ｄ１を発生させる。

Ｉチャンネル位相変調器７７３およびＱチャンネル位相変調器７７４はそれぞれ、連続包絡線発生器７７１からの包絡線信号ＣＯＳ、ゲーティングロジック７７２からの出力２進信号Ｄ０，Ｄ１、送信ラインの変調器５２０からのベースバンドの送信データ信号を入力されて送信データの論理値によって位相変調された包絡線波形を出力させる。ここで、送信データ信号は、２進ＮＲＺ（Non Return-to-Zero）または３進データ信号を含む。例えば、送信データ信号の論理値が１であり、出力しようとする周波数帯域が１番帯域である場合、Ｄ０×ｃｏｓ（ω_ｅｔ）（ここで、ω_ｅは包絡線波形の各周波数）のような信号が出力され、データ信号が論理０である場合には、−Ｄ０×ｃｏｓ（ω_ｅｔ）のような信号が出力される。

図１３は、図１２のパルス信号発生器の位相変調器を構成する回路の一例を示す回路図である。図１３に示された回路図は、２個の帯域を使用する多重帯域パルス方式に適するように具現された回路図であって、さらに多くの帯域を使用する場合にも同一に適用し得る。

図１３を参照すれば、ゲーティングロジック７７２からの出力２進信号Ｄ０，Ｄ１は、Ｎ−チャンネル型ＭＯＳトランジスタＭ５，Ｍ６のゲート端子にそれぞれ入力される。そして、包絡線発生器７７１からの包絡線信号ＣＯＳは、差動信号形態でＮ−チャンネル型ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４のゲート端子にそれぞれ入力される。すなわち、差動増幅器より構成されたＮ−チャンネル型ＭＯＳトランジスタＭ１，Ｍ２のゲート端子にそれぞれ包絡線信号ＣＯＳが差動信号形態で入力され、同様に、Ｎ−チャンネル型ＭＯＳトランジスタＭ１，Ｍ２と平行に差動増幅器より構成されたＮ−チャンネル型ＭＯＳトランジスタＭ３，Ｍ４のゲート端子にもそれぞれ包絡線信号ＣＯＳが差動信号形態で入力される。Ｎ−チャンネル型ＭＯＳトランジスタＭ１のソース端子とＮ−チャンネル型ＭＯＳトランジスタＭ２のソース端子とはそれぞれＮ−チャンネル型ＭＯＳトランジスタＭ５のドレインおよびソース端子に連結される。同様に、Ｎ−チャンネル型ＭＯＳトランジスタＭ３のソース端子とＮ−チャンネル型ＭＯＳトランジスタＭ４のソース端子はそれぞれ、Ｎ−チャンネル型ＭＯＳトランジスタＭ６のドレインおよびソース端子に連結される。

図１４は、図１３の位相変調器回路に印加される信号の波形を示す波形図である。

図１４に示されたように、位相変調器回路から出力される位相変調されたパルス信号を参照すれば、ゲーティングロジック７７２からの出力２進信号Ｄ０が論理１であるとき、中心周波数を第１周波数とするパルス信号が出力され、出力２進信号Ｄ１が論理１であるときには、中心周波数を第２周波数とするパルス信号が出力され、このときに出力されるパルス信号の包絡線は、コサイン波の形態になる。

図１５は、図１４の位相変調されたパルス信号の電力スペクトルを示す図面である。

図１５に示されたように、出力２進信号Ｄ０によるパルス信号の中心周波数である第１周波数は、ほぼ２ＧＨｚであり、出力２進信号Ｄ１によるパルス信号の中心周波数である第２周波数は、ほぼ２.５ＧＨｚであることが分かり、全体的に多重帯域パルス方式で送信波のスペクトルがＵＷＢ特性を表すことが分かる。

図１６は、本発明によるＵＷＢ送受信装置の応用例を説明するために示すブロック図である。

図１６を参照すれば、本発明によるＵＷＢ送受信装置８１３は、アンテナ８０３および集積されたデジタルモデム８２０に連結され得る。集積されたデジタルモデム８２０には、本発明によるＵＷＢ送受信装置８１３以外にも、他の送受信装置、すなわちセルラー送受信装置８１１およびＷＬＡＮ（Wireless LAN）送受信装置８１２も共に連結される。セルラー送受信装置８１１およびＷＬＡＮ送受信装置８１２にはそれぞれ、アンテナ８０１,８０２が連結される。本発明によるＵＷＢ送受信装置８１３を含む色々な送受信装置に連結される集積されたデジタルモデム８２０は、集積されたＭＡＣ８３０とのデータ通信が可能であり、この集積されたＭＡＣ８３９は、ホストまたはユーザインターフェースとのデータ通信が可能である。

以上、本発明を望ましい実施例を詳細に説明したが、本発明は、前記実施例に限定されず、本発明の技術的思想内で当業者によって色々な変形が可能である。

本発明は、超広域通信技術を基盤とする無線通信システム分野に適用可能である。

一般的なＵＷＢ送受信装置を示すブロック図である。 ＤＳ−ＣＤＭＡ方式を採択したＵＷＢ送受信装置を示すブロック図である。 図２のＵＷＢ送受信装置で生成されたＵＷＢインパルス信号を示す波形図である。 図３のＵＷＢインパルス信号の電力スペクトルを示す図面である。 本発明の一実施例によるパルス信号発生器とそれを含む送受信装置とを示すブロック図である。 図５のパルス信号発生器内の乗算器配列の一例を示す図面である。 図５のパルス信号発生器内で発生する信号の波形を示す波形図である。 図７の信号のうち出力信号の電力スペクトルを示す図面である。 図５の送受信装置内のベースバンドアナログの一例を示すブロック図である。 図５の送受信装置内のベースバンドアナログ／混成信号部の一例を示すブロック図である。 図５の送受信装置の受信ラインでの信号の波形を示す波形図である。 本発明の他の実施例によるパルス信号発生器とそれを含む送受信装置とを示すブロック図である。 図１２の送受信装置の位相変調器を構成する回路の一例を示す回路図である。 図１３の位相変調器回路に印加される信号の波形を示す波形図である。 図１４の信号のうち出力信号の電力スペクトルを示す図面である。 本発明によるＵＷＢ送受信装置の応用例を説明するために示すブロック図である。

符号の説明

５１０ 符号器
５２０ 変調器
５３０ ベースバンドアナログ
５４１，５４２ 送信混合器
５５０ 送信フロントエンド
５６０ スイッチ／フィルタ
５６２ アンテナ
５７１ 包絡線発生器
５７２ 局部発振器配列
５７２−１，５７２−２，５７２−３ 電圧制御発振器
５７３ 乗算器配列
５７４ Ｉチャンネル加算器
５７５ Ｑチャンネル加算器
５７６，５７７ 第１および第２バッファ
５８０ 可変時間遅延器
５９０ クロック／タイミング発生器
６００ 受信フロントエンド
６１１，６１２ 直交位相混合器
６２０ 受信ベースバンドアナログ／混成回路部
６３０ 復調器
６４０ チャンネル推定器／同期化器
６５０ 復号器

Claims (15)

1. 超広域送受信のためのパルス信号発生器において、
   複数個の包絡線信号を発生させる包絡線発生器と、
   相互位相差を有する２個の発振信号を出力する高周波発振器が複数個に配列されて構成される局部発振器配列と、
   前記包絡線信号と発振信号とを入力され、入力された包絡線信号と発振信号の積を出力する乗算器配列と、
   前記乗算器配列の出力信号のうち同じ位相成分の出力信号を加算してＩチャンネルおよびＱチャンネルのパルス信号を出力するＩチャンネル加算器およびＱチャンネル加算器と、
   を備えることを特徴とするパルス信号発生器。
2. 前記包絡線信号のうち少なくとも何れか一つの包絡線信号は、一定周期で一定した形態を有する包絡線波形を少なくとも一つ以上含むことを特徴とする請求項１に記載のパルス信号発生器。
3. 前記包絡線信号の数は、使用しようとする帯域の数と同じであることを特徴とする請求項１に記載のパルス信号発生器。
4. 前記局部発振器配列は、複数の電圧制御発振器と周波数分周器とを含む位相同期ループ方式の周波数合成器配列で構成されることを特徴とする請求項１に記載のパルス信号発生器。
5. 前記周波数合成器配列は、一定の周波数間隔を有する２個以上の搬送波を出力するが、隣接した搬送波間の周波数間隔は数百ＭＨｚ以上であることを特徴とする請求項４に記載のパルス信号発生器。
6. 前記乗算器配列は、使用しようとする帯域の数の２倍にあたる数を有し、電気的特性が類似した乗算器より構成されることを特徴とする請求項１に記載のパルス信号発生器。
7. 前記Ｉチャンネル加算器からのＩチャンネルパルス信号およびＱチャンネル加算器からのＱチャンネルパルス信号をそれぞれ送信ラインおよび受信ラインに伝送する第１バッファおよび第２バッファをさらに備えることを特徴とする請求項１に記載のパルス信号発生器。
8. 遅延されたクロック信号に対応して作ろうとするパルスの生成時点を知らせる信号を発生させるゲーティングロジックと、
   前記ゲーティングロジックの出力信号に対応する複数個の包絡線信号を発生させる包絡線発生器と、
   送信ラインに沿って伝送されるベースバンドの送信データ信号と、前記ゲーティングロジックからの出力信号と、前記包絡線発生器からの包絡線信号と、を入力され、前記送信データ信号の論理値に対応するように位相変調された包絡線波形を出力する位相変調器と、
   一定周波数の三角関数波を出力する少なくとも２個の発振器より構成された局部発振器配列と、
   前記位相変調器から出力される包絡線波形と前記局部発振器配列から出力される発振信号とを入力され、入力された信号を乗算して出力する乗算器配列と、
   前記乗算器配列の出力信号のうち同じ位相成分の出力信号を加算してＩチャンネルおよびＱチャンネルのパルス信号を出力するＩチャンネル加算器およびＱチャンネル加算器と、
   を備えることを特徴とするパルス信号発生器。
9. クロックを発生させるクロック発生器と、
   前記クロック発生器の出力信号を入力されて一定時間の整数倍だけ時間遅延された信号を出力する可変時間遅延器と、
   前記時間遅延器からの時間遅延された信号によって一定周期で反復する複数個の包絡線信号を発生させる包絡線発生器と、
   相互９０度の位相差を有する２個の発振信号を出力する高周波発振器が複数個に配列されて構成される局部発振器配列と、
   前記包絡線信号と発振信号とを入力され、入力された包絡線信号と発振信号の積を出力する乗算器配列と、
   前記乗算器配列の出力信号のうち同じ位相成分の出力信号を加算してＩチャンネルおよびＱチャンネルのパルス信号を出力するＩチャンネル加算器およびＱチャンネル加算器と、
   ベースバンドの送信データ信号と前記Ｉチャンネル加算器およびＱチャンネル加算器からのパルス信号とを混合するＩチャンネル送信混合器およびＱチャンネル送信混合器と、
   アンテナを通じて受信される受信信号と前記Ｉチャンネル加算器およびＱチャンネル加算器からのパルス信号とを入力されてベースバンドの信号を出力するＩチャンネル直交位相混合器およびＱチャンネル直交位相混合器と、
   を備えることを特徴とする超広域送受信装置。
10. ベースバンドのビットストリームデータを復号する復号器と、
    前記復号器からの出力信号を変調する変調器と、
    前記変調器からの信号をベースバンドのアナログ信号に変換して前記Ｉチャンネル送信混合器およびＱチャンネル送信混合器に伝送するベースバンドアナログと、
    をさらに備えることを特徴とする請求項９に記載の超広域送受信装置。
11. 前記ベースバンドアナログは、
    前記変調器から出力される信号をアナログ形態に変換させるデジタル／アナログ変換器と、
    前記デジタル／アナログ変換器からの出力信号で一定帯域の信号をフィルタリングして出力する低域通過フィルタと、
    前記低域通過フィルタからの出力信号の出力レベルを一定レベルまで調節して出力する増幅器と、
    を含むことを特徴とする請求項１０に記載の超広域送受信装置。
12. 前記Ｉチャンネル直交位相混合器およびＱチャンネル直交位相混合器の出力信号を処理してデジタル形態の受信信号を発生させる受信ベースバンドアナログをさらに備えることを特徴とする請求項９に記載の超広域送受信装置。
13. 前記受信ベースバンドアナログは、
    前記Ｉチャンネル直交位相混合器およびＱチャンネル直交位相混合器の出力信号の一定帯域をフィルタリングして出力する低域通過フィルタと、
    前記低域通過フィルタの出力信号を一定レベルまで調節して出力する増幅器と、
    前記増幅器からの出力信号をリセット信号によって決定される時間間隔の間に累積させる積分器と、
    前記積分器からの出力信号をデジタル形態に変換して出力するアナログ／デジタル変換器と、
    を含むことを特徴とする請求項１２に記載の超広域送受信装置。
14. クロックを発生させるクロック発生器と、
    前記クロック発生器の出力信号を入力されて一定時間の整数倍だけ時間遅延された信号を出力する可変時間遅延器と、
    前記可変時間遅延器からの出力信号に対応して作ろうとするパルスの生成時点を知らせる信号を発生させるゲーティングロジックと、
    前記ゲーティングロジックの出力信号に対応する複数個の包絡線信号を発生させる包絡線発生器と、
    送信ラインに沿って伝送されるベースバンドの送信データ信号と、前記ゲーティングロジックからの出力信号と、前記包絡線発生器からの包絡線信号と、を入力され、前記送信データ信号の論理値に対応するように位相変調された包絡線波形を出力する位相変調器と、
    一定周波数の三角関数波を出力する少なくとも２個の発振器より構成された局部発振器配列と、
    前記位相変調器から出力される包絡線波形と前記局部発振器配列から出力される発振信号とを入力され、入力された信号を乗算して出力する乗算器配列と、
    前記乗算器配列の出力信号のうち同じ位相成分の出力信号を加算してＩチャンネルおよびＱチャンネルのパルス信号を出力するＩチャンネル加算器およびＱチャンネル加算器と、
    ベースバンドの送信データ信号を符号化しかつ変調して前記位相変調器に伝送する送信ラインと、
    アンテナを通じて受信される受信信号と前記Ｉチャンネル加算器およびＱチャンネル加算器からのパルス信号とを入力されてベースバンドの信号を出力するＩチャンネル直交位相混合器およびＱチャンネル直交位相混合器と、
    を備えることを特徴とする超広域送受信装置。
15. 前記可変時間遅延器は、前記クロック発生器からのクロック信号の整数倍で遅延された複数個の信号を出力する位相遅延ループと、前記位相遅延ループの出力信号のうち一部を選択するクロック多重化器と、を含むことを特徴とする請求項１４に記載の超広域送受信装置。

Images