JP2005181524A - 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム - Google Patents

Abstract

【課題】 自動でかつ与えられたプロセス条件下で危険パターンのない最小のレイアウト面積となる最適レイアウトを得る。
【解決手段】 デザインルール、プロセス近接効果補正パラメータ、及び半導体プロセスパラメータのうち少なくとも１つを繰り返し最適化することにより、与えられた半導体プロセスパラメータに対して最適な設計レイアウトを作成する設計レイアウト作成方法において、ウェハ上での仕上がり平面形状を複数のプロセスパラメータでそれぞれ算出し、仕上がり平面形状から評価値を算出し、算出された各評価値が公差を満たしているか否かを判定し、公差を満たしていない判定された場合に、その位置座標と評価値とを算出し、算出された位置座標と評価値に基づいて設計レイアウト変更指針を作成し、作成された設計レイアウト変更指針に基づいて設計レイアウトの修正を部分的に行う。
【選択図】 図１

Description

本発明は、半導体集積回路の設計パターンを作成するための設計レイアウト作成方法及び作成システムに関する。また本発明は、上記の設計レイアウト作成方法を用いてマスクを製造するマスクの製造方法と、半導体装置を製造する半導体装置の製造方法に関する。さらに本発明は、上記の設計レイアウト作成方法をコンピュータにより実行するための設計レイアウト作成プログラムに関する。

近年の半導体製造技術の進歩は非常に目覚しく、最小加工寸法０．１３μｍサイズの半導体装置が量産されている。このような微細化は、マスクプロセス技術，光リソグラフィ技術，及びエッチング技術等の微細パターン形成技術の飛躍的な進歩により実現されている。

パターンサイズが十分大きい時代には、ウェハ上に形成したいＬＳＩパターンの平面形状をそのまま設計パターンとして描き、その設計パターンに忠実なマスクパターンを作成し、そのマスクパターンを投影光学系によってウェハ上に転写し、下地をエッチングすることによってほぼ設計パターン通りのパターンがウェハ上に形成できた。しかし、パターンの微細化が進むにつれて、各プロセスでパターンを忠実に形成することが困難になってきており、最終仕上り寸法が設計パターン通りにならない問題が生じてきた。これらの問題を解決するために、各プロセスでの変換差を考慮して、最終仕上り寸法が設計パターン寸法と等しくなるように、設計パターンと異なるマスクパターンを作成する、いわゆるマスクデータ処理が非常に重要になっている。

マスクデータ処理には、図形演算処理やデザインルールチェッカー（Ｄ．Ｒ．Ｃ．）等を用いてマスクパターンを変化させるＭＤＰ処理、光近接効果（ＯＰＥ）を補正するためのＯＰＣ処理等があり、これらの処理を行うことによって最終仕上り寸法が所望になるようにマスクパターンを適切に補正する。近年では、デバイスパターンの微細化に伴いリソグラフィプロセスにおけるｋ１値（ｋ１＝Ｗ／（ＮＡ／λ）、Ｗ：設計パターンの寸法、λ：露光装置の露光波長、ＮＡ：露光装置に使用されているレンズの開口数）が益々低減し、その結果、ＯＰＥがより増大する傾向にある。このため、ＯＰＣ処理の負荷が非常に大きくなっている。

このようなＯＰＣ処理の高精度化を達成するために、ＯＰＥを正確に予測できる光強度シミュレータを搭載して、マスクパターン毎に適切な補正値を計算できるモデルベースＯＰＣ手法が主流となっている。また、ｋ１値の低減の伴い、ＯＰＣと密接に関係しているデザインルール（ＤＲ）の複雑化、及びＤＲによるレイアウト保証手法自体が破綻をきたそうとしている。

そこで最近、レイアウト保証を行う新しい体系（Design for Manufactubility：ＤｆＭと呼ばれている）が必要となっており、それを実施する提案が成されている。一例として、コンパクションツール、ＯＰＣツール、リソグラフィシミュレータ、及びそれにより算出された危険パターン（プロセスマージンの小さいパターン）解析ツールにより構成されるシステムを用いたレイアウト作成、及び保証方法が提案されている（例えば、特許文献１，２参照）。

しかしながら、この種の方法を用いても、危険パターンのない最小のレイアウト面積となる最適レイアウトを得ることは困難であった。
特開２００２−２６１２６号公報 特開２００３−３０３７４２号公報

このように、リソグラフィプロセスのｋ１値の低減により、デザインルールによるレイアウト保証が破綻しつつあり、レイアウト保証を行う新しい体系（ＤｆＭ）として、特許文献１，２が提案されているが、この種の方法を用いても危険パターンのない最小のレイアウト面積となる最適レイアウトを得ることは困難であった。

本発明は、上記事情を考慮して成されたもので、その目的とするところは、ＤｆＭの手法をベースに更に具体的なレイアウト作成を行うことにより、自動でかつ与えられたプロセス条件下で危険パターンのない最小のレイアウト面積となる最適レイアウトを得ることのできる設計レイアウト作成方法及び作成システムを提供することにある。

また、本発明の他の目的は、上記設計方法を用いたマスクの製造方法及び半導体装置の製造方法を提供することにある。さらに、本発明の別の目的は、上記の設計レイアウト作成方法をコンピュータにより実行するための設計レイアウト作成プログラムを提供することにある。

上記課題を解決するために本発明の一態様は、次のような構成を採用している。

即ち、本発明の一態様は、半導体集積回路の設計レイアウトが予め与えられたルールを満たすように作成可能な装置、プロセス近接効果補正装置、及びウェハ上での仕上がり平面形状を予測する装置を用いて、デザインルール，プロセス近接効果補正パラメータ，
及び半導体プロセスパラメータのうち少なくとも１つ以上を繰り返し最適化することにより、与えられた半導体プロセスパラメータに対して最適な設計レイアウトを作成する方法において、前記ウェハ上での仕上がり平面形状を複数のプロセスパラメータでそれぞれ算出する工程と、前記算出された仕上がり平面形状から、該形状に対する評価値をそれぞれ算出する工程と、前記算出されたそれぞれの評価値が所定の公差を満たしているか否かを判定する工程と、前記公差を満たしていない判定された場合に、その位置座標と評価値を抽出する工程と、前記抽出された位置座標と評価値に基づいて、設計レイアウト変更指針を作成する工程と、前記作成された設計レイアウト変更指針に基づいて設計レイアウトの修正を部分的に行う工程と、を含むことを特徴とする。

本発明によれば、危険パターン（Hot Spot）を回避するための具体的な設計レイアウト指針（位置情報及びベクトル情報）を与え、その情報を設計レイアウト作成ツールに入力し、新たな設計レイアウトを作成することにより、自動でかつ与えられたプロセス条件下で危険パターンのない最小のレイアウト面積となる最適レイアウトを得ることが可能となる。そして、この方法を用いてマスクや半導体装置を製造することにより、マスクや半導体装置の製造歩留まりの向上をはかることが可能となる。

以下、本発明の詳細を図示の実施形態によって説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係わる設計レイアウト作成方法のフローを示す図である。

まず、暫定デザインルール（Tentative Design Rule：ＤＲと記載）と、レイアウトデータをコンパクションツール１０１（Compaction Tool）に入力する。ここでは一例として、前世代のスタンダードセル（Old Cellと記載）をレイアウトデータとしている。コンパクションツール１０１では、与えられたＤＲを満たすように入力されたレイアウトデータを修正することが可能であるため、出力されるレイアウトデータは、入力されたＤＲを満たしたレイアウトデータである（Tentative Cellと記載）。

このレイアウトデータに対して、ＲＥＴ＋ＯＰＣ処理部１０３により、その世代に対して適用されるＲＥＴ（Resolution Enhancement Technique）処理が行われる。ＲＥＴ処理には、レイアウトデータに対する光透過率、位相を与えるためのシフタ貼り付け処理や、リソグラフィマージンを向上させるための補助パターン（ＳＲＡＦ：sub-resolution assist feature）付加処理、若しくはダミーパターン発生処理、二重露光を行うためのレイヤー分類処理、などのパターン発生・削除・分類処理などが含まれる。さらに、設計パターン寸法自体をあるルールに従ってリサイズする処理（例えば、特開２００２−１３１８８２号公報に記載）により、設計パターンそのものの寸法を変える処理も含まれる。これらＲＥＴに関する全てのルールを RET Rule と記載してある。

そのようにしてＲＥＴ処理後のレイアウトデータに対して、与えられたプロセス条件に基づいたＯＰＣ処理を行う。ここで記載しているＯＰＣ処理には、リサイズ処理、ブーリアン演算処理（ＡＮＤ，ＯＲ，ＮＯＴ，ＸＯＲなどの処理）などの一般的なＭＤＰ（Mask Data Processing）処理も含まれている。ＯＰＣ処理をルールベースで行う場合には、パターン幅、隣接パターン間スペースなどに従って定義された設計パターンのリサイズルールが含まれ、モデルベースで行う場合には、露光装置の露光波長、レンズ開口数、レンズ透過率、照明形状、照明の光強度分布、レジストの現像プロセスが PPC Parameter に含まれる。

こうして作成されたマスクパターンに対して、シミュレータ１０５により、マスクプロセス，リソグラフィプロセス，及びエッチングプロセスを考慮したウェハ上での仕上がり平面形状算出シミュレーションを行う。このときのシミュレーションに対して与えられるプロセスパラメータ（Tentative Process Parameter）としては、露光装置の露光波長、レンズ開口数、レンズ透過率、照明形状、照明の光強度分布、レジストの現像プロセスを表すパラメータ、収差、及びマスクプロセスに起因する寸法変動量、エッチングプロセスに起因する寸法変動量等が含まれる。Tentative Process Target と記載されているものは、各プロセス工程でのウェハ上での仕上がり寸法変動量を見積もっておき、各プロセスで目標とする寸法のことである。

例えば、ウェハ上にエッチング後に仕上げたいパターン寸法が１００ｎｍであり、エッチングプロセスによって＋１０ｎｍの寸法変動があると見積もられると、エッチングプロセスより１つ前のリソグラフィプロセスでの Process Targetは、９０ｎｍを狙う必要がある。リソグラフィプロセスで９０ｎｍを狙うことで、エッチングによるプロセス変動＋１０ｎｍが足されて、エッチング後は所望の１００ｎｍとなる。

このように、各プロセスで目標とすべき Process Target 値も同時に入力する必要がある。上記で作成された仕上がり平面形状から得られる寸法値と、上記で入力された Process Target 値とが比較される。そして、その差分（評価値）を、同時に入力された公差（Process Spec）と比較し、もし Process Spec より差分が大きい場合には、Hot Spot であると認識する。ここで Process Spec は、各レイヤー（メタル（配線）層か、ゲート層か、コンタクト層か）、パターンの幅、隣接パターン間距離、パターン形状の特徴（例えば、ライン端部であるとか、コーナーであるとか、そのパターン独自の形状）等によって異なる Process Spec が割り当てられている。一般には、ゲート層での Process Spec は、配線層での Process Specより厳しく、また、ラインアンドスペース（Ｌ＆Ｓ）形状に近いほど、Process Spec は厳しく設定される。反対にコーナー近傍や、ライン端部での Process Spec は緩く設定されることが多い。

Hot Spot であると認識された後、その Hot Spot の位置情報、及び上記で算出された差分等がホットスポットアナライザ１０７（Hot Spot Analyzer）に入力される。アナライザ１０７では、規定された Hot Spot のトータルの個数が許容できる個数（Allowable Number of Hot Spot）であるか否かが判定される。もし、個数が非常に少なく、Process Spec との差分が小さいと判定された場合には、作成されたレイアウトからマスクが作成され、ウェハ上に露光されるプロセスの過程で、その個所の寸法管理を厳密に行うように指示し、ウェハ上で、そのそれらの Hot Spot 箇所が所望にできるようにマスク，ウェハの寸法管理を行うことで、Hot Spot を回避することも可能である。こういう場合には、設計レイアウトで Hot Spot を回避するというより、マスク，ウェハプロセスの過程で Hot Spot 管理を行うことが可能であるので、Hot Spot 情報をプロセスに渡すと同時に、レイアウト作成フローは終了する。

一方、許容個数より多い場合には、何らかの方法で、Hot Spot を無くすためのフィードバックが必要である。フィードバック先として、ここまでで示した、Hot Spot の個数に影響を及ぼすパラメータ群には、ＤＲ，ＰＰＣ（Process Proximity Correction：Optical Proximity Correction (OPC)も含むプロセス近接効果補正の意味）パラメータ，ＲＥＴパラメータ，Process Spec などがあるが、与えられたＤＲやＲＥＴルールをさらに複雑化（DR Complexity、ＲＥＴ Complexityと記載）することによって、設計制約を強くし、複雑なＲＥＴ処理を行うことで Hot Spot の個数を減らすことも可能である。ところが、変更すべきレイアウト修正個所が数箇所にまで減少すると、この手法では Hot Spot の分布がダイナミックに変動してしまうため、最後の数箇所を追い込むために、チップ面積を冗長に大きくする必要があったり、ＤＲ，ＲＥＴルールを数箇所のパターンのためだけに非常に複雑化する必要があった。

そこで、アナライザ１０７に入力される Hot Spot の位置情報、及びその差分に基づいて、設計レイアウトのどの部分をどのくらいの大きさで、どちらの方向に修正すべきかを出力する。出力の一例を図２に示す。この図において、２１は設計レイアウト、２２はセル名称に対応するセル、２３は Hot Spot を示している。プロセスマージンが小さいと判断された個所は、設計パターン上に微小な図形で表されており、この部分の座標、及び対象となるパターン、若しくはエッジをどのくらいの大きさ修正するかを示す。また、修正すべき対象エッジの始点、終点座標を具体的に規定してもよいし、修正対象領域の座標を規定してもよい。さらに、レイアウト修正されるべきエッジに優先順位を付け、その優先順位の高いものから順に修正を行うことも可能である。さらに、この部分をどのように修正するのかという方法も規定してもよい。

この修正方法については、具体例を示すと、図３（ａ）（ｂ）に示すように、２つの修正方法が考えられる。図３（ａ）は、“リサイズ”による修正方法である。この場合には、パターン間のピッチ（Ｐ）は修正前後で保持されるが、パターン幅とパターンスペースとの比率が変化するように修正する方法である。図３（ｂ）は、“シフト”による修正方法である。この場合には、パターン間のピッチＰが変動し、パターンの幅Ｗ（若しくはスペース）の一方は修正前のまま保持される。これらの２つの修正方法を、上記で示した位置情報＋修正ベクトル情報等と共に出力し、再度コンパクションツール１０１の入力データとしてもよい。もっと簡便な方法としては、レイアウト修正個所の位置座標の個数のみを出力し、その個数コスト関数に設定して、コスト関数が最小になるように何度もこのフローを繰り返し行い、レイアウト修正の最適化を行う方法もある。ここで示す一例のように、Hot Spot Analyzer から出力される情報は、ＤＲ，ＲＥＴ，ＯＰＣ，及び評価値を算出するためのプロセスシミュレーションにより得られる情報のうち、設計レイアウト修正を効率的に行うために必要なすべての情報を含んでいるものとする。

コンパクションツール１０１では、これらの設計レイアウト修正指針に基づいて、設計パターンの変更を行う。このとき、レイアウト修正指示が出されている部分については、その指示に従って変更を行うが、指示が出されていない個所は、同時に入力されたＤＲを満たす範囲内で変更が行われる必要がある。特にメタル層の場合には、必ずコンタクトホール層が存在するため、メタル層のみを修正すると同時にコンタクト層を適切に修正しないと、メタルからコンタクトホールが外れてしまう可能性がある。こういう場合には、ＤＲに示されているメタルとコンタクトとの設計レイアウトの寸法関係を満たすように修正が行われる。また、複数層間でのウェハ上での仕上がり形状を共に算出し、その算出結果に基づいて、適切に設計レイアウトの修正を行う方法でもよい。反対に、設計レイアウト修正指示により作成されたレイアウトは入力されたDRを必ずしも満たしている保証はないが、ウェハ上での仕上がり平面形状としては問題ないと判定される可能性もある。

さらに、コンパクションツール１０１では、レイアウト面積に影響のあるクリティカルパスと呼ばれる部分を広げるときを除いて修正個所があっても可能な限りレイアウト面積を大きくしないようにコンパクションされる。また、スタンダードセルなどの場合には、修正後のレイアウトが与えられたグリッド上に載っている必要があるため、そのグリッドより大きくならないようにコンパクションする必要がある。コンパクションされたレイアウトは、デバイス回路情報と比較し、正しくコンパクションされているかを検証してもよいし、レイアウト面積が所定面積以下であるかどうかを検証してもよい。

このようにして、コンパクションされたレイアウトを再度、ＲＥＴ，ＯＰＣ，シミュレーションした結果、修正前よりレイアウト面積の増大が１％未満で、Hot Spot の個数が１０個から３個に減少した。もし３個の Hot Spot をさらに少なくしたいのであれば、再度このフローを繰り返すことにより、Hot Spot の個数が減少することを確認した。こうして作成されたＤＲ，プロセスパラメータ，ＲＥＴ，ＰＰＣパラメータ，Process Terget ，Process Spec，ＤＲ，設計レイアウト，及びマスクパターンを用いて、マスク作成，露光，及びウェハ作成を行ったところ、Hot Spot がウェハ上で観測されないことが確認された。

なお、このときの最終出力には、修正後の設計レイアウト、ＲＥＴ処理後の設計レイアウト、ＯＰＣ処理後のレイアウトがあり、ルールとしては、ＲＥＴルール、ＯＰＣルール、デザインルール、レイアウト修正指針ルールがあり、同時に PPC Parameter 値，PPC Spec，Process parameter，Process Target がある。

このように本実施形態によれば、危険パターンを回避するための具体的な設計レイアウト指針（位置情報及びベクトル情報）を与え、その情報を設計レイアウト作成ツールに入力し、新たな設計レイアウトを作成することにより、自動でかつ与えられたプロセス条件下で危険パターンのない最小のレイアウト面積となる最適レイアウトを得ることが可能となった。

（第２の実施形態）
第１の実施形態に示したフローのうち、実際のレイアウトで幾つか試した例を示す。

まず、図４（ａ）に、最小パターン幅６３ｎｍで、リソグラフィのｋ１＝０．３相当のプロセス条件で、露光量及びフォーカス値を所定量だけ変動させたときのウェハ上での仕上がり平面形状をそれぞれ算出し（露光量３条件×フォーカス２条件＝６条件）、その仕上がり平面形状を重ね合わせた図を示す。図中の丸点で囲むような場所でウェハ上での open/short が懸念されるような Hot Spot が散見される。

次に、図４（ａ）から２つの値を算出した。図４（ｂ）は、６条件で生じる寸法のずれ量の最大値と最小値の差分（ばらつき量）を表示したものであり、図４（ｃ）は、６条件で生じる寸法のずれ量を平均したものである。図４（ｂ）で大きくエラーが出ている箇所は、言い換えるとフォーカス、露光量の変動に弱い箇所であり、これらの箇所についてはＯＰＣ処理をいくら最適化してもこのエラーを回避することはできない。

ＯＰＣは、特定のフォーカス、露光量の条件値で、ウェハ上の仕上がり平面形状が所望ターゲットパターンと一致するようにマスク補正値を決定する技術であり、その補正によって、そのパターンが元来持っているフォーカス、露光量のマージン（単独マージンと呼ぶ）大きくする技術ではないためである。従って、このような箇所については、ＯＰＣ条件（第１の実施形態で“リサイズ”と記載した処理）ではなく、設計レイアウトそのものを変更して（パターンピッチを広げる、ライン幅、スペース幅を広げる、第１の実施形態で“シフト”と記載した処理）リソグラフィマージンを向上させる必要がある。

これらを纏めると、Hot Spot は大きく２つに分類することができ、１つは単独マージンが小さい場合で、このようなパターンは露光量、フォーカス変動起因での寸法ばらつきが大きく現れる。もう１つは、単独マージンはあるが、ＯＰＣ処理が最適化されていないため、それぞれのパターンの単独マージンの共通部分（共通マージンと呼ぶ）が小さい場合で、このようなパターンは露光量、フォーカス変動起因での寸法の平均値が設計パターンに対してずれて現れる。前者の Hot Spot は、パターンピッチを広げる“シフト”による設計レイアウト修正でなければ回避できない Hot Spot であり、後者の場合には、１つはＯＰＣ処理を最適化する、もう１つはパターン寸法を広げる“リサイズ”による設計レイアウト修正で回避できる Hot Spot である。

実際には、どの値までをエラーとみなすかという公差（Process Spec）の与え方が非常に重要となる。図５に、平均値ずれの許容公差と、ばらつき量の許容公差をそれぞれ与え、その値を変動させた場合のばらつき量（ａ）、及び平均値の分布（ｂ）をそれぞれ示す。図５（ａ）（ｂ）において、一番左の図が図４（ｂ）（ｃ）と同じであるが、仮に図の上に示される公差以下であればエラーとしないという値を決めると、ばらつきエラー、平均値エラーともにその数が大きく変動する。この公差はデバイス特性、プロセス特性などから決められる値であるが、この値を正確に規定することでエラーと判断されるか否かが決まってくるため、公差設定が非常に重要となる。

このような方法で、ばらつきエラーと平均値エラーとを分類し、分類された結果に応じて設計変更指針を作成する。図６（ａ）（ｂ）に平均値エラーの設計変更指針の別の一例を示す。図６（ａ）が公差を定義し、平均値エラーを規定した状態であり、図６（ｂ）がその平均値エラーをなくすような設計レイアウト変更指針をレイアウト上に表示している一例である。この例では、図６（ｂ）でのエラーの大きさと方向を見て、大きさは同じでその方向だけを１８０度反転させた位置にエッジを表示している。

このような修正指針に従って、コンパクションツールは新たに設計レイアウトを作成する。その設計レイアウトで同様の処理を行うと、平均値エラーは改善されてなくなっていることが確認された。

（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態で説明したのは、光リソグラフィプロセスを前提とした一例であり、露光装置がＸ線、電子線（Electron Beam：ＥＢと記載）露光であっても、これと同様な設計レイアウト作成フローを適用することが可能である。その場合には、それぞれの露光方法でウェハ上での仕上がり形状に影響を及ぼすパラメータが、Process Parameter に含まれることになる。特に、直接描画によるＥＢ露光の場合には、寸法制御をマスクパターンの線幅を変動させることにより制御する場合と、ウェハ上に照射するＥＢ露光量を制御する場合とがあり、露光方式に応じてパラメータが変化する。

また、実施形態では、設計レイアウト作成方法及びシステムについて説明したが、本発明はこれらに限らず、実施形態の設計レイアウト作成方法を用いてマスクを製造するマスクの製造方法や半導体装置を製造する半導体装置の方法に適用することができる。この場合、危険パターンのない最小の面積となる最適レイアウトを得ることができ、従来よりも小さいチップサイズのパターンを有するマスクや半導体装置を製造歩留まり良く実現することが可能となる。

また、実施形態において記載した手法は、コンピュータに実行させることのできるプログラムとして、例えば磁気ディスク（フロッピー（登録商標）ディスク，ハードディスク等）、光ディスク（ＣＤ−ＲＯＭ，ＤＶＤ等）、半導体メモリなどの記録媒体に書き込んで適用したり、通信媒体により伝送して各種装置に適用することも可能である。本発明を実現するコンピュータは、記録媒体に記録されたプログラムを読み込み、このプログラムによって動作が制御されることにより、上述した処理を実行するものであればよい。

その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

（まとめ）
以上説明したように本発明の一態様は、半導体集積回路の設計レイアウトが予め与えられたルールを満たすように作成可能な装置、プロセス近接効果補正装置、及びウェハ上での仕上がり平面形状を予測する装置を用いて、デザインルール，プロセス近接効果補正パラメータ，及び半導体プロセスパラメータのうち少なくとも１つを繰り返し最適化することにより、与えられた半導体プロセスパラメータに対して最適な設計レイアウトを作成する方法であって、前記ウェハ上での仕上がり平面形状を複数のプロセスパラメータでそれぞれ算出する工程と、前記算出された仕上がり平面形状から、該形状に対する評価値をそれぞれ算出する工程と、前記算出されたそれぞれの評価値が所定の公差を満たしているか否かを判定する工程と、前記公差を満たしていない判定された場合に、その位置座標と評価値の少なくとも一つを抽出する工程と、前記抽出された位置座標と評価値の少なくとも一つに基づいて、設計レイアウト変更指針を作成する工程と、前記作成された設計レイアウト変更指針に基づいて設計レイアウトの修正を部分的に行う工程と、を含むことを特徴とする。

ここで、本発明の一態様の望ましい実施態様としては次のものがあげられる。

（１）評価値は、それぞれの寸法ずれの平均値又は寸法のばらつき量であること。

（２）公差として、平均値に対する許容誤差とばらつき量に対する許容誤差がそれぞれ規定されていること。

（３）複数のプロセスパラメータは、露光装置の露光波長、レンズ開口数、照明形状、照明内の光強度分布、収差、ウェハ上に露光される露光量、フォーカス位置、レンズの光透過率分布、レジスト中に含まれる酸の拡散長、マスクプロセスに起因するマスク寸法変動量、エッチングプロセスに起因するエッチング寸法変動量、のうち少なくとも１つを含むこと。

（４）評価値は、仕上がり平面形状の寸法，面積，若しくは周囲長と、ウェハ上に仕上げたいパターン寸法，面積，若しくは周囲長との差分のうち少なくとも１つを含むこと。

（５）設計レイアウト変更指針は、設計レイアウトの修正個所を示す位置座標と、位置座標でのレイアウト修正量，修正の方向，修正方法，及び修正する対象領域のうち少なくとも１つを規定していること。

（６）公差として、寸法ずれの平均値に対する許容誤差と寸法のばらつき量に対する許容誤差がそれぞれ規定されており、修正方法は、平均値が予め規定される平均値公差を満たしていない場合と、ばらつき量が予め規定されるばらつき量公差を満たしていない場合とで、それぞれ異なること。

（７）各工程は、評価値が公差を満たすまで繰り返し行われること。

第１の実施形態に係わる設計レイアウト作成方法のフローを示す図。 Hot Spot の位置情報及びその差分に基づいて、設計レイアウトをどのように修正すべきかという指針の出力例を示す図。 ２つの修正方法の具体例を示す図。 第２の実施形態における仕上がり平面形状、及びばらつき量と平均値の分布を示す図。 公差に応じたエラー判定の一例を示す図。 設計レイアウト修正指針の一例を示す図。

符号の説明

２１…設計レイアウト
２２…セル名称に対応するセル
２３… Hot Spot
１０１…コンパクションツール（Compaction Tool）
１０３…ＲＥＴ＋ＯＰＣ処理部
１０５…シミュレータ
１０７…ホットスポットアナライザ１０７（Hot Spot Analyzer）

Claims (12)

1. 半導体集積回路の設計レイアウトが予め与えられたルールを満たすように作成可能な装置、プロセス近接効果補正装置、及びウェハ上での仕上がり平面形状を予測する装置を用いて、デザインルール，プロセス近接効果補正パラメータ，及び半導体プロセスパラメータのうち少なくとも１つを繰り返し最適化することにより、与えられた半導体プロセスパラメータに対して最適な設計レイアウトを作成する方法であって、
   前記ウェハ上での仕上がり平面形状を複数のプロセスパラメータでそれぞれ算出する工程と、
   前記算出された仕上がり平面形状から、該形状に対する評価値をそれぞれ算出する工程と、
   前記算出されたそれぞれの評価値が所定の公差を満たしているか否かを判定する工程と、
   前記公差を満たしていない判定された場合に、その位置座標と評価値のうち少なくとも一つを抽出する工程と、
   前記抽出された位置座標と評価値のうち少なくとも一つに基づいて、設計レイアウト変更指針を作成する工程と、
   前記作成された設計レイアウト変更指針に基づいて設計レイアウトの修正を部分的に行う工程と、
   を含むことを特徴とする設計レイアウト作成方法。
2. 前記評価値は、それぞれの寸法ずれの平均値又は寸法のばらつき量であることを特徴とする請求項１記載の設計レイアウト作成方法。
3. 前記公差として、前記平均値に対する許容誤差と前記ばらつき量に対する許容誤差がそれぞれ規定されていることを特徴とする請求項２記載の設計レイアウト作成方法。
4. 前記複数のプロセスパラメータは、露光装置の露光波長、レンズ開口数、照明形状、照明内の光強度分布、収差、ウェハ上に露光される露光量、フォーカス位置、レンズの光透過率分布、レジスト中に含まれる酸の拡散長、マスクプロセスに起因するマスク寸法変動量、エッチングプロセスに起因するエッチング寸法変動量、のうち少なくとも１つを含むことを特徴とする請求項１〜３の何れかに記載の設計レイアウト作成方法。
5. 前記評価値は、仕上がり平面形状の寸法，面積，若しくは周囲長と、ウェハ上に仕上げたいパターン寸法，面積，若しくは周囲長との差分のうち少なくとも１つを含むことを特徴とする請求項１〜３の何れかに記載の設計レイアウト作成方法。
6. 前記設計レイアウト変更指針は、前記設計レイアウトの修正個所を示す位置座標と、前記位置座標でのレイアウト修正量，修正の方向，修正方法，及び修正する対象領域のうち少なくとも１つを規定していることを特徴とする請求項１〜３の何れかに記載の設計レイアウト作成方法。
7. 前記公差として、寸法ずれの平均値に対する許容誤差と寸法のばらつき量に対する許容誤差がそれぞれ規定されており、
   前記修正方法は、前記平均値が予め規定される平均値公差を満たしていない場合と、前記ばらつき量が予め規定されるばらつき量公差を満たしていない場合とで、それぞれ異なること特徴とする請求項６記載の設計レイアウト作成方法。
8. 前記各工程は、前記評価値が公差を満たすまで繰り返し行われることを特徴とする請求項１〜７の何れかに記載の設計レイアウト作成方法。
9. 半導体集積回路の設計レイアウトが予め与えられたルールを満たすように作成可能な装置、プロセス近接効果補正装置、及びウェハ上での仕上がり平面形状を予測する装置を用いて、デザインルール，プロセス近接効果補正パラメータ，及び半導体プロセスパラメータのうち少なくとも１つ以上を繰り返し最適化することにより、与えられた半導体プロセスパラメータに対して最適な設計レイアウトを作成するシステムであって、
   前記ウェハ上での仕上がり平面形状を複数のプロセスパラメータでそれぞれ算出する手段と、
   前記算出された仕上がり平面形状から、該形状に対する評価値をそれぞれ算出する手段と、
   前記算出されたそれぞれの評価値が所定の公差を満たしているか否かを判定する手段と、
   前記公差を満たしていない判定された場合に、その位置座標と評価値のうち少なくとも一つを抽出する手段と、
   前記抽出された位置座標と評価値のうち少なくとも一つに基づいて、設計レイアウト変更指針を作成する手段と、
   前記作成された設計レイアウト変更指針に基づいて設計レイアウトの修正を部分的に行う手段と、
   を含むことを特徴とする設計レイアウト作成システム。
10. 請求項１〜８の何れかに記載の設計レイアウト作成方法を用いてマスクを製造することを特徴とするマスクの製造方法。
11. 請求項１〜８の何れかに記載の設計レイアウト作成方法を用いて半導体装置を製造することを特徴とする半導体装置の製造方法。
12. コンピュータ制御の下に、デザインルール，プロセス近接効果補正パラメータ，及び半導体プロセスパラメータのうち少なくとも１つを繰り返し最適化することにより、与えられた半導体プロセスパラメータに対して最適な設計レイアウトを作成するための設計レイアウト作成プログラムであって、
    前記ウェハ上での仕上がり平面形状を複数のプロセスパラメータでそれぞれ算出する手順と、
    前記算出された仕上がり平面形状から、外形状に対する評価値をそれぞれ算出する手順と、
    前記算出されたそれぞれの評価値が所定の公差を満たしているか否かを判定する手順と、
    前記公差を満たしていない判定された場合に、その位置座標と評価値のうち少なくとも一つを抽出する手順と、
    前記抽出された位置座標と評価値のうち少なくとも一つに基づいて、設計レイアウト変更指針を作成する手順と、
    前記作成された設計レイアウト変更指針に基づいて設計レイアウトの修正を部分的に行う手順と、
    をコンピュータに実行させるためのコンピュータ読み取り可能な設計レイアウト作成プログラム。

Images