JP2005150309A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005150309A JP2005150309A JP2003384189A JP2003384189A JP2005150309A JP 2005150309 A JP2005150309 A JP 2005150309A JP 2003384189 A JP2003384189 A JP 2003384189A JP 2003384189 A JP2003384189 A JP 2003384189A JP 2005150309 A JP2005150309 A JP 2005150309A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- semiconductor
- semiconductor element
- base plate
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】突起などを必要とすることなく容易な構成により、金属ベース板1に銅やアルミニウムなどの安価な材料を使用した場合であっても、はんだ7が受ける温度サイクルストレスを低減することができる半導体装置を提供する。
【解決手段】セラミック基板2とセラミック基板2の第1の面に形成される第1面側配線パターン4とセラミック基板2の第2の面に形成される第2面側配線パターン5とセラミック基板2の第1面側配線パターン4側に実装された1個又は2個の半導体素子3とを有する複数の半導体回路部と、それぞれの半導体回路部のセラミック基板2の第2面側配線パターン5側で半導体素子3の直下範囲を含みセラミック基板2の第2の面全体範囲内に塗布された接合部材7と、セラミック基板2の線膨張係数より大きな線膨張係数の金属材料からなり接合部材7を介して複数の半導体回路部が接合された金属ベース板1と、を備えたことを特徴とする。
【選択図】図1
【解決手段】セラミック基板2とセラミック基板2の第1の面に形成される第1面側配線パターン4とセラミック基板2の第2の面に形成される第2面側配線パターン5とセラミック基板2の第1面側配線パターン4側に実装された1個又は2個の半導体素子3とを有する複数の半導体回路部と、それぞれの半導体回路部のセラミック基板2の第2面側配線パターン5側で半導体素子3の直下範囲を含みセラミック基板2の第2の面全体範囲内に塗布された接合部材7と、セラミック基板2の線膨張係数より大きな線膨張係数の金属材料からなり接合部材7を介して複数の半導体回路部が接合された金属ベース板1と、を備えたことを特徴とする。
【選択図】図1
Description
本発明は、半導体素子が実装されたセラミック基板をはんだを介して金属ベース板に接合する半導体装置に関するものである。
従来、半導体装置は、多数の半導体素子が実装された1つのセラミック基板がはんだを介して金属ベース板に接合されている。そして、多数の半導体素子とセラミック基板に配設された配電パターンとにより、例えばDCDCコンバータやインバータ等を構成している。例えば、インバータの場合には、半導体素子として6個ずつのIGBT素子とダイオードとが、1つのセラミック基板上に実装されている。なお、金属ベース板は、セラミック基板の強度を確保する用途と放熱するための用途を有している。
ここで、セラミック基板と金属ベース板とは、はんだにより接合されている。そして、セラミック基板の線膨張係数と金属ベース板の線膨張係数とが異なることにより、両者の間に介在する接合部材であるはんだが温度サイクルストレスを受ける。例えば、金属ベース板として安価な材料である銅やアルミニウムを使用した場合には、セラミック基板のセラミック材料部の線膨張係数は約5〜6ppm/℃であるのに対して、金属ベース板である銅の線膨張係数は約17ppm/℃であって、アルミニウムの線膨張係数は約23ppm/℃である。このようにセラミック基板に対して線膨張係数の差が非常に大きな材料を金属ベース板に使用すると、例えば自動車などの高温の温度環境にて使用する半導体装置は、はんだが次第に劣化していき、最終的には亀裂などを起こして放熱性が低下するおそれがある。
そこで、自動車などの高温の温度環境にて使用する半導体装置は、金属ベース板の材料をセラミック基板の線膨張係数に比較的近似した線膨張係数からなる材料とすることが考えられる。例えば、金属ベース板の材料をアルミニウムと炭化ケイ素の複合材料や銅モリブデン合金等である。ここで、アルミニウムと炭化ケイ素の複合材料や銅モリブデン合金等の線膨張係数は約7〜10ppm/℃である。このように、セラミック基板に近似した線膨張係数からなる材料を金属ベース板に用いることにより、はんだが受ける温度サイクルストレスを低減することができるというものである。
また、セラミック基板と金属ベース板との間のはんだの厚さを規制することにより、はんだが受ける温度サイクルストレスを低減することが特開2002−57280号公報に開示されている。当該公報には、金属ベース板に複数個の突起を設けることにより、はんだの厚さを規制することが記載されている。
また、セラミック基板と金属ベース板との間にはんだを用いずに、金属ベース板と新たに追加された金属板とによりセラミック基板を挟み込み固定することにより、セラミック基板と金属ベース板と線膨張係数の差を吸収することが特開2003−60143号公報に開示されている。
特開2002−57280号公報
特開2003−60143号公報
しかし、金属ベース板の材料としてアルミニウムと炭化ケイ素の複合材料や銅モリブデン合金等を用いた場合には、これらの材料が非常に高価であるために、半導体装置の高コスト化を招来する。また、特開2002−57280号公報に開示された半導体装置は、金属ベース板に突起を形成する必要があるために高コスト化を招来する。また、特開2003−60143号公報に開示された半導体装置は、新たに金属板を必要とするため、部品点数が増加して高コスト化を招来する。
本発明は、このような事情に鑑みて為されたものであり、金属ベース板に形成する突起や金属板などの新たな部品を必要とすることなく容易な構成により、金属ベース板に銅やアルミニウムなどの安価な材料を使用した場合であっても、はんだが受ける温度サイクルストレスを低減することができる半導体装置を提供する。
そこで、本発明者はこの課題を解決すべく鋭意研究し、試行錯誤を重ねた結果、セラミック基板を小型化することを思いつき、本発明を完成するに至った。
すなわち、本発明の半導体装置は、複数の半導体素子を有する半導体装置において、セラミックスからなるセラミック基板と、前記セラミック基板の第1の面に形成される第1面側配線パターンと、前記セラミック基板の第2の面に形成される第2面側配線パターンと、前記セラミック基板の前記第1面側配線パターン側に実装された1個又は2個の半導体素子と、を有する複数の半導体回路部と、それぞれの前記半導体回路部の前記セラミック基板の前記第2面側配線パターン側で前記半導体素子の直下範囲を含み前記セラミック基板の前記第2の面全体範囲内に塗布された接合部材と、前記セラミック基板の線膨張係数より大きな線膨張係数の金属材料からなり前記接合部材を介して複数の前記半導体回路部が接合された金属ベース板と、を備えたことを特徴とする。
従来の半導体装置は、例えばインバータ回路などの1つの半導体回路を1つのセラミック基板に形成していた。つまり、複数の半導体素子からなる半導体回路を1つのセラミック基板に実装していた。これに対して、本発明の半導体装置は、1つのセラミック基板にはインバータ回路を形成する半導体回路の一部である1個又は2個の半導体素子を実装している。そして、複数のセラミック基板を配線結合することにより、1つの半導体回路を形成している。つまり、セラミック基板は、1個又は2個の半導体素子を実装しているので、従来のセラミック基板に比べて非常に小型なものとなる。
そして、セラミック基板と金属ベース板とを接合する接合部材(例えば、はんだ)が塗布される範囲は、半導体素子の直下範囲を含みセラミック基板の第2の面全体範囲内である。すなわち、接合部材が塗布される範囲は、最大でも、小型化されたセラミック基板の第2の面全体となる。
これにより、従来に対して小型化されたセラミック基板の第2の面に接合部材(はんだ等)を塗布することにより、接合部材が受ける温度サイクルストレスを大きく低減することができる。これは、接合部材がセラミック基板及び金属ベース板に接している最大長さを短くすることができたことによる。なお、接合部材の塗布範囲が、半導体素子の直下を含みようにしているのは、半導体素子の熱を確実に放熱するためである。
さらに、本発明によれば、小型化されたセラミック基板に接合部材を塗布するので、接合部材の塗布範囲を狭小化することができる。つまり、接合部材の量を低減することができるので、低コスト化を図ることができる。
次に、実施形態を挙げ、本発明をより詳しく説明する。
前記接合部材は、前記半導体素子の直下範囲を含み前記第2面側配線パターンの形成範囲内に塗布してもよい。半導体素子の放熱は、熱伝導性の良好な材料である配線パターンを介して金属ベース板から行われる。そこで、接合部材を第2面側配線パターンの形成範囲内に塗布することにより、十分に半導体素子の放熱をすることができる。
また、前記接合部材は、前記半導体素子の端側から前記金属ベース板側に向かって所定角度広がった範囲に塗布してもよい。一般に、半導体素子の放熱は、半導体素子の熱は半導体素子を中心として周囲に伝達される。すなわち、半導体素子の直下範囲のみではなく、半導体素子の近傍においても半導体素子の熱は伝達される。そこで、半導体素子の端側から前記金属ベース板側に向かって所定角度広がった範囲に塗布することで、確実に半導体素子の放熱を行うことができる。なお、前記所定角度は、90度未満であればよいが、30度付近〜60度付近であれば十分に放熱性を確保することができる。
また、前記半導体素子は1個であって、前記セラミック基板は1個の前記半導体素子を実装可能であって2個以上の前記半導体素子を実装できない大きさからなるようにしてもよい。また、前記半導体素子は2個であって、前記セラミック基板は2個の前記半導体素子を実装可能であって3個以上の前記半導体素子を実装できない大きさからなるようにしてもよい。つまり、セラミック基板は、実装する半導体素子の個数に合わせた大きさとなる。なお、前記半導体素子は、一辺が1mm〜20mmの扁平略矩形形状からなる。
また、前記金属ベース板は、銅又はアルミニウムからなるようにしてもよい。銅やアルミニウムは、非常に安価な材料であるので、これにより半導体装置の低コスト化を図ることができる。なお、銅やアルミニウムの線膨張係数は、上述したように、セラミック基板の線膨張係数に比べて非常に大きいので、接合部材が大きな温度サイクルストレスを受ける可能性がある。しかし、本発明によれば、セラミック基板が小型化され接合部材の塗布範囲が狭いことにより、接合部材が受ける温度サイクルストレスを低減することができる。その結果、セラミック基板と大きな差の線膨張係数からなる材料を金属ベース板に使用した場合であっても、接合部材の劣化を確実に防止することができる。
また、本発明の半導体装置は、さらに、前記金属ベース板上に接着結合し前記半導体回路部を囲繞すると共に複数の前記半導体回路部間を導電して回路配線を形成する配線用バスバーをインサート成形した樹脂ケースを有するようにしてもよい。従来の半導体装置は、1つの半導体回路が1つのセラミック基板に形成されていたので、複数の半導体素子と配線パターンとにより1つの半導体回路を形成することができた。しかし、本発明のようにセラミック基板を小型化して分割したことにより、1つの半導体回路を1つのセラミック基板と配線パターンとにより形成することができない。そこで、配線回路として樹脂ケースにインサート成型した配線バスバーを用いるようにする。これにより、小型分割したセラミック基板を用いた場合であっても、半導体回路を容易に形成することができる。
次に、実施例を挙げて、本発明をより具体的に説明する。まず、樹脂ケース8を取付ける前の半導体装置について図1〜図3を参照して説明する。図1は、本実施例における半導体装置の樹脂ケースを取付ける前の状態の正面図を示す。図2は、図1の半導体装置の左側面図を示す。図3は、図2のA−A矢視図を示す。
図1及び図2に示すように、本実施例の半導体装置は、金属ベース板1と、セラミック基板2と、半導体素子3と、第1面側配線パターンとしての表面側配線パターン4と、第2面側配線パターンとしての裏面側配線パターン5と、半導体素子側はんだ6と、接合部材としてのベース側はんだ7とを有している。
金属ベース板1は、銅により形成されており、厚さが例えば3mmの略矩形板状に形成されている。この金属ベース板1は、半導体素子2の熱を放熱する役割と、セラミック基板3の強度を補強する役割とを有している。さらに、後述する樹脂ケース8を固定する役割をも有している。なお、金属ベース板1は銅からなるので、線膨張係数は約17ppm/℃である。
セラミック基板2は、絶縁性材料である窒化アルミニウム(AlN)又はアルミナ(Al2O3)等のセラミックス粉末を焼成して成型された基板である。このセラミック基板2は、厚さ0.6mm程度であって、10mm×20mmの矩形形状に形成されている。セラミック基板2は、従来のセラミック基板2に比べると非常に小型なものとしている。なお、セラミック基板2の線膨張係数は約5〜6ppm/℃である。すなわち、セラミック基板2の線膨張係数は、金属ベース板1の線膨張係数の約2分の1となる。
そして、このセラミック基板2の表面側及び裏面側に、銅からなる配線パターン(表面側配線パターン4、裏面側配線パターン5)が形成されている。表面側配線パターン4は、セラミック基板2の表面側の周縁側を除く全面に形成されている。具体的には、セラミック基板2の表面側のうち周縁側から1mmの範囲を除く範囲に表面側配線パターン4が形成されている。すなわち、8mm×18mmの範囲に表面側配線パターン4が形成されている。
また、裏面側配線パターン5については、図1〜図3を参照して説明する。裏面側配線パターン5は、半導体素子直下パターン51と、ワイヤボンディング用パターン52とからなる。半導体素子直下パターン51は、半導体素子3が実装される位置の直下付近に形成された配線パターンである。図3から明らかなように、半導体素子直下パターン51は、セラミック基板2のやや端側(図3の右端側)に寄った位置に形成されており、セラミック基板2の裏面側の半分以上の範囲を占めている。この半導体素子直下パターン51は、8mm×12mmの範囲に形成されている。一方、ワイヤボンディング用パターン52は、セラミック基板2の裏面側のうち半導体素子直下パターン51が寄っている方と反対方向(図3の左側)に寄った位置に形成されている。このワイヤボンディング用パターン52は、ワイヤボンディング配線による衝撃などを受けるために形成されている。一方、表面側配線パターン4及び裏面側配線パターン5のうち半導体素子直下パターン51は、半導体素子3と共に半導体回路を形成するための配線である。
半導体素子3は、シリコンからなる5mm×10mmの扁平矩形形状に形成されている。この半導体素子3は、例えば、IGBT(Insulated Gate Bipolar Transistor)やダイオード等の素子である。そして、この半導体素子3は、セラミック基板2に形成された表面側配線パターン4上に実装されている。なお、この半導体素子3の線膨張係数は約3〜4ppm/℃である。
半導体素子側はんだ6は、半導体素子3の裏面側全面に塗布されている。そして、この半導体素子側はんだ6を介して、半導体素子3はセラミック基板2又は表面側配線パターン4に接合している。なお、半導体素子側はんだ6は、半導体素子3とセラミック基板2等とを接合する他、半導体素子3からセラミック基板2側へ熱を伝導している。つまり、半導体素子側はんだ6により、半導体素子3の放熱性の向上をも図っている。
ベース側はんだ(接合部材)7は、セラミック基板2の裏面側に配設された半導体素子直下パターン51の全面に塗布されている。そして、このベース側はんだ7を介して、セラミック基板2又は裏面側配線パターン5は金属ベース板1に接合している。なお、ベース側はんだ7は、セラミック基板2と金属ベース板1とを接合する他、セラミック基板2側から金属ベース板1側へ熱を伝導している。つまり、ベース側はんだ7により、半導体素子3の放熱性の向上をも図っている。
ここで、上述したセラミック基板2と、表面側配線パターン4と、裏面側配線パターン5と、半導体素子3と、半導体素子側はんだ6とにより、本発明の半導体回路部を構成する。そして、図1に示すように、複数の半導体回路部がベース側はんだ7により金属ベース板1上に配設されて半導体装置を構成している。なお、本実施例においては、半導体回路部を構成する半導体素子は1個としたが、これに限られるものではなく、2個の半導体素子3を1つのセラミック基板2に実装してもよい。
なお、ワイヤボンディング用パターン52の裏面には、半導体素子直下パターン51と異なりはんだを塗布しない。これは、ワイヤボンディング用パターン52は半導体素子3から比較的に離れているので、半導体素子3の放熱性への影響が小さい。また、セラミック基板2と金属ベース板1との接合強度については、半導体素子直下パターン51の部分のみにはんだを塗布することで十分な接合強度が得られる。そこで、ワイヤボンディング用パターン52には、はんだを塗布せずに、はんだ塗布量の低減に貢献する。また、ワイヤボンディング用パターン52と金属ベース板1との間に隙間が形成される場合にであっても、はんだを用いて当該隙間を埋めることはしない。ただし、ワイヤボンディング用パターン52の裏面側に樹脂などを配設して隙間を埋めるようにしてもよい。もちろん、はんだを用いてもよい。
ここで、半導体素子側はんだ6及びベース側はんだ7の機能的説明について詳述する。半導体素子側はんだ6は、上述したように、半導体素子3とセラミック基板2の表面側又は表面側配線パターン4との間に配設されている。すなわち、半導体素子側はんだ6は、半導体素子3とセラミック基板2の表面側又は表面側配線パターン4とを接合している。ところで、半導体装置を自動車に搭載する場合には、この半導体装置は低温環境から高温環境までと非常に厳しい温度環境下に置かれることになる。この場合、半導体素子3の線膨張係数とセラミック基板2の線膨張係数とは上述したように異なることにより、半導体素子側はんだ6が温度サイクルストレスを受ける。具体的には、セラミック基板2の線膨張係数が半導体素子3の線膨張係数より大きいので、高温環境下においては半導体素子側はんだ6のうちセラミック基板2側が半導体素子3側に比べて大きく伸びる。しかし、半導体素子3の大きさは、上述したように一辺が20mm以下であるので、このような小さな部品間における温度サイクルストレスは非常に小さい。従って、半導体素子側はんだ6は、自動車などの非常に厳しい温度環境下においても、半導体素子3とセラミック基板2との線膨張係数の相違を十分に吸収することができる。その結果、半導体素子3とセラミック基板2の表面側又は表面側配線パターン4との接合強度は十分に確保することができる。さらに、半導体素子側はんだ6が半導体素子3及びセラミック基板2等に十分に接合されていることにより、半導体素子3の放熱性を良好に維持することができる。
また、ベース側はんだ7は、上述したように、セラミック基板2の裏面側又は裏面側配線パターン5と金属ベース板1との間に配設されている。すなわち、ベース側はんだ7は、セラミック基板2の裏面側又は裏面側配線パターン5と金属ベース板1とを接合している。ところで、上述したように、セラミック基板2の線膨張係数と金属ベース板1の線膨張係数とは大きく異なる。具体的には、セラミック基板2の線膨張係数は、金属ベース板1の線膨張係数の約2分の1である。このように、両線膨張係数が大きく異なるので、通常は温度環境の厳しい自動車などには適用できない。これは、自動車などの非常に厳しい温度環境下においては、ベース側はんだ7が大きな温度サイクルストレスを受けるためである。しかし、本実施例におけるセラミック基板2の大きさは非常に小さく形成されている。さらに、ベース側はんだ7の塗布範囲は、セラミック基板2の裏面側配線パターン5のうち半導体素子直下パターン51の部分である。すなわち、ベース側はんだ7の塗布範囲は、一辺が20mm程度と非常に小さいので、温度サイクルストレスは非常に小さくなる。従って、ベース側はんだ7も半導体素子側はんだ6と同様に、自動車などの非常に厳しい温度環境下においても、セラミック基板2と金属ベース板1との線膨張係数の相違を十分に吸収することができる。その結果、セラミック基板2の裏面側と裏面側配線パターン5との接合強度は十分に確保することができる。さらに、ベース側はんだ7がセラミック基板2又は裏面側配線パターン5が金属ベース板1に十分に接合されていることにより、半導体素子3の放熱性を良好に維持することができる。
次に、図4及び図5を参照して、樹脂ケース8を取付けた半導体装置について説明する。図4は、樹脂ケース8を取付けた半導体装置の平面図を示す。図5は、図4のB−B矢視断面図を示す。ただしボンディングワイヤを省略している。ここでは、説明を容易にするために半導体回路部が2個で、半導体回路部はそれぞれ1個の半導体素子3を有しており、半導体素子3が2個の場合について説明するが、実際には3個以上の半導体素子3が実装されていてもよい。
図4及び図5に示すように、半導体装置は、金属ベース板1と、セラミック基板2と、半導体素子3と、表面側配線パターン4と、裏面側配線パターン5と、半導体素子側はんだ6と、ベース側はんだ7の他に、樹脂ケース8を有している。
樹脂ケース8は、樹脂部81と、信号線金属バスバー82と、動力線金属バスバー83とから構成される。樹脂部81は、外枠の断面形状が略凸形状、すなわち高さ方向のほぼ中央部分の内側に凸設した凸部811を形成する形状からなる。そして、この樹脂部81には、中央に2つの貫通孔が形成されている。すなわち、2つの貫通孔の間には、外枠の凸部811を連結する連結部812が形成されている。そして、樹脂部81の凸部811の下側部分及び連結部812の下側部分が、金属ベース板1に接着結合されている。すなわち、樹脂部81は、金属ベース板1の上に固定されている。さらに、金属ベース板1上に配設されているセラミック基板2及び半導体素子3等から構成される半導体回路部は、樹脂部81の凸部811及び連結部812により形成される貫通孔の内側に配設されている。つまり、樹脂部81は、セラミック基板2及び半導体素子3等から構成される半導体回路部を囲繞している。
信号線金属バスバー82は、半導体素子3に信号電流を供給する配線バスバーである。この信号線金属バスバー82は、樹脂部81の凸部811の上面側にインサート成形されている。詳細には、信号線金属バスバー82は、2個の半導体回路部の半導体素子3に近接した部位にそれぞれ2本ずつインサート成形されている。さらに、信号線金属バスバー82の一部分が、樹脂部81の凸部811よりも内側に突設して成形されている。そして、この信号線金属バスバー82は、半導体回路部の半導体素子3にワイヤにより配線結合されている。
動力線金属バスバー83は、半導体素子3に動力電流を供給する配線バスバーである。図4に示す半導体装置においては、3本の動力線金属バスバー83を有している。これらの動力線金属バスバー83は、信号線金属バスバー82に比べて断面積が非常に大きな形状のものを用いている。そして、この動力線金属バスバー83のうち2本は、信号線金属バスバー82と同様に樹脂部81の凸部811の上面側にインサート成形されている。詳細には、この2本の動力線金属バスバー83は、信号線金属バスバー82と対向する位置、すなわち2個の半導体回路部の半導体素子3から遠い側にそれぞれ1本ずつインサート成形されている。さらに、この動力線金属バスバー83の一部分が、樹脂部81の凸部811よりも内側に突設して成形されている。そして、この動力線金属バスバー83は、半導体回路部の表面側配線パターン4にワイヤにより配線結合されている。
また、他の1本の動力線金属バスバー83は、樹脂部81の連結部812の上面側にインサート成形されている。すなわち、2個の半導体回路部の間に配設されている。そして、この1本の動力線金属バスバー83は、それぞれの半導体素子3にワイヤにより配線結合されている。
ここで、従来の半導体装置は、上述したように、多数の半導体素子を1つのセラミック基板上に実装していた。従って、半導体素子はセラミック基板上の回路配線によって配線結合されていた。しかし、本発明によれば、複数のセラミック基板2に小型分割したことにより、各セラミック基板2間を配線結合する必要が生じた。つまり、従来の半導体装置では配線パターンにより形成されていた回路配線部分が、別途必要となった。そこで、本発明の半導体装置は、セラミック基板を小型分割したことにより、別途必要となった回路配線部分に金属バスバーを用いるようにしている。なお、金属バスバー82,83を樹脂ケース8にインサート成型することにより、容易に回路配線を形成することができる。
なお、上記実施例の半導体装置においては、セラミック基板2上に半導体素子3のみが実装されたものとして説明したが、半導体素子3の他に例えば抵抗やコンデンサなどの素子をセラミック基板2上に実装するようにしてもよい。また、金属ベース板1の表面にははんだレジストを配設してもよい。これにより、はんだのアライメント機能が働き、小型分割されたセラミック基板2を精度良く金属ベース板1上に位置決めすることができると共に、ベース側はんだ7のはみ出しを抑制することができる。
1・・・金属ベース板、 2・・・セラミック基板、 3・・・半導体素子、 4・・・表面側配線パターン(第1面側配線パターン)、 5・・・裏面側配線パターン(第2面側配線パターン)、 6・・・半導体素子側はんだ、 7・・・ベース側はんだ(接合部材)、 8・・・樹脂ケース、 51・・・半導体素子直下パターン、 52・・・ワイヤボンディング用パターン、 81・・・樹脂部、 82・・・信号線金属バスバー、 83・・・動力線金属バスバー、 811・・・凸部、 812・・・連結部
Claims (8)
- 複数の半導体素子を有する半導体装置において、
セラミックスからなるセラミック基板と、前記セラミック基板の第1の面に形成される第1面側配線パターンと、前記セラミック基板の第2の面に形成される第2面側配線パターンと、前記セラミック基板の前記第1面側配線パターン側に実装された1個又は2個の半導体素子と、を有する複数の半導体回路部と、
それぞれの前記半導体回路部の前記セラミック基板の前記第2面側配線パターン側で前記半導体素子の直下範囲を含み前記セラミック基板の前記第2の面全体範囲内に塗布された接合部材と、
前記セラミック基板の線膨張係数より大きな線膨張係数の金属材料からなり前記接合部材を介して複数の前記半導体回路部が接合された金属ベース板と、
を備えたことを特徴とする半導体装置。 - 前記接合部材は、前記半導体素子の直下範囲を含み前記第2面側配線パターンの形成範囲内に塗布されることを特徴とする請求項1記載の半導体装置。
- 前記接合部材は、前記半導体素子の端側から前記金属ベース板側に向かって所定角度広がった範囲に塗布されることを特徴とする請求項1記載の半導体装置。
- 前記半導体素子は1個であって、
前記セラミック基板は、1個の前記半導体素子を実装可能であって2個以上の前記半導体素子を実装できない大きさからなることを特徴とする請求項1記載の半導体装置。 - 前記半導体素子は2個であって、
前記セラミック基板は、2個の前記半導体素子を実装可能であって3個以上の前記半導体素子を実装できない大きさからなることを特徴とする請求項1記載の半導体装置。 - 前記半導体素子は、一辺が1mm〜20mmの扁平略矩形形状からなることを特徴とする請求項1記載の半導体装置。
- 前記金属ベース板は、銅又はアルミニウムからなることを特徴とする請求項1記載の半導体装置。
- さらに、前記金属ベース板に結合し前記半導体回路部を囲繞すると共に複数の前記半導体回路部間を導電して回路配線を形成する配線用バスバーをインサート成形した樹脂ケースを有することを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003384189A JP2005150309A (ja) | 2003-11-13 | 2003-11-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003384189A JP2005150309A (ja) | 2003-11-13 | 2003-11-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005150309A true JP2005150309A (ja) | 2005-06-09 |
Family
ID=34692699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003384189A Pending JP2005150309A (ja) | 2003-11-13 | 2003-11-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005150309A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158156A (ja) * | 2005-12-07 | 2007-06-21 | Mitsubishi Electric Corp | 半導体モジュール |
JP2008244118A (ja) * | 2007-03-27 | 2008-10-09 | Hitachi Metals Ltd | 半導体モジュール |
JP2011155227A (ja) * | 2010-01-28 | 2011-08-11 | Honda Motor Co Ltd | 半導体装置及びその製造方法 |
JP2011233722A (ja) * | 2010-04-28 | 2011-11-17 | Honda Motor Co Ltd | 回路基板 |
CN104241208A (zh) * | 2013-06-18 | 2014-12-24 | 三菱电机株式会社 | 半导体装置 |
-
2003
- 2003-11-13 JP JP2003384189A patent/JP2005150309A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158156A (ja) * | 2005-12-07 | 2007-06-21 | Mitsubishi Electric Corp | 半導体モジュール |
JP4549287B2 (ja) * | 2005-12-07 | 2010-09-22 | 三菱電機株式会社 | 半導体モジュール |
JP2008244118A (ja) * | 2007-03-27 | 2008-10-09 | Hitachi Metals Ltd | 半導体モジュール |
JP2011155227A (ja) * | 2010-01-28 | 2011-08-11 | Honda Motor Co Ltd | 半導体装置及びその製造方法 |
JP2011233722A (ja) * | 2010-04-28 | 2011-11-17 | Honda Motor Co Ltd | 回路基板 |
US8659900B2 (en) | 2010-04-28 | 2014-02-25 | Honda Motor Co., Ltd. | Circuit board including a heat radiating plate |
CN104241208A (zh) * | 2013-06-18 | 2014-12-24 | 三菱电机株式会社 | 半导体装置 |
JP2015002305A (ja) * | 2013-06-18 | 2015-01-05 | 三菱電機株式会社 | 半導体装置 |
US9018756B2 (en) | 2013-06-18 | 2015-04-28 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5747875A (en) | Semiconductor power module with high speed operation and miniaturization | |
US6690087B2 (en) | Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base | |
WO2015029186A1 (ja) | 半導体モジュール、半導体装置、及び自動車 | |
JPH07161925A (ja) | パワーモジュール | |
KR20090103600A (ko) | 전력 소자용 기판 및 이를 포함하는 전력 소자 패키지 | |
JP2008141140A (ja) | 半導体装置 | |
WO2020121680A1 (ja) | 半導体装置 | |
US11195775B2 (en) | Semiconductor module, semiconductor device, and manufacturing method of semiconductor module | |
JP2781329B2 (ja) | 半導体パワーモジュールおよびその製造方法 | |
JP2725448B2 (ja) | 半導体装置 | |
JP6681660B2 (ja) | ヒートシンク付パワーモジュール用基板及びパワーモジュール | |
US20100102431A1 (en) | Power module and inverter for vehicles | |
CN107611111B (zh) | 半导体模块、电力转换装置 | |
JP2005150309A (ja) | 半導体装置 | |
JP4046623B2 (ja) | パワー半導体モジュールおよびその固定方法 | |
JP2019212809A (ja) | 半導体装置 | |
US20210225731A1 (en) | Semiconductor device and semiconductor module | |
US11171074B2 (en) | Heat sink board, manufacturing method thereof, and semiconductor package including the same | |
JP2007184424A (ja) | 半導体装置 | |
JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
JP2736161B2 (ja) | 半導体装置 | |
JP3953442B2 (ja) | 半導体装置 | |
KR101713661B1 (ko) | 파워 모듈 패키지 | |
JPH07263618A (ja) | 混成集積回路装置 | |
JP2006295059A (ja) | 半導体装置およびその製造方法 |