JP2005057532A - 電力制限回路 - Google Patents

電力制限回路 Download PDF

Info

Publication number
JP2005057532A
JP2005057532A JP2003286832A JP2003286832A JP2005057532A JP 2005057532 A JP2005057532 A JP 2005057532A JP 2003286832 A JP2003286832 A JP 2003286832A JP 2003286832 A JP2003286832 A JP 2003286832A JP 2005057532 A JP2005057532 A JP 2005057532A
Authority
JP
Japan
Prior art keywords
value
power
amplitude
input signal
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003286832A
Other languages
English (en)
Inventor
Shigeru Tsuchizawa
茂 土澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2003286832A priority Critical patent/JP2005057532A/ja
Publication of JP2005057532A publication Critical patent/JP2005057532A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transmitters (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】 周辺回路への影響が少なく、周波数特性の劣化を抑制し、ピーク値を精度よく求めることのできる電力制限回路を提供する。
【解決手段】 入力信号の電力値を算出する電力変換部11と、算出された電力値が閾値を越える区間を検出する判定部12と、入力信号の電力値が閾値を越える区間のうち、入力信号の電力値が最大となるピーク時刻を検出するピーク時刻検出部13と、電力変換部で算出された電力値を補間する電力補間部14と、補間された電力値の包絡線と、ピーク時刻から、電力値のピーク値を選択する補間値選択部15と、選択された電力のピーク値を用いて、入力信号の電力値を閾値以下に制限するための減衰関数を生成する関数生成部16と、入力信号を遅延させる遅延部17と、遅延部の出力信号に、関数生成部で生成された減衰関数を乗算する乗算部18とを備える電力制限回路。
【選択図】 図1

Description

本発明は、電力制限回路に関し、特に、移動体通信システムの端末及び基地局が備える電力増幅器の入力電力に制限を設ける回路に関する。
近年のデジタル移動体無線通信システムでは、利用者の増加に伴い、周波数帯域の利用率の向上が課題となっている。従来の多重接続方式では、1チャンネルの占有帯域を狭くし、周波数チャンネルを増やすことで帯域利用効率を高めてきた。しかし、高速通信の要望の高まりに伴い、1チャンネルの占有帯域を広く取る代わりに、高速通信の特徴を生かし、帯域利用効率を高める方式が注目されている。その方式の一つであるCDMA(Code Division Multiple Access:符号分割多重接続)は、広い周波数帯域の中で、異なる符号を持つ複数のチャンネル信号を多重化する方式であり、基地局や端末の消費電力が大きくなり易い等の問題もあるが、干渉や傍受に対して優れた耐性を備え、携帯電話等への利用が見込まれている。
ところで、無線通信において、電力増幅器は重要な役割を有する。一般的に、増幅器の入出力特性は、図3のR(x)に示すように、入力電力が大きくなるにつれて出力の損失が増大し、増幅の非線形的傾向が顕著となる。この非線形領域を使用すると、相互変調として知られる非希望波成分への電力漏洩が発生し、伝送ビットエラー率の増大を招く。CDMA方式の送信信号は、多重化の結果、送信信号全体の平均電力に対して非常に大きな瞬時電力を発生させる可能性があり、上記非線形増幅の影響を受け易い。
プレディストーション方式といった非線形増幅補償技術は、この問題の有効な解決策を提供するものであり、入出力特性を理想的な線形増幅特性T(x)に近づけることで、非希望波成分の増長を阻止する。しかしながら、いずれにしても、増幅特性R(x)の飽和点を超過するような過大入力を補償することはできず、図4の「クリップ無し」に示す送信スペクトルの歪みという形で非線形増幅の影響が現れる。
この問題を解決するためには、充分に大きい余裕を持つ増幅器を使用することが必要となるが、併せて、入力電力に上限値を設定して制限することで、増幅器の余裕の確保が容易となり、結果的に消費電力と設計費用を節約することができる。
図5は、デジタル信号処理部分で電力制限を行う回路(クリッピング回路)の単純な構成例を示す。この回路は、送信信号IチャンネルとQチャンネルの電力を電力変換部51で求め、設定閾値との大小関係を判定部52で判定し、閾値より大きい場合には、減衰率算出部53で該電力と該閾値に基づいて減衰率を導出する。遅延部55で、電力変換部51から減衰率算出部53の処理にかかるのと同じ時間だけ送信信号IチャンネルとQチャンネルの信号を遅延させた後、乗算部56で双方を該減衰率と乗算する。このようにして求められた電力包絡線は、図6(b)に示すようになり、図6(a)に示した電力制限をしない時と比較すると、クリッピング回路の効果が明確に認識される。
しかしながら、実際の通信装置には、送信信号の高調波成分を除去するため、1個乃至複数個の帯域制限フィルタが必要であり、これらが電力制限された信号のピーク電力を持ち上げてしまうという問題がある。これを避けるためには、クリッピング回路を帯域制限フィルタの後段に配置することが望ましいが、図5に示すような回路をそのまま用いると、図4の「単純なクリップ」で示すように、隣接帯域にスペクトルの広がりが現れてしまう。そのため、送信信号の周波数特性を保持したまま電力制限をする特願2002−241830号の明細書に記載のような発明も提案されている。
この発明は、図7に示すように、電力増幅器に入力される信号の振幅を制限するための振幅制限回路に関するものであって、入力信号の振幅値を算出する振幅変換器71と、予め設定された閾値と入力信号の振幅値とを比較し、この振幅値が閾値を越える区間を検出する判定器72と、入力信号の振幅値が最大となるピーク時刻、及びそのときのピーク値を各々検出するピーク検出器73と、ピーク値を用いて入力信号の振幅値を閾値以下に制限するための窓関数を生成する窓フィルタ74と、ピーク時刻と窓関数が最小値となる時刻とが一致するように入力信号を遅延させる遅延回路75と、遅延回路75の出力信号に窓関数を乗算する乗算器76とを備える。
上記特願2002−241830号の明細書に記載の発明は、上記した複数の問題点を解決することができるものの、実際には、判定器72及びピーク検出器73において、必ずしも正確に電力のピーク値を判別することができないという問題が残る。
図8は、増幅器入力段のアナログ信号に相当する本来の電力曲線(点線)と、それをサンプリングしたデジタル信号(丸印)のグラフである。図中の極大値付近に注目すると、本来の電力の極大値とデジタルでサンプリングした最大値との間に明白な差異が現れている。これは、電力制限回路の実運用時に閾値制限が不充分となる可能性を示唆しており、非線形増幅補償を妨げる大きな要因になると考えられる。
この問題を回避するため、差異の分だけ閾値を低く見積もる方法も考えられるが、過剰な制限による希望波成分の平均電力の低下や、周波数特性劣化の危険性を考慮すると、好ましい解決法とはいえない。また、電力制限回路以前でデジタルのサンプリング周波数を高速化すれば、二種類のピーク値の差異を縮め、閾値制限を限りなく厳密にすることができるが、単純な高速化は、非線形補償回路全体の規模と消費電力を級数的に増加させるため、実現は難しい。
そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、周辺回路に大きな影響を与えず、周波数特性を劣化させることもなく、本来のピーク値を精度良く求めることのできる高効率の電力制限回路を提供することを目的とする。
上記目的を達成するため、本発明は、電力増幅器に入力される信号の電力を制限するための電力制限回路であって、入力信号の電力値を算出する電力変換部と、該電力変換部で算出された電力値と、予め設定された閾値とを比較し、前記電力値が該閾値を越える区間を検出する判定部と、該判定部で検出された、前記入力信号の電力値が前記閾値を越える区間のうち、前記入力信号の電力値が最大となるピーク時刻を検出するピーク時刻検出部と、前記電力変換部で算出された電力値を補間する電力補間部と、該電力補間部で補間された電力値の包絡線と、前記ピーク時刻検出部で検出されたピーク時刻から、電力値のピーク値を選択する補間値選択部と、該補間値選択部で選択された電力のピーク値を用いて、前記入力信号の電力値を前記閾値以下に制限するための減衰関数を生成する関数生成部と、前記入力信号を遅延させる遅延部と、該遅延部の出力信号に、前記関数生成部で生成された減衰関数を乗算する乗算部とを備えることを特徴とする。
そして、本発明によれば、電力補間部によって電力包絡線の補間を行い、例えば、アナログ変換後の電力ピークレベルを推測して減衰率を算出することで、アナログ変換後に再び閾値を超過するような過大電力が発生する問題を解決し、厳密な閾値を持つ電力制限機能を提供することができる。これによって、過大入力時に見られる非希望波成分への電力漏洩を抑圧し、増幅器やデジタル回路の消費電力を過大に増加させることなく効率の良い通信システムの設計が可能となる。
また、本発明は、電力増幅器に入力される信号の電力を制限するための電力制限方法であって、入力信号の電力値を算出し、算出された電力値と、予め設定された閾値とを比較し、前記電力値が該閾値を越える区間を検出し、検出された、前記入力信号の電力値が前記閾値を越える区間のうち、前記入力信号の電力値が最大となるピーク時刻を検出し、前記算出された電力値を補間し、補間された電力値の包絡線と、前記検出されたピーク時刻から、電力値のピーク値を選択し、選択された電力のピーク値を用いて、前記入力信号の電力値を前記閾値以下に制限するための減衰関数を生成し、前記入力信号を遅延させ、遅延させた入力信号に、前記生成された減衰関数を乗算することを特徴とする。これによって、上述のように、厳密な閾値を持つ電力制限機能を提供することができ、効率の良い通信システムを設計することができる。
本発明は、電力増幅器に入力される信号の振幅を制限するための振幅制限回路であって、入力信号の振幅値を算出する振幅変換部と、該振幅変換部で算出された振幅値と、予め設定された閾値とを比較し、前記振幅値が該閾値を越える区間を検出する判定部と、該判定部で検出された、前記入力信号の振幅値が前記閾値を越える区間のうち、前記入力信号の振幅値が最大となるピーク時刻を検出するピーク時刻検出部と、前記振幅変換部で算出された振幅値を補間する振幅補間部と、該振幅補間部で補間された振幅値の包絡線と、前記ピーク時刻検出部で検出されたピーク時刻から、振幅値のピーク値を選択する補間値選択部と、該補間値選択部で選択された振幅のピーク値を用いて、前記入力信号の振幅値を前記閾値以下に制限するための減衰関数を生成する関数生成部と、前記入力信号を遅延させる遅延部と、該遅延部の出力信号に、前記関数生成部で生成された減衰関数を乗算する乗算部とを備えることを特徴とする。
本発明によれば、振幅補間部によって振幅包絡線の補間を行い、例えば、アナログ変換後の振幅ピークレベルを推測して減衰率を算出することで、アナログ変換後に再び閾値を超過するような過大電力が発生する問題を解決し、厳密な閾値を持つ振幅制限機能を提供することができる。これによって、過大入力時に見られる非希望波成分への電力漏洩を抑圧し、増幅器やデジタル回路の消費電力を過大に増加させることなく効率の良い通信システムの設計が可能となる。
さらに、本発明は、電力増幅器に入力される信号の振幅を制限するための振幅制限方法であって、入力信号の振幅値を算出し、算出された振幅値と、予め設定された閾値とを比較し、前記振幅値が該閾値を越える区間を検出し、検出された、前記入力信号の振幅値が前記閾値を越える区間のうち、前記入力信号の振幅値が最大となるピーク時刻を検出し、前記算出された振幅値を補間し、補間された振幅値の包絡線と、前記検出されたピーク時刻から、振幅値のピーク値を選択し、選択された振幅のピーク値を用いて、前記入力信号の振幅値を前記閾値以下に制限するための減衰関数を生成し、前記入力信号を遅延させ、遅延させた入力信号に、前記生成された減衰関数を乗算することを特徴とする。これによって、上述のように、厳密な閾値を持つ電力制限機能を提供することができ、効率の良い通信システムを設計することができる。
以上説明したように、本発明によれば、周辺回路に大きな影響を与えることなく、周波数特性の劣化を回避し、本来のピーク値を精度良く求めることができて高効率の電力制限回路等を提供することができる。
図1は、本発明にかかる電力制限回路の一実施の形態を示し、この電力制限回路は、送信信号の二つの成分であるIチャンネルとQチャンネルの電力を計算する電力変換部11と、電力変換部11で求めた電力が閾値を超過する時間を判定する判定部12と、判定部12で求めた時間帯の中で電力の極大点であるピーク時刻を検出するピーク時刻検出部13と、電力変換部11で求めた電力を補間する電力補間部14と、電力補間部14で補間された電力値から実際のアナログ電力レベルに最も近い電力値を推測する補間値選択部15と、補間値選択部15で求められたピーク値を用いて電力を抑圧する時間関数を生成する関数生成部16と、IチャンネルとQチャンネルを一定時間遅延させる遅延部17と、関数生成部16と遅延部17の出力を乗算する乗算部18とで構成される。
次に、上記構成を有する電力制限回路の動作について詳細に説明する。
電力変換部11は、送信信号のIチャンネル及びQチャンネルの電力を算出する。Iチャンネルの振幅値をI、Qチャンネルの振幅値をQとすると、送信信号の電力Pは、式1aのように表される。あるいは、式1bに示すように、電力の平方根の絶対値を求めることにより、振幅の次元で表現することもできる。この場合には、後述の判定部12の設定閾値と関数生成部16の減衰係数Aの次元も合わせることが必要である。
Figure 2005057532
次に、判定部12は、電力変換部11で求めた瞬時値Pを閾値と比較し、これを超過する時間帯を判定する。該閾値は任意の値とすることができ、電力増幅器の出力が飽和しない程度に大きな電力値を見積もることにより、非希望波成分への電力漏洩を抑圧することができる。
ピーク時刻検出部13は、判定部12で判定した閾値超過時間の中で、電力の時間微分の符号が正から負に反転する時点を監視し、電力包絡線の極大点であるピーク時刻τを検出する。
電力補間部14は、本発明の電力制限機能を特徴付ける部位であり、電力変換部11で求めた電力の包絡線の補間を行なう。この電力補間部14は、例えば、図2に示すように、零値挿入部21とデジタルフィルタ部22とで構成される典型的なインターポレーションフィルタ(G.Oetken and etc, “A Computer Program for Digital Interpolator Design," IEEE. Programs for Digital Signal Processing. IEEE Press. New York: John Wiley & Sons, Chapter8.1. 1979)の構成を有し、デジタル信号をレート変換した上で補間する。
まず、零値挿入部21において、入力信号x(n)の各々の点間にU−1個の零値を挿入し、アップサンプリングする。その出力y(m)は、式2のように表される。ここで、Uは自然数であり、x(n)の標本化周波数をU倍に高速化したものがy(m)のそれとなる。この過程のスペクトルを見ると、2πl/U (l=1,2,…)の高周波数を中心に基本帯域の像が現れるため、デジタルフィルタ部22でこれを除去する。ここで、振動の大きい信号を補間すると、極小点付近において補間値に負の電力が現れることがあるが、閾値を超過する大きな信号にのみ注目すればよいため無視することができる。
Figure 2005057532
次に、補間値選択部15では、補間曲線y(m)の中からピーク時刻τを中心とした2U−1個のy(Uτ±k)(k=0,1,2,…,U−1)を抜き出し、その中から最大のものを最も厳密なピークの推測値として選択し、関数生成部16に渡す。選択された最大点時刻とピーク時刻τの間の微少な時間差は、無視できるものであり、補間率Uを大きくすることで、デジタルフィルタ部の規模が若干拡大するものの、ピークの推測値をより厳密に求めることができる。
関数生成部16は、検出ピーク時刻に相当するIチャンネルとQチャンネルの送信信号振幅を抑圧するための減衰関数を生成する。減衰関数のパラメータとして用いる減衰率1/Aは、判定部12で設定した閾値をTH、補間値選択部15で選択したピーク推測値をLMと置くと式3aで表される。あるいは、電力変換部11において出力の次元に振幅を選択すると、式3bのように表される。関数の減衰量が最大になる時刻とピーク時刻とが一致するように、遅延部17において送信信号IチャンネルとQチャンネルの遅延量を調整し、乗算部18においてIチャンネルとQチャンネル各々に同じ減衰関数を乗算する。
Figure 2005057532
減衰関数w(t)の例として、単位サンプル関数(インパルス)δ(t−τ)を用いた例を式4に示す。δ(x)は、x=0の以外のあらゆる範囲において0を持ち、x=0でのみ1となる関数である。すなわち、式4は、t=τのピーク時刻においてのみ減衰し、それ以外では1となる関数で、図5の単純クリッピング回路中の減衰率算出部53と等価である。
Figure 2005057532
背景技術の説明において既述の通り、単純クリッピング回路は、被フィルタ信号に適していないため、w(t)の基底に窓関数を用いる方法が好ましい。窓関数は、中心の極点に向かう程減衰量が増す左右対称型の時間関数であり、遅延部17で送信信号のピーク時刻を該中心点と一致させ、乗算部18にて双方の乗算をすることで、ピーク値を閾値以下に制限するとともに、その近傍も緩やかに減衰させる。これにより、ピーク点とその周囲の周波数特性を略々劣化させずに減衰させることができる。例えば、特願2002−241830号の明細書に記載された式5を用いて、第2項目の係数aを本発明の減衰率1/
Aを用いてa=(1−A)/2とすれば、さらなる制限能力の向上を期待できる。
Figure 2005057532
尚、上記の電力補間部14の説明において、インターポレーションフィルタの用例を示したが、より厳密な推測や、さらなる小規模化といった個々の目的に適う補間法に代用することも可能である。例えば、ラグランジュ補間は、信号包絡線の最大周波数に対し充分大きい標本化周波数をもって補間しないと発散を起こす危険性があるが、畳み込みの計算が必要なインターポレーションフィルタに比べ、演算の規模を抑え易いといった利点を持つ。
また、上記説明においては、電力変換部11は、送信信号のIチャンネル及びQチャンネルの電力を算出して、この電力値に基づいて電力制限を行う回路を中心に説明したが、電力変換部の代わりに、式1bで示した電力の平方根の絶対値を求める振幅変換部を設け、振幅変換部によって算出された振幅値に基づき、判定部12以下で振幅の次元でデータを取り扱うことにより、図1に示した電力制限回路と同様の構成を有する振幅制限回路を提供することができる。
本発明にかかる電力制限回路の一実施の形態を示すブロック図である。 図1の電力制限回路の電力補間部を示すブロック図である。 増幅器の入出力特性を示すグラフである。 送信スペクトルに及ぼすクリッピングの効果を示すグラフである。 従来のクリッピング回路の一例を示すブロック図である。 図5に示したクリッピング回路前後の信号を比較したグラフであって、(a)は回路前の電力信号を、(b)は回路後の電力信号を示す。 特願2002−241830号の明細書に記載の振幅制限回路を示すブロック図である。 補間前後で極大値の見積もりに差異が現れることの一例を示すグラフである。
符号の説明
11 電力変換部
12 判定部
13 ピーク時刻検出部
14 電力補間部
15 補間値選択部
16 関数生成部
17 遅延部
18 乗算部
21 零値挿入部
22 デジタルフィルタ部

Claims (4)

  1. 電力増幅器に入力される信号の電力を制限するための電力制限回路であって、
    入力信号の電力値を算出する電力変換部と、
    該電力変換部で算出された電力値と、予め設定された閾値とを比較し、前記電力値が該閾値を越える区間を検出する判定部と、
    該判定部で検出された、前記入力信号の電力値が前記閾値を越える区間のうち、前記入力信号の電力値が最大となるピーク時刻を検出するピーク時刻検出部と、
    前記電力変換部で算出された電力値を補間する電力補間部と、
    該電力補間部で補間された電力値の包絡線と、前記ピーク時刻検出部で検出されたピーク時刻から、電力値のピーク値を選択する補間値選択部と、
    該補間値選択部で選択された電力のピーク値を用いて、前記入力信号の電力値を前記閾値以下に制限するための減衰関数を生成する関数生成部と、
    前記入力信号を遅延させる遅延部と、
    該遅延部の出力信号に、前記関数生成部で生成された減衰関数を乗算する乗算部とを備えることを特徴とする電力制限回路。
  2. 電力増幅器に入力される信号の電力を制限するための電力制限方法であって、
    入力信号の電力値を算出し、
    算出された電力値と、予め設定された閾値とを比較し、前記電力値が該閾値を越える区間を検出し、
    検出された、前記入力信号の電力値が前記閾値を越える区間のうち、前記入力信号の電力値が最大となるピーク時刻を検出し、
    前記算出された電力値を補間し、
    補間された電力値の包絡線と、前記検出されたピーク時刻から、電力値のピーク値を選択し、
    選択された電力のピーク値を用いて、前記入力信号の電力値を前記閾値以下に制限するための減衰関数を生成し、
    前記入力信号を遅延させ、
    遅延させた入力信号に、前記生成された減衰関数を乗算することを特徴とする電力制限方法。
  3. 電力増幅器に入力される信号の振幅を制限するための振幅制限回路であって、
    入力信号の振幅値を算出する振幅変換部と、
    該振幅変換部で算出された振幅値と、予め設定された閾値とを比較し、前記振幅値が該閾値を越える区間を検出する判定部と、
    該判定部で検出された、前記入力信号の振幅値が前記閾値を越える区間のうち、前記入力信号の振幅値が最大となるピーク時刻を検出するピーク時刻検出部と、
    前記振幅変換部で算出された振幅値を補間する振幅補間部と、
    該振幅補間部で補間された振幅値の包絡線と、前記ピーク時刻検出部で検出されたピーク時刻から、振幅値のピーク値を選択する補間値選択部と、
    該補間値選択部で選択された振幅のピーク値を用いて、前記入力信号の振幅値を前記閾値以下に制限するための減衰関数を生成する関数生成部と、
    前記入力信号を遅延させる遅延部と、
    該遅延部の出力信号に、前記関数生成部で生成された減衰関数を乗算する乗算部とを備えることを特徴とする振幅制限回路。
  4. 電力増幅器に入力される信号の振幅を制限するための振幅制限方法であって、
    入力信号の振幅値を算出し、
    算出された振幅値と、予め設定された閾値とを比較し、前記振幅値が該閾値を越える区間を検出し、
    検出された、前記入力信号の振幅値が前記閾値を越える区間のうち、前記入力信号の振幅値が最大となるピーク時刻を検出し、
    前記算出された振幅値を補間し、
    補間された振幅値の包絡線と、前記検出されたピーク時刻から、振幅値のピーク値を選択し、
    選択された振幅のピーク値を用いて、前記入力信号の振幅値を前記閾値以下に制限するための減衰関数を生成し、
    前記入力信号を遅延させ、
    遅延させた入力信号に、前記生成された減衰関数を乗算することを特徴とする振幅制限方法。
JP2003286832A 2003-08-05 2003-08-05 電力制限回路 Pending JP2005057532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003286832A JP2005057532A (ja) 2003-08-05 2003-08-05 電力制限回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003286832A JP2005057532A (ja) 2003-08-05 2003-08-05 電力制限回路

Publications (1)

Publication Number Publication Date
JP2005057532A true JP2005057532A (ja) 2005-03-03

Family

ID=34366017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003286832A Pending JP2005057532A (ja) 2003-08-05 2003-08-05 電力制限回路

Country Status (1)

Country Link
JP (1) JP2005057532A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261969A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 歪補償装置
WO2006103924A1 (ja) * 2005-03-25 2006-10-05 Matsushita Electric Industrial Co., Ltd. ピーク電力抑圧装置及びピーク電力抑圧方法
JP2007194889A (ja) * 2006-01-19 2007-08-02 Hitachi Kokusai Electric Inc 送信機
JP2010004224A (ja) * 2008-06-19 2010-01-07 Fujitsu Ltd 振幅抑圧装置および信号送信装置
JP2013118447A (ja) * 2011-12-01 2013-06-13 Fujitsu Ltd ピーク抑圧装置、無線通信装置及びピーク抑圧方法
WO2014185214A1 (ja) * 2013-05-13 2014-11-20 株式会社日立ハイテクノロジーズ 信号パルス検出装置、質量分析装置、および信号パルス検出方法
WO2024043536A1 (ko) * 2022-08-26 2024-02-29 삼성전자 주식회사 무선 통신의 송신 전력을 제어하는 방법 및 그 방법을 적용한 전자 장치

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261969A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 歪補償装置
JP4652091B2 (ja) * 2005-03-16 2011-03-16 富士通株式会社 歪補償装置
WO2006103924A1 (ja) * 2005-03-25 2006-10-05 Matsushita Electric Industrial Co., Ltd. ピーク電力抑圧装置及びピーク電力抑圧方法
JP2007194889A (ja) * 2006-01-19 2007-08-02 Hitachi Kokusai Electric Inc 送信機
JP4625410B2 (ja) * 2006-01-19 2011-02-02 株式会社日立国際電気 送信機
JP2010004224A (ja) * 2008-06-19 2010-01-07 Fujitsu Ltd 振幅抑圧装置および信号送信装置
JP2013118447A (ja) * 2011-12-01 2013-06-13 Fujitsu Ltd ピーク抑圧装置、無線通信装置及びピーク抑圧方法
WO2014185214A1 (ja) * 2013-05-13 2014-11-20 株式会社日立ハイテクノロジーズ 信号パルス検出装置、質量分析装置、および信号パルス検出方法
JP2014222165A (ja) * 2013-05-13 2014-11-27 株式会社日立ハイテクノロジーズ 信号パルス検出装置、質量分析装置、および信号パルス検出方法
WO2024043536A1 (ko) * 2022-08-26 2024-02-29 삼성전자 주식회사 무선 통신의 송신 전력을 제어하는 방법 및 그 방법을 적용한 전자 장치

Similar Documents

Publication Publication Date Title
KR101083944B1 (ko) 입력신호의 전력변화에 따른 적응성 cfr 장치 및 그방법
US7873116B2 (en) Transmitter
US7839951B2 (en) Dynamic crest factor reduction system
US7756216B2 (en) Signal peak voltage suppression apparatus
US8369809B2 (en) Crest factor reduction
JP2000307549A (ja) 基地局装置及びピーク電力抑圧方法
JP3863509B2 (ja) 信号におけるピーク電力振幅をスケーリングするための方法および対応する送信機
EP1360760B1 (en) Amplitude limitation
CN101150357A (zh) 削除峰值功率的方法
JPWO2010074187A1 (ja) 電力制限回路
JP3439696B2 (ja) 送信帯域制限フィルタ装置および送信装置
JPWO2010061914A1 (ja) ピーク抑圧装置およびピーク抑圧方法
JP5085896B2 (ja) 信号ピーク電圧抑圧装置
US20060029158A1 (en) Amplitude peak cancellation
JP2005057532A (ja) 電力制限回路
US9042434B2 (en) Filter
JP3702829B2 (ja) ピークファクタ低減装置
JP6020599B2 (ja) ピーク抑圧装置及びピーク抑圧方法
JP4288458B2 (ja) 振幅制限回路及びcdma通信装置
JP5736999B2 (ja) ピーク抑圧装置、ピーク抑圧方法、および無線通信装置
JP2007306346A (ja) 電力制限回路
US20030137949A1 (en) Method and an electronic circuit for clipping of signals
JP2007251341A (ja) 送信機
JP2003046480A (ja) ピークリミッタ及びマルチキャリア増幅装置
JP2003174370A (ja) 非線形補償回路と基地局装置および送信電力クリップ方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090728