JP2005057532A - Electric power limiting circuit - Google Patents
Electric power limiting circuit Download PDFInfo
- Publication number
- JP2005057532A JP2005057532A JP2003286832A JP2003286832A JP2005057532A JP 2005057532 A JP2005057532 A JP 2005057532A JP 2003286832 A JP2003286832 A JP 2003286832A JP 2003286832 A JP2003286832 A JP 2003286832A JP 2005057532 A JP2005057532 A JP 2005057532A
- Authority
- JP
- Japan
- Prior art keywords
- value
- power
- amplitude
- input signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Transmitters (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
Description
本発明は、電力制限回路に関し、特に、移動体通信システムの端末及び基地局が備える電力増幅器の入力電力に制限を設ける回路に関する。 The present invention relates to a power limiting circuit, and more particularly to a circuit for limiting the input power of a power amplifier provided in a terminal and a base station of a mobile communication system.
近年のデジタル移動体無線通信システムでは、利用者の増加に伴い、周波数帯域の利用率の向上が課題となっている。従来の多重接続方式では、１チャンネルの占有帯域を狭くし、周波数チャンネルを増やすことで帯域利用効率を高めてきた。しかし、高速通信の要望の高まりに伴い、１チャンネルの占有帯域を広く取る代わりに、高速通信の特徴を生かし、帯域利用効率を高める方式が注目されている。その方式の一つであるＣＤＭＡ（Code Division Multiple Access：符号分割多重接続）は、広い周波数帯域の中で、異なる符号を持つ複数のチャンネル信号を多重化する方式であり、基地局や端末の消費電力が大きくなり易い等の問題もあるが、干渉や傍受に対して優れた耐性を備え、携帯電話等への利用が見込まれている。 In recent digital mobile radio communication systems, with an increase in users, an improvement in frequency band utilization has become an issue. In the conventional multiple connection method, the band use efficiency has been improved by narrowing the occupied band of one channel and increasing the frequency channels. However, with the growing demand for high-speed communication, instead of taking a wide occupied band for one channel, a method for increasing the band utilization efficiency by taking advantage of the characteristics of high-speed communication has been attracting attention. CDMA (Code Division Multiple Access), which is one of the methods, is a method of multiplexing a plurality of channel signals having different codes in a wide frequency band, and is consumed by base stations and terminals. Although there is a problem that electric power tends to increase, it has excellent resistance to interference and interception, and is expected to be used for mobile phones and the like.
ところで、無線通信において、電力増幅器は重要な役割を有する。一般的に、増幅器の入出力特性は、図３のＲ（ｘ）に示すように、入力電力が大きくなるにつれて出力の損失が増大し、増幅の非線形的傾向が顕著となる。この非線形領域を使用すると、相互変調として知られる非希望波成分への電力漏洩が発生し、伝送ビットエラー率の増大を招く。ＣＤＭＡ方式の送信信号は、多重化の結果、送信信号全体の平均電力に対して非常に大きな瞬時電力を発生させる可能性があり、上記非線形増幅の影響を受け易い。 By the way, in wireless communication, a power amplifier has an important role. In general, the input / output characteristics of an amplifier, as indicated by R (x) in FIG. 3, increase the output loss as the input power increases, and the nonlinear tendency of amplification becomes significant. When this nonlinear region is used, power leakage to undesired wave components known as intermodulation occurs, leading to an increase in transmission bit error rate. As a result of multiplexing, a CDMA transmission signal may generate very large instantaneous power with respect to the average power of the entire transmission signal, and is easily affected by the nonlinear amplification.
プレディストーション方式といった非線形増幅補償技術は、この問題の有効な解決策を提供するものであり、入出力特性を理想的な線形増幅特性Ｔ（ｘ）に近づけることで、非希望波成分の増長を阻止する。しかしながら、いずれにしても、増幅特性Ｒ（ｘ）の飽和点を超過するような過大入力を補償することはできず、図４の「クリップ無し」に示す送信スペクトルの歪みという形で非線形増幅の影響が現れる。 Non-linear amplification compensation techniques such as predistortion provide an effective solution to this problem, and increase the undesired wave components by bringing the input / output characteristics closer to the ideal linear amplification characteristics T (x). Stop. However, in any case, it is not possible to compensate for an excessive input exceeding the saturation point of the amplification characteristic R (x), and non-linear amplification in the form of distortion of the transmission spectrum shown as “no clipping” in FIG. The effect appears.
この問題を解決するためには、充分に大きい余裕を持つ増幅器を使用することが必要となるが、併せて、入力電力に上限値を設定して制限することで、増幅器の余裕の確保が容易となり、結果的に消費電力と設計費用を節約することができる。 In order to solve this problem, it is necessary to use an amplifier with a sufficiently large margin. At the same time, it is easy to secure a margin for the amplifier by setting an upper limit value for the input power and limiting it. As a result, power consumption and design cost can be saved.
図５は、デジタル信号処理部分で電力制限を行う回路（クリッピング回路）の単純な構成例を示す。この回路は、送信信号ＩチャンネルとＱチャンネルの電力を電力変換部５１で求め、設定閾値との大小関係を判定部５２で判定し、閾値より大きい場合には、減衰率算出部５３で該電力と該閾値に基づいて減衰率を導出する。遅延部５５で、電力変換部５１から減衰率算出部５３の処理にかかるのと同じ時間だけ送信信号ＩチャンネルとＱチャンネルの信号を遅延させた後、乗算部５６で双方を該減衰率と乗算する。このようにして求められた電力包絡線は、図６（ｂ）に示すようになり、図６（ａ）に示した電力制限をしない時と比較すると、クリッピング回路の効果が明確に認識される。
FIG. 5 shows a simple configuration example of a circuit (clipping circuit) that limits power in the digital signal processing portion. In this circuit, the
しかしながら、実際の通信装置には、送信信号の高調波成分を除去するため、１個乃至複数個の帯域制限フィルタが必要であり、これらが電力制限された信号のピーク電力を持ち上げてしまうという問題がある。これを避けるためには、クリッピング回路を帯域制限フィルタの後段に配置することが望ましいが、図５に示すような回路をそのまま用いると、図４の「単純なクリップ」で示すように、隣接帯域にスペクトルの広がりが現れてしまう。そのため、送信信号の周波数特性を保持したまま電力制限をする特願２００２−２４１８３０号の明細書に記載のような発明も提案されている。 However, an actual communication device needs one or more band limiting filters to remove the harmonic components of the transmission signal, which raises the peak power of the power limited signal. There is. In order to avoid this, it is desirable to arrange the clipping circuit after the band limiting filter. However, if the circuit as shown in FIG. 5 is used as it is, as shown by “simple clip” in FIG. The spread of the spectrum appears. Therefore, an invention as described in the specification of Japanese Patent Application No. 2002-241830 in which power is limited while maintaining the frequency characteristics of a transmission signal has been proposed.
この発明は、図７に示すように、電力増幅器に入力される信号の振幅を制限するための振幅制限回路に関するものであって、入力信号の振幅値を算出する振幅変換器７１と、予め設定された閾値と入力信号の振幅値とを比較し、この振幅値が閾値を越える区間を検出する判定器７２と、入力信号の振幅値が最大となるピーク時刻、及びそのときのピーク値を各々検出するピーク検出器７３と、ピーク値を用いて入力信号の振幅値を閾値以下に制限するための窓関数を生成する窓フィルタ７４と、ピーク時刻と窓関数が最小値となる時刻とが一致するように入力信号を遅延させる遅延回路７５と、遅延回路７５の出力信号に窓関数を乗算する乗算器７６とを備える。
As shown in FIG. 7, the present invention relates to an amplitude limiting circuit for limiting the amplitude of a signal input to a power amplifier, an
上記特願２００２−２４１８３０号の明細書に記載の発明は、上記した複数の問題点を解決することができるものの、実際には、判定器７２及びピーク検出器７３において、必ずしも正確に電力のピーク値を判別することができないという問題が残る。
Although the invention described in the specification of the above Japanese Patent Application No. 2002-241830 can solve the above-described plurality of problems, in practice, in the
図８は、増幅器入力段のアナログ信号に相当する本来の電力曲線（点線）と、それをサンプリングしたデジタル信号（丸印）のグラフである。図中の極大値付近に注目すると、本来の電力の極大値とデジタルでサンプリングした最大値との間に明白な差異が現れている。これは、電力制限回路の実運用時に閾値制限が不充分となる可能性を示唆しており、非線形増幅補償を妨げる大きな要因になると考えられる。 FIG. 8 is a graph of an original power curve (dotted line) corresponding to an analog signal of an amplifier input stage and a digital signal (circle) sampled from the original power curve. When attention is paid to the vicinity of the maximum value in the figure, a clear difference appears between the maximum value of the original power and the maximum value sampled digitally. This suggests the possibility of insufficient threshold limitation during actual operation of the power limiting circuit, and is considered to be a major factor hindering nonlinear amplification compensation.
この問題を回避するため、差異の分だけ閾値を低く見積もる方法も考えられるが、過剰な制限による希望波成分の平均電力の低下や、周波数特性劣化の危険性を考慮すると、好ましい解決法とはいえない。また、電力制限回路以前でデジタルのサンプリング周波数を高速化すれば、二種類のピーク値の差異を縮め、閾値制限を限りなく厳密にすることができるが、単純な高速化は、非線形補償回路全体の規模と消費電力を級数的に増加させるため、実現は難しい。 In order to avoid this problem, a method can be considered in which the threshold value is estimated to be lower by the difference.However, in consideration of a decrease in the average power of the desired wave component due to excessive limitation and the risk of frequency characteristic deterioration, the preferred solution I can't say that. In addition, if the digital sampling frequency is increased before the power limiting circuit, the difference between the two types of peak values can be reduced and the threshold limit can be made as strict as possible. This is difficult to achieve because it increases the scale and power consumption in a series.
そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、周辺回路に大きな影響を与えず、周波数特性を劣化させることもなく、本来のピーク値を精度良く求めることのできる高効率の電力制限回路を提供することを目的とする。 Therefore, the present invention has been made in view of the above problems in the prior art, and can accurately obtain the original peak value without significantly affecting the peripheral circuits and without deteriorating the frequency characteristics. An object of the present invention is to provide a highly efficient power limiting circuit capable of performing the above.
上記目的を達成するため、本発明は、電力増幅器に入力される信号の電力を制限するための電力制限回路であって、入力信号の電力値を算出する電力変換部と、該電力変換部で算出された電力値と、予め設定された閾値とを比較し、前記電力値が該閾値を越える区間を検出する判定部と、該判定部で検出された、前記入力信号の電力値が前記閾値を越える区間のうち、前記入力信号の電力値が最大となるピーク時刻を検出するピーク時刻検出部と、前記電力変換部で算出された電力値を補間する電力補間部と、該電力補間部で補間された電力値の包絡線と、前記ピーク時刻検出部で検出されたピーク時刻から、電力値のピーク値を選択する補間値選択部と、該補間値選択部で選択された電力のピーク値を用いて、前記入力信号の電力値を前記閾値以下に制限するための減衰関数を生成する関数生成部と、前記入力信号を遅延させる遅延部と、該遅延部の出力信号に、前記関数生成部で生成された減衰関数を乗算する乗算部とを備えることを特徴とする。 In order to achieve the above object, the present invention provides a power limiting circuit for limiting the power of a signal input to a power amplifier, the power converting unit for calculating the power value of the input signal, and the power converting unit. The calculated power value is compared with a preset threshold value, a determination unit that detects a section where the power value exceeds the threshold value, and the power value of the input signal detected by the determination unit is the threshold value A peak time detection unit that detects a peak time at which the power value of the input signal is maximum, a power interpolation unit that interpolates the power value calculated by the power conversion unit, and the power interpolation unit. An interpolation value selection unit that selects a peak value of the power value from the envelope of the interpolated power value and the peak time detected by the peak time detection unit, and the peak value of the power selected by the interpolation value selection unit The power value of the input signal is A function generator for generating an attenuation function for limiting the value to a value below, a delay unit for delaying the input signal, and a multiplier for multiplying the output signal of the delay unit by the attenuation function generated by the function generator It is characterized by providing.
そして、本発明によれば、電力補間部によって電力包絡線の補間を行い、例えば、アナログ変換後の電力ピークレベルを推測して減衰率を算出することで、アナログ変換後に再び閾値を超過するような過大電力が発生する問題を解決し、厳密な閾値を持つ電力制限機能を提供することができる。これによって、過大入力時に見られる非希望波成分への電力漏洩を抑圧し、増幅器やデジタル回路の消費電力を過大に増加させることなく効率の良い通信システムの設計が可能となる。 According to the present invention, the power interpolation unit interpolates the power envelope, for example, estimates the power peak level after analog conversion and calculates the attenuation rate, so that the threshold is again exceeded after analog conversion. It is possible to solve the problem of excessive power generation and provide a power limiting function having a strict threshold. As a result, it is possible to suppress power leakage to undesired wave components seen at excessive input, and to design an efficient communication system without excessively increasing the power consumption of amplifiers and digital circuits.
また、本発明は、電力増幅器に入力される信号の電力を制限するための電力制限方法であって、入力信号の電力値を算出し、算出された電力値と、予め設定された閾値とを比較し、前記電力値が該閾値を越える区間を検出し、検出された、前記入力信号の電力値が前記閾値を越える区間のうち、前記入力信号の電力値が最大となるピーク時刻を検出し、前記算出された電力値を補間し、補間された電力値の包絡線と、前記検出されたピーク時刻から、電力値のピーク値を選択し、選択された電力のピーク値を用いて、前記入力信号の電力値を前記閾値以下に制限するための減衰関数を生成し、前記入力信号を遅延させ、遅延させた入力信号に、前記生成された減衰関数を乗算することを特徴とする。これによって、上述のように、厳密な閾値を持つ電力制限機能を提供することができ、効率の良い通信システムを設計することができる。 The present invention is also a power limiting method for limiting the power of a signal input to a power amplifier, wherein the power value of the input signal is calculated, and the calculated power value and a preset threshold value are calculated. Comparing, detecting a section where the power value exceeds the threshold, and detecting a peak time at which the power value of the input signal is maximum in the detected section where the power value of the input signal exceeds the threshold. , Interpolating the calculated power value, selecting a peak value of the power value from the envelope of the interpolated power value and the detected peak time, and using the selected power peak value, An attenuation function for limiting the power value of the input signal to be equal to or less than the threshold is generated, the input signal is delayed, and the delayed input signal is multiplied by the generated attenuation function. Thus, as described above, a power limiting function having a strict threshold value can be provided, and an efficient communication system can be designed.
本発明は、電力増幅器に入力される信号の振幅を制限するための振幅制限回路であって、入力信号の振幅値を算出する振幅変換部と、該振幅変換部で算出された振幅値と、予め設定された閾値とを比較し、前記振幅値が該閾値を越える区間を検出する判定部と、該判定部で検出された、前記入力信号の振幅値が前記閾値を越える区間のうち、前記入力信号の振幅値が最大となるピーク時刻を検出するピーク時刻検出部と、前記振幅変換部で算出された振幅値を補間する振幅補間部と、該振幅補間部で補間された振幅値の包絡線と、前記ピーク時刻検出部で検出されたピーク時刻から、振幅値のピーク値を選択する補間値選択部と、該補間値選択部で選択された振幅のピーク値を用いて、前記入力信号の振幅値を前記閾値以下に制限するための減衰関数を生成する関数生成部と、前記入力信号を遅延させる遅延部と、該遅延部の出力信号に、前記関数生成部で生成された減衰関数を乗算する乗算部とを備えることを特徴とする。 The present invention is an amplitude limiting circuit for limiting the amplitude of a signal input to a power amplifier, an amplitude converter that calculates an amplitude value of an input signal, an amplitude value calculated by the amplitude converter, A determination unit that compares a threshold value set in advance and detects a section in which the amplitude value exceeds the threshold value; and a section that is detected by the determination unit and in which the amplitude value of the input signal exceeds the threshold value, A peak time detection unit for detecting a peak time at which the amplitude value of the input signal is maximum, an amplitude interpolation unit for interpolating the amplitude value calculated by the amplitude conversion unit, and an envelope of the amplitude value interpolated by the amplitude interpolation unit An interpolation value selection unit that selects a peak value of an amplitude value from a line and a peak time detected by the peak time detection unit, and the peak value of the amplitude selected by the interpolation value selection unit, and the input signal To limit the amplitude value of A function generation unit that generates an attenuation function; a delay unit that delays the input signal; and a multiplication unit that multiplies the output signal of the delay unit by the attenuation function generated by the function generation unit. To do.
本発明によれば、振幅補間部によって振幅包絡線の補間を行い、例えば、アナログ変換後の振幅ピークレベルを推測して減衰率を算出することで、アナログ変換後に再び閾値を超過するような過大電力が発生する問題を解決し、厳密な閾値を持つ振幅制限機能を提供することができる。これによって、過大入力時に見られる非希望波成分への電力漏洩を抑圧し、増幅器やデジタル回路の消費電力を過大に増加させることなく効率の良い通信システムの設計が可能となる。 According to the present invention, an amplitude envelope is interpolated by the amplitude interpolator, and, for example, an attenuation peak is calculated by estimating the amplitude peak level after analog conversion so that the threshold is exceeded again after analog conversion. It is possible to solve the problem of power generation and provide an amplitude limiting function having a strict threshold value. As a result, it is possible to suppress power leakage to undesired wave components seen at excessive input, and to design an efficient communication system without excessively increasing the power consumption of amplifiers and digital circuits.
さらに、本発明は、電力増幅器に入力される信号の振幅を制限するための振幅制限方法であって、入力信号の振幅値を算出し、算出された振幅値と、予め設定された閾値とを比較し、前記振幅値が該閾値を越える区間を検出し、検出された、前記入力信号の振幅値が前記閾値を越える区間のうち、前記入力信号の振幅値が最大となるピーク時刻を検出し、前記算出された振幅値を補間し、補間された振幅値の包絡線と、前記検出されたピーク時刻から、振幅値のピーク値を選択し、選択された振幅のピーク値を用いて、前記入力信号の振幅値を前記閾値以下に制限するための減衰関数を生成し、前記入力信号を遅延させ、遅延させた入力信号に、前記生成された減衰関数を乗算することを特徴とする。これによって、上述のように、厳密な閾値を持つ電力制限機能を提供することができ、効率の良い通信システムを設計することができる。 Furthermore, the present invention provides an amplitude limiting method for limiting the amplitude of a signal input to a power amplifier, and calculates an amplitude value of an input signal, and calculates the calculated amplitude value and a preset threshold value. Comparing, detecting a section where the amplitude value exceeds the threshold value, and detecting a peak time at which the amplitude value of the input signal is maximum in the detected section where the amplitude value of the input signal exceeds the threshold value. , Interpolating the calculated amplitude value, selecting the peak value of the amplitude value from the envelope of the interpolated amplitude value and the detected peak time, and using the peak value of the selected amplitude, An attenuation function for limiting the amplitude value of the input signal to be equal to or less than the threshold is generated, the input signal is delayed, and the delayed input signal is multiplied by the generated attenuation function. Thus, as described above, a power limiting function having a strict threshold value can be provided, and an efficient communication system can be designed.
以上説明したように、本発明によれば、周辺回路に大きな影響を与えることなく、周波数特性の劣化を回避し、本来のピーク値を精度良く求めることができて高効率の電力制限回路等を提供することができる。 As described above, according to the present invention, a high-efficiency power limiting circuit or the like can be obtained by avoiding deterioration of frequency characteristics and accurately obtaining an original peak value without greatly affecting peripheral circuits. Can be provided.
図１は、本発明にかかる電力制限回路の一実施の形態を示し、この電力制限回路は、送信信号の二つの成分であるＩチャンネルとＱチャンネルの電力を計算する電力変換部１１と、電力変換部１１で求めた電力が閾値を超過する時間を判定する判定部１２と、判定部１２で求めた時間帯の中で電力の極大点であるピーク時刻を検出するピーク時刻検出部１３と、電力変換部１１で求めた電力を補間する電力補間部１４と、電力補間部１４で補間された電力値から実際のアナログ電力レベルに最も近い電力値を推測する補間値選択部１５と、補間値選択部１５で求められたピーク値を用いて電力を抑圧する時間関数を生成する関数生成部１６と、ＩチャンネルとＱチャンネルを一定時間遅延させる遅延部１７と、関数生成部１６と遅延部１７の出力を乗算する乗算部１８とで構成される。
FIG. 1 shows an embodiment of a power limiting circuit according to the present invention. The power limiting circuit includes a power converter 11 for calculating the power of I channel and Q channel, which are two components of a transmission signal, A
次に、上記構成を有する電力制限回路の動作について詳細に説明する。 Next, the operation of the power limiting circuit having the above configuration will be described in detail.
電力変換部１１は、送信信号のＩチャンネル及びＱチャンネルの電力を算出する。Ｉチャンネルの振幅値をＩ、Ｑチャンネルの振幅値をＱとすると、送信信号の電力Ｐは、式１ａのように表される。あるいは、式１ｂに示すように、電力の平方根の絶対値を求めることにより、振幅の次元で表現することもできる。この場合には、後述の判定部１２の設定閾値と関数生成部１６の減衰係数Ａの次元も合わせることが必要である。
The power conversion unit 11 calculates the power of the I channel and the Q channel of the transmission signal. Assuming that the amplitude value of the I channel is I and the amplitude value of the Q channel is Q, the power P of the transmission signal is expressed as Equation 1a. Alternatively, as shown in Equation 1b, the absolute value of the square root of power can be obtained and expressed in the dimension of amplitude. In this case, it is necessary to match the setting threshold value of the
次に、判定部１２は、電力変換部１１で求めた瞬時値Ｐを閾値と比較し、これを超過する時間帯を判定する。該閾値は任意の値とすることができ、電力増幅器の出力が飽和しない程度に大きな電力値を見積もることにより、非希望波成分への電力漏洩を抑圧することができる。
Next, the
ピーク時刻検出部１３は、判定部１２で判定した閾値超過時間の中で、電力の時間微分の符号が正から負に反転する時点を監視し、電力包絡線の極大点であるピーク時刻τを検出する。
The peak
電力補間部１４は、本発明の電力制限機能を特徴付ける部位であり、電力変換部１１で求めた電力の包絡線の補間を行なう。この電力補間部１４は、例えば、図２に示すように、零値挿入部２１とデジタルフィルタ部２２とで構成される典型的なインターポレーションフィルタ（G.Oetken and etc, “A Computer Program for Digital Interpolator Design," IEEE. Programs for Digital Signal Processing. IEEE Press. New York: John Wiley & Sons, Chapter8.1. 1979）の構成を有し、デジタル信号をレート変換した上で補間する。
The
まず、零値挿入部２１において、入力信号ｘ（ｎ）の各々の点間にＵ−１個の零値を挿入し、アップサンプリングする。その出力ｙ（ｍ）は、式２のように表される。ここで、Ｕは自然数であり、ｘ（ｎ）の標本化周波数をＵ倍に高速化したものがｙ（ｍ）のそれとなる。この過程のスペクトルを見ると、２πｌ／Ｕ （ｌ＝１，２，…）の高周波数を中心に基本帯域の像が現れるため、デジタルフィルタ部２２でこれを除去する。ここで、振動の大きい信号を補間すると、極小点付近において補間値に負の電力が現れることがあるが、閾値を超過する大きな信号にのみ注目すればよいため無視することができる。
First, in the zero value insertion unit 21, U-1 zero values are inserted between points of the input signal x (n), and up-sampling is performed. The output y (m) is expressed as Equation 2. Here, U is a natural number, and the sampling frequency of x (n) is increased by a factor of U to that of y (m). Looking at the spectrum of this process, since an image of the basic band appears centering on a high frequency of 2πl / U (l = 1, 2,...), It is removed by the
次に、補間値選択部１５では、補間曲線ｙ（ｍ）の中からピーク時刻τを中心とした２Ｕ−１個のｙ（Ｕτ±ｋ）（ｋ＝０，１，２，…，Ｕ−１）を抜き出し、その中から最大のものを最も厳密なピークの推測値として選択し、関数生成部１６に渡す。選択された最大点時刻とピーク時刻τの間の微少な時間差は、無視できるものであり、補間率Ｕを大きくすることで、デジタルフィルタ部の規模が若干拡大するものの、ピークの推測値をより厳密に求めることができる。
Next, in the interpolation
関数生成部１６は、検出ピーク時刻に相当するＩチャンネルとＱチャンネルの送信信号振幅を抑圧するための減衰関数を生成する。減衰関数のパラメータとして用いる減衰率１／Ａは、判定部１２で設定した閾値をＴＨ、補間値選択部１５で選択したピーク推測値をＬＭと置くと式３ａで表される。あるいは、電力変換部１１において出力の次元に振幅を選択すると、式３ｂのように表される。関数の減衰量が最大になる時刻とピーク時刻とが一致するように、遅延部１７において送信信号ＩチャンネルとＱチャンネルの遅延量を調整し、乗算部１８においてＩチャンネルとＱチャンネル各々に同じ減衰関数を乗算する。
The
減衰関数ｗ（ｔ）の例として、単位サンプル関数（インパルス）δ（ｔ−τ）を用いた例を式４に示す。δ（ｘ）は、ｘ＝０の以外のあらゆる範囲において０を持ち、ｘ＝０でのみ１となる関数である。すなわち、式４は、ｔ＝τのピーク時刻においてのみ減衰し、それ以外では１となる関数で、図５の単純クリッピング回路中の減衰率算出部５３と等価である。
As an example of the attenuation function w (t), an example using a unit sample function (impulse) δ (t−τ) is shown in Equation 4. δ (x) is a function that has 0 in all ranges other than x = 0 and becomes 1 only when x = 0. That is, Equation 4 is a function that attenuates only at the peak time of t = τ and is 1 otherwise, and is equivalent to the attenuation
背景技術の説明において既述の通り、単純クリッピング回路は、被フィルタ信号に適していないため、ｗ（ｔ）の基底に窓関数を用いる方法が好ましい。窓関数は、中心の極点に向かう程減衰量が増す左右対称型の時間関数であり、遅延部１７で送信信号のピーク時刻を該中心点と一致させ、乗算部１８にて双方の乗算をすることで、ピーク値を閾値以下に制限するとともに、その近傍も緩やかに減衰させる。これにより、ピーク点とその周囲の周波数特性を略々劣化させずに減衰させることができる。例えば、特願２００２−２４１８３０号の明細書に記載された式５を用いて、第２項目の係数ａを本発明の減衰率１／
Ａを用いてａ＝（１−Ａ）／２とすれば、さらなる制限能力の向上を期待できる。
As described above in the description of the background art, since the simple clipping circuit is not suitable for the filtered signal, a method using a window function as the basis of w (t) is preferable. The window function is a symmetric time function in which the amount of attenuation increases toward the center pole. The delay unit 17 matches the peak time of the transmission signal with the center point, and the multiplication unit 18 multiplies both. As a result, the peak value is limited to the threshold value or less, and the vicinity thereof is gradually attenuated. As a result, the peak point and its surrounding frequency characteristics can be attenuated without substantially deteriorating. For example, by using Equation 5 described in the specification of Japanese Patent Application No. 2002-241830, the coefficient a of the second item is set to the attenuation rate 1 /
If A = (1−A) / 2 using A, further improvement of the limiting capability can be expected.
尚、上記の電力補間部１４の説明において、インターポレーションフィルタの用例を示したが、より厳密な推測や、さらなる小規模化といった個々の目的に適う補間法に代用することも可能である。例えば、ラグランジュ補間は、信号包絡線の最大周波数に対し充分大きい標本化周波数をもって補間しないと発散を起こす危険性があるが、畳み込みの計算が必要なインターポレーションフィルタに比べ、演算の規模を抑え易いといった利点を持つ。
In the description of the
また、上記説明においては、電力変換部１１は、送信信号のＩチャンネル及びＱチャンネルの電力を算出して、この電力値に基づいて電力制限を行う回路を中心に説明したが、電力変換部の代わりに、式１ｂで示した電力の平方根の絶対値を求める振幅変換部を設け、振幅変換部によって算出された振幅値に基づき、判定部１２以下で振幅の次元でデータを取り扱うことにより、図１に示した電力制限回路と同様の構成を有する振幅制限回路を提供することができる。
In the above description, the power conversion unit 11 calculates the power of the I channel and the Q channel of the transmission signal and focuses on the circuit that limits the power based on the power value. Instead, an amplitude conversion unit that obtains the absolute value of the square root of the electric power shown in Equation 1b is provided, and the data is handled in the dimension of amplitude in the
１１ 電力変換部
１２ 判定部
１３ ピーク時刻検出部
１４ 電力補間部
１５ 補間値選択部
１６ 関数生成部
１７ 遅延部
１８ 乗算部
２１ 零値挿入部
２２ デジタルフィルタ部
DESCRIPTION OF SYMBOLS 11
Claims (4)
入力信号の電力値を算出する電力変換部と、
該電力変換部で算出された電力値と、予め設定された閾値とを比較し、前記電力値が該閾値を越える区間を検出する判定部と、
該判定部で検出された、前記入力信号の電力値が前記閾値を越える区間のうち、前記入力信号の電力値が最大となるピーク時刻を検出するピーク時刻検出部と、
前記電力変換部で算出された電力値を補間する電力補間部と、
該電力補間部で補間された電力値の包絡線と、前記ピーク時刻検出部で検出されたピーク時刻から、電力値のピーク値を選択する補間値選択部と、
該補間値選択部で選択された電力のピーク値を用いて、前記入力信号の電力値を前記閾値以下に制限するための減衰関数を生成する関数生成部と、
前記入力信号を遅延させる遅延部と、
該遅延部の出力信号に、前記関数生成部で生成された減衰関数を乗算する乗算部とを備えることを特徴とする電力制限回路。 A power limiting circuit for limiting the power of a signal input to a power amplifier,
A power converter that calculates the power value of the input signal;
A determination unit that compares the power value calculated by the power conversion unit with a preset threshold and detects a section in which the power value exceeds the threshold;
A peak time detection unit that detects a peak time at which the power value of the input signal is maximized among the sections detected by the determination unit and the power value of the input signal exceeds the threshold;
A power interpolation unit for interpolating the power value calculated by the power conversion unit;
An interpolation value selection unit that selects a peak value of the power value from the envelope of the power value interpolated by the power interpolation unit and the peak time detected by the peak time detection unit;
A function generation unit that generates an attenuation function for limiting the power value of the input signal to the threshold value or less using the peak value of the power selected by the interpolation value selection unit;
A delay unit for delaying the input signal;
A power limiting circuit comprising: a multiplication unit that multiplies the output signal of the delay unit by the attenuation function generated by the function generation unit.
入力信号の電力値を算出し、
算出された電力値と、予め設定された閾値とを比較し、前記電力値が該閾値を越える区間を検出し、
検出された、前記入力信号の電力値が前記閾値を越える区間のうち、前記入力信号の電力値が最大となるピーク時刻を検出し、
前記算出された電力値を補間し、
補間された電力値の包絡線と、前記検出されたピーク時刻から、電力値のピーク値を選択し、
選択された電力のピーク値を用いて、前記入力信号の電力値を前記閾値以下に制限するための減衰関数を生成し、
前記入力信号を遅延させ、
遅延させた入力信号に、前記生成された減衰関数を乗算することを特徴とする電力制限方法。 A power limiting method for limiting the power of a signal input to a power amplifier,
Calculate the power value of the input signal,
Comparing the calculated power value with a preset threshold value, detecting a section where the power value exceeds the threshold value,
In the detected section where the power value of the input signal exceeds the threshold, the peak time at which the power value of the input signal is maximum is detected,
Interpolating the calculated power value;
From the interpolated power value envelope and the detected peak time, select the peak value of the power value,
Using the selected peak power value to generate an attenuation function for limiting the power value of the input signal below the threshold;
Delay the input signal;
A power limiting method, wherein the delayed input signal is multiplied by the generated attenuation function.
入力信号の振幅値を算出する振幅変換部と、
該振幅変換部で算出された振幅値と、予め設定された閾値とを比較し、前記振幅値が該閾値を越える区間を検出する判定部と、
該判定部で検出された、前記入力信号の振幅値が前記閾値を越える区間のうち、前記入力信号の振幅値が最大となるピーク時刻を検出するピーク時刻検出部と、
前記振幅変換部で算出された振幅値を補間する振幅補間部と、
該振幅補間部で補間された振幅値の包絡線と、前記ピーク時刻検出部で検出されたピーク時刻から、振幅値のピーク値を選択する補間値選択部と、
該補間値選択部で選択された振幅のピーク値を用いて、前記入力信号の振幅値を前記閾値以下に制限するための減衰関数を生成する関数生成部と、
前記入力信号を遅延させる遅延部と、
該遅延部の出力信号に、前記関数生成部で生成された減衰関数を乗算する乗算部とを備えることを特徴とする振幅制限回路。 An amplitude limiting circuit for limiting the amplitude of a signal input to a power amplifier,
An amplitude converter for calculating the amplitude value of the input signal;
A determination unit that compares the amplitude value calculated by the amplitude conversion unit with a preset threshold and detects a section in which the amplitude value exceeds the threshold;
A peak time detection unit for detecting a peak time at which the amplitude value of the input signal is maximum, among the sections detected by the determination unit and the amplitude value of the input signal exceeds the threshold;
An amplitude interpolation unit for interpolating the amplitude value calculated by the amplitude conversion unit;
An interpolation value selection unit that selects the peak value of the amplitude value from the envelope of the amplitude value interpolated by the amplitude interpolation unit and the peak time detected by the peak time detection unit;
A function generation unit that generates an attenuation function for limiting the amplitude value of the input signal to the threshold value or less using the peak value of the amplitude selected by the interpolation value selection unit;
A delay unit for delaying the input signal;
An amplitude limiting circuit comprising: a multiplication unit that multiplies the output signal of the delay unit by the attenuation function generated by the function generation unit.
入力信号の振幅値を算出し、
算出された振幅値と、予め設定された閾値とを比較し、前記振幅値が該閾値を越える区間を検出し、
検出された、前記入力信号の振幅値が前記閾値を越える区間のうち、前記入力信号の振幅値が最大となるピーク時刻を検出し、
前記算出された振幅値を補間し、
補間された振幅値の包絡線と、前記検出されたピーク時刻から、振幅値のピーク値を選択し、
選択された振幅のピーク値を用いて、前記入力信号の振幅値を前記閾値以下に制限するための減衰関数を生成し、
前記入力信号を遅延させ、
遅延させた入力信号に、前記生成された減衰関数を乗算することを特徴とする振幅制限方法。 An amplitude limiting method for limiting the amplitude of a signal input to a power amplifier,
Calculate the amplitude value of the input signal
Comparing the calculated amplitude value with a preset threshold value, detecting a section where the amplitude value exceeds the threshold value,
In the detected section where the amplitude value of the input signal exceeds the threshold, a peak time at which the amplitude value of the input signal is maximum is detected,
Interpolating the calculated amplitude value;
From the interpolated amplitude value envelope and the detected peak time, select the peak value of the amplitude value,
Using the peak value of the selected amplitude to generate an attenuation function for limiting the amplitude value of the input signal below the threshold;
Delay the input signal;
An amplitude limiting method characterized by multiplying the delayed input signal by the generated attenuation function.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003286832A JP2005057532A (en) | 2003-08-05 | 2003-08-05 | Electric power limiting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003286832A JP2005057532A (en) | 2003-08-05 | 2003-08-05 | Electric power limiting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005057532A true JP2005057532A (en) | 2005-03-03 |
Family
ID=34366017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003286832A Pending JP2005057532A (en) | 2003-08-05 | 2003-08-05 | Electric power limiting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005057532A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261969A (en) * | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | Distortion compensation device |
| WO2006103924A1 (en) * | 2005-03-25 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | Peak power reducing device and peak power reducing method |
| JP2007194889A (en) * | 2006-01-19 | 2007-08-02 | Hitachi Kokusai Electric Inc | Transmitter |
| JP2010004224A (en) * | 2008-06-19 | 2010-01-07 | Fujitsu Ltd | Amplitude suppressing apparatus and signal transmitter |
| JP2013118447A (en) * | 2011-12-01 | 2013-06-13 | Fujitsu Ltd | Peak suppression device, radio communication device, and peak suppression method |
| WO2014185214A1 (en) * | 2013-05-13 | 2014-11-20 | 株式会社日立ハイテクノロジーズ | Signal pulse detection device, mass spectrometer, and signal pulse detection method |
| WO2024043536A1 (en) * | 2022-08-26 | 2024-02-29 | 삼성전자 주식회사 | Method for controlling transmission power of wireless communication, and electronic device using method |
-
2003
- 2003-08-05 JP JP2003286832A patent/JP2005057532A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261969A (en) * | 2005-03-16 | 2006-09-28 | Fujitsu Ltd | Distortion compensation device |
| JP4652091B2 (en) * | 2005-03-16 | 2011-03-16 | 富士通株式会社 | Distortion compensation device |
| WO2006103924A1 (en) * | 2005-03-25 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | Peak power reducing device and peak power reducing method |
| JP2007194889A (en) * | 2006-01-19 | 2007-08-02 | Hitachi Kokusai Electric Inc | Transmitter |
| JP4625410B2 (en) * | 2006-01-19 | 2011-02-02 | 株式会社日立国際電気 | Transmitter |
| JP2010004224A (en) * | 2008-06-19 | 2010-01-07 | Fujitsu Ltd | Amplitude suppressing apparatus and signal transmitter |
| JP2013118447A (en) * | 2011-12-01 | 2013-06-13 | Fujitsu Ltd | Peak suppression device, radio communication device, and peak suppression method |
| WO2014185214A1 (en) * | 2013-05-13 | 2014-11-20 | 株式会社日立ハイテクノロジーズ | Signal pulse detection device, mass spectrometer, and signal pulse detection method |
| JP2014222165A (en) * | 2013-05-13 | 2014-11-27 | 株式会社日立ハイテクノロジーズ | Signal pulse detector, weight analyzer, and signal pulse detection method |
| WO2024043536A1 (en) * | 2022-08-26 | 2024-02-29 | 삼성전자 주식회사 | Method for controlling transmission power of wireless communication, and electronic device using method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101083944B1 (en) | Adaptive CFR according to average power variation of input signal and method thereof | |
| US7873116B2 (en) | Transmitter | |
| US7839951B2 (en) | Dynamic crest factor reduction system | |
| US7756216B2 (en) | Signal peak voltage suppression apparatus | |
| US8369809B2 (en) | Crest factor reduction | |
| JP2000307549A (en) | Base station device, and method for suppressing peak power | |
| JP3863509B2 (en) | Method and corresponding transmitter for scaling peak power amplitude in a signal | |
| EP1360760B1 (en) | Amplitude limitation | |
| CN101150357A (en) | Method for eliminating peak power | |
| JPWO2010074187A1 (en) | Power limit circuit | |
| JP3439696B2 (en) | Transmission band limiting filter device and transmission device | |
| JPWO2010061914A1 (en) | Peak suppression device and peak suppression method | |
| JP5085896B2 (en) | Signal peak voltage suppressor | |
| WO2004051952A1 (en) | Amplitude peak cancellation | |
| JP2005057532A (en) | Electric power limiting circuit | |
| US9042434B2 (en) | Filter | |
| JP3702829B2 (en) | Peak factor reduction device | |
| JP6020599B2 (en) | Peak suppression device and peak suppression method | |
| JP4288458B2 (en) | Amplitude limiting circuit and CDMA communication apparatus | |
| JP5736999B2 (en) | Peak suppression device, peak suppression method, and radio communication device | |
| JP2007306346A (en) | Power limiting circuit | |
| US20030137949A1 (en) | Method and an electronic circuit for clipping of signals | |
| JP2007251341A (en) | Transmitter | |
| JP2003046480A (en) | Peak limiter and multi-carrier amplifier | |
| JP2003174370A (en) | Non-linear compensation circuit, base station device and method for clipping transmission power |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090409 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090728 |