JP2004348026A - 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 - Google Patents
電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 Download PDFInfo
- Publication number
- JP2004348026A JP2004348026A JP2003147397A JP2003147397A JP2004348026A JP 2004348026 A JP2004348026 A JP 2004348026A JP 2003147397 A JP2003147397 A JP 2003147397A JP 2003147397 A JP2003147397 A JP 2003147397A JP 2004348026 A JP2004348026 A JP 2004348026A
- Authority
- JP
- Japan
- Prior art keywords
- current
- unit
- supply circuit
- generation
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000011159 matrix material Substances 0.000 claims description 8
- 230000002194 synthesizing effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 45
- 239000003990 capacitor Substances 0.000 description 20
- 230000005669 field effect Effects 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 11
- 230000001276 controlling effect Effects 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 108050001286 Somatostatin Receptor Proteins 0.000 description 2
- 102000011096 Somatostatin receptor Human genes 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100473152 Caenorhabditis elegans pxf-1 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013481 data capture Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【解決手段】電流生成供給回路100Aは、定電流発生源IRに接続された単一の基準電圧生成部10Aと、複数の負荷に対応して設けられ、基準電圧生成部10Aにより印加される基準電圧Vref及び負荷の駆動状態を制御する負荷制御信号に基づいて、所定の電流値を有する負荷駆動電流IAを生成して供給する駆動電流生成部ILA、及び、該駆動電流生成部ILAに対応して設けられ、上記負荷制御信号を取り込んで保持するデータラッチ部DLAからなる複数の駆動電流供給回路部20Aと、を備えた構成を有している。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置に関し、特に、画像表示信号(表示データ)に応じた電流を供給することにより所定の輝度階調で発光動作する電流駆動型(又は、電流指定型)の発光素子を備えた表示パネルに適用可能な電流生成供給回路及びその制御方法、並びに、該電流生成供給回路を備えた表示装置に関する。
【0002】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置(LCD)等の陰極線管(CRT)に替わる表示装置や表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置(CRT)に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末(PDA)等の表示デバイスとしても広く適用されている。
【0003】
このような液晶表示装置に続く次世代の表示デバイス(ディスプレイ)として、有機エレクトロルミネッセンス素子(以下、「有機EL素子」と略記する)や無機エレクトロルミネッセンス素子(以下、「無機EL素子」と略記する)、あるいは、発光ダイオード(LED)等のような自己発光型の光学要素(発光素子)を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ(表示装置)の本格的な実用化が期待されている。
【0004】
このような発光素子型ディスプレイ(特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイ)においては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【0005】
このようなディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、画像表示信号(表示データ)に応じた階調電流を生成して、データラインを介して各表示画素に供給するデータドライバと、所定のタイミングで走査信号を順次印加して特定の行の表示画素を選択状態にする走査ドライバと、を備え、各表示画素に供給された上記階調電流により、各発光素子が表示データに応じた所定の輝度階調で発光動作して、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。
【0006】
ここで、上記ディスプレイにおける表示駆動動作としては、複数の表示画素(発光素子)に対して、データドライバにより表示データに応じた電流値を有する個別の階調電流を生成し、走査ドライバにより選択された特定の行の表示画素に供給して、各発光素子を所定の輝度階調で発光させる動作を、1画面分の各行について順次繰り返す電流指定型の駆動方式や、走査ドライバにより選択された特定の行の表示画素に対して、データドライバにより一定の電流値の駆動電流を、表示データに応じた個別の時間幅(信号幅)で供給して、各発光素子を所定の輝度階調で発光させる動作を、1画面分順次繰り返すパルス幅変調(PWM)型の駆動方式等が知られている。
【0007】
このようなディスプレイに適用されるデータドライバの具体的な構成としては、例えば、図26に示すように、電流路の一端側(エミッタ)が電源端子TMpに接続されるとともに、電流路の他端側(コレクタ)が基準電流入力端子TMrに接続されたトランジスタTPrと、電流路の一端側(エミッタ)が共通電源ラインLpを介して上記電源端子TMpに共通に接続されるとともに、電流路の他端側(コレクタ)が個別の出力端子OUT1、OUT2、・・・OUTmに接続され、かつ、各制御端子(ベース)が上記トランジスタTPrの制御端子(ベース)に並列的に接続された複数のトランジスタTP1、TP2、・・・TPmからなるカレントミラー回路を基本構成として備えた定電流駆動回路を良好に適用することができる。
【0008】
このようなデータドライバにおいては、トランジスタTPrに流れる基準電流Irに応じて、複数のトランジスタTP1、TP2、・・・TPmに流れる一定の電流値を有する駆動電流IP1、IP2、・・・IPmを個別の出力端子OUT1、OUT2、・・・OUTmを介して(もしくは、図示を省略した出力回路をさらに介して)、図示を省略した表示パネルを構成する複数の表示画素に一括して供給することにより、表示画素(発光素子)を発光動作させることができる。なお、図26に示したようなデータドライバ(定電流駆動回路)については、例えば、特許文献1等に、その基本構成や、出力電流間のバラツキを改善した構成が記載されている。
【0009】
また、データドライバの他の構成としては、例えば、図27に示すように、表示データに応じた電流値を有する電流を生成、出力する電流源PIに共通の電流供給ラインLiを介して接続された複数のラッチ回路LC1、LC2、・・・LCmと、該ラッチ回路LC1、LC2、・・・LCmごとに設けられた出力回路DO1、DO2、・・・DOmとを備えたものを良好に適用することができる。
【0010】
このようなデータドライバにおいては、電流源PIから出力される表示データに応じた電流Idtを、時系列的に入力されるラッチ制御信号SL1、SL2、・・・SLmに基づいて、ラッチ回路LC1、LC2、・・・LCmに順次保持し、所定のタイミングで入力される出力イネーブル信号Senに基づいて、出力回路DO1、DO2、・・・DOmから個別の出力端子OUT1、OUT2、・・・OUTmを介して、各ラッチ回路LC1、LC2、・・・LCmに保持された電流Idtに基づく駆動電流ID1、ID2、・・・IDmを、表示パネルを構成する複数の表示画素に一括して供給する。ここで、図27においては、複数のラッチ回路及び出力回路からなる構成を一組のみ示したが、このような構成を二組設けて、一方のラッチ回路群に電流を順次保持している期間に、他方のラッチ回路群に保持された電流を出力するようにした構成を適用するものであってもよい。
【0011】
なお、図26、図27に示した従来技術においては、データドライバにより生成された駆動電流をデータドライバ側から表示パネル(表示画素)側に、流し込む方向に供給する場合について説明したが、上記特許文献1にも示されているように、データドライバにより生成された駆動電流を表示パネル(表示画素)側からデータドライバ側に、引き込む方向に供給するものも知られている。
【0012】
【特許文献1】
特開2002−202823号公報 (第3頁、図2、図15)
【0013】
【発明が解決しようとする課題】
しかしながら、上述したような発光素子型ディスプレイにおいては、以下に示すような問題を有していた。
すなわち、データドライバにより表示データに応じた駆動電流を表示画素ごとに生成し、出力端子に接続された各データラインを介して、特定行の各表示画素に一括して供給する従来の構成及び駆動制御方法においては、上記駆動電流が、表示データに対応して変化するとともに、各表示画素(データライン)に対応してデータドライバに個別に設けられたトランジスタやラッチ回路等の回路構成に、電流源から共通の電流供給ラインを介して供給される電流も変化することになる。一般に、信号配線には寄生容量(配線容量)が存在するため、上述したようなデータラインや電流供給ラインを介して所定の電流を供給する動作は、当該信号配線(データライン、電流供給ライン)に存在する寄生容量を所定の電位まで充電、あるいは、放電することに相当する。そのため、データラインや電流供給ラインを介して供給される電流が微小である場合には、データラインや電流供給ラインへの充放電動作に時間を要し、当該信号ラインの電位が安定するまでに所定の(ある程度の)時間を要することになる。
【0014】
一方、データドライバにおける動作は、データライン数(すなわち、表示画素数)が増加するほど、各データラインにおける電流の保持動作等に割り当てられる動作期間が短くなって高速な動作を要求されるが、上述したようにデータラインや電流供給ラインへの充放電動作に所定の時間を要するため、この充放電動作の速度に起因してデータドライバの動作速度が律速されてしまうという問題を有していた。
すなわち、表示パネルの小型化や高精細化(高解像度化)等に伴って、データラインを介して供給される駆動電流の電流値が小さくなるほど、データドライバの動作速度が制約されることになり、良好な画像表示動作を実現することが困難になるという問題を有していた。
【0015】
そこで、本発明は、上述した課題に鑑み、発光素子を電流指定方式で発光制御するディスプレイにおいて、表示画素に供給される階調電流が微小な場合であっても、該階調電流を生成する動作を迅速に実行することができるとともに、表示データに対応した適切な電流値の階調電流を出力することができる電流生成供給回路及びその制御方法を提供し、以て、表示応答特性及び表示画質の向上を図ることができる表示装置を提供することを目的とする。
【0016】
【課題を解決するための手段】
請求項1記載の電流生成供給回路は、複数の負荷に電流を供給する電流生成供給回路において、前記複数の負荷の各々に対応し、所定の基準電圧に基づいて、複数ビットのデジタル信号に対応する複数の単位電流を生成する構成を有し、前記デジタル信号のビット値に応じて、前記単位電流の各々を選択的に生成して合成し、負荷駆動電流として前記各負荷に供給する、複数の電流生成手段と、前記複数の電流生成手段に対して、前記所定の基準電圧を共通に印加する基準電圧生成手段と、を備えていることを特徴とする。
請求項2記載の電流生成供給回路は、請求項1記載の電流生成供給回路において、前記電流生成手段は、前記複数の負荷に対して、前記負荷駆動電流を同時並行的に供給することを特徴とする。
【0017】
請求項3記載の電流生成供給回路は、請求項2記載の電流生成供給回路において、前記電流生成供給回路は、前記複数ビットのデジタル信号を個別に保持する複数のラッチ部からなる信号保持手段を備え、前記電流生成手段は、前記信号保持手段を介して同時に出力される前記デジタル信号のビット値に応じて、前記負荷駆動電流を生成することを特徴とする。
請求項4記載の電流生成供給回路は、請求項1乃至3のいずれかに記載の電流生成供給回路において、前記基準電圧生成手段は、一定の電流値を有する基準電流を流すことにより、前記基準電圧を定常的に生成する手段を備えていることを特徴とする。
【0018】
請求項5記載の電流生成供給回路は、請求項4記載の電流生成供給回路において、前記基準電圧生成手段及び前記電流生成手段は、カレントミラー回路を構成し、前記複数の単位電流が、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする。
請求項6記載の電流生成供給回路は、請求項5記載の電流生成供給回路において、前記電流生成手段は、前記デジタル信号の各ビット値に応じて、前記複数の単位電流を選択的に流す複数のスイッチ手段を備え、前記スイッチ手段により選択された前記単位電流の合成電流を、前記負荷駆動電流として供給することを特徴とする。
【0019】
請求項7記載の電流生成供給回路は、請求項5又は6記載の電流生成供給回路において、前記基準電圧生成手段は、前記基準電流が流れることによりゲート端子に生じる電圧を、前記基準電圧として出力する基準電流トランジスタを備え、前記電流生成手段は、前記基準電流トランジスタのゲート端子に、各ゲート端子が共通に接続されるとともに、トランジスタサイズが各々異なる複数の単位電流トランジスタを備えたことを特徴とする。
請求項8記載の電流生成供給回路は、請求項7記載の電流生成供給回路において、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が互いに、2k(k=0、1、2、3、・・・)で規定される、異なる比率に設定されていることを特徴とする。
【0020】
請求項9記載の電流生成供給回路は、請求項1乃至8のいずれかに記載の電流生成供給回路において、前記基準電圧生成手段は、所定のタイミングで、前記基準電圧の電圧値を保持するリフレッシュ手段を備えたことを特徴とする。
請求項10記載の電流生成供給回路は、請求項1乃至3のいずれかに記載の電流生成供給回路において、前記基準電圧生成手段は、一定の電圧値を有する電圧を、前記基準電圧として定常的に出力する定電圧発生源を備えていることを特徴とする。
【0021】
請求項11記載の電流生成供給回路は、請求項1乃至10のいずれかに記載の電流生成供給回路において、前記電流生成手段は、前記負荷駆動電流を前記負荷に流し込む方向に流すように、前記負荷駆動電流の信号極性を設定することを特徴とする。
請求項12記載の電流生成供給回路は、請求項1乃至10のいずれかに記載の電流生成供給回路において、前記電流生成手段は、前記負荷駆動電流を前記負荷側から引き込む方向に流すように、前記負荷駆動電流の信号極性を設定することを特徴とする。
【0022】
請求項13記載の電流生成供給回路は、請求項7又は8記載の電流生成供給回路において、少なくとも、前記基準電流トランジスタ及び前記単位電流トランジスタは、ボディターミナル構造を有していることを特徴とする。
請求項14記載の電流生成供給回路は、請求項1乃至13のいずれかに記載の電流生成供給回路において、前記負荷は、前記電流生成手段から供給される前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
請求項15記載の電流生成供給回路は、請求項14記載の電流生成供給回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【0023】
請求項16記載の電流生成供給回路の制御方法は、複数の負荷に対して、所定の負荷駆動電流を個別に供給することにより、前記複数の負荷を所定の駆動状態で動作させる電流生成供給回路の制御方法において、前記複数の負荷を所定の駆動状態で動作させるための複数ビットのデジタル信号を取り込み保持する動作を、前記複数の負荷に対応して順次繰り返すステップと、共通の基準電圧に基づいて前記負荷ごとに生成される、各々異なる比率の電流値を有する複数の単位電流のうち、前記保持されたデジタル信号の各ビット値に対応する前記単位電流を選択的に合成して、前記負荷ごとの前記負荷駆動電流を生成するステップと、前記負荷駆動電流を前記複数の負荷に対して、同時並行的に供給するステップと、を含むことを特徴とする。
【0024】
請求項17記載の電流生成供給回路の制御方法は、請求項16記載の電流生成供給回路の制御方法において、前記複数の単位電流は、各々、2k(k=0、1、2、3、・・・)で規定される比率の電流値を有するように設定されていることを特徴とする。
請求項18記載の電流生成供給回路の制御方法は、請求項16又は17記載の電流生成供給回路の制御方法において、所定のタイミングで、前記基準電圧の電圧値を保持するリフレッシュ動作を、順次繰り返すステップを含むことを特徴とする。
【0025】
請求項19記載の電流生成供給回路の制御方法は、請求項16乃至18のいずれかに記載の電流生成供給回路の制御方法において、前記負荷駆動電流は、前記前記電流生成供給回路から前記負荷に流し込む方向に流れるように、前記負荷駆動電流の信号極性が設定されていることを特徴とする。
請求項20記載の電流生成供給回路の制御方法は、請求項16乃至18のいずれかに記載の電流生成供給回路の制御方法において、前記負荷駆動電流は、前記負荷から前記電流生成供給回路に引き込む方向に流れるように、前記負荷駆動電流の信号極性が設定されていることを特徴とする。
【0026】
請求項21記載の表示装置は、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態に設定するための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく階調電流を、前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態に設定された行の前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記信号駆動手段は、少なくとも、前記表示信号に基づく複数ビットのデジタル信号を個別に保持する複数のラッチ部からなる信号保持手段と、所定の基準電圧に基づいて、前記複数のデジタル信号に対応する複数の単位電流を生成する構成を有し、前記信号保持手段を介して同時に出力される前記デジタル信号のビット値に応じて、前記単位電流の各々を選択的に生成して合成し、前記階調電流として前記表示画素に個別に供給する複数の電流生成手段と、前記複数の電流生成手段に対して、前記所定の基準電圧を共通に印加する基準電圧生成手段と、を有する電流生成供給回路を具備することを特徴とする。
【0027】
請求項22記載の表示装置は、請求項21記載の表示装置において、前記基準電圧生成手段は、一定の電流値を有する基準電流を流すことにより、前記基準電圧を定常的に生成する手段を備えていることを特徴とする。
請求項23記載の表示装置は、請求項22記載の表示装置において、前記基準電圧生成手段及び前記電流生成手段は、カレントミラー回路を構成し、前記複数の単位電流が、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする。
【0028】
請求項24記載の表示装置は、請求項23記載の表示装置において、前記電流生成手段は、前記デジタル信号の各ビット値に応じて、前記複数の単位電流を選択的に流す複数のスイッチ手段を備え、前記スイッチ手段により選択された前記単位電流の合成電流を、前記階調電流として供給することを特徴とする。
請求項25記載の表示装置は、請求項23又は24記載の表示装置において、前記基準電圧生成手段は、前記基準電流が流れることによりゲート端子に生じる電圧を、前記基準電圧として出力する基準電流トランジスタを備え、前記電流生成手段は、前記基準電流トランジスタのゲート端子に、各ゲート端子が共通に接続されるとともに、トランジスタサイズが各々異なる複数の単位電流トランジスタを備えたことを特徴とする。
【0029】
請求項26記載の表示装置は、請求項25記載の表示装置において、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が互いに、2k(k=0、1、2、3、・・・)で規定される、異なる比率に設定されていることを特徴とする。
請求項27記載の表示装置は、請求項21乃至26のいずれかに記載の表示装置において、前記基準電圧生成手段は、所定のタイミングで、前記基準電圧の電圧値を保持するリフレッシュ手段を備えたことを特徴とする。
【0030】
請求項28記載の表示装置は、請求項21記載の表示装置において、前記基準電圧生成手段は、一定の電圧値を有する電圧を、前記基準電圧として定常的に出力する定電圧発生源を備えていることを特徴とする。
請求項29記載の表示装置は、請求項21乃至28のいずれかに記載の表示装置において、前記電流生成供給回路は、少なくとも、前記信号線の各々に対応して、前記信号保持手段及び前記電流生成手段からなる階調電流供給回路部を2組具備して、前記基準電圧生成手段は、前記2組の電流生成手段に対して、前記基準電圧を共通に印加し、一方の前記階調電流供給回路部において、先に保持した前記複数ビットのデジタル信号に基づく前記階調電流を前記信号線を介して前記表示画素に供給する動作期間中に、他方の前記階調電流供給回路部において、次の前記複数ビットのデジタル信号を保持する動作を、交互に繰り返し実行することを特徴とする。
【0031】
請求項30記載の表示装置は、請求項21乃至29のいずれかに記載の表示装置において、前記電流生成供給回路は、所定数の前記信号線ごとに対応して、複数組設けられていることを特徴とする。
請求項31記載の表示装置は、請求項21乃至30のいずれかに記載の表示装置において、前記電流生成手段は、前記階調電流を前記表示画素に流し込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする。
【0032】
請求項32記載の表示装置は、請求項21乃至30のいずれかに記載の表示装置において、前記電流生成手段は、前記階調電流を前記表示画素側から引き込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする。
請求項33記載の表示装置は、請求項25記載の表示装置において、少なくとも、前記基準電流トランジスタ及び前記単位電流トランジスタは、ボディターミナル構造を有していることを特徴とする。
請求項34記載の表示装置は、請求項21乃至33のいずれかに記載の表示装置において、前記表示画素は、前記電流生成手段から供給される前記階調電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
【0033】
請求項35記載の表示装置は、請求項21乃至33のいずれかに記載の表示装置において、前記表示画素は、前記階調電流を保持する電流書込保持手段と、該保持された前記階調電流に基づいて発光駆動電流を生成する発光駆動手段と、該記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備えていることを特徴とする。
請求項36記載の表示装置は、請求項34又は35記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であることを特徴とする。
【0034】
すなわち、本発明に係る電流生成供給回路及びその制御方法は、有機EL素子や発光ダイオード等のように、電流値に応じて所定の駆動状態(発光輝度)で動作する複数の負荷(表示画素)に対して、所定の電流値を有する負荷駆動電流(階調電流)を個別に供給する電流駆動装置であって、複数ビットのデジタル信号を並列的に保持するデータラッチ部(信号保持手段)と、該複数ビットのデジタル信号(表示データ)に対応した電流値を有する負荷駆動電流を生成、出力する駆動電流生成部(電流生成手段)と、を備え、駆動電流生成部により、データラッチ部に保持されたデジタル信号に応じて、所定の電流値を有する個別の単位電流を生成、合成して、上記負荷駆動電流として出力するように構成されている。
【0035】
ここで、駆動電流生成部としては、チャネル幅が各々、互いに所定の比率となるように形成された複数の単位電流トランジスタを並列に接続した回路構成を有し、かつ、該駆動電流生成部を各負荷(信号線)ごとに設けるとともに、該複数の駆動電流生成部(複数の単位電流トランジスタ)に対して、共通の基準電圧生成部から一定の電圧値を有する基準電圧を印加するように構成されている。また、基準電圧生成部において、一定の基準電流を流すことにより、上記基準電圧を生成する構成として基準電流トランジスタを適用した場合にあっては、駆動電流生成部を構成する複数の単位電流トランジスタと該基準電流トランジスタによりカレントミラー回路を構成し、上記各単位電流が、基準電流に対して所定の電流比率により規定される電流値を有するように設定されているものであってもよい。
【0036】
これにより、各負荷(信号線)ごとに設けられた駆動電流生成部(複数の単位電流トランジスタ)において、共通の基準電圧生成部から印加される基準電圧に基づいて、上記所定の比率で規定される電流値を有する単位電流を生成することができ、上記複数ビットのデジタル信号に応じて、これらの単位電流を選択的に合成することにより所望の電流値を有する負荷駆動電流を生成することができる。
【0037】
したがって、負荷駆動電流の生成に際して駆動電流生成部に供給される信号レベル(基準電圧)が一定に設定されているので、負荷に供給される負荷駆動電流が微小な場合であっても、駆動電流生成部に接続される電流供給ラインに付加された寄生容量に起因する影響(電流供給ラインにおける信号遅延)を排除して、電流生成供給回路、又は、該電流生成供給回路を備えた電流駆動装置(データドライバ)の動作速度を向上させることができる。
【0038】
また、共通の基準電圧生成部により、各駆動電流生成部に対して所定の基準電圧を共通に印加することができるので、各駆動電流生成部において生成される単位電流を均一化して、複数ビットのデジタル信号に応じて生成される負荷駆動電流のバラツキを抑制することができ、表示画質の向上を図ることができるとともに、各負荷ごとに上記基準電圧生成部を設けた構成に比較して、回路規模の小型化を図ることができる。
【0039】
また、上記駆動電流生成部を構成する各単位電流トランジスタにおいて、チャネル幅を、互いに2k(k=0、1、2、3、・・・)で規定される比率に設定することにより、(k+1)個の単位電流トランジスタに、基準電流の2kで規定される電流値を有する単位電流が流れ、これらを合成することにより、2k段階の電流値を有する負荷駆動電流を生成することができる。したがって、複数のデジタル信号に対応した電流値を有するアナログ電流を、比較的簡易な回路構成により生成して出力することができ、負荷を適正な駆動状態で動作させることができる。
【0040】
また、基準電圧生成部において、所定のタイミングで、基準電圧の電圧値を所定のタイミングで再充電(リフレッシュ)する構成を適用することにより、例えば、デジタル信号を取り込み保持する信号保持動作に同期して、基準電圧を周期的に再充電することができるので、駆動電流生成部を構成する各単位電流トランジスタにおける電流リーク等に起因する基準電圧の低下を抑制して、各単位電流トランジスタの導通状態を均一化することができ、負荷を適切かつ安定した状態で動作させることができる。
【0041】
さらに、基準電圧生成部において、一定の電圧値を有する電圧を生成する定電圧発生源を備え、該電圧を基準電圧として駆動電流生成部に定常的に出力する構成を適用することにより、上述したような基準電流トランジスタを用いることなく、安定した基準電圧を印加して単位電流を均一化することができるとともに、回路構成を簡素化して回路面積の縮小や製品コストの低減を図ることができる。
【0042】
そして、本発明に係る表示装置においては、相互に直交する走査ライン(走査線)及びデータライン(信号線)の交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流生成供給回路をデータドライバ(信号駆動手段)に適用し、表示パネルの所定の行に配列された表示画素群の選択期間中に、上記信号保持部に保持した複数ビットのデジタル信号(表示データ)に基づいて電流生成部において生成された特定の単位電流の合成電流を、階調電流(負荷駆動電流)として、表示画素に供給するように構成されている。
【0043】
これにより、上述したように、電流生成供給回路を構成する階調電流生成部(駆動電流生成部)を構成する各単位電流トランジスタに対して、共通の基準電圧生成部により一定の電圧値を有する基準電圧を印加するのみで、表示データ(表示信号)に応じた電流値を有する階調電流が生成されるので、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や、比較的下位の輝度階調で各表示画素を発光動作させる場合等のように、階調電流が微小な場合であっても、信号線の充放電動作に起因する動作速度の低下を抑制して、表示データに応じた適正な電流値を有する階調電流を迅速に生成して表示画素(発光素子)に供給することができる。したがって、表示画素を表示データに応じた適正な輝度階調で発光動作させることができ、所望の画像情報を良好な画質で表示することができる。
【0044】
また、本発明に係る表示装置において、所定数のデータラインごとに、少なくとも、複数の階調電流生成部及び共通の基準電圧生成部を備えた電流生成供給回路を設けた構成を適用することにより、表示パネルが大型化してデータラインの構成が長大化した場合であっても、各電流生成供給回路における基準電圧生成部と各階調電流生成部との間の配線長を実質的に短くするとともに均一化して、該配線抵抗による基準電圧への影響を抑制することができ、表示データに対応した適切な電流値を有する階調電流を各表示画素に供給することができる。
【0045】
また、本発明に係る表示装置においては、表示画素が接続されたデータラインごとに2組の階調電流生成部を備え、各行の表示画素群への階調電流の書込動作に同期して、該2組の階調電流生成部を交互に選択状態に設定して、階調電流を供給するように制御するものであってもよい。このような構成によれば、一方の階調電流生成部から特定の行の表示画素に階調電流を供給する動作に並行して、他方の階調電流生成部により次行の表示画素に供給する階調電流を生成するための表示データを取り込む動作を、2組の階調電流生成部により交互に繰り返し実行することができるので、各行の表示画素に対して連続的に階調電流を供給することができ、表示装置の画質の向上を図ることができる。
【0046】
【発明の実施の形態】
以下、本発明に係る電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置について、実施の形態を示して詳しく説明する。
<電流生成供給回路の第1の実施形態>
まず、本発明に係る電流生成供給回路及びその制御方法について、図面を参照して説明する。
図1は、本発明に係る電流生成供給回路の第1の実施形態を示す概略構成図である。
【0047】
図1(a)に示すように、本実施形態に係る電流生成供給回路100Aは、大別して、高電位電源が接続される電圧接点+V(以下、「高電位電源+V」と記す)と低電位電源が接続される電圧接点−V(以下、「高電位電源−V」と記す)との間に、所定の一定電流を供給する定電流発生源IRとともに直列に接続された基準電圧生成部10Aと、複数の負荷(図示を省略;例えば、後述する表示画素)を所望の駆動状態で動作させるために、各負荷に対応して設けられ、所定の電流値を有する負荷駆動電流IA1、IA2、IA3、・・・(以下、便宜的に「負荷駆動電流IA」とも記す)を生成して供給する駆動電流生成部ILA−1、ILA−2、ILA−3、・・・(以下、便宜的に「駆動電流生成部ILA」とも記す)、及び、該駆動電流生成部ILAに対応して設けられ、上記負荷の駆動状態を制御する負荷制御信号(複数ビットのデジタル信号)を取り込んで保持するデータラッチ部DLA−1、DLA−2、DLA−3、・・・(以下、便宜的に「データラッチ部DLA」とも記す)からなる複数の駆動電流供給回路部20A−1、20A−2、20A−3、・・・(以下、便宜的に「駆動電流供給回路部20A」とも記す)と、を備えた構成を有している。ここで、本実施形態においては、負荷駆動電流IAを生成するための負荷制御信号として、例えば、4ビットのデジタル信号d0、d1、d2、d3(以下、「デジタル信号d0〜d3」と略記する)を適用した場合について説明する。
【0048】
以下、上記各構成について、具体的に説明する。
(データラッチ部)
データラッチ部DLAは、図1(b)に示すように、上記負荷の駆動状態を制御するデジタル信号d0〜d3のビット数(4ビット)に応じた数のラッチ回路LC0、LC1、LC2、LC3(以下、「ラッチ回路LC0〜LC3」と略記し、便宜的に「ラッチ回路LC」とも記す)が並列に設けられた構成を有し、図示を省略したタイミングジェネレータやシフトレジスタ等から出力されるタイミング制御信号CK1、CK2、CK3・・・(以下、便宜的に「タイミング制御信号CLK」とも記す)に基づいて、各々個別に供給されるデジタル信号d0〜d3を各入力端子INを介して同時に取り込み、当該デジタル信号d0〜d3に基づく信号レベルを各反転出力端子OT*(本明細書中では、便宜的に非反転出力端子を「OT」、反転出力端子を「OT*」と記す;図1の符号参照)を介して出力するとともに、保持(ラッチ)する動作を実行する。
【0049】
(基準電圧生成部/駆動電流生成部)
図2は、本実施形態に適用される基準電圧生成部及び駆動電流生成部の一具体例を示す回路構成図である。
基準電圧生成部10A及び駆動電流生成部ILAは、図2に示すように、概略、基準電圧生成部10Aを構成する基準電流トランジスタTp11と、該基準電圧生成部10Aに対して並列に接続された複数の駆動電流生成部ILA−1、ILA−2、・・・(駆動電流供給回路部20A−1、20A−2、・・・)の各々に設けられた複数の単位電流トランジスタTp12〜Tp15、Tp22〜Tp25、・・・(詳しくは、後述する)が、各々、カレントミラー回路を構成するように接続され、基準電流トランジスタTp11に流れる基準電流Irefに基づいて生じる電圧成分(ゲート電圧;基準電圧)Vrefが、各駆動電流生成部ILA−1、ILA−2、・・・の単位電流トランジスタTp12〜Tp15、Tp22〜Tp25、・・・のゲート端子に共通に印加されることにより、各駆動電流供給回路部20A−1、20A−2、・・・において、異なる比率の電流値を有する複数の単位電流(ここでは、4種類の単位電流)Isa、Isb、Isc、Isdを一時に生成し、これらの単位電流Isa〜Isdのうち、上記データラッチ部DLA(ラッチ回路LC0〜LC3の各反転出力端子OT*)から出力される反転出力信号d10*〜d13*(本明細書中では、便宜的に「d10*〜d13*」と記す;図2の符号参照)に基づいて、特定の単位電流を選択して合成し、各電流出力端子OUT1、OUT2、・・・(以下、便宜的に「電流出力端子OUTi」とも記す)を介して、各負荷に負荷駆動電流IA1、IA2、・・・として供給する。
【0050】
より具体的には、図2に示すように、基準電圧生成部10A及び駆動電流生成部ILAに適用されるカレントミラー回路構成は、基準電圧生成部10Aにおいて、定電流発生源IRにより基準電流Irefが供給される電流入力接点INiと高電位電源+Vとの間に電流路(ソース−ドレイン端子)が接続されるとともに、制御端子(ゲート端子)が接点Nrgに接続されたpチャネル型の電界効果型トランジスタ(基準電流トランジスタ)Tp11と、各駆動電流生成部ILA−1、ILA−2、・・・を構成する単位電流生成部21A−1、21A−2、・・・(以下、便宜的に「単位電流生成部21A」とも記す)において、各接点Na、Nb、Nc、Ndと高電位電源+Vとの間に各々電流路が接続されるとともに、制御端子が上記接点Ngに共通に接続された複数(ラッチ回路LC0〜LC3に対応した4個)のpチャネル型の電界効果型トランジスタ(単位電流トランジスタ)Tp12〜Tp15、Tp22〜Tp25、・・・と、を備えた構成を有している。ここで、接点Nrgは、電流入力接点INiに直接接続されているとともに、高電位電源+Vとの間に基準電流トランジスタTp11のゲート−ソース間に形成される寄生容量Caが接続されている。
【0051】
また、各駆動電流生成部ILAは、負荷が接続される電流出力端子OUTiと各接点Na、Nb、Nc、Ndとの間に各々電流路が接続されるとともに、制御端子に上記各ラッチ回路LC0〜LC3から個別に出力される反転出力信号d10*〜d13*が並列的に印加される複数(4個)のpチャネル型の電界効果型トランジスタ(選択トランジスタ)Tp16〜Tp19、Tp26〜Tp29、・・・からなるスイッチ回路部22A−1、22A−2、・・・(以下、便宜的に「スイッチ回路部22A」とも記す)を備えている。
【0052】
ここで、本実施形態に係る駆動電流生成部ILAにおいては、特に、カレントミラー回路を構成する各単位電流トランジスタTp12〜Tp15、Tp22〜Tp29、・・・に流れる各単位電流Isa〜Isdが、基準電流トランジスタTp21に流れる基準電流Irefに対して、各々異なる所定の比率の電流値を有するように設定されている。具体的には、単位電流生成部21A−1において、単位電流トランジスタTp12〜Tp15のトランジスタサイズが、各々異なる比率、例えば、各単位電流トランジスタTp12〜Tp15のチャネル長を一定とした場合の各チャネル幅の比(W2:W3:W4:W5)が1:2:4:8になるように形成されている。なお、他の単位電流生成部21A−2、・・・においても、チャネル幅が同様の比率を有するように形成されている。
【0053】
これにより、各単位電流トランジスタTp12〜Tp15、Tp22〜Tp29、・・・に流れる単位電流Isa〜Isdの電流値は、基準電流トランジスタTp11のチャネル幅をW1とすると、各々Isa=(W2/W1)×Iref、Isb=(W3/W1)×Iref、Isc=(W3/W1)×Iref、Isd=(W4/W1)×Irefに設定される。すなわち、単位電流トランジスタTp12〜Tp15、Tp22〜Tp29、・・・のチャネル幅(W2、W3、W4、W5)を、例えば、基準電流トランジスタTp11のチャネル幅(W1)を基準として、各々2k(k=0、1、2、3、・・・;2k=1、2、4、8、・・・)の比率になるように設定することにより、基準電流Irefに対する単位電流Isa〜Isd間の電流値を2kで規定される比率に設定することができる。
【0054】
このように電流値が設定された各単位電流Isa〜Isdから、後述するように、複数ビットのデジタル信号d0〜d3(反転出力信号d10*〜d13*)に基づいて、任意の単位電流を選択して合成することにより、2k段階の電流値を有する負荷駆動電流(階調電流)IAが生成される。すなわち、図1及び図2に示したように、4ビットのデジタル信号d0〜d3を適用した場合、各単位電流トランジスタTp12〜Tp15に接続される選択トランジスタTp16〜Tp19のオン/オフ状態に応じて、24=16段階の異なる電流値を有する負荷駆動電流IAが生成される。
【0055】
そして、このような構成を有する駆動電流生成部ILA(例えば、駆動電流生成部ILA−1)においては、上記データラッチ部DLA(ラッチ回路LC0〜LC3)から出力される反転出力信号d10*〜d13*の信号レベルに応じて、スイッチ回路部22A−1の特定の選択トランジスタがオン動作(選択トランジスタTp16〜Tp19のいずれか1つ以上がオン動作する場合のほか、いずれの選択トランジスタTp16〜Tp19もオフ動作する場合を含む)し、該オン動作した選択トランジスタに接続された単位電流生成部2LA−1の単位電流トランジスタ(Tp12〜Tp15のいずれか1つ以上)に、基準電流トランジスタTp11に流れる一定電流値の基準電流Irefに対して、所定比率(a×2k倍;aは基準電流トランジスタTp11のチャネル幅W1により規定される定数)の電流値を有する単位電流Isa〜Isdが流れ、電流出力端子OUTiにおいて、これらの単位電流の合成値となる電流値を有する負荷駆動電流IAが、高電位電源+Vから、単位電流生成部21A−1(単位電流トランジスタTp12〜Tp15のいずれか)及びスイッチ回路部22A−1(オン状態にある選択トランジスタTp16〜Tp19のいずれか)、電流出力端子OUTiを介して、図示を省略した負荷側に流れる。
【0056】
これにより、本実施形態に係る各駆動電流供給回路部20Aにおいては、タイミング制御信号CLKにより規定されるタイミングで、データラッチ部DLAに入力される複数ビットのデジタル信号d0〜d3に応じて、駆動電流生成部ILA(単位電流生成部21A及びスイッチ回路部22A)により所定の電流値を有するアナログ電流からなる負荷駆動電流IAが生成されて、負荷に供給されることになる。
【0057】
したがって、複数の負荷の各々に接続された駆動電流供給回路部により、負荷を駆動するためのデジタル信号に対応した負荷駆動電流を個別に生成して出力することができるので、負荷駆動電流の電流値が小さい場合や、負荷への負荷駆動電流の供給時間(あるいは、負荷の駆動時間)が短く設定されている場合であっても、電流源や各負荷に接続された電流供給ラインの寄生容量等による供給遅延の影響を抑制して、負荷を迅速かつ的確な駆動状態で動作させることができる。
【0058】
また、本実施形態に係る電流生成供給回路に適用されるカレントミラー回路構成のうち、基準電流が流れる基準電圧生成部が、各負荷に対応して設けられた駆動電流供給回路部(駆動電流生成部)に対して、共通化されて唯一設けられた構成を有しているので、各負荷ごとにカレントミラー回路構成を適用する場合(例えば、各負荷ごとに設けられた駆動電流供給回路部に、基準電流トランジスタを備えた構成)に比較して、トランジスタを大幅に削減して回路構成を簡素化することができ、電流生成供給回路の回路面積を縮小して製品コストの低減を図ることができる。
【0059】
さらに、基準電圧生成部が共有化されて唯一設けられた構成を有していることにより、該基準電圧生成部と各負荷ごとに設けられた駆動電流供給回路部(駆動電流生成部)とにより構成されるカレントミラー回路構成における基準電流が共通化(均一化)されるので、各駆動電流生成部において生成、出力される負荷駆動電流のバラツキを抑制して適切かつ均一な電流値を有する負荷駆動電流を生成して供給することができる。
【0060】
なお、後述するように、上記複数ビットのデジタル信号としては、表示装置に所望の画像情報を表示するための表示データ(表示信号)を適用することでき、この場合において、電流生成供給回路により生成、出力される負荷駆動電流は、表示パネルを構成する各表示画素を所定の輝度階調で発光動作させるために供給される階調電流に対応する。詳しくは、表示装置の実施形態の記載において説明する。
【0061】
また、本実施形態においては、電流生成供給回路(各駆動電流供給回路部)に接続された負荷に対して、電流生成供給回路側から負荷駆動電流を流し込むように構成した場合(以下、便宜的に、「電流印加方式」と記す)について示したが、本発明においては、負荷側から電流生成供給回路方向に負荷駆動電流を引き込むように構成(以下、便宜的に、「電流シンク方式」と記す)したものであってもよい。以下、簡単に説明する。
【0062】
<電流生成供給回路の他の実施形態>
図3は、本発明に係る電流生成供給回路の第1の実施形態の他の例を示す概略構成図である。図4は、本実施形態に適用される基準電圧生成部及び駆動電流生成部の他の具体例を示す回路構成図である。ここで、上述した実施形態と同等の構成については、同一又は同等の符号を付して、その説明を簡略化又は省略する。
【0063】
図3(a)に示すように、本実施形態に係る電流生成供給回路100Bは、大別して、上述した実施形態と同等の構成を有する基準電圧生成部10Bと、駆動電流生成部ILB−1、ILB−2、ILB−3、・・・(以下、便宜的に「駆動電流生成部ILB」とも記す)及びデータラッチ部DLB−1、DLB−2、DLB−3、・・・(以下、便宜的に「データラッチ部DLB」とも記す)からなる複数の駆動電流供給回路部20B−1、20B−2、20B−3、・・・(以下、便宜的に「駆動電流供給回路部20B」とも記す)と、を備えた構成を有している。ここで、基準電圧生成部10Bは、定電流発生源IRから基準電圧生成部10B方向に基準電流Irefが流れるように、定電流発生源IR側に高電位電源+Vが接続され、基準電圧生成部10B側に低電位電源−Vが接続されている。
【0064】
データラッチ部DLBは、上述した実施形態と同様に、複数のデジタル信号d0〜d3に対応してラッチ回路LC0〜LC3が個別に設けられた構成を有し、各ラッチ回路LC0〜LC3の非反転出力端子OTを介して非反転出力信号d10〜d13が駆動電流生成部ILBに出力されるように接続されている。
【0065】
基準電圧生成部10B及び駆動電流生成部ILBは、図4に示すように、上述した実施形態(図2参照)に示したカレントミラー回路構成と略同様に、基準電圧生成部10Bを構成する、nチャネル型の電界効果型トランジスタからなる基準電流トランジスタTn11のゲート端子と、該基準電圧生成部10Bに対して並列に接続された複数の駆動電流生成部ILB−1、ILB−2、・・・(単位電流生成部21B−1、21B−2、・・・;以下、便宜的に「単位電流生成部21B」とも記す)の各々に設けられた、nチャネル型の電界効果型トランジスタからなる複数の単位電流トランジスタTn12〜Tn15、Tn22〜Tn25、・・・のゲート端子が、各々接点Nrgで共通に接続されたカレントミラー回路を構成している。また、基準電流トランジスタTn11のゲート端子(接点Nrg)は、電流入力接点INiを介して定電流発生源IRに接続されているとともに、低電位電源−Vとの間(基準電流トランジスタTn11のゲート−ソース間)に寄生容量Cbが接続されている。
【0066】
ここで、本実施形態においても、単位電流生成部21B−1、21B−2、・・・を構成する各単位電流トランジスタTn12〜Tn15、Tn22〜Tn25、・・・のトランジスタサイズ(すなわち、チャネル長を一定とした場合のチャネル幅)が、基準電流トランジスタを基準として、所定の比率になるように形成され、各電流路に流れる単位電流Ise、Isf、Isg、Ishが、基準電流Irefに対して、各々異なる所定の比率の電流値を有するように設定されている。
【0067】
また、各駆動電流生成部ILBは、負荷が接続される電流出力端子OUTiと、上記単位電流トランジスタTn12〜Tn15、Tn22〜Tn25、・・・の一端が接続された各接点Ne、Nf、Ng、Nhとの間に、上記各ラッチ回路LC0〜LC3から個別に出力される非反転出力信号d10〜d13に基づいてオン/オフ動作が制御される、nチャネル型の電界効果型トランジスタからなる複数(4個)の選択トランジスタTn16〜Tn19、Tn26〜Tn29、・・・が各々並列に接続されたスイッチ回路部22B−1、22B−2、・・・(以下、便宜的に「スイッチ回路部22B」とも記す)を備えている。
【0068】
すなわち、基準電流トランジスタTn11に流れる基準電流Irefに基づいてゲート端子に生じる電圧成分(基準電圧)Vrefが、各駆動電流生成部ILB−1、ILB−2、・・・の単位電流トランジスタTn12〜Tn15、Tn22〜Tn25、・・・のゲート端子に共通に印加されることにより、各駆動電流供給回路部20B−1、20B−2、・・・において、相互に異なる比率の電流値を有する複数の単位電流Ise〜Ishを一時に生成し、データラッチ部DLB(ラッチ回路LC0〜LC3)から出力される非反転出力信号d10〜d13に基づいて、選択トランジスタTn16〜Tn19、Tn26〜Tn29、・・・のオン/オフ動作を制御することにより、単位電流Ise〜Ishのうち、特定の単位電流を選択して合成し、負荷駆動電流IB1、IB2、・・・(以下、便宜的に「負荷駆動電流IB」とも記す)を生成する。
ここで、負荷駆動電流IB1、IB2、・・・は、図示を省略した負荷側から各電流出力端子OUT1、OUT2、・・・、スイッチ回路部22B−1、22B−2、・・・及び単位電流生成部21B−1、21B−2、・・・を介して、高電位電源−Vに引き込むように供給される。
【0069】
<電流印加方式を適用した表示装置>
次いで、上述したような構成及び機能を有する電流生成供給回路を、駆動制御装置(データドライバ)に適用した表示装置について、具体的に説明する。
図5は、本発明に係る電流生成供給回路を適用可能な表示装置の一実施形態を示す概略ブロック図であり、図6は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。また、本実施形態においては、電流印加方式を採用した構成について説明する。
【0070】
図5、図6に示すように、本実施形態に係る表示装置200Aは、概略、複数の表示画素(負荷)がマトリクス状に配列された表示パネル110Aと、表示パネル110Aの行方向に配列された表示画素群ごとに、共通に接続された走査ライン(走査線)SLa、SLbに接続された走査ドライバ(走査駆動手段)120Aと、表示パネル110Aの列方向に配列された表示画素群ごとに、共通に接続されたデータライン(信号線)DLに接続されたデータドライバ(信号駆動手段)130Aと、走査ドライバ120A及びデータドライバ130Aの動作状態を制御する各種制御信号を生成、出力するシステムコントローラ140Aと、表示装置200Aの外部から供給される映像信号に基づいて、表示データやタイミング信号等を生成する表示信号生成回路150Aと、を備えて構成されている。
【0071】
以下、上記各構成について具体的に説明する。
(表示パネル110A)
表示パネル110Aは、具体的には、図6に示すように、各行ごとの表示画素群に対応して、各々、並列に配設された一対の走査ラインSLa、SLbと、各列ごとの表示画素群に対応するとともに、走査ラインSLa、SLbに対して直交するように配設されたデータラインDLと、これらの直交するラインの各交点近傍に配列された複数の表示画素(図6中、後述する画素駆動回路DCx及び有機EL素子OELからなる構成)と、を備えた構成を有している。
【0072】
表示画素は、例えば、走査ドライバ120Aから走査ラインSLaを介して印加される走査信号Vsel、走査ラインSLbを介して印加される走査信号Vsel*(走査ラインSLaに印加される走査信号Vselの極性反転信号であって、明細書中では、便宜的に「Vsel*」と記す;図6の符号参照)、及び、データドライバ130AからデータラインDLを介して供給される階調電流(上述した負荷駆動電流IAに相当する)Ipixに基づいて、各表示画素における階調電流Ipixの書込動作及び発光動作を制御する画素駆動回路DCxと、該画素駆動回路DCxから供給される発光駆動電流の電流値に応じて発光輝度が制御される、周知の有機EL素子(発光素子)OELと、を有して構成されている。なお、本実施形態においては、電流駆動型の発光素子として有機EL素子OELを適用した場合について示すが、発光ダイオード等の他の発光素子を適用するものであってもよい。
【0073】
ここで、画素駆動回路DCxは、概略、走査信号Vsel、Vsel*に基づいて各表示画素の選択/非選択状態を制御し、選択状態において表示データに応じた階調電流Ipixを取り込んで電圧レベルとして保持し、非選択状態において上記保持した電圧レベルに基づく発光駆動電流を有機EL素子OELに供給して、所定の輝度階調で発光させる動作を維持する機能を有している。なお、画素駆動回路DCxに適用可能な回路構成例については後述する。
【0074】
(走査ドライバ120A)
走査ドライバ120Aは、システムコントローラ140Aから供給される走査制御信号に基づいて、所定のタイミングで各走査ラインSLa、SLbに選択レベルの走査信号Vsel(例えば、ハイレベル)及びVsel*(例えば、ローレベル)を順次印加することにより、各行ごとの表示画素群を選択状態とし、データドライバ130Aにより表示データに基づく階調電流Ipixを各データラインDLに供給して、各表示画素に書き込むように制御する。
【0075】
走査ドライバ120Aは、具体的には、図6に示すように、シフトレジスタとバッファからなるシフトブロックSBを、各行の走査ラインSLa、SLbごとに対応して複数段備え、システムコントローラ140Aから供給される走査制御信号(走査スタート信号SSTR、走査クロック信号SCLK等)に基づいて、シフトレジスタにより表示パネル110Aの上方から下方に順次シフトしつつ出力されるシフト信号が、バッファを介して所定の電圧レベル(選択レベル)を有する走査信号Vselとして各走査ラインSLaに印加されるとともに、走査信号Vselを極性反転した電圧レベルが走査信号Vsel*として各走査ラインSLbに印加される。
【0076】
(データドライバ130A)
データドライバ130Aは、システムコントローラ140Aから供給されるデータ制御信号(後述するサンプリングスタート信号STR、シフトクロック信号SFC等)に基づいて、表示信号生成回路150Aから供給される複数ビットのデジタル信号からなる表示データを取り込んで保持し、当該表示データに対応する電流値を有する階調電流Ipixを生成して、各データラインDLに同時並行的に供給するように制御する。すなわち、本実施形態に係るデータドライバ130Aにおいては、上述した電流生成供給回路(図1及び図2参照)の構成及び機能を良好に適用することができる。データドライバ130Aの具体的な回路構成やその駆動制御動作については、詳しく後述する。
【0077】
(システムコントローラ140A)
システムコントローラ150は、後述する表示信号生成回路160から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ120A及びデータドライバ130Aの各々に対して、走査制御信号(上述した走査スタート信号SSTRや走査クロック信号SCLK等)及びデータ制御信号(上述したサンプリングスタート信号STRやシフトクロック信号SFC等)を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル110Aに走査信号Vsel、Vsel*及び階調電流Ipixを出力させ、画素駆動回路DCxにおける所定の制御動作を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル110Aに表示させる制御を行う。
【0078】
(表示信号生成回路150A)
表示信号生成回路150Aは、例えば、表示装置200Aの外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル110Aの1行分ごとに、該輝度階調信号成分を、複数ビットのデジタル信号からなる表示データとしてデータドライバ130Aに供給する。ここで、上記映像信号が、テレビ放送信号(コンポジット映像信号)のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路150Aは、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ150に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ140Aは、表示信号生成回路150Aから供給されるタイミング信号に基づいて、走査ドライバ120Aやデータドライバ130Aに対して供給する上記走査制御信号及びデータ制御信号を生成する。
【0079】
なお、本実施形態において、表示パネル110Aとその周辺に付設されるドライバやコントローラ等の周辺回路との実装構造については、特に限定するものではないが、例えば、少なくとも、表示パネル110Aと走査トランジスタ120A、データドライバ130Aが単一の基板上に形成されているものであってもよいし、後述するデータドライバ130Aのみ、もしくは、走査ドライバ120A及びデータドライバ130Aを、表示パネル110Aとは別個に設けて電気的に接続するようにしたものであってもよい。
【0080】
(表示画素の一構成例)
次いで、上述した表示装置(表示パネル110A)の各表示画素に適用される画素駆動回路について簡単に説明する。
図7は、本実施形態に適用される表示画素(画素駆動回路)の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すものにすぎず、同等の機能を有する他の回路構成を適用するものであってもよいことはいうまでもない。
【0081】
図7に示すように、本実施例に係る画素駆動回路DCxは、走査ラインSLa、SLbとデータラインDLとの交点近傍に、ゲート端子が走査ラインSLaに、ソース端子及びドレイン端子が電源接点Vdd及び接点Nxaに各々接続されたpチャネル型のトランジスタTr31と、ゲート端子が走査ラインSLbに、ソース端子及びドレイン端子がデータラインDL及び接点Nxaに各々接続されたpチャネル型のトランジスタTr32と、ゲート端子が接点Nxbに、ソース端子及びドレイン端子が接点Nxa及び接点Nxcに各々接続されたpチャネル型のトランジスタTr33と、ゲート端子が走査ラインSLに、ソース端子及びドレイン端子が接点Nxb及び接点Nxcに各々接続されたnチャネル型のトランジスタTr34と、接点Nxa及び接点Nxb間に接続されたコンデンサCxと、を備えた構成を有している。ここで、電源接点Vddは、例えば、図示を省略した電源ラインを介して、高電位電源に接続され、常時、もしくは、所定のタイミングで一定の高電位電圧が印加される。
【0082】
また、このような画素駆動回路DCxから供給される発光駆動電流により発光輝度が制御される有機EL素子OELは、アノード端子が上記画素駆動回路DCxの接点Nxcに、また、カソード端子が低電位電源(例えば、接地電位Vgnd)に各々接続された構成を有している。ここで、コンデンサCxは、トランジスタTr33のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【0083】
このような構成を有する画素駆動回路DCxにおける有機EL素子OELの駆動制御動作は、まず、書込動作期間において、例えば、走査ラインSLaに対してハイレベル(選択レベル)の走査信号Vselを印加するとともに、走査ラインSLbに対してローレベルの走査信号Vsel*を印加し、このタイミングに同期して、有機EL素子OELを所定の輝度階調で発光動作させるための階調電流IpixをデータラインDLに供給する。ここでは、階調電流Ipixとして、正極性の電流を供給し、データドライバ130A側からデータラインDLを介して画素駆動回路DCx方向に当該電流が流し込まれる(印加する)ように設定する。
【0084】
これにより、画素駆動回路DCxを構成するトランジスタTr32及びTr34がオン動作するとともに、トランジスタTr31がオフ動作して、データラインDLに供給された階調電流Ipixに対応する正の電位が接点Nxaに印加される。また、接点Nxb及び接点Nxc間が短絡して、トランジスタTr33のゲート−ドレイン間が同電位に制御される。これにより、トランジスタTr33がオフ動作するとともに、コンデンサCxの両端(接点Nxa及び接点Nxb間)には、階調電流Ipixに応じた電位差が生じ、該電位差に対応する電荷が蓄積され、電圧成分として保持される(充電される)。
【0085】
次いで、発光動作期間において、走査ラインSLaに対してローレベル(非選択レベル)の走査信号Vselを印加するとともに、走査ラインSLbに対してハイレベルの走査信号Vsel*を印加し、このタイミングに同期して、階調電流Ipixの供給を遮断する。これにより、トランジスタTr32及びTr34がオフ動作してデータラインDL及び接点Nxa間、並びに、接点Nxb及び接点Nxc間が電気的に遮断されることにより、コンデンサCxは、上述した書込動作において蓄積された電荷を保持する。
【0086】
このように、コンデンサCxが書込動作時の充電電圧を保持することにより、接点Nxa及び接点Nxb間(トランジスタのTr33のゲート−ソース間)の電位差が保持されることになり、トランジスタTr33はオン動作する。また、上記走査信号Vsel(ローレベル)の印加により、トランジスタTr31が同時にオン動作するので、電源接点Vdd(高電位電源)からトランジスタTr31及びTr33を介して、有機EL素子OELに階調電流Ipix(より詳しくは、コンデンサCxに保持された電荷)に応じた発光駆動電流が流れ、有機EL素子OELが所定の輝度階調で発光する。このように、本実施例に係る画素駆動回路においては、Pチャネル型トランジスタTr33は、発光駆動用トランジスタとしての機能を有していることになる。
【0087】
(データドライバの一構成例)
次いで、上述した表示装置に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置200Aに適用されるデータドライバ130Aは、概略、図1に示した電流生成供給回路100Aを基本構成とし、表示パネル110Aに配設された各行のデータラインDLに、各階調電流供給回路部の出力接点(上述した駆動電流供給回路部20Aの電流出力端子OUTiに相当する)が個別に接続され、各階調電流供給回路部に対して、定電流発生源IRから基準電圧生成部10Aに一定の電流値を有する基準電流Irefが流れることにより、カレントミラー回路を構成する共通接点(接点Nrgに相当する)に生じる電圧成分(基準電圧Vref)を共通に印加するように構成されている。
【0088】
また、本構成例に係るデータドライバ130Aにおいては、各データラインDLに設けられる階調電流供給回路部が、例えば、各データラインDLに2組設けられ、所定の動作タイミングで各組の階調電流供給回路部が、相補的かつ連続的に表示データの取り込み、保持、階調電流Ipixの生成、供給(流し込み)動作を実行するように構成されている。
図8は、本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図である。ここでは、上述した電流生成供給回路(図1及び図2)の構成と対応付けながら説明し、同一の構成について同等の符号を付して説明する。
【0089】
本実施例に係るデータドライバ130Aは、例えば、図8に示すように、システムコントローラ140Aからデータ制御信号として供給されるシフトクロック信号SFCに基づいて、非反転クロック信号CKa及び反転クロック信号CKbを生成する反転ラッチ回路131と、非反転クロック信号CKa及び反転クロック信号CKbに基づいて、サンプリングスタート信号STRをシフトしつつ、所定のタイミングでシフト信号SR1、SR2、・・・(上述したタイミング制御信号CLKに相当する;以下、便宜的に「シフト信号SR」とも記す)を順次出力するシフトレジスタ回路132と、該シフトレジスタ回路132からのシフト信号SR1、SR2、・・・の入力タイミングに基づいて、表示信号生成回路150Aから順次供給される1行分の表示データD0〜Dp(ここでは、便宜的にp=3とする;上述したデジタル信号d0〜d3に相当する)を順次取り込み、各表示画素における発光輝度に対応した階調電流Ipixを生成して、各データラインDL1、DL2、・・・を介して供給する(印加する)2組の階調電流供給回路群133A及び133Bと、システムコントローラ140Aからデータ制御信号として供給される切換制御信号SELに基づいて、上記階調電流供給回路群133A及び133Bのいずれか一方を選択的に動作させるための選択設定信号(切換制御信号SELの非反転信号SLa及び反転信号SLb)を出力する選択設定回路134と、階調電流供給回路群133A及び133Bを構成する各階調電流供給回路部PXA−1、PXA−2、・・・及びPXB−1、PXB−2、・・・(すなわち、上述した各駆動電流供給回路部ILAを構成する単位電流生成部21A)に一定の基準電圧Vrefを共通に印加する基準電圧生成回路135Aと、を備えて構成されている。
【0090】
以下、各構成について、具体的に説明する。
(基準電圧生成回路135A)
基準電圧生成回路135Aは、上述した電流生成供給回路(図2参照)と同様に、高電位電源+V及び低電位電源−V間に、一定電流値を有する基準電流Irefを供給する定電流発生源IRと、該基準電流Irefを電流路に流す基準電流トランジスタTp11とを備えた基準電圧生成部10Aが直列接続された構成を有し、基準電圧生成部10A(基準電流トランジスタTp11)の電流路に流れる基準電流Irefに基づいて、ゲート端子(接点Nrg)に生じる電位を基準電圧Vrefとして、2組の階調電流供給回路群133A及び133Bを構成する各階調電流供給回路部PXA−1、PXA−2、・・・及びPXB−1、PXB−2、・・・(以下、「階調電流供給回路部PXA、PXB」とも記す)に定常的に印加する。
【0091】
(階調電流供給回路部PXA、PXB)
図9は、本実施例に係るデータドライバに適用される階調電流供給回路部の一具体例を示す構成図である。
階調電流供給回路群133A、133Bを構成する各階調電流供給回路部PXA、PXBは、図9に示すように、少なくとも、データラッチ部DLAと、階調電流生成部PLA(駆動電流生成部ILAに相当する)と、選択設定回路134から出力される選択設定信号(切換制御信号SELの非反転信号SLa及び反転信号SLb)に基づいて、各階調電流供給回路部PXA、PXBの動作状態を選択的に設定する動作設定部ACAと、を備えた構成を有している。ここで、データラッチ部DLA及び階調電流生成部PLAからなる構成は、図1に示した駆動電流供給回路20Aに相当する。なお、図中、BKAは、データラッチ部DLAからの非反転出力信号D10〜D13に基づいて、表示画素を黒表示動作等の特定の駆動状態で動作させる場合に、表示画素(データラインDL)に特定電圧を印加する特定状態設定部である。
【0092】
動作設定部ACAは、例えば、図9に示すように、選択設定回路134から出力される選択設定信号(非反転信号SLa又は反転信号SLb)を反転処理するインバータ44と、データラインDLに電流路が設けられ、制御端子に上記選択設定信号の反転信号(インバータ44の出力信号)が印加されるpチャネル型トランジスタTp43と、選択設定信号(非反転信号SLa又は反転信号SLb)の反転信号及びシフトレジスタ回路132からのシフト信号SRを入力とするNAND回路45と、該NAND回路45の論理出力を反転処理するインバータ46と、該インバータ46の反転出力をさらに反転処理するインバータ47と、を備えた構成を有している。
【0093】
なお、特定状態設定部BKAは、例えば、図9に示すように、データラッチ部DLA(各ラッチ回路LC0〜LC3の非反転出力端子OT0〜OT3)から出力される非反転出力信号D10〜D13を入力信号とする論理和演算回路(以下、「OR回路」と略記する)41と、該OR回路41の出力レベルに基づいて、階調電流生成部PLAの電流出力端子OUTiに、特定電圧Vbkを印加する特定電圧印加トランジスタ(pチャネル型電界効果型トランジスタ)Tp42と、を備えた構成を有している。すなわち、特定状態設定部BKAは、データラッチ部DLAから出力される非反転出力信号D10〜D13の信号レベルが全て“0”となる特定状態を判別して、データラインDLを介して表示画素に特定電圧Vbkを印加する。
【0094】
このような構成を有する階調電流供給回路部PXA、PXBにおいては、選択設定回路134から動作設定部ACAに選択レベル(ハイレベル)の選択設定信号(非反転信号SLa及び反転信号SLb)が入力されると、インバータ44により信号極性が反転処理されて印加されることにより、pチャネル型トランジスタTp43がオン動作して、階調電流生成部PLAの電流出力端子OUTiが、pチャネル型トランジスタTp43を介してデータラインDLに接続される。このとき同時に、NAND回路45及びインバータ46、47により、シフト信号SRの出力タイミングに関わらずデータラッチ部DLAの非反転入力接点CKにはローレベルのタイミング制御信号が、また、反転入力接点CK*にはハイレベルのタイミング制御信号が定常的に入力されて、データラッチ部DLAに保持されている表示データD0〜D3に基づく反転出力信号D10*〜D13*が、(各ラッチ回路LC0〜LC3の)反転出力端子OT0*〜OT3*を介して階調電流生成部PLAに供給されて、上述した駆動電流生成部と同様に、表示データD0〜D3に応じた階調電流Ipixが生成される。
【0095】
一方、選択設定回路134から非選択レベル(ローレベル)の選択設定信号(非反転信号SLa又は反転信号SLb)が入力されると、インバータ44により信号極性が反転処理されて印加されることにより、pチャネル型トランジスタTp43がオフ動作して、階調電流生成部PLAの電流出力端子OUTiがデータラインDLから切り離される。また、このとき同時に、NAND回路45及びインバータ46、47により、シフト信号SRの出力タイミングに対応してデータラッチ部DLAの非反転入力接点CKにはハイレベルのタイミング制御信号が、また、反転入力接点CK*にはローレベルのタイミング制御信号が入力されて、データラッチ部DLAに表示データD0〜D3が取り込み保持される。
【0096】
これにより、表示データD0〜D3に基づいてデータラッチ部DLAから階調電流生成部PLAに反転出力信号D10*〜D13*が出力されるものの、階調電流Ipixは生成されない状態となり、実質的に、階調電流供給回路部PXA、PXBが非選択状態に設定される。すなわち、後述する選択設定回路134により、2組の階調電流供給回路群133A及び133Bに入力する選択設定信号(切換制御信号SELの非反転信号SLa及び反転信号SLb)の信号レベルを適宜設定することにより、2組の階調電流供給回路群133A及び133Bのいずれか一方を選択状態とし、他方を非選択状態に設定することができる。
【0097】
(表示装置の駆動制御方法)
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図10は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートであり、図11は、本実施形態に係る表示パネル(表示画素)における制御動作の一例を示すタイミングチャートである。ここでは、図9及び図9に示したデータドライバの構成に加え、図1及び図2に示した電流生成供給回路の構成も適宜参照しながら説明する。
【0098】
まず、データドライバ130Aにおける制御動作は、上述した階調電流供給回路群133A又は133Bを構成する各階調電流供給回路部PXA又はPXBに設けられたデータラッチ部DLAに、表示信号生成回路150Aから供給される表示データD0〜D3を取り込み、一定期間保持する信号保持動作と、該データラッチ部DLAからの反転出力信号D10*〜D13*に基づいて、各階調電流供給回路部PXA又はPXBに設けられた階調電流生成部PLAにより、上記表示データD0〜D3に対応する階調電流Ipixを生成し、各データラインDL1、DL2、・・・を介して各表示画素に供給する電流生成供給動作と、を順次実行するとともに、該一連の動作において、選択設定回路134により2組の階調電流供給回路群133A、133Bのうち、一方の階調電流供給回路群により上記電流生成供給動作を行いつつ、他方の階調電流供給回路群により上記信号保持動作を同時並行的に行う動作を、交互に繰り返し実行することにより実現される。
【0099】
(信号保持動作)
信号保持動作においては、図10に示すように、まず、選択設定回路134により一方の階調電流供給回路群133A(又は133B)が選択状態に設定された後、シフトレジスタ回路132から順次出力されるシフト信号SR1、SR2、・・・に基づいて、該階調電流供給回路群133A(又は133B)の各階調電流供給回路部PXA(又はPXB)に設けられたデータラッチ部DLAにより、各列の表示画素(すなわち、各データラインDL1、DL2、・・・)に対応して切り替わる表示データD0〜D3を順次取り込む動作が1行分連続的に実行され、該表示データD0〜D3が取り込まれた階調電流供給回路部PXA(又はPXB)のデータラッチ部DLAから順に、一定期間(次の切換制御信号SELに基づいて選択設定回路134により、一方の階調電流供給回路群133B(又は133A)が非選択状態に、また、他方の階調電流供給回路群133A(又は133B)が選択状態に設定されるまでの期間)、データラッチ部DLAからの反転出力信号D10*〜D13*が階調電流生成部PLAに出力される。
【0100】
(電流生成供給動作)
また、電流生成供給動作においては、図10に示すように、上反転出力信号D10*〜D13*に基づいて、各階調電流生成部PLAに設けられた複数の選択トランジスタ(図2に示した選択トランジスタTp16〜Tp19、Tp26〜Tp29、・・・)のオン/オフ状態が制御され、オン動作した選択トランジスタに接続された単位電流トランジスタ(図2に示した単位電流トランジスタTp12〜Tp15、Tp22〜Tp25、・・・)に流れる単位電流の合成電流が、階調電流Ipixとして各データラインDL1、DL2・・・を介して順次供給される。
【0101】
ここで、階調電流Ipixは、例えば、全てのデータラインDL1、DL2、・・・に対して、少なくとも一定期間、並列的(すなわち、同時並行的)に供給されるように設定される。また、本実施形態においては、上述したように、基準電圧生成部10Aに流れる基準電流Irefに対して、予めトランジスタサイズにより規定された所定比率(例えば、a×2k;k=0、1、2、3、・・・)の電流値を有する複数の単位電流を生成し、上記データラッチ部DLAからの反転出力信号D10*〜D13*に基づいて選択トランジスタのオン/オフ動作を制御することにより、所定の単位電流を選択して合成し、正極性の階調電流Ipixを生成して、データドライバ130A側からデータラインDL1、DL2、・・・方向に流し込むように階調電流Ipixを流す。
【0102】
なお、黒表示動作においては、図10に示すように、表示データD0〜D3が黒表示状態(データラッチ部DLAからの反転出力信号D10*〜D13*が全て“0”)に設定されることにより、階調電流生成部PLAに設けられたいずれの選択トランジスタもオフ動作して単位電流が遮断され、階調電流Ipixの供給が停止される。このとき同時に、特定状態設定部BKAに設けられたOR回路41より表示データの黒表示状態が判別され、特定電圧印加トランジスタTp42がオン動作して黒表示(最低輝度階調での発光動作)に対応した電圧Vbkが各データラインDL1、DL2、・・・に印加される。
【0103】
また、表示パネル110A(表示画素)における制御動作は、図11に示すように、表示パネル110A一画面に所望の画像情報を表示する一走査期間Tscを1サイクルとして、該一走査期間Tsc内に、特定の走査ラインに接続された表示画素群を選択して、データドライバ130Aから供給される表示データD0〜D3に対応する階調電流Ipixを書き込み、信号電圧として保持する書込動作期間Tseと、該保持された信号電圧に基づいて、上記表示データD0〜D3に応じた発光駆動電流を有機EL素子OELに供給して、所定の輝度階調で発光動作させる発光動作期間Tnseと、を設定(Tsc=Tse+Tnse)し、各動作期間において、上述した画素駆動回路DCxと同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Tseは、相互に時間的な重なりが生じないように設定される。また、書込動作期間Tseは、少なくとも、上記データドライバ130Aによる電流生成供給動作において、各データラインDL1、DL2、・・・に階調電流Ipixを並列的に供給する一定期間を含む期間に設定される。
【0104】
すなわち、表示画素への書込動作期間Tseにおいては、図11に示すように、特定の行(i行目)の表示画素に対して、走査ドライバ120Aにより走査ラインSLa、SLbに走査信号Vsel、Vsel*を印加して選択状態に設定し、データドライバ130Aにより各データラインDL1、DL2、・・・に並列的に供給された階調電流Ipixを電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Tnseにおいては、上記書込動作期間Tseに保持された電圧成分に基づく発光駆動電流を有機EL素子OELに継続的に供給することにより、表示データD0〜D3に対応する輝度階調で発光動作が継続される。
【0105】
このような一連の駆動制御動作を、図11に示すように、表示パネル110Aを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル1画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。ここで、本実施形態においては、各行の表示画素群への書込動作に同期して、データドライバ130Aに設けられた2組の階調電流供給回路群133A、133Bが交互に選択状態に設定され、例えば、奇数行目の表示画素群に対しては、一方の階調電流供給回路群133Aから階調電流Ipixが供給され、偶数行目の表示画素群に対しては、他方の階調電流供給回路群133Bから階調電流Ipixが供給されるように制御される。
【0106】
したがって、本実施形態に係るデータドライバ130A及び表示装置200Aにおいて、通常の階調表示動作時には、各データラインDL1、DL2、・・・に対応して設けられた各階調電流供給回路部PXA−1、PXA−2、・・・及びPXB−1、PXB−2、・・・により、表示データD0〜D3に応じた単位電流が生成、合成され、適切な電流値を有する階調電流Ipixとして各表示画素に供給される。なお、黒表示動作時には、各階調電流供給回路部PXA、PXBにより階調電流Ipixの供給が遮断されるとともに、表示画素における最低輝度階調での発光動作に対応した所定の黒表示電圧Vbkが各データラインDL1、DL2、・・・に印加されるので、良好な階調表示を実現しつつ、黒表示動作時においても、各データラインDL1、DL2、・・・の信号レベルを特定の電圧に安定化させて迅速に黒表示状態に移行することができ、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【0107】
また、データドライバ130A(階調電流供給回路部PXA、PXB)において、カレントミラー回路構成を適用するとともに、該カレントミラー回路を構成する、各階調電流供給回路部PXA、PXBに設けられた複数の単位電流トランジスタのチャネル幅を、基準電圧生成部10Aに設けられた基準電流トランジスタに対して、各々所定の比率(例えば、a×2k倍)になるように設定することにより、定電流発生源IRにより供給される基準電流Irefに対して、上記比率により規定される電流値を有する複数の単位電流を流すことができ、表示データ(複数ビットのデジタル信号)D0〜D3により、これらを適宜合成することにより、2k段階の電流値を有する階調電流Ipixを生成することができるので、表示データD0〜D3に対応した適切な電流値を有するアナログ電流からなる階調電流Ipixを、比較的簡易な回路構成により生成して供給することができ、表示画素を適正な輝度階調で発光動作させることができる。
【0108】
なお、本実施形態においては、表示パネルに配設された各データラインに対して、2組の階調電流供給回路群を備えたデータドライバを適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、各データラインに対して一組(単一)の階調電流供給回路群のみを備え、時系列的に表示データの取り込み、保持、階調電流の生成、供給動作を実行するデータドライバを適用するものであってもよい。
【0109】
また、本実施形態においては、各表示画素を所望の輝度階調で発光動作させるための表示データ(制御信号)として、4ビットのデジタル信号を入力して16段階の異なる駆動状態で動作させる場合について説明したが、本発明はこれに限定されるものではなく、表示パネルの仕様等による輝度階調数に応じてビット数を適宜変更設定するものであってもよいことはいうまでもない。
さらに、本実施形態においては、データドライバ側から各表示画素に階調電流が流れ込むように供給される電流印加方式に対応した回路構成を示したが、本発明はこれに限定されるものではなく、上述したように、各表示画素側からデータドライバ方向に階調電流を引き込むように供給する電流シンク方式に対応した回路構成を有するものであってもよい。以下、その一例を説明する。
【0110】
<電流シンク方式を適用した表示装置>
図12は、本発明に係る電流生成供給回路を適用可能な表示装置の一実施形態の他の例を示す概略ブロック図であり、図13は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。ここで、上述した第1の実施形態に示した表示装置(図5、図6参照)と同一又は同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
【0111】
図12、図13に示すように、本実施形態に係る表示装置200Bは、概略、第1の実施形態に示した表示装置100Aと同等の構成を有する表示パネル110Bと、走査ドライバ120Bと、データドライバ130Bと、システムコントローラ140Bと、表示信号生成回路150Bと、を有し、加えて、各行ごとの走査ラインSLに並行して配設され、各行ごとに配列された表示画素群に、共通に接続された電源ラインVLに接続された電源ドライバ160と、を備えて構成されている。
【0112】
以下、本実施例特有の構成について説明する。
表示パネル110Bは、図13に示すように、相互に並列に配設された複数の走査ラインSL及び電源ラインVLと、該走査ラインSL及び電源ラインVLに直交するように配設された複数のデータラインDLとの各交点近傍に、後述するような構成を有する表示画素が配列された構成を有している。
また、表示画素は、具体的には、走査ラインSLを介して印加される走査信号Vsel、及び、データラインDLを介して供給される階調電流Ipix、電源ドライバ140から電源ラインVLを介して印加される電源電圧Vscに基づいて、各表示画素における階調電流Ipixの書込動作及び発光動作を制御する画素駆動回路DCyと、該画素駆動回路DCyから供給される発光駆動電流の電流値に応じて発光輝度が制御される有機EL素子(発光素子)OELと、を有して構成されている。なお、画素駆動回路DCyに適用可能な回路構成例については後述する。
【0113】
走査ドライバ120Bは、上述した第1の実施形態(図6参照)と同様に、システムコントローラ150から供給される走査制御信号に基づいて、所定のタイミングで各走査ラインSLに選択レベルの走査信号Vselを順次印加することにより、各行ごとの表示画素群を選択状態とし、各データラインDLを介して供給される階調電流Ipixを各表示画素に書き込むように制御する。
【0114】
データドライバ130Bは、上述した電流シンク方式に対応した電流生成供給回路(図3、図4参照)を基本構成として適用した構成を有し、システムコントローラ140Bからのデータ制御信号に基づいて、複数ビットのデジタル信号からなる表示データを取り込んで保持し、当該表示データに応じて流れる特定の単位電流を合成して所定の電流値を有する階調電流Ipixを生成し、各データラインDLに同時並行的に供給するように制御する(本実施形態においては、表示画素側からデータドライバ方向に引き込むように階調電流を流す)。
【0115】
電源ドライバ160は、システムコントローラ140Aから供給される電源制御信号に基づいて、走査ドライバ120Bにより各行ごとの表示画素群が選択状態に設定されるタイミングに同期して、電源ラインVLに選択レベルの電源電圧Vsc(例えば、接地電位以下に設定されたローレベル)を印加することにより、電源ラインVLから表示画素(画素駆動回路DCy)を介してデータドライバ130B方向に、表示データに基づく所定の階調電流Ipixを引き込み、一方、走査ドライバ120Bにより各行ごとの表示画素群が非選択状態に設定されるタイミングに同期して、電源ラインVLに非選択レベル(例えば、ハイレベル)の電源電圧Vscを印加することにより、電源ラインVLから表示画素(画素駆動回路DCy)を介して有機EL素子OEL方向に、上記階調電流Ipixと同等の発光駆動電流を流すように制御する。
【0116】
電源ドライバ160は、具体的には、図13に示すように、上述した走査ドライバ120A(図6参照)と同様に、シフトレジスタとバッファからなるシフトブロックSBを、各行ごとの電源ラインVLに対応させて複数段備え、システムコントローラ140Bから供給され、上記走査制御信号に同期する電源制御信号(電源スタート信号VSTR、電源クロック信号VCLK等)に基づいて、シフトレジスタにより表示パネル110Bの上方から下方に順次シフトしつつ出力されたシフト信号が、バッファを介して所定の電圧レベル(例えば、走査ドライバ120Bによる選択状態においてはローレベル、非選択状態においてはハイレベル)を有する電源電圧Vscとして各電源ラインVLに印加される。
【0117】
システムコントローラ140Bは、表示信号生成回路150Bから供給されるタイミング信号に基づいて、少なくとも、走査ドライバ120B及びデータドライバ130B、電源ドライバ160の各々に対して、走査制御信号及びデータ制御信号、電源制御信号(電源スタート信号VSTR、電源クロック信号VCLK等)を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル110Bに走査信号Vsel及び階調電流Ipix、電源電圧Vscを出力させ、画素駆動回路DCyにおける所定の制御動作を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル110Bに表示させる制御を行う。
【0118】
なお、本実施形態においては、表示パネル110Bの周辺に付設されるドライバとして、図12、図13に示したように、表示パネル110Bに対して、走査ドライバ120B及び電源ドライバ160を個別に配置した構成について説明したが、本発明はこれに限定されるものではない。例えば、上述したように、走査ドライバ120B及び電源ドライバ160は、タイミングが同期する同等の制御信号(走査制御信号及び電源制御信号)に基づいて動作するので、例えば、走査ドライバ120Bに、走査信号Vselの生成、出力タイミングに同期して電源電圧Vscを供給する機能を有するようにして一体的に構成したものであってもよい。このような構成によれば、周辺回路の構成を簡素化、省スペース化することができる。
【0119】
(表示画素の他の構成例)
図14は、本実施形態に適用される表示画素(画素駆動回路)の他の実施例を示す回路構成図であり、図15は、本実施例に係る表示画素における制御動作の一例を示すタイミングチャートである。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すものにすぎず、同等の動作機能を有する他の回路構成を有するものであってもよいことはいうまでもない。
【0120】
図14に示すように、本実施例に係る画素駆動回路DCyは、例えば、走査ラインSLとデータラインDLとの交点近傍に、ゲート端子が走査ラインSLに、ソース端子が走査ラインSLに平行に配設された電源ラインVLに、ドレイン端子が接点Nyaに各々接続されたnチャネル型トランジスタTr81と、ゲート端子が走査ラインSLに、ソース端子及びドレイン端子がデータラインDL及び接点Nybに各々接続されたnチャネル型トランジスタTr82と、ゲート端子が接点Nyaに、ソース端子及びドレイン端子が電源ラインVL及び接点Nybに各々接続されたnチャネル型トランジスタTr83と、接点Nya及び接点Nyb間に接続されたコンデンサCyと、を備えた構成を有している。
【0121】
また、このような画素駆動回路DCyから供給される発光駆動電流により発光輝度が制御される有機EL素子OELは、アノード端子が上記画素駆動回路DCyの接点Nybに、また、カソード端子が接地電位Vgndに各々接続された構成を有している。ここで、コンデンサCyは、nチャネル型トランジスタTr83のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【0122】
このような画素駆動回路DCyを備えた表示画素(表示パネル)の駆動制御動作は、図15に示すように、まず、書込動作期間において、走査ラインSLに対して、ハイレベル(選択レベル)の走査信号Vselを印加するとともに、電源ラインVLに対して、ローレベルの電源電圧Vscを印加する。また、このタイミングに同期して、有機EL素子OELを所定の輝度階調で発光動作させるために必要な所定の階調電流Ipixを、データドライバ130BからデータラインDLに供給する。ここでは、階調電流Ipixとして、後述するように、負極性の電流を供給し、表示画素(画素駆動回路DCy)側からデータラインDLを介してデータドライバ130B方向に当該電流を引き込むように設定する。
【0123】
これにより、画素駆動回路DCyを構成するnチャネル型トランジスタTr81及びTr82がオン動作して、ローレベルの電源電圧Vscが接点Nya(すなわち、nチャネル型トランジスタTr83のゲート端子及びコンデンサCyの一端側)に印加されるとともに、階調電流Ipixの引き込み動作によりnチャネル型トランジスタTr82を介してローレベルの電源電圧Vscよりも低電位の電圧レベルが接点Nyb(すなわち、nチャネル型トランジスタTr83のソース端子及びコンデンサCyの他端側)に印加される。
【0124】
このように、接点Nya及びNyb間(nチャネル型トランジスタTr83のゲート−ソース間)に電位差が生じることにより、nチャネル型トランジスタTr83がオン動作して、電源ラインVLからnチャネル型トランジスタTr83、接点Nyb、nチャネル型トランジスタTr82を介して、データラインDL方向に階調電流Ipixに対応した電流が流れる。
このとき、コンデンサCyには、接点Nya及びNyb間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される(充電される)。また、このとき、有機EL素子OELのアノード端子(接点Nxb)に印加される電位は、カソード端子の電位(接地電位)よりも低くなり、有機EL素子OELに逆バイアス電圧が印加されることになるため、有機EL素子OELには発光駆動電流が流れず、発光動作は行われない。
【0125】
次いで、発光動作期間においては、走査ラインSLに対して、ローレベル(非選択レベル)の走査信号Vselを印加するとともに、電源ラインVLに対して、ハイレベルの電源電圧Vscを印加する。また、このタイミングに同期して、階調電流Ipixの引き込み動作を停止する。
これにより、nチャネル型トランジスタTr81及びTr82がオフ動作して、接点Nyaへの電源電圧Vscの印加が遮断されるとともに、接点Nybへの階調電流Ipixの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサCyは、上述した書込動作において蓄積された電荷を保持する。
【0126】
このように、コンデンサCyが書込動作時の充電電圧を保持することにより、接点Nya及びNyb間(nチャネル型トランジスタのTr83のゲート−ソース間)の電位差が保持されることになり、nチャネル型トランジスタTr83はオン状態を維持する。また、電源ラインVLには、接地電位よりも高い電圧レベルを有する電源電圧Vscが印加されるので、電源ラインVLからnチャネル型トランジスタTr83、接点Nxbを介して、有機EL素子OELに順バイアス方向に発光駆動電流が流れる。
【0127】
ここで、コンデンサCyに保持される電位差(充電電圧)は、上記書込動作時においてnチャネル型トランジスタTr83に階調電流Ipixに対応する電流を流す際の電位差に相当するので、有機EL素子OELに流れる発光駆動電流は、上記電流と同等の電流値を有することになり、発光動作期間においては、書込動作期間に書き込まれた階調電流に対応する電圧成分に基づいて、有機EL素子OELは所望の輝度階調で発光する動作を継続する。
したがって、このような一連の駆動制御動作を、図15に示すように、走査ドライバ120B、電源ドライバ160及び後述するデータドライバ130Bを用いて、表示パネル110Bを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル1画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。
【0128】
<データドライバの他の構成例>
次いで、電流シンク方式を適用した表示装置に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置に適用されるデータドライバは、概略、図8に示したデータドライバにおいて、階調電流供給回路部により生成される階調電流Ipixが、表示パネル(各表示画素)側から各データラインDLを介してデータドライバ(階調電流供給回路部)方向に流れ込むように電流極性が設定されている。
図16は、本実施形態に係る表示装置に適用されるデータドライバの他の実施例を示す回路構成図であり、図17は、本実施例に係るデータドライバに適用される階調電流供給回路の他の具体例を示す構成図である。ここでは、上述したデータドライバ(図8参照)及び階調電流供給回路部(図9参照)と同等の構成については、その説明を簡略化又は省略する。
【0129】
本実施例に係るデータドライバ130Bは、例えば、図16に示すように、上述した実施形態と同等の構成を有する反転ラッチ回路131と、シフトレジスタ回路132と、該シフトレジスタ回路132からのシフト信号SR1、SR2、・・・の入力タイミングに基づいて、1行分の表示データD0〜D3を順次取り込み、所定の階調電流Ipixを生成して、各データラインDL1、DL2、・・・を介して供給する(引き込む)2組の階調電流供給回路群133C及び133Dと、選択設定回路134と、階調電流供給回路群133C及び133Dを構成する各階調電流供給回路部PXC−1、PXC−2、・・・及びPXD−1、PXD−2、・・・(すなわち、上述した各駆動電流供給回路部ILAを構成する単位電流生成部21A)に一定の基準電圧Vrefを共通に印加する基準電圧生成回路135Bと、を備えて構成されている。
【0130】
基準電圧生成回路135Bは、上述した電流生成供給回路(図4参照)と同様に、高電位電源+V及び低電位電源−V間に、定電流発生源IRと、基準電流トランジスタTn11とを備えた基準電圧生成部10Bが直列接続された構成を有し、基準電圧生成部10B(基準電流トランジスタTn11)に流れる基準電流Irefに基づいて、ゲート端子(接点Nrg)に生じる電位を基準電圧Vrefとして、2組の階調電流供給回路群133C及び133Dに定常的に印加する。
【0131】
階調電流供給回路群132C及び133Dは、各々複数の階調電流供給回路部PXC−1、PXC−2、・・・及びPXD−1、PXD−2、・・・(以下、「階調電流供給回路部PXC、PXD」とも記す)を備えた構成を有し、各階調電流供給回路部PXC、PXDは、図17に示すように、少なくとも、データラッチ部DLBと、階調電流生成部PLB(駆動電流生成部ILBに相当する)と、選択設定信号(切換制御信号SELの非反転信号SLa及び反転信号SLb)に基づいて、各階調電流供給回路部PXC、PXDの動作状態を選択的に設定する動作設定回路ACBと、を備えた構成を有している。ここで、データラッチ部DLB及び階調電流生成部PLBからなる構成は、図3に示した駆動電流供給回路20Bに相当する。なお、図中、BKBは、データラッチ部DLBからの非反転出力信号D10〜D13に基づいて、表示画素(データラインDL)に特定電圧を印加する特定状態設定部である。
【0132】
このような構成を有するデータドライバ130Bにおける制御動作は、上述した実施形態において示したデータドライバの駆動制御方法(図10参照)と同様に、信号保持動作においては、シフトレジスタ回路132から順次出力されるシフト信号SR1、SR2、SR3、・・・に基づいて、選択状態に設定された階調電流供給回路群の各階調電流供給回路部PXC又はPXDに設けられたデータラッチ回路DLBにより、各列ごとの表示データD0〜D3が順次取り込まれ、該表示データD0〜D3の非反転信号が(各ラッチ回路LC0〜LC3の)非反転出力端子OT0〜OT3を介して出力信号D10〜D13として階調電流生成部PLBに出力される。
【0133】
また、電流生成供給動作においては、データラッチ回路DLBからの非反転出力信号D10〜D13に基づいて、階調電流生成部PLBにより複数の単位電流を生成、選択して合成し、負極性の階調電流Ipixを生成して、各表示画素側から各データラインDL1、DL2、・・・を介して、データドライバ130B方向に該階調電流Ipixを引き込むように順次供給する。
したがって、本実施形態に係るデータドライバ130Bを適用した表示装置においても、各データラインDL1、DL2、・・・に対応して設けられた各階調電流供給回路ISyにより表示データD0〜D3に応じた単位電流を生成、合成することにより、適切な電流値を有する階調電流Ipixを各表示画素(画素駆動回路DCy)に供給して迅速かつ良好な階調表示動作を実現することができる。
【0134】
<電流生成供給回路の第2の実施形態>
次に、本発明に係る電流生成供給回路の第2の実施形態について、図面を参照して説明する。
図18は、本発明に係る電流生成供給回路の第2の実施形態を示す要部構成図である。また、図19は、本実施形態に係る電流生成供給回路を表示装置に適用した場合のデータドライバの一実施例を示す概略構成図であり、図20は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。ここで、上述した実施形態(図1及び図2、図5乃至図9参照)と同等の構成については、同等又は同一の符号を付してその説明を簡略化又は省略する。また、本実施形態においては、負荷駆動電流(階調電流)を負荷(表示画素)に流し込むように供給する電流印加方式に対応した回路構成を示すが、上述したように、負荷(表示画素)から負荷駆動電流(階調電流)を引き抜くように供給する電流シンク方式に対応した回路構成を有するものであってもよい。
【0135】
本実施形態に係る電流生成供給回路は、上述した第1の実施形態と同様に、駆動電流供給回路部(データラッチ部及び駆動電流生成部)と、基準電圧生成部と、を備え、定電流発生源により基準電圧生成部に基準電流Irefを流すことにより生じる基準電圧Vrefを、駆動電流供給回路部を構成する駆動電流生成部に印加するように構成されている。
【0136】
図18に示すように、本実施形態に係る電流生成供給回路に適用される基準電圧生成部10Cは、具体的には、高電位電源+Vと定電流発生源IRとの間に電流路を有し、ゲート端子が接点Nrgに接続されたpチャネル型トランジスタからなる基準電流トランジスタTp101と、該基準電流トランジスタTp101のゲート端子(接点Nrg)とドレイン端子(接点Ntd)との間に電流路を有し、ゲート端子に所定のタイミングで非反転制御信号TCLが印加される、nチャネル型トランジスタからなるリフレッシュ制御トランジスタTr102と、該基準電流トランジスタTp101のゲート端子(接点Ng)とソース端子(高電位電源+V)との間に接続された、所定容量を有するコンデンサCcと、基準電流トランジスタTp101のドレイン端子(接点Ntd)と定電流発生源IRとの間に電流路を有し、ゲート端子に所定のタイミングで反転制御信号TCL*が印加される、pチャネル型トランジスタからなる電流供給制御トランジスタTr103と、を備えた構成を有している。
【0137】
すなわち、本実施形態に係る基準電圧生成部10Cは、非反転制御信号TCL及び反転制御信号TCL*の信号レベルに基づいて、リフレッシュ制御トランジスタTr102及び電流供給制御トランジスタTr103のオン/オフ動作(導通状態)が制御されることにより、基準電流トランジスタTp101への基準電流Irefの供給、及び、各駆動電流生成部ILC−1、ILC−2、・・・における単位電流の生成が制御される。
【0138】
また、駆動電流生成部ILC−1、ILC−2、・・・は、各々、上述した第1の実施形態(図2参照)と同様に、デジタル信号からなる負荷制御信号のビット数に応じた数の単位電流トランジスタTp12〜Tp15、Tp22〜Tp25、・・・を備えた単位電流生成部21C−1、21C−2、・・・と、該単位電流トランジスタTp12〜Tp15、Tp22〜Tp25、・・・に直接に接続された選択トランジスタTp16〜Tp19、Tp26〜Tp29、・・・を備えたスイッチ回路部22C−1、22C−2、・・・と、を備えた構成を有している。
【0139】
ここで、基準電圧生成部10C及び各駆動電流生成部ILC−1、ILC−2、・・・は、上述した実施形態(図2参照)と同様に、カレントミラー回路構成を有するとともに、図示を省略したデータラッチ部(各ラッチ回路LC0〜LC3)からの反転出力信号d10*〜d13*に基づいて、スイッチ回路部22Cを構成する各選択トランジスタTp16〜Tp19、Tp26〜Tp29、・・・のオン/オフ状態が制御されることにより、基準電圧生成部10Cに流れる基準電流Irefに対して所定比率の電流値を有する単位電流Isa〜Isdが選択、合成されて負荷駆動電流IC1、IC2、・・・が生成される。
【0140】
また、本実施形態においては、基準電圧生成部10Cを構成するリフレッシュ制御トランジスタTr102の動作状態を制御する非反転制御信号TCL、及び、電流供給制御トランジスタTr103の動作状態を制御する反転制御信号TCL*が、同期して印加されることにより、双方の制御トランジスタTr102、Tr103が同時に(同期して)オン動作又はオフ動作するように制御される。したがって、非反転制御信号TCL及び反転制御信号TCL*の信号レベルに基づいて、基準電流トランジスタTp101に基準電流Irefが供給されてゲート端子(接点Nrg)に所定の電圧成分が印加(充電)される状態と、該基準電流Irefの供給が遮断される状態が選択的に設定される。
【0141】
特に、後述するように、電流生成供給回路に負荷制御信号を取り込んで保持する場合(信号保持動作期間)には、上記リフレッシュ制御トランジスタTr102及び電流供給制御トランジスタTr103がオン動作するように、上記制御信号TCL、TCL*が設定され、また、上記取り込み保持した負荷制御信号に基づいて、負荷を所定の駆動状態で動作させるための負荷駆動電流を生成して出力する場合(電流生成供給動作期間)には、リフレッシュ制御トランジスタTr102及び電流供給制御トランジスタTr103がオフ動作するように、上記制御信号TCL、TCL*が設定される。
【0142】
具体的には、非反転制御信号TCL及び反転制御信号TCL*は、後述するデータドライバ(図19参照)に設けられた階調電流供給回路群133E、133Fの各階調電流供給回路部PXE、PXFに適用される回路構成(図1、図9参照)において、動作設定部ACAにより生成されてデータラッチ部DLAに出力されるタイミング制御信号CLK(データラッチ部DLAの非反転入力接点CK及び反転入力接点CK*に入力される信号)を良好に適用することができ、非反転制御信号TCLとして、動作設定部ACAのインバータ46からの出力信号(非反転入力接点CKに入力される信号)を適用し、反転制御信号TCL*として、動作設定部ACAのインバータ47からの出力信号(反転入力接点CK*に入力される信号)を適用することができる。
【0143】
なお、本実施形態においては、リフレッシュ制御トランジスタTr102としてnチャネル型トランジスタを適用し、電流供給制御トランジスタTr103としてpチャネル型トランジスタを適用して、相互に信号極性が反転関係にある制御信号TCL、TCL*を用いて、双方の制御トランジスタTr102、Tr103の動作状態を制御する構成について説明したが、本発明はこれに限定されるものではなく、リフレッシュ制御トランジスタと電流供給制御トランジスタが、略同期して同等の動作状態に設定されるものであればよく、例えば、双方に同一のチャネル極性を有するトランジスタを設けて単一の制御信号により動作状態を制御するものであってもよい。
【0144】
このような構成を有する電流生成供給回路において、駆動電流供給回路部のデータラッチ部に負荷制御信号を取り込んで保持する信号保持動作期間においては、基準電圧生成部10Cのリフレッシュ制御トランジスタTr102及び電流供給制御トランジスタTr103の双方をオン動作させることにより、基準電流トランジスタTp101の電流路に一定の電流値を有する基準電流Irefを流すとともに、該基準電流トランジスタTp101のゲート電圧を基準電圧Vrefとして各駆動電流供給回路部の駆動電流生成部ILC−1、ILC−2、・・・(単位電流生成部21C−1、21C−2、・・・)に印加する。
【0145】
これにより、図示を省略したデータラッチ部からの反転出力信号d10*〜d13*に基づいて、スイッチ回路部22C−1、22C−2、・・・の各選択トランジスタTp16〜Tp19、Tp26〜Tp29、・・・をオン動作又はオフ動作することにより、オン動作した選択トランジスタに接続された、単位電流生成部21C−1、21C−2、・・・の各単位電流トランジスタTp12〜Tp15、Tp22〜Tp25、・・・が上記基準電圧生成部10Cにより印加される基準電圧Vrefに基づいて、所定の導通状態でオン動作し、所定の単位電流が流れるので、反転出力信号d10*〜d13*の信号レベルに応じた単位電流が合成されて、所望の負荷駆動状態に対応した負荷駆動電流IC1、IC2、・・・が生成される。このとき、基準電圧生成部10Cにおいては、リフレッシュ制御トランジスタTr102及び電流供給制御トランジスタTr103がオン動作することにより、定電流発生源IRにより基準電流トランジスタTp101のゲート端子(接点Nrg)に供給される電荷が電圧成分としてコンデンサCcに蓄積(充電)され、基準電圧Vrefが所定の略一定電圧に規定される(リフレッシュ動作)
【0146】
また、本実施形態に係る電流生成供給回路において、上記取り込み保持された負荷制御信号に基づいて各駆動電流供給回路において負荷駆動電流を生成して供給する電流生成供給動作期間においては、基準電圧生成部10Cのリフレッシュ制御トランジスタTr102及び電流供給制御トランジスタTr103の双方をオフ動作させることにより、基準電流トランジスタTp101のゲート端子(接点Nrg)への電荷の供給を遮断する。このとき、コンデンサCcに充電された電圧成分により基準電流トランジスタTp101のゲート端子の電位(基準電圧)は、略一定に保持されるので、各駆動電流供給回路部において、上記負荷制御信号に基づく特定の単位電流トランジスタにのみ単位電流が流れ、該単位電流を合成することにより所望の電流値を有する負荷駆動電流IC1、IC2、・・・が生成される。これにより、各駆動電流生成部21C−1、21C−2、・・・から負荷制御信号(反転出力信号d10*〜d13*)に応じた電流値を有する負荷駆動電流IC1、IC2、・・・が各負荷に対して継続的に供給されて、所望の駆動状態で負荷が動作する。
【0147】
したがって、このような信号保持動作及び電流生成供給動作を所定の周期で順次繰り返し実行することにより、各駆動電流供給回路部(単位電流生成部)を構成する各単位電流トランジスタのゲート端子(接点Nrg)の電位(基準電圧)を、周期的に所定の電圧値に再充電(リフレッシュ)することができるので、単位電流トランジスタにおける電流リーク等に起因する基準電圧の低下を抑制することができ、各単位電流トランジスタの導通状態のバラツキにより、負荷駆動電流(すなわち、負荷の駆動状態)が不均一なる現象を抑制することができ、負荷を適切かつ安定した状態で動作させることができる。
【0148】
そして、このような構成を有する電流生成供給回路を適用したデータドライバ130Cは、例えば、図19に示すように、上述した第1の実施形態(図8、図9参照)と同等の構成を有する反転ラッチ回路131と、シフトレジスタ回路132と、階調電流供給回路群133E及び133Fと、選択設定回路134に加え、上述した基準電圧生成部10Cと同等の回路構成を有し、各階調電流供給回路部PXE−1、PXE−2、・・・及びPXF−1、PXF−2、・・・にタイミング制御信号として入力されるシフト信号SR1、SR2、・・・に同期する制御信号(ここでは、相互に信号極性が反転関係にある2つの制御信号;上述した非反転制御信号及び反転制御信号に相当する)TCL、TCL*に基づいて、基準電圧Vrefを所定のタイミングで繰り返しリフレッシュしつつ、各階調電流供給回路部PXE−1、PXE−2、・・・及びPXF−1、PXF−2、・・・に対して一定の電圧を有する基準電圧Vrefを定常的に印加する基準電圧生成回路135cと、を備えた構成を有している。
【0149】
そして、このような構成を有するデータドライバ130Bにおける制御動作は、図20に示すように、選択レベル(ハイレベル)の選択設定信号(切換制御信号SELの非反転信号SLa又は反転信号SLb)に基づいて選択状態に設定された階調電流供給回路群(例えば、階調電流供給回路群133E)の信号保持動作においては、シフトレジスタ回路131から順次出力されるシフト信号SR1、SR2、SR3、・・・に基づいて、各階調電流供給回路部PXE−1、PXE−2、・・・に設けられたデータラッチ部DLAに、各列ごとの表示データD0〜D3が順次取り込まれ保持される。
【0150】
ここで、図9に示したように、各階調電流供給回路部PXE−1、PXE−2、・・・の動作設定部ACAにおいて、ローレベルの選択設定信号(非反転信号SLa)が入力されることにより、データラインDLへの階調電流Ipixの供給を制御するpチャネル型トランジスタTp43がオフ動作して、階調電流供給回路群133E(階調電流供給回路部PXE−1、PXE−2、・・・)からの階調電流Ipixの供給を遮断するとともに、シフトレジスタ回路132からのシフト信号SR1、SR2、・・・の出力タイミングに基づいて、データラッチ部DLAにより表示データD0〜D3が取り込まれる。
【0151】
また、このとき、基準電圧生成回路135Cにおいて、シフト信号SR1、SR2、・・・(非反転制御信号TCL及び反転制御信号TCL*)の出力タイミングに同期して、定電流発生源IRから接点Nrgに電荷が供給されて、当該電位(基準電圧Vref)が再充電(リフレッシュ)されて、階調電流生成部PLA(単位電流生成部21C−1、21C−2、・・・)に印加されることにより、各単位電流トランジスタTp12〜Tp15、Tp22〜Tp25、・・・のゲート端子に基準電圧Vrefが定常的に印加される。この基準電圧は、図18に示したように、基準電圧生成回路135Cを構成する基準電流トランジスタTp101のゲート−ソース間に設けられたコンデンサCcに電圧成分として保持される。
【0152】
次いで、非選択レベル(ローレベル)の選択設定信号(非反転信号SLa又は反転信号SLb)に基づいて非選択状態に設定された階調電流供給回路群(例えば、階調電流供給回路群133E)の電流生成供給動作においては、データラッチ部DLAから階調電流生成部PLAに出力される反転出力信号D10*〜D13*に基づいて、各単位電流トランジスタTp12〜Tp15、Tp22〜Tp25、・・・に対応して接続された選択トランジスタTp16〜Tp19、Tp26〜Tp29、・・・が選択的にオン動作することにより、特定の単位電流トランジスタに流れる単位電流を合成し、正極性の階調電流Ipixを生成する。
【0153】
このとき、各階調電流供給回路部PXE−1、PXE−2、・・・の動作設定部ACAにおいて、ハイレベルの選択設定信号(非反転信号SLa)が入力されることにより、pチャネル型トランジスタTp43がオン動作するので、上記階調電流Ipixが各データラインDL1、DL2、・・・を介して、各表示画素に順次供給される。
【0154】
また、図19に示した2組の階調電流供給回路群133E及び133Fに対して、相互に信号極性が反転関係にある選択設定信号(非反転信号SLa及び反転信号SLb)が同期して供給されることにより、図20に示すように、一方の階調電流供給回路群(例えば、階調電流供給回路群133E)で信号保持動作を実行しつつ、他方の階調電流供給回路群(例えば、階調電流供給回路群133F)で電流生成供給動作が同時並行的に実行される。
【0155】
ここで、各階調電流供給回路部(単位電流生成部)において生成される階調電流Ipixは、上述したように、信号保持動作において、基準電圧生成回路135CのコンデンサCcに充電された電圧成分により基準電圧Vrefが保持されて、各単位電流トランジスタTp12〜Tp15、Tp22〜Tp25、・・・のゲート端子に印加されるので、各単位電流トランジスタTp12〜Tp15、Tp22〜Tp25、・・・において生成される単位電流の電流値Isa〜Isdを規定値に設定することができ、これらの単位電流を選択、合成して生成される階調電流Ipixをバラツキを抑制した均一な電流値に設定することができる。したがって、各単位電流トランジスタにおける電流リーク等によるゲート電圧(基準電圧)の低下を抑制して、表示データD0〜D3に応じた適切な電流値を有する階調電流Ipixを各表示画素に供給することができるので、良好な階調表示動作を実現することができる。
【0156】
<電流生成供給回路の第3の実施形態>
次に、本発明に係る電流生成供給回路の第3の実施形態について、図面を参照して説明する。
図21は、本発明に係る電流生成供給回路の第3の実施形態を、表示装置のデータドライバに適用した場合の一構成例を示す概略構成図である。ここで、上述した実施形態と同一の構成については、同等の符号を付してその説明を簡略化又は省略する。
【0157】
図21に示すように、本実施形態に係る電流生成供給回路が適用されるデータドライバ130Eは、少なくとも、上述した第1乃至第3の実施形態に示した一つの基準電圧生成部と複数の階調電流供給回路部からなる階調電流供給回路群が、所定数のデータラインに対応して、複数組設けられた構成を有している。より具体的には、例えば、表示画素がn行×m列配置され、該表示画素に対応してm本のデータラインDLが配設された表示パネル110Eにおいて、該表示パネル110Eが所定数のデータラインごとに複数の領域に分割され、各階調電流供給回路群は、各領域ごとのデータラインに対応して設けられた複数の階調電流供給回路部に対して一つの基準電圧生成部を設けた構成を有している。例えば、図21に示したデータドライバ130Eの構成においては、表示パネル110Eが所定数(m/4本)のデータラインDLごとに4領域に分割されて、各領域ごとに、データラインDLに対応して設けられた複数の階調電流供給回路部PXJ−1、PXJ−2、・・・(以下、便宜的に「階調電流供給回路部PXJ」とも記す)と、基準電圧Vrefを生成、印加する基準電圧生成部10Eと、を備えた階調電流供給回路群133J−1、133J−2、133J−3、133J−4(以下、便宜的に「階調電流供給回路群133J」とも記す)が設けられている。
【0158】
ここで、各階調電流供給回路群133Jに設けられる複数の階調電流供給回路部PXJは、上述した各実施形態に示したデータドライバ(階調電流供給回路群)と同様に2組設け、選択制御信号に基づいて、各組の階調電流供給回路部PXJにおいて、交互に信号保持動作及び電流生成供給動作を実行するように制御されるものであってもよい。この場合、各階調電流供給回路群133Jにおける各組の階調電流供給回路部PXJの選択や動作状態を制御するシフトレジスタ回路や選択設定回路等は、全ての階調電流供給回路群133Jに対して共通化するように唯一設けられるものであってもよいし、各階調電流供給回路群133Jごとに設けられるものであってもよい。
【0159】
また、各階調電流供給回路群133Jに設けられた基準電圧生成部10Eは、一つの定電流発生源IRに共通に接続された構成を有していてもよいし、個別の(各階調電流供給回路群133Jごとに設けられた)定電流発生源に接続された構成を有していてもよい。前者の構成によれば、複数の基準電圧生成部に対して一つの定電流発生源のみを設ければよいので、回路規模の小型化及び製品コストの削減を図ることができ、また、後者の構成によれば、各階調電流供給回路群133Jにおいて、定電流発生源と基準電圧生成部との間の電流供給ラインの配線長を均一化することができるので、基準電流を均一化してより適切な電流値を有する階調電流を生成することができる。
【0160】
さらに、図示を省略したが、各階調電流供給回路群133Jごとに定電流発生源と基準電圧生成部との接続状態を制御するスイッチ手段を設け、基準電流が供給される各階調電流供給回路群133J(基準電圧生成部)を選択的に設定することにより、同時に複数の基準電圧生成部に基準電流が流れないように制御した構成を適用するものであってもよい。これによれば、電流生成供給動作を実行する階調電流供給回路群133Jの基準電圧生成部にのみ基準電流が流れるように制御することができるので、データドライバが複数の階調電流供給回路群(基準電圧生成部、さらには、定電流発生源)を備えている場合であっても、表示装置の省電力化を図ることができる。
【0161】
このような構成を有するデータドライバ130Bにおける制御動作は、上述した第1実施形態において示した表示装置の駆動制御方法(図10参照)と同様に、信号保持動作においては、各階調電流供給回路群133Jの階調電流供給回路部PXJに設けられたデータラッチ部DLAにおいて、シフトレジスタ回路131から順次出力されるシフト信号SR1、SR2、SR3、・・・に基づいて、表示データD0〜D3を順次取り込む動作が、表示パネル110Eの列順序(データラインの配列順)に対応して1行分連続的に実行される。
これにより、該表示データD0〜D3が取り込まれた階調電流供給回路PXJから順に、データラッチ部DLAからの反転出力信号d10*〜d13*が階調電流生成部PLAに出力される。
【0162】
また、電流生成供給動作においては、上記データラッチ部DLAからの反転出力信号d10*〜d13*に基づいて、選択トランジスタが選択的にオン動作することにより、特定の単位電流トランジスタに流れる単位電流を合成して生成された階調電流Ipixが、各階調電流供給回路部PXJから各データラインDL1、DL2、・・・を介して、各表示画素に順次供給される。
【0163】
これにより、例えば、上述した各実施形態に示したように、複数の階調電流供給回路部に対して一つの基準電圧生成回路(基準電圧生成部)を備えたデータドライバにおいて、基準電圧生成回路により各階調電流供給回路部に基準電圧を印加する共通の信号線の配線抵抗が無視できないほどに大きくなった場合(すなわち、上記信号線が長くなった場合)に、その配線抵抗が基準電圧の低下を招く可能性があるが、本実施形態に示したように、表示パネルに配設された所定数のデータラインごとに、少なくとも、複数の階調電流供給回路部及び一つの基準電圧生成部を備えた階調電流供給回路群を設けたデータドライバを適用することにより、各階調電流供給回路群における基準電圧生成部と各階調電流供給回路部との間の配線長を実質的に短くするとともに均一化して、該配線抵抗による基準電圧への影響を抑制し、表示データに対応した適切な電流値を有する階調電流を各表示画素に供給して、発光輝度のばらつきを抑制して表示画質の向上を図ることができる。
【0164】
なお、本実施形態においても、第2の実施形態に示したように、基準電圧生成部を構成する各基準電流トランジスタに、リフレッシュ機構(リフレッシュ制御トランジスタ及び電流供給制御トランジスタ)を備えた構成を適用し、各階調電流供給回路群(階調電流供給回路部)において、表示データを取り込む所定のタイミングで、基準電圧を所定の電圧値にリフレッシュするようにしたものであってもよい。
【0165】
<電流生成供給回路の第4の実施形態>
次に、本発明に係る電流生成供給回路の第4の実施形態について、図面を参照して説明する。
図22は、本発明に係る電流生成供給回路の第4の実施形態を示す概略構成図である。また、図23は、本実施形態に係る電流生成供給回路を表示装置に適用した場合のデータドライバの一実施例を示す概略構成図である。ここで、上述した実施形態と同一の構成については、同等の符号を付してその説明を簡略化又は省略する。さらに、本実施形態においては、電流印加方式に対応した回路構成を示すが、電流シンク方式に対応した回路構成を有するものであってもよい。
【0166】
図22に示すように、本実施形態に係る電流生成供給回路に適用される基準電圧生成部10Fは、各駆動電流生成部ILF−1、ILF−2、・・・に設けられた単位電流生成部21F−1、21F−2、・・・を構成する各単位電流トランジスタTp12〜Tp15、Tp22〜Tp25、・・・のゲート端子に定常的に一定の基準電圧Vrefを印加する定電圧発生源VRを備えた構成を有している。
【0167】
すなわち、上述した各実施形態に示した電流生成供給回路においては、基準電圧生成部を構成する基準電流トランジスタのゲート端子と、駆動電流生成部(単位電流生成部)を構成する複数の単位電流トランジスタのゲート端子が共通に接続されたカレントミラー回路構成を有し、基準電流トランジスタに基準電流が流れることにより該基準電流トランジスタのゲート端子に生じる基準電圧に基づいて、各単位電流トランジスタにおいて予め電流値が規定された複数の単位電流を生成するように構成されている。そのため、基準電流トランジスタにより基準電流から基準電圧を生成する電流−電圧変換を行い、各駆動電流生成部(単位電流生成部)に印加する構成が適用されている。
【0168】
そこで、本実施形態においては、このような観点に基づいて、上述した各実施形態に示したような基準電流トランジスタを用いることなく、一定電圧を生成する定電圧発生源VRを備え、各駆動電流生成部ILF−1、ILF−2、・・・(単位電流生成部21F−1、21F−2、・・・)に対して、該電圧を基準電圧Vrefとして直接かつ定常的に印加するようにした構成を有している。このような構成によれば、基準電圧生成部10Fとして、定電圧発生源VRを備えるのみでよいので、回路構成を簡素化することができる。
【0169】
そして、このような構成を有する電流生成供給回路を適用したデータドライバ130Fは、例えば、図23に示すように、上述した第1の実施形態(図8、図9参照)と同等の構成を有する反転ラッチ回路131と、シフトレジスタ回路132と、階調電流供給回路群133K及び133Lと、選択設定回路134に加え、上述した定電圧発生源VRからなる基準電圧生成部10Fを備えた構成を有している。
【0170】
このような構成を有するデータドライバ130Bにおける制御動作は、上述した第1実施形態(図10参照)と同様に、2組の階調電流供給回路群のうち、選択状態に設定された階調電流供給回路群において、各列ごとの表示データD0〜D3を順次取り込み保持する信号保持動作と、該表示データD0〜D3(反転出力信号d10*〜d13*)に基づく単位電流を合成して階調電流Ipixを生成して、各表示画素に供給する電流生成供給動作が順次実行されるとともに、一連の動作が2組の階調電流供給回路群133K、133Lにより交互に繰り返し実行される。
【0171】
したがって、本実施形態においても、上述した第1の実施形態と同様に、各表示画素に対応して個別の階調電流供給回路部が設けられ、かつ、該階調電流供給回路部により、表示データに応じた単位電流を選択、合成して階調電流を生成し、直接表示画素に供給することができるので、低い階調で表示画素を発光させる場合(階調電流の電流値が小さい場合)や、表示パネルの画素数を増加させて高精細化した場合(表示画素への階調電流の供給時間が短く設定されている場合)等であっても、データライン等の寄生容量の影響を抑制して、表示画素を適切な輝度階調で発光動作させることができる。
【0172】
また、階調電流供給回路部に適用される単位電流生成部(単位電流トランジスタ)に対して、共有化された唯一の定電圧発生源により生成される基準電圧を定常的に供給する構成を適用することができるので、各表示画素(データライン)ごとに基準電圧発生部(基準電流トランジスタ)及び単位電流生成部(単位電流トランジスタ)からなるカレントミラー回路構成を適用する場合に比較して、トランジスタ等の機能素子の数を削減して回路構成を簡素化することができ、データドライバ(電流生成供給回路)の回路面積を縮小して製品コストの低減を図ることができる。
【0173】
さらに、定電圧発生源から供給される基準電圧に基づいて、各階調電流供給回路部において階調電流が生成されるので、基準電圧を均一化することができ、各階調電流供給回路部において生成される階調電流のバラツキを抑制して、表示パネルの全域にわたり、表示データに応じた適切な電流値を有する階調電流を表示画素に供給することができる。
【0174】
なお、本実施形態においては、上述したように、表示パネルに配設されたデータラインに対応して階調電流供給回路部が個別に設けられ、該階調電流供給回路部の全てに対して唯一の定電圧発生源を設けた構成を示したが、本発明はこれに限定されるものではなく、例えば、第3の実施形態(図21参照)に示したように、表示パネルを複数の領域に分割して、各領域ごとのデータラインに対応して設けられた複数の階調電流供給回路部ごとに、個別の定電圧発生源を設けるように構成してもよい。
【0175】
<電界効果型トランジスタの構造>
次に、本発明に係る電流生成供給回路に適用可能な電界効果型トランジスタ(薄膜トランジスタ)の構造について簡単に説明する。なお、以下の説明では、pチャネル型の薄膜トランジスタについてのみ示すが、nチャネル型の薄膜トランジスタについても同様に適用できることは言うまでもない。
【0176】
図24は、本発明に係る電流生成供給回路及び表示装置に適用されるpチャネル型トランジスタの電圧−電流特性を示す図である。図25は、本発明に係る電流生成供給回路に適用される、カレントミラー回路を構成する薄膜トランジスタに、ボディターミナル構造を有するpチャネル型トランジスタを適用した具体例を示す回路構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付してその説明を省略する。
【0177】
上述した各実施形態においては、データドライバ130A〜130Fを構成する各階調電流供給回路部PXA〜PXLに、本発明に係る駆動電流生成部ILA〜ILFを適用する場合において、該階調電流供給回路部に適用される階調電流生成部PLAの回路構成として、例えば、図2に示したように、周知のpチャネル型(図4の構成においては、nチャネル型)の電界効果型トランジスタを用いた構成について説明した。
【0178】
ここで、図24(a)に示すような回路を用いて、各基準電流トランジスタ及び単位電流トランジスタを構成する周知のPチャネル型の薄膜トランジスタ固有の電圧−電流特性について検証すると、図24(c)中、点線で示すように、ソース−ドレイン間電圧(−Vds)が特定の電圧領域で、ドレイン電流(ソース−ドレイン間電流;−Ids)が飽和傾向を示すことが理想的な素子特性として求められているが、実際には、図中、実線で示すように、印加電圧(ソース−ドレイン間電圧;−Vds)の絶対値の増大に伴って、一旦飽和傾向を示したドレイン電流(−Ids)の絶対値が再度増加する傾向を示すことが知られている。
【0179】
このような現象は、近年、研究開発が盛んに進められているSOI(Silicon On Insulator)半導体層構造を有する電界効果トランジスタ等において、素子分離領域近傍で衝突イオン化が誘発され、これにより生成されたキャリヤ(pチャネル型トランジスタでは電子)がチャネル領域(ボディ領域)に注入、蓄積されること(基板浮遊効果)により、しきい値電圧が低下して、ドレイン電流が増加するキンク(kink)現象によるものと考えられている。
【0180】
そのため、このようなキンク現象(キンク電流の発生)によりドレイン電流の絶対値が増加し、カレントミラー回路における基準電流に対する単位電流の電流値の比率が所望の設計値通りに設定されなくなる場合がある。また、同様の問題点は、表示パネルの各表示画素を構成する画素駆動回路DCx、DCyとして、図7又は図14に示したような、nチャネル型及びpチャネル型の電界効果型トランジスタを適用した回路構成についても言及することができる。これにより、負荷を所望の駆動状態で動作(表示画素を表示データに基づいた適切な輝度階調で発光動作)させることができなくなり、表示画質の劣化を招く可能性があった。
【0181】
そこで、本発明においては、上述したようなキンク現象を抑制するために、電流生成供給回路(データドライバ)において基準電流を流す基準電流トランジスタ、及び、単位電流を流す単位電流トランジスタ、並びに、画素駆動回路において発光駆動電流を流す駆動制御用のトランジスタ(図7又は図14に示した発光駆動用のトランジスタTr33又はTr83)に、図24(b)に示すように、SOI電界効果型トランジスタのボディ領域とソース領域を電気的に接続(短絡)した、いわゆる、ボディターミナル構造のトランジスタを適用した構成を有している。
【0182】
このようなボディターミナル構造を有するトランジスタによれば、図24(c)中、実線で示すように、ソース−ドレイン間電圧(−Vds)が特定の電圧領域で、ドレイン電流(−Ids)が良好な飽和傾向を示す電圧−電流特性が得られる。これは、ボディターミナル構造を有する薄膜トランジスタのチャネル領域とドレイン領域の境界近傍で生じた電子・正孔対のうち、少数キャリヤ(pチャネル型トランジスタでは電子)がボディターミナル電極を介してソース領域に流れ込むことにより、チャネル領域への蓄積が抑制され、電界効果トランジスタのしきい値電圧の低下が緩和されるため、キンク現象が抑制される(キンク電流の発生が抑制される)ことによるものである。
【0183】
したがって、このような電圧−電流特性を有する電界効果型トランジスタ(ボディターミナル構造を有する薄膜トランジスタ)を、図25に示すように、図2に示した電流生成供給回路のカレントミラー回路を構成する基準電流トランジスタTp11及び単位電流トランジスタTp12〜Tp15、Tp22〜Tp25、・・・、あるいは、図7に示した画素駆動回路DCxの発光駆動用トランジスタTr33に適用することにより、表示データに対応した適切な電流値を有する階調電流や発光駆動電流を生成することができるので、各表示画素を表示データに基づいた適切な輝度階調で発光動作させることができ、表示画質の向上を図ることができる。
なお、本実施例(図25)においては、ボディターミナル構造を有する薄膜トランジスタを、電流生成供給回路を構成する基準電流トランジスタ及び単位電流トランジスタに適用した回路構成についてのみ示したが、他のトランジスタについても同様に適用できることは言うまでもない。
【0184】
【発明の効果】
以上説明したように、本発明に係る電流生成供給回路及びその制御方法によれば、有機EL素子や発光ダイオード等のように、電流値に応じて所定の駆動状態(発光輝度)で動作する複数の負荷に対して、所定の電流値を有する負荷駆動電流(階調電流)を供給する電流駆動装置において、複数ビットのデジタル信号を並列的に保持するデータラッチ部と、各負荷(信号線)ごとに設けられ、複数ビットのデジタル信号(表示データ)に応じて、所定の電流値を有する単位電流を選択的に合成して負荷駆動電流を生成、出力する複数の駆動電流生成部と、該複数の駆動電流生成部に対して、共通に一定の電圧値を有する基準電圧を印加する基準電圧生成部と、を備えた構成を有し、負荷駆動電流の生成に際して駆動電流生成部に供給される信号レベル(基準電圧)が一定に設定されているので、負荷に供給される負荷駆動電流が微小な場合であっても、駆動電流生成部に接続される電流供給ラインに付加された寄生容量による動作遅延を抑制して、電流生成供給回路、又は、該電流生成供給回路を備えたデータドライバの動作速度を向上させることができる。
【0185】
また、基準電圧生成部により、各駆動電流生成部に対して所定の基準電圧を共通に印加することができるので、各駆動電流生成部において生成される単位電流を均一化して、複数ビットのデジタル信号に応じて生成される負荷駆動電流のバラツキを抑制することができ、表示画質の向上を図ることができるとともに、各負荷ごとに上記基準電圧生成部を設けた構成に比較して、回路規模の小型化を図ることができる。
【0186】
また、上記駆動電流生成部を構成する各単位電流トランジスタにおいて、チャネル幅を各々2k(k=0、1、2、3、・・・)で規定される比率に設定することにより、(k+1)個の単位電流トランジスタに、基準電流の2kで規定される電流値を有する単位電流が流れ、これらを合成することにより、2k段階の電流値を有する負荷駆動電流を生成することができるので、複数のデジタル信号に対応した電流値を有するアナログ電流を、比較的簡易な回路構成により生成して出力することができ、負荷を適正な駆動状態で動作させることができる。
【0187】
また、本発明に係る表示装置においては、相互に直交する走査ライン及びデータラインの交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流生成供給回路をデータドライバに適用し、表示パネルの所定の行に配列された表示画素群の選択期間中に、上記信号保持部に保持した複数ビットのデジタル信号(表示データ)に基づいて電流生成部において生成された特定の単位電流の合成電流を、階調電流(負荷駆動電流)として、表示画素に供給するように構成され、階調電流生成部(駆動電流生成部)を構成する各単位電流トランジスタに対して、共通に、基準電圧生成部により一定の電圧値を有する基準電圧を印加するのみで、表示データに応じた電流値を有する階調電流が生成されるので、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や、比較的下位の輝度階調で各表示画素を発光動作させる場合等のように、階調電流が微小な場合であっても、信号線の充放電動作に起因する動作速度の低下を抑制して、表示データに応じた適正な電流値を有する階調電流を迅速に生成して表示画素(発光素子)に供給することができる。また、基準電圧生成部により一定の電圧値を有する基準電圧を、階調電流生成部を構成する各単位電流トランジスタに対して印加しているので、各階調電流生成部において生成される単位電流を均一化して、表示データに応じて生成される階調電流のバラツキを抑制して、表示画質の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明に係る電流生成供給回路の第1の実施形態を示す概略構成図である。
【図2】本実施形態に適用される基準電圧生成部及び駆動電流生成部の一具体例を示す回路構成図である。
【図3】本発明に係る電流生成供給回路の第1の実施形態の他の例を示す概略構成図である。
【図4】本実施形態に適用される基準電圧生成部及び駆動電流生成部の他の具体例を示す回路構成図である。
【図5】本発明に係る電流生成供給回路を適用可能な表示装置の一実施形態を示す概略ブロック図である。
【図6】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図7】本実施形態に適用される表示画素(画素駆動回路)の一実施例を示す回路構成図である。
【図8】本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図である。
【図9】本実施例に係るデータドライバに適用される階調電流供給回路部の一具体例を示す構成図である。
【図10】本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図11】本実施形態に係る表示パネル(表示画素)における制御動作の一例を示すタイミングチャートである。
【図12】本発明に係る電流生成供給回路を適用可能な表示装置の一実施形態の他の例を示す概略ブロック図である。
【図13】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図14】本実施形態に適用される表示画素(画素駆動回路)の他の実施例を示す回路構成図である。
【図15】本実施例に係る表示画素における制御動作の一例を示すタイミングチャートである。
【図16】本実施形態に係る表示装置に適用されるデータドライバの他の実施例を示す回路構成図である。
【図17】本実施例に係るデータドライバに適用される階調電流供給回路の他の具体例を示す構成図である。
【図18】本発明に係る電流生成供給回路の第2の実施形態を示す要部構成図である。
【図19】本実施形態に係る電流生成供給回路を表示装置に適用した場合のデータドライバの一実施例を示す概略構成図である。
【図20】本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図21】本発明に係る電流生成供給回路の第3の実施形態を、表示装置のデータドライバに適用した場合の一構成例を示す概略構成図である。
【図22】本発明に係る電流生成供給回路の第4の実施形態を示す概略構成図である。
【図23】本実施形態に係る電流生成供給回路を表示装置に適用した場合のデータドライバの一実施例を示す概略構成図である。
【図24】本発明に係る電流生成供給回路及び表示装置に適用されるpチャネル型トランジスタの電圧−電流特性を示す図である。
【図25】本発明に係る電流生成供給回路に適用される、カレントミラー回路を構成する薄膜トランジスタに、ボディターミナル構造を有するpチャネル型トランジスタを適用した具体例を示す回路構成図である。
【図26】従来技術におけるデータドライバの一構成例を示す回路構成図である。
【図27】従来技術におけるデータドライバの他の構成例を示す回路構成図である。
【符号の説明】
100A、100B 電流生成供給回路
10A〜10F 基準電圧生成部
20A、20B 駆動電流供給回路部
ILA〜ILF 駆動電流生成部
21A〜21F 単位電流生成部
200A、200B 表示装置
110A〜110E 表示パネル
120A、120B 走査ドライバ
130A〜130F データドライバ
133A〜133L 階調電流供給回路群
135A〜135F 基準電圧生成回路
PXA〜PXL 階調電流供給回路
Claims (36)
- 複数の負荷に電流を供給する電流生成供給回路において、
前記複数の負荷の各々に対応し、所定の基準電圧に基づいて、複数ビットのデジタル信号に対応する複数の単位電流を生成する構成を有し、前記デジタル信号のビット値に応じて、前記単位電流の各々を選択的に生成して合成し、負荷駆動電流として前記各負荷に供給する、複数の電流生成手段と、
前記複数の電流生成手段に対して、前記所定の基準電圧を共通に印加する基準電圧生成手段と、
を備えていることを特徴とする電流生成供給回路。 - 前記電流生成手段は、前記複数の負荷に対して、前記負荷駆動電流を同時並行的に供給することを特徴とする請求項1記載の電流生成供給回路。
- 前記電流生成供給回路は、前記複数ビットのデジタル信号を個別に保持する複数のラッチ部からなる信号保持手段を備え、
前記電流生成手段は、前記信号保持手段を介して同時に出力される前記デジタル信号のビット値に応じて、前記負荷駆動電流を生成することを特徴とする請求項2記載の電流生成供給回路。 - 前記基準電圧生成手段は、一定の電流値を有する基準電流を流すことにより、前記基準電圧を定常的に生成する手段を備えていることを特徴とする請求項1乃至3のいずれかに記載の電流生成供給回路。
- 前記基準電圧生成手段及び前記電流生成手段は、カレントミラー回路を構成し、前記複数の単位電流が、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする請求項4記載の電流生成供給回路。
- 前記電流生成手段は、前記デジタル信号の各ビット値に応じて、前記複数の単位電流を選択的に流す複数のスイッチ手段を備え、
前記スイッチ手段により選択された前記単位電流の合成電流を、前記負荷駆動電流として供給することを特徴とする請求項5記載の電流生成供給回路。 - 前記基準電圧生成手段は、前記基準電流が流れることによりゲート端子に生じる電圧を、前記基準電圧として出力する基準電流トランジスタを備え、
前記電流生成手段は、前記基準電流トランジスタのゲート端子に、各ゲート端子が共通に接続されるとともに、トランジスタサイズが各々異なる複数の単位電流トランジスタを備えたことを特徴とする請求項5又は6記載の電流生成供給回路。 - 前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が互いに、2k(k=0、1、2、3、・・・)で規定される、異なる比率に設定されていることを特徴とする請求項7記載の電流生成供給回路。
- 前記基準電圧生成手段は、所定のタイミングで、前記基準電圧の電圧値を保持するリフレッシュ手段を備えたことを特徴とする請求項1乃至8のいずれかに記載の電流生成供給回路。
- 前記基準電圧生成手段は、一定の電圧値を有する電圧を、前記基準電圧として定常的に出力する定電圧発生源を備えていることを特徴とする請求項1乃至3のいずれかに記載の電流生成供給回路。
- 前記電流生成手段は、前記負荷駆動電流を前記負荷に流し込む方向に流すように、前記負荷駆動電流の信号極性を設定することを特徴とする請求項1乃至10のいずれかに記載の電流生成供給回路。
- 前記電流生成手段は、前記負荷駆動電流を前記負荷側から引き込む方向に流すように、前記負荷駆動電流の信号極性を設定することを特徴とする請求項1乃至10のいずれかに記載の電流生成供給回路。
- 少なくとも、前記基準電流トランジスタ及び前記単位電流トランジスタは、ボディターミナル構造を有していることを特徴とする請求項7又は8記載の電流生成供給回路。
- 前記負荷は、前記電流生成手段から供給される前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項1乃至13のいずれかに記載の電流生成供給回路。
- 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項14記載の電流生成供給回路。
- 複数の負荷に対して、所定の負荷駆動電流を個別に供給することにより、前記複数の負荷を所定の駆動状態で動作させる電流生成供給回路の制御方法において、
前記複数の負荷を所定の駆動状態で動作させるための複数ビットのデジタル信号を取り込み保持する動作を、前記複数の負荷に対応して順次繰り返すステップと、
共通の基準電圧に基づいて前記負荷ごとに生成される、各々異なる比率の電流値を有する複数の単位電流のうち、前記保持されたデジタル信号の各ビット値に対応する前記単位電流を選択的に合成して、前記負荷ごとの前記負荷駆動電流を生成するステップと、
前記負荷駆動電流を前記複数の負荷に対して、同時並行的に供給するステップと、
を含むことを特徴とする電流生成供給回路の制御方法。 - 前記複数の単位電流は、各々、2k(k=0、1、2、3、・・・)で規定される比率の電流値を有するように設定されていることを特徴とする請求項16記載の電流生成供給回路の制御方法。
- 所定のタイミングで、前記基準電圧の電圧値を保持するリフレッシュ動作を、順次繰り返すステップを含むことを特徴とする請求項16又は17記載の電流生成供給回路の制御方法。
- 前記負荷駆動電流は、前記前記電流生成供給回路から前記負荷に流し込む方向に流れるように、前記負荷駆動電流の信号極性が設定されていることを特徴とする請求項16乃至18のいずれかに記載の電流生成供給回路の制御方法。
- 前記負荷駆動電流は、前記負荷から前記電流生成供給回路に引き込む方向に流れるように、前記負荷駆動電流の信号極性が設定されていることを特徴とする請求項16乃至18のいずれかに記載の電流生成供給回路の制御方法。
- 少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態に設定するための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく階調電流を、前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態に設定された行の前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、
前記信号駆動手段は、少なくとも、
前記表示信号に基づく複数ビットのデジタル信号を個別に保持する複数のラッチ部からなる信号保持手段と、所定の基準電圧に基づいて、前記複数のデジタル信号に対応する複数の単位電流を生成する構成を有し、前記信号保持手段を介して同時に出力される前記デジタル信号のビット値に応じて、前記単位電流の各々を選択的に生成して合成し、前記階調電流として前記表示画素に個別に供給する、複数の電流生成手段と、
前記複数の電流生成手段に対して、前記所定の基準電圧を共通に印加する基準電圧生成手段と、を有する電流生成供給回路を具備することを特徴とする表示装置。 - 前記基準電圧生成手段は、一定の電流値を有する基準電流を流すことにより、前記基準電圧を定常的に生成する手段を備えていることを特徴とする請求項21記載の表示装置。
- 前記基準電圧生成手段及び前記電流生成手段は、カレントミラー回路を構成し、前記複数の単位電流が、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする請求項22記載の表示装置。
- 前記電流生成手段は、前記デジタル信号の各ビット値に応じて、前記複数の単位電流を選択的に流す複数のスイッチ手段を備え、
前記スイッチ手段により選択された前記単位電流の合成電流を、前記階調電流として供給することを特徴とする請求項23記載の表示装置。 - 前記基準電圧生成手段は、前記基準電流が流れることによりゲート端子に生じる電圧を、前記基準電圧として出力する基準電流トランジスタを備え、
前記電流生成手段は、前記基準電流トランジスタのゲート端子に、各ゲート端子が共通に接続されるとともに、トランジスタサイズが各々異なる複数の単位電流トランジスタを備えたことを特徴とする請求項23又は24記載の表示装置。 - 前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が互いに、2k(k=0、1、2、3、・・・)で規定される、異なる比率に設定されていることを特徴とする請求項25記載の表示装置。
- 前記基準電圧生成手段は、所定のタイミングで、前記基準電圧の電圧値を保持するリフレッシュ手段を備えたことを特徴とする請求項21乃至26のいずれかに記載の表示装置。
- 前記基準電圧生成手段は、一定の電圧値を有する電圧を、前記基準電圧として定常的に出力する定電圧発生源を備えていることを特徴とする請求項21記載の表示装置。
- 前記電流生成供給回路は、少なくとも、前記信号線の各々に対応して、前記信号保持手段及び前記電流生成手段からなる階調電流供給回路部を2組具備して、前記基準電圧生成手段は、前記2組の電流生成手段に対して、前記基準電圧を共通に印加し、
一方の前記階調電流供給回路部において、先に保持した前記複数ビットのデジタル信号に基づく前記階調電流を前記信号線を介して前記表示画素に供給する動作期間中に、他方の前記階調電流供給回路部において、次の前記複数ビットのデジタル信号を保持する動作を、交互に繰り返し実行することを特徴とする請求項21乃至28のいずれかに記載の表示装置。 - 前記電流生成供給回路は、所定数の前記信号線ごとに対応して、複数組設けられていることを特徴とする請求項21乃至29のいずれかに記載の表示装置。
- 前記電流生成手段は、前記階調電流を前記表示画素に流し込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする請求項21乃至30のいずれかに記載の表示装置。
- 前記電流生成手段は、前記階調電流を前記表示画素側から引き込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする請求項21乃至30のいずれかに記載の表示装置。
- 少なくとも、前記基準電流トランジスタ及び前記単位電流トランジスタは、ボディターミナル構造を有していることを特徴とする請求項25記載の表示装置。
- 前記表示画素は、前記電流生成手段から供給される前記階調電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項21乃至33のいずれかに記載の表示装置。
- 前記表示画素は、前記階調電流を保持する電流書込保持手段と、該保持された前記階調電流に基づいて発光駆動電流を生成する発光駆動手段と、該記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備えていることを特徴とする請求項21乃至33のいずれかに記載の表示装置。
- 前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であることを特徴とする請求項34又は35記載の表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003147397A JP4232193B2 (ja) | 2003-05-26 | 2003-05-26 | 電流生成供給回路及び電流生成供給回路を備えた表示装置 |
KR1020040037421A KR100742063B1 (ko) | 2003-05-26 | 2004-05-25 | 전류생성공급회로 및 표시장치 |
CNB2004100639280A CN100463021C (zh) | 2003-05-26 | 2004-05-26 | 电流生成供给电路及显示装置 |
US10/855,584 US20040239668A1 (en) | 2003-05-26 | 2004-05-26 | Display device and method for driving display device |
TW093114918A TWI263963B (en) | 2003-05-26 | 2004-05-26 | Current generating and supplying circuit and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003147397A JP4232193B2 (ja) | 2003-05-26 | 2003-05-26 | 電流生成供給回路及び電流生成供給回路を備えた表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004348026A true JP2004348026A (ja) | 2004-12-09 |
JP2004348026A5 JP2004348026A5 (ja) | 2005-09-15 |
JP4232193B2 JP4232193B2 (ja) | 2009-03-04 |
Family
ID=33533935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003147397A Expired - Fee Related JP4232193B2 (ja) | 2003-05-26 | 2003-05-26 | 電流生成供給回路及び電流生成供給回路を備えた表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4232193B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006171109A (ja) * | 2004-12-13 | 2006-06-29 | Casio Comput Co Ltd | 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法 |
JP2006177988A (ja) * | 2004-12-20 | 2006-07-06 | Casio Comput Co Ltd | 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法 |
JP2006293289A (ja) * | 2005-01-17 | 2006-10-26 | Seiko Epson Corp | 電気光学装置、駆動回路、駆動方法および電子機器 |
JP2006301250A (ja) * | 2005-04-20 | 2006-11-02 | Casio Comput Co Ltd | 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法 |
JP2008107772A (ja) * | 2006-09-25 | 2008-05-08 | Casio Comput Co Ltd | 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法 |
JP2013247622A (ja) * | 2012-05-29 | 2013-12-09 | Lapis Semiconductor Co Ltd | 定電流出力ドライバ及びこれを含む半導体装置 |
JP2022043138A (ja) * | 2016-07-01 | 2022-03-15 | 三星ディスプレイ株式會社 | 有機電界発光表示装置の画素 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61185981A (ja) * | 1985-02-13 | 1986-08-19 | Nec Corp | 発光素子駆動回路 |
JPS63280568A (ja) * | 1987-05-13 | 1988-11-17 | Hitachi Ltd | 発光素子駆動回路 |
JPH03118168A (ja) * | 1989-09-20 | 1991-05-20 | Hewlett Packard Co <Hp> | Ledプリントヘッド駆動回路 |
JPH0442619A (ja) * | 1990-06-08 | 1992-02-13 | Fujitsu Ltd | Daコンバータ |
JPH06314977A (ja) * | 1993-04-28 | 1994-11-08 | Nec Ic Microcomput Syst Ltd | 電流出力型デジタル/アナログ変換回路 |
JP2000105574A (ja) * | 1998-09-29 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 電流制御型発光装置 |
JP2000122608A (ja) * | 1998-10-13 | 2000-04-28 | Seiko Epson Corp | 表示装置及び電子機器 |
JP2001042827A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
EP1282103A2 (en) * | 2001-08-02 | 2003-02-05 | Seiko Epson Corporation | Circuit for supplying the pixel in a luminescent display device with a prescribed current |
EP1288901A2 (en) * | 2001-08-29 | 2003-03-05 | Nec Corporation | A semiconductor device for driving a current load device and a current load device provided therewith |
WO2003023752A1 (fr) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | Affichage el, circuit d'entrainement d'affichage el et affichage d'image |
JP2003131620A (ja) * | 2001-10-29 | 2003-05-09 | Asahi Kasei Microsystems Kk | ディスプレイパネル駆動回路 |
JP2003140570A (ja) * | 2001-11-06 | 2003-05-16 | Matsushita Electric Ind Co Ltd | エレクトロルミネッセンス表示装置 |
JP2003150082A (ja) * | 2001-11-15 | 2003-05-21 | Matsushita Electric Ind Co Ltd | El表示装置の駆動方法とel表示装置およびその製造方法と情報表示装置 |
JP2003150112A (ja) * | 2001-11-14 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Oled表示装置およびその駆動方法 |
JP2003202830A (ja) * | 2001-12-28 | 2003-07-18 | Oki Electric Ind Co Ltd | 駆動回路 |
JP2003288045A (ja) * | 2002-03-27 | 2003-10-10 | Rohm Co Ltd | 有機el駆動回路およびこれを用いる有機el表示装置 |
-
2003
- 2003-05-26 JP JP2003147397A patent/JP4232193B2/ja not_active Expired - Fee Related
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61185981A (ja) * | 1985-02-13 | 1986-08-19 | Nec Corp | 発光素子駆動回路 |
JPS63280568A (ja) * | 1987-05-13 | 1988-11-17 | Hitachi Ltd | 発光素子駆動回路 |
JPH03118168A (ja) * | 1989-09-20 | 1991-05-20 | Hewlett Packard Co <Hp> | Ledプリントヘッド駆動回路 |
JPH0442619A (ja) * | 1990-06-08 | 1992-02-13 | Fujitsu Ltd | Daコンバータ |
JPH06314977A (ja) * | 1993-04-28 | 1994-11-08 | Nec Ic Microcomput Syst Ltd | 電流出力型デジタル/アナログ変換回路 |
JP2000105574A (ja) * | 1998-09-29 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 電流制御型発光装置 |
JP2000122608A (ja) * | 1998-10-13 | 2000-04-28 | Seiko Epson Corp | 表示装置及び電子機器 |
JP2001042827A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
EP1282103A2 (en) * | 2001-08-02 | 2003-02-05 | Seiko Epson Corporation | Circuit for supplying the pixel in a luminescent display device with a prescribed current |
EP1288901A2 (en) * | 2001-08-29 | 2003-03-05 | Nec Corporation | A semiconductor device for driving a current load device and a current load device provided therewith |
WO2003023752A1 (fr) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | Affichage el, circuit d'entrainement d'affichage el et affichage d'image |
JP2003131620A (ja) * | 2001-10-29 | 2003-05-09 | Asahi Kasei Microsystems Kk | ディスプレイパネル駆動回路 |
JP2003140570A (ja) * | 2001-11-06 | 2003-05-16 | Matsushita Electric Ind Co Ltd | エレクトロルミネッセンス表示装置 |
JP2003150112A (ja) * | 2001-11-14 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Oled表示装置およびその駆動方法 |
JP2003150082A (ja) * | 2001-11-15 | 2003-05-21 | Matsushita Electric Ind Co Ltd | El表示装置の駆動方法とel表示装置およびその製造方法と情報表示装置 |
JP2003202830A (ja) * | 2001-12-28 | 2003-07-18 | Oki Electric Ind Co Ltd | 駆動回路 |
JP2003288045A (ja) * | 2002-03-27 | 2003-10-10 | Rohm Co Ltd | 有機el駆動回路およびこれを用いる有機el表示装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006171109A (ja) * | 2004-12-13 | 2006-06-29 | Casio Comput Co Ltd | 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法 |
JP2006177988A (ja) * | 2004-12-20 | 2006-07-06 | Casio Comput Co Ltd | 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法 |
JP2006293289A (ja) * | 2005-01-17 | 2006-10-26 | Seiko Epson Corp | 電気光学装置、駆動回路、駆動方法および電子機器 |
JP4501839B2 (ja) * | 2005-01-17 | 2010-07-14 | セイコーエプソン株式会社 | 電気光学装置、駆動回路及び電子機器 |
JP2006301250A (ja) * | 2005-04-20 | 2006-11-02 | Casio Comput Co Ltd | 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法 |
JP2008107772A (ja) * | 2006-09-25 | 2008-05-08 | Casio Comput Co Ltd | 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法 |
JP2013247622A (ja) * | 2012-05-29 | 2013-12-09 | Lapis Semiconductor Co Ltd | 定電流出力ドライバ及びこれを含む半導体装置 |
JP2022043138A (ja) * | 2016-07-01 | 2022-03-15 | 三星ディスプレイ株式會社 | 有機電界発光表示装置の画素 |
US12010873B2 (en) | 2016-07-01 | 2024-06-11 | Samsung Display Co., Ltd. | Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4232193B2 (ja) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100742063B1 (ko) | 전류생성공급회로 및 표시장치 | |
JP4284558B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
US7944414B2 (en) | Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus | |
JP7482936B2 (ja) | ゲート駆動部およびこれを用いた電界発光表示装置 | |
JP4304585B2 (ja) | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 | |
JP4329867B2 (ja) | 表示装置 | |
KR100803412B1 (ko) | 표시장치 및 표시장치 구동방법 | |
JP2004271643A (ja) | 発光駆動回路及び表示装置並びにその駆動制御方法 | |
JP2005338653A (ja) | 表示装置及びその駆動制御方法 | |
JP2007241012A (ja) | 表示装置及びその駆動制御方法 | |
JP4232193B2 (ja) | 電流生成供給回路及び電流生成供給回路を備えた表示装置 | |
JP4247660B2 (ja) | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 | |
JP4103079B2 (ja) | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 | |
JP4074995B2 (ja) | 電流駆動回路及びその制御方法並びに該電流駆動回路を備えた表示装置 | |
JP4103139B2 (ja) | 電流生成供給回路及び該電流生成供給回路を備えた表示装置 | |
JP2004363887A (ja) | 電流生成供給回路 | |
JP4241144B2 (ja) | 駆動制御装置及びその制御方法並びに駆動制御装置を備えた表示装置 | |
JP3915906B2 (ja) | 電流駆動装置及びその駆動制御方法並びに電流駆動装置を用いた表示装置 | |
JP4074994B2 (ja) | 電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置 | |
JP4329868B2 (ja) | 表示装置 | |
JP2005017977A (ja) | 電流生成供給回路及び該電流生成供給回路を備えた表示装置 | |
JP4811434B2 (ja) | 電流生成供給回路及び電流生成供給回路を備えた表示装置 | |
JP2004361575A (ja) | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 | |
JP4941426B2 (ja) | 表示装置 | |
KR20190031026A (ko) | 시프트레지스터 및 이를 포함하는 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081130 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4232193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |