JP2003140570A

JP2003140570A - エレクトロルミネッセンス表示装置

Info

Publication number: JP2003140570A
Application number: JP2001340701A
Authority: JP
Inventors: Hiroshi Tsutsu; 博司筒
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-11-06
Filing date: 2001-11-06
Publication date: 2003-05-16

Abstract

(57)【要約】【課題】本発明はエレクトロルミネッセンス表示装置
に関するものであり、薄膜トランジスタのアーリー効果
やキンク電流に起因するリニアリティ不足やや画像の不
均一性を改善することを目的とする。【解決手段】薄膜トランジスタのチャネル部に反対導
電領域を接触させ、接地することにより、アーリー効果
やキンク電流を防止し、リニアリティや画像均一性を向
上させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、エレクトロルミネ
ッセンス素子及び薄膜トランジスタによって駆動される
アクティブマトリクス型エレクトロルミネッセンス表示
装置に属する。

【０００２】

【従来の技術】近年、エレクトロルミネッセンス（エレ
クトロルミネッセンスElectro Luminescence：以下、
「エレクトロルミネッセンス」と略記する。）素子を用
いたエレクトロルミネッセンス表示装置がＣＲＴやＬＣ
Ｄに代わる表示装置として注目されており、とりわけ、
エレクトロルミネッセンス素子材料として薄膜の有機材
料を用いたものの実用化や研究開発が活発化している。

【０００３】例えば、単純マトリクス駆動の有機エレク
トロルミネッセンス表示装置は既に実用化されている。
一方、薄膜トランジスタ（Thin Film Transistor：以
下、「ＴＦＴ」と略記する。）をエレクトロルミネッセ
ンス駆動用に用いたアクティブマトリクス型のエレクト
ロルミネッセンス表示装置の研究開発も進められてい
る。

【０００４】図８は有機エレクトロルミネッセンス表示
装置の等価回路図を示し、図９にその有機エレクトロル
ミネッセンス表示装置の単位画素の平面図を示し、図１
０に図９のＣ−Ｃ’線に沿った断面図を示す。

【０００５】図８に示すように、ゲートバスライン１０
１とソースバスライン１０２とに囲まれた領域に表示を
行なう単位画素１０８が形成されている。両信号線の交
点付近にはスイッチング素子である第一のＴＦＴ１０４
が備えられており、そのＴＦＴ１０４のドレインは蓄積
容量１０７に接続されており、また有機エレクトロルミ
ネッセンス素子に電流を供給して駆動する第二のＴＦＴ
１０５のゲート電極に接続されている。第二のＴＦＴ１
０５のドレイン電極は有機エレクトロルミネッセンス素
子の陽極側に接続され、ソースは有機エレクトロルミネ
ッセンス素子を駆動する電流供給バスライン１０３に接
続されている。

【０００６】蓄積容量１０７は、次フレームに画像信号
がプログラムされるまでの期間、第二のＴＦＴ１０５の
ゲートに印加される電圧を保持する。これらが基板上に
マトリクス状に配置されたＴＦＴアレイを構成し、各々
の画素に信号取り込み用の第１のＴＦＴ１０４を介して
画像信号をプログラムし、そのプログラムされた画像信
号は蓄積容量に保持され、駆動用のＴＦＴのゲート電圧
を制御し、駆動用のＴＦＴを介してエレクトロルミネッ
センス素子に電流を流すことで画像を表示する。

【０００７】次に、ＴＦＴアレイの製造工程について、
図９と図１０を参照しながら説明する。まず、石英ガラ
ス、無アルカリガラス等からなる透明絶縁性基板１に、
基板からの不純物の拡散を防ぐためのバッファー層２を
介して、第一及び第二のＴＦＴの半導体層と蓄積容量の
一方の電極も兼ねる多結晶シリコン（以下、「ｐ−Ｓ
ｉ」と略記する。）３を形成する。そして、第一のＴＦ
Ｔのソース領域３−２とドレイン領域３−３と蓄積容量
の電極部に不純物としてリン（Ｐ）を注入した後、全面
にゲート絶縁膜４となるＳｉＯ２をプラズマＣＶＤ法で
堆積する。そして、ゲート電極５並びにゲートバスライ
ン１０１を形成し、このゲート電極５をマスクとして、
第１のＴＦＴ１０４のＬＤＤ（Lightly Doped Drain）
領域３−４にはリンを、第２のＴＦ１０５のソース・ド
レイン領域にはボロン（Ｂ）を注入する。このとき少な
くともボロンを注入する際には、第１のＴＦＴ１０４上
にはレジストなどを配置して、二重に注入されることを
防止している。

【０００８】その後、層間絶縁膜６を堆積し、コンタク
トホール７を介して、ソース電極８とドレイン電極９及
びソースバスライン１０２と電流供給バスライン１０３
をアルミニウムなどで形成してＴＦＴアレイは完成す
る。

【０００９】次に、エレクトロルミネッセンス素子を形
成する工程を説明する。完成したＴＦＴアレイの表面を
平坦化するために、平坦化膜を１０形成し、コンタクト
ホール１１を介して、有機エレクトロルミネッセンスの
陽極ともなる画素電極１２をＩＴＯで形成する。その
後、メタルマスクを用いた蒸着法によって画素電極上に
ホール輸送層（Hole Transportation Layer：以下、
「ＨＴＬ」と略記する。）、発光層（Emission Layer：
以下、「EML」と略記する。）と電子輸送層（Electron
Transportation Layer：以下、「EＴＬ」と略記す
る。）１４を兼ねる層を連続的に蒸着し、最後に電子注
入層（Electron Injection Layer：以下、「EＩＬ」と
略記する。）と陰極を兼ねる電極１５を積層する。

【００１０】ＨＴＬとしては例えばα―ＮＰＤを用い
る。ＥＭＬとしては、例えば、キノリノールアルミ錯体
（以下、「Ａｌｑ３」と略記する。）にＤＣＪＴをドー
プしたものを赤（R）色材料に、Ａｌｑ３にキナクリド
ンをドープしたものを緑（G）色材料、ＢＰＶＢｉを青
（B）色材料として用いる。ＥＩＬはEMLと兼用している
ため省略した。ＥＩＬと陰極を兼ねる電極には例えばア
ルミニウム（Ａｌ）にリチウム（Ｌｉ）を混合した材料
を用いる。

【００１１】このとき、Ｒ・Ｇ・Ｂを蒸着によって画素
ごとに塗り分ける際には、図１１に示すように金属材料
でできたメタルマスク１６を介してＴＦＴアレイ基板に
適宜材料を蒸着する。このとき基板とマスクは接触ない
しはできるだけ近接させた方が望ましい。距離が離れて
いると隣の画素へ蒸着膜が拡がったり、膜厚精度が確保
できないからである。

【００１２】有機エレクトロルミネッセンス素子の発光
原理及び動作は、陽極である画素電極１２から注入され
たホールと陰極１５から注入された電子とがＥＭＬの内
部で再結合し、発光層を形成する有機分子を励起して励
起子を発生させる。この励起子は放射または熱失活して
基底状態へ戻るが、放射失活が即ち発光であり、この放
射された光が透明な陽極から透明絶縁基板を介して外部
へ放出されることによって、発光する。

【００１３】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では以下のような課題が生じる。

【００１４】図１２は第２のＴＦＴのドレイン電流−ド
レイン電圧特性を示しており、図８及び図１２を用いて
課題を説明する。第１のＴＦＴ１０４の選択時にはソー
スバスライン１０２からプログラムすべき画像信号に応
じた電圧及び電流が供給され、蓄積容量１０７に充電さ
れる。

【００１５】そして、第１のＴＦＴが非選択になると、
蓄積容量にプログラムされた信号によって、第２のＴＦ
Ｔ１０５がオン状態となる。そして、電流供給バスライ
ン１０３から第２のＴＦＴを介して、有機エレクトロル
ミネッセンス素子に定電流が流れ発光する。図１２−
（ａ）では第２のＴＦＴの状態をより詳しく説明する。
第１のＴＦＴの選択期間には、第２のＴＦＴはダイオー
ド特性を示すため、点線で示すダイオード特性に沿っ
て、電位が変化し、例えば、Ｓ点で飽和する。しかしな
がら、第１のＴＦＴが非選択になり、エレクトロルミネ
ッセンス素子に電流が流れる際には、蓄積容量によっ
て、第２のＴＦＴのゲート電圧は一定に保持されるが、
電流供給ラインがソースバスラインから電流供給バスラ
インへ変わるためにドレイン電圧が変化する。すなわ
ち、動作点が第２のＴＦＴの出力曲線上を矢印に沿って
右へ移動する。そして有機エレクトロルミネッセンス素
子の負荷曲線と交わるＴ点が表示時の状態となる。

【００１６】ところが、薄膜トランジスタの場合には、
ボディがフローティング状態であることに起因するアー
リー効果やキンク電流のため、いわゆる飽和領域におい
ても電流値が変化するので、Ｓ点とＴ点における電流値
が異なってしまう。

【００１７】従って、入力信号と出力の間に変動が起こ
ってしまい、リニアリティに欠けると言う課題が生じ
る。

【００１８】また、アーリー効果やキンク電流がＴＦＴ
ごとにばらつくとそのばらつきが、出力のバラツキとな
って表示のムラや不均一性につながると言う課題も生じ
る。さらに、アーリー効果やキンク電流が各画素ごとに
一定であったとしても、各画素の第２のＴＦＴの閾値電
圧にばらつきが生じると、図１２（ｂ）に示すような出
力電流のばらつきが生じてしまい、表示ムラや不均一性
の原因となると言う課題がある。

【００１９】本発明はかかる点に鑑み、リニアリティが
高く、均一な表示が可能なエレクトロルミネッセンス表
示装置及びその製造方法を提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明は、これらの課題
を解決するために、第２のＴＦＴのチャネル部にソース
・ドレイン領域とは反対導電型の半導体層を接触させ、
接地させる構造とすることによって、アーリー効果やキ
ンク電流を抑制し、リニアリティが高く、表示の均一性
に優れたエレクトロルミネッセンス表示装置を得ること
が可能とする。

【００２１】本発明の請求項１記載のエレクトロルミネ
ッセンス表示装置は少なくとも表面が絶縁性を有する基
板上に、エレクトロルミネッセンス素子と前記エレクト
ロルミネッセンス素子を駆動するための信号取り込み用
の第１の薄膜トランジスタと前記エレクトロルミネッセ
ンス素子に電流を流して駆動する第２の薄膜トランジス
タの少なくとも二つの薄膜トランジスタとを少なくとも
備えた単位画素がマトリクス状に配置されたエレクトロ
ルミネッセンス表示装置であって、前記第２の薄膜トラ
ンジスタは、少なくともチャネル領域と一導電型のソー
ス・ドレイン領域を含む半導体層と絶縁層とゲート電極
とソース・ドレイン電極と前記チャネル領域に接触した
前記ソース・ドレイン領域とは反対導電型半導体層と、
前記反対導電型半導体層の一部に電気的に接触した電極
からなることを特徴としたものである。本発明によれば
リニアリティが高く、表示の均一性に優れたエレクトロ
ルミネッセンス表示装置が提供できると言うという作用
を有する。

【００２２】本発明の請求項２記載のエレクトロルミネ
ッセンス表示装置は少なくとも表面が絶縁性を有する基
板上に、エレクトロルミネッセンス素子と複数個の薄膜
トランジスタとを少なくとも備えた単位画素がマトリク
ス状に配置されたエレクトロルミネッセンス表示装置で
あって、第1のゲートバスラインの制御によってソース
バスラインから信号電流を取り込む信号取り込み用の第
1の薄膜トランジスタと、有機エレクトロルミネッセン
ス素子に流れる駆動電流を制御する駆動用の第２の薄膜
トランジスタと、前記第１の薄膜トランジスタとほぼ同
期して、信号電流を前記第１の薄膜トランジスタへ流す
スイッチング用の第３の薄膜トランジスタと、第２のゲ
ートバスラインの制御によって前記信号電流を書き込み
後に信号電流を前記エレクトロルミネッセンス素子に切
り替えて流すスイッチとして働くの第４の薄膜トランジ
スタと、前記信号電流をプログラムし、第２の薄膜トラ
ンジスタのゲート電圧を前記書き込み時間以降も保持す
る蓄積容量を少なくとも含み、前記第２の薄膜トランジ
スタは、少なくともチャネル領域と一導電型のソース・
ドレイン領域を含む半導体層と絶縁層とゲート電極とソ
ース・ドレイン電極と前記チャネル領域に接触した前記
ソース・ドレイン領域とは反対導電型半導体層と、前記
反対導電型半導体層の一部に電気的に接触した電極から
なることを特徴としたものである。本発明によればリニ
アリティが高く、表示の均一性に優れたエレクトロルミ
ネッセンス表示装置が提供できると言うという作用を有
する。

【００２３】本発明の請求項３記載のエレクトロルミネ
ッセンス表示装置は少なくとも表面が絶縁性を有する基
板上に、エレクトロルミネッセンス素子と複数個の薄膜
トランジスタとを少なくとも備えた単位画素がマトリク
ス状に配置されたエレクトロルミネッセンス表示装置で
あって、第1のゲートバスラインの制御によってソース
バスラインから信号電流を取り込む信号取り込み用の第
1の薄膜トランジスタと、有機エレクトロルミネッセン
ス素子に流れる駆動電流を制御する駆動用の第２の薄膜
トランジスタと、信号電流が流れる変換用の第５の薄膜
トランジスタと、第２のゲートバスラインの制御によっ
て前記信号電流を書き込み期間中に前記第５の薄膜トラ
ンジスタのゲートとドレイン間を短絡するスイッチ用の
第６の薄膜トランジスタと、前記信号電流をプログラム
し、前記第２及び前記第５の薄膜トランジスタのゲート
電圧を前記書き込み時間以降も保持する蓄積容量を少な
くとも含み、前記第２の薄膜トランジスタは、少なくと
もチャネル領域と一導電型のソース・ドレイン領域を含
む半導体層と絶縁層とゲート電極とソース・ドレイン電
極と前記チャネル領域に接触した前記ソース・ドレイン
領域とは反対導電型半導体層と、前記反対導電型半導体
層の一部に電気的に接触した電極からなることを特徴と
したものである。本発明によればリニアリティが高く、
表示の均一性に優れたエレクトロルミネッセンス表示装
置が提供できると言うという作用を有する。

【００２４】本発明の請求項４記載のエレクトロルミネ
ッセンス表示装置は少なくとも表面が絶縁性を有する基
板上に、エレクトロルミネッセンス素子と複数個の薄膜
トランジスタとを少なくとも備えた単位画素がマトリク
ス状に配置されたエレクトロルミネッセンス表示装置で
あって、第1のゲートバスラインの制御によってソース
バスラインから信号電圧を取り込む信号取り込み用の第
1の薄膜トランジスタと、有機エレクトロルミネッセン
ス素子に流れる駆動電流を制御する駆動用の第２の薄膜
トランジスタと、第２のゲートバスラインの制御によっ
て前記信号電流を書き込み期間中に前記第２の薄膜トラ
ンジスタのゲートとドレイン間を短絡するスイッチ用の
第７の薄膜トランジスタと、第３のゲートバスラインの
制御によって前記エレクトロルミネッセンス素子に電流
を流すスイッチ用の第８の薄膜トランジスタと前記信号
電圧をプログラムし、前記第２の薄膜トランジスタのゲ
ート電圧を前記書き込み時間以降も保持する第１の蓄積
容量と、前記第２の薄膜トランジスタの閾値電圧を補償
する第２の蓄積容量を少なくとも含み、前記第２の薄膜
トランジスタは、少なくともチャネル領域と一導電型の
ソース・ドレイン領域を含む半導体層と絶縁層とゲート
電極とソース・ドレイン電極と前記チャネル領域に接触
した前記ソース・ドレイン領域とは反対導電型半導体層
と、前記反対導電型半導体層の一部に電気的に接触した
電極からなることを特徴としたものである。本発明によ
ればリニアリティが高く、表示の均一性に優れたエレク
トロルミネッセンス表示装置が提供できると言うという
作用を有する。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。

【００２６】（実施の形態１）図１は本発明の第１の実
施の形態のエレクトロルミネッセンス表示装置を説明す
るための等価回路図であり、図２はその要部平面図であ
り、図３は図２のＡ−Ａ’線断面図、図４は図２のＢ−
Ｂ’線断面図である。

【００２７】では、図１から図３を参照し、有機エレク
トロルミネッセンス表示装置を具体的に説明していく。

【００２８】まず、ガラス基板１中の不純物の拡散を防
ぐためのバッファー層２としてＳｉＯ₂膜を１００〜６
００ｎｍ程度被着したガラス基板１（コ−ニング社製＃
１７３７ガラス）上に例えばシラン（ＳｉＨ４）を原料
ガスとして用いたプラズマＣＶＤ法により膜厚３０〜１
５０ｎｍで、非晶質シリコン（以下a-Ｓｉと略記する）
を形成し、そして、ａ-Ｓｉ中の水素を４００〜４５０
℃の熱処理で除去した後、例えば、ＸｅＣｌエキシマレ
ーザアニールによりａ−Ｓｉを局所的に加熱溶融し、結
晶化して多結晶シリコン（ｐ−Ｓｉ）を得た後、フォト
リソグラフィーとエッチングによりトランジスタが形成
されるところにのみｐ−Ｓｉ３を残す。そして、スイッ
チングトランジスタとなる第１のＴＦＴ１０４のソース
・ドレイン領域及び蓄積容量１０７の一方の電極となる
領域にリン（Ｐ）を質量分離を行なわないイオンドーピ
ング法で注入する。注入量は所望の抵抗値にもよるが、
概ね５×１０¹⁴〜１×１０¹⁶ｃｍ^-2程度である。その
後、ＴＥＯＳ（Tetraethylorthosilicate:(C₂H₅O)₄Si）
を原料ガスとして用いたプラズマＣＶＤ法でゲート絶縁
膜４となるＳｉＯ₂を100nmの厚みで全面に堆積した後、
例えばモリブデンタングステン（MoW）合金を用いてゲ
ート電極５とゲートバス配線１０１を２５０ｎｍ程度の
厚みで形成する。ここでは、MoW膜厚として２５０ｎｍ
を選択したが、２５０ｎｍに限定するものではなくプロ
セスや抵抗値などの設計要素に応じて適宜選択すればよ
い。そして、このゲート電極をマスクとして水素希釈ホ
スフィン（PH₃）のプラズマを生成し、質量分離を行わ
ずに加速電圧は70kVでドーズ量は５×１０¹²〜５×１０
¹³ｃｍ^-2の条件で、イオンドーピングすることにより、
ＬＤＤ領域を形成する。次には、フォトレジストを用い
てドーピング・マスクを形成し、水素希釈ジボラン（Ｂ
₂Ｈ₆）のプラズマを生成し、質量分離を行わずに加速電
圧は５０ｋＶでドーズ量は概ね５×１０¹⁴〜１×１０¹⁶
ｃｍ^-2程度の条件で、イオンドーピングすることによ
り、Ｐ型のソース領域３−２及びドレイン領域３−３を
形成する。

【００２９】その後、反対導電型領域３−４を形成する
ために、フォトレジストを用いて、反対導電型領域３−
４以外を被覆して、このフォトレジストをマスクとし
て、水素希釈ホスフィン（PH₃）のプラズマを生成し、
質量分離を行わずに加速電圧は70kVでドーズ量は５×１
０¹⁴〜５×１０¹⁵ｃｍ^-2程度の条件で、イオンドーピン
グすることにより、反対導電型領域３−４を形成する。

【００３０】そして、次に多結晶シリコンの結晶化と注
入された不純物の活性化を兼ねて、４５０〜６００℃で
１時間熱処理を行う。そして、ＴＥＯＳ（Tetraethylor
thosilicate:(C₂H₅O)₄Si）を原料ガスとして用いたプラ
ズマＣＶＤ法でＳｉＯ₂を層間絶縁膜６として全面に堆
積し、次にコンタクト・ホ−ル７を形成する。次いで、
例えば下層に１００ｎｍのＭｏ、上層に７００ｎｍのＡ
ｌ、更にその上層にＭｏが積層された構造の金属配線層
を形成する。ここでＭｏはバリア層としての働きを行な
う。その後フォトリソグラフィー・エッチングで金属配
線層をパターン化することにより、ソース電極８、ドレ
イン電極９、反対導電型領域用電極１８、ソースバスラ
イン１０２、及び電流供給バスライン１０３を形成して
ｐ−ＳｉＴＦＴは完成する。

【００３１】その後、平坦化膜として例えば感光性のア
クリル樹脂を１〜５μｍ程度の膜厚で全面に塗布、感
光、現像し、ドレイン電極９へ開口部を設ける。そし
て、陽極となる画素電極１２をＩＴＯを用いて、５０〜
２００ｎｍ程度の厚みで形成する。そして、同じく感光
性のアクリル樹脂を全面に塗布する。膜厚は画素電極１
２のＩＴＯのエッジを覆う方が良いので、画素電極以上
の膜厚でなければならない。また、ＨＴＬ、ＥＭＬ、Ｅ
ＴＬをマスク蒸着する場合であって、その保護膜を兼ね
る場合は１〜５μｍ程度が好ましい。

【００３２】そして露光・現像・ポストベークを行な
う。このポストベーク時にテーパー角度を制御するよう
注意深くベーク温度と時間を選択する必要がある。ポス
トベークを比較的低温で行なった後に紫外線を照射して
ブリーチングを行い、最後にさらに最終ベークを行なう
ことでもテーパー形状の制御は可能である。

【００３３】次にエレクトロルミネッセンス素子を形成
する。まずメタルマスクを用いてＨＴＬ／ＥＭＬ／ＥＴ
Ｌ１４をこの順番で蒸着する。ＨＴＬとしては例えばα
―ＮＰＤを用いる。ＥＭＬとしては、例えば、キノリノ
ールアルミ錯体（以下、「Ａｌｑ３」と略記する。）に
ＤＣＪＴをドープしたものを赤（R）色材料に、Ａｌｑ
３にキナクリドンをドープしたものを緑（G）色材料、
ＢＰＶＢｉを青（B）色材料として用いる。ＥＩＬはEML
と兼用しているため省略した。最後に、ＥＩＬと陰極１
５を兼ねるものとしてＡｌとＬｉとの合金を１００〜２
００ｎｍ程度蒸着した。この状態で、エレクトロルミネ
ッセンス表示装置として一応は完成するが、有機エレク
トロルミネッセンス素子は湿度や酸素に非常に弱いの
で、図示はしないが、メタルキャップやガラスキャップ
を用いて封止し、湿度や酸素の浸入を抑制する。

【００３４】こうして完成した有機エレクトロルミネッ
センス装置は、画素内の薄膜トランジスタにアーリー効
果やキンク電流がみられないため、表示の均一性が改善
した。従来法では約２０％の面内バラツキが画素ごとに
ほぼランダムに発生したが、本実施の形態では１０％以
下に改善した。

【００３５】またリニアリティも改善した。

【００３６】本実施の形態１では、絶縁性保護膜３とし
て、感光性アクリル樹脂を用いたが、ポリイミドやノボ
ラック樹脂でもほぼ同様に形成できる。

【００３７】また、ＥＭＬ、ＨＴＬ、ＥＴＬについて
は、ＥＭＬとしては、可視領域で蛍光特性を有し、かつ
成膜性の良い蛍光体からなるものが好ましく、Ａｌｑ3
やＢｅ−ベンゾキノリノール（ＢｅＢｑ２）の他に、
２，５−ビス（５，７−ジ−ｔ−ペンチル−２−ベンゾ
オキサゾリル）−１，３，４−チアジアゾール、４，
４’−ビス（５，７−ベンチル−２−ベンゾオキサゾリ
ル）スチルベン、４，４’−ビス〔５，７−ジ−（２−
メチル−２−ブチル）−２−ベンゾオキサゾリル〕スチ
ルベン、２，５−ビス（５，７−ジ−ｔ−ベンチル−２
−ベンゾオキサゾリル）チオフィン、２，５−ビス
（〔５−α，α−ジメチルベンジル〕−２−ベンゾオキ
サゾリル）チオフェン、２，５−ビス〔５，７−ジ−
（２−メチル−２−ブチル）−２−ベンゾオキサゾリ
ル〕−３，４−ジフェニルチオフェン、２，５−ビス
（５−メチル−２−ベンゾオキサゾリル）チオフェン、
４，４’−ビス（２−ベンゾオキサイゾリル）ビフェニ
ル、５−メチル−２−〔２−〔４−（５−メチル−２−
ベンゾオキサイゾリル）フェニル〕ビニル〕ベンゾオキ
サイゾリル、２−〔２−（４−クロロフェニル）ビニ
ル〕ナフト〔１，２−ｄ〕オキサゾール等のベンゾオキ
サゾール系、２，２’−（ｐ−フェニレンジビニレン）
−ビスベンゾチアゾール等のベンゾチアゾール系、２−
〔２−〔４−（２−ベンゾイミダゾリル）フェニル〕ビ
ニル〕ベンゾイミダゾール、２−〔２−（４−カルボキ
シフェニル）ビニル〕ベンゾイミダゾール等のベンゾイ
ミダゾール系等の蛍光増白剤や、トリス（８−キノリノ
ール）アルミニウム、ビス（８−キノリノール）マグネ
シウム、ビス（ベンゾ〔ｆ〕−８−キノリノール）亜
鉛、ビス（２−メチル−８−キノリノラート）アルミニ
ウムオキシド、トリス（８−キノリノール）インジウ
ム、トリス（５−メチル−８−キノリノール）アルミニ
ウム、８−キノリノールリチウム、トリス（５−クロロ
−８−キノリノール）ガリウム、ビス（５−クロロ−８
−キノリノール）カルシウム、ポリ〔亜鉛（「」−ビス
（８−ヒドロキシ−５−キノリノニル）メタン）等の８
−ヒドロキシキノリン系金属錯体やジリチウムエピンド
リジオン等の金属キレート化オキシノイド化合物や、
１，４−ビス（２−メチルスチリル）ベンゼン、１，４
−（３−メチルスチリル）ベンゼン、１，４−ビス（４
−メチルスチリル）ベンゼン、ジスチリルベンゼン、
１，４−ビス（２−エチルスチリル）ベンゼン、１，４
−ビス（３−エチルスチリル）ベンゼン、１，４−ビス
（２−メチルスチリル）２−メチルベンゼン等のスチリ
ルベンゼン系化合物や、２，５−ビス（４−メチルスチ
リル）ピラジン、２，５−ビス（４−エチルスチリル）
ピラジン、２，５−ビス〔２−（１−ナフチル）ビニ
ル〕ピラジン、２，５−ビス（４−メトキシスチリル）
ピラジン、２，５−ビス〔２−（４−ビフェニル）ビニ
ル〕ピラジン、２，５−ビス〔２−（１−ピレニル）ビ
ニル〕ピラジン等のジスチルピラジン誘導体や、ナフタ
ルイミド誘導体や、ペリレン誘導体や、オキサジアゾー
ル誘導体や、アルダジン誘導体や、シクロペンタジエン
誘導体や、スチリルアミン誘導体や、クマリン系誘導体
や、芳香族ジメチリディン誘導体等が用いられる。さら
に、アントラセン、サリチル酸塩、ピレン、コロネン等
も用いられるし、燐光材料を用いることも可能である。

【００３８】また、ＨＴＬとしては、ホール移動度が高
く、透明で成膜性の良いものが好ましくα―ＮＰＤの他
に、トリフェニルジアミン（ＴＰＤ）、ポルフィン、テ
トラフェニルポルフィン銅、フタロシアニン、銅フタロ
シアニン、チタニウムフタロシアニンオキサイド等のポ
リフィリン化合物や、１，１−ビス｛４−（ジ−Ｐ−ト
リルアミノ）フェニル｝シクロヘキサン、４，４’，
４’’−トリメチルトリフェニルアミン、Ｎ，Ｎ，
Ｎ’，Ｎ’−テトラキス（Ｐ−トリル）−Ｐ−フェニレ
ンジアミン、１−（Ｎ，Ｎ−ジ−Ｐ−トリルアミノ）ナ
フタレン、４，４’−ビス（ジメチルアミノ）−２−
２’−ジメチルトリフェニルメタン、Ｎ，Ｎ，Ｎ’，
Ｎ’−テトラフェニル−４，４’−ジアミノビフェニ
ル、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ジ−ｍ−トリル
−４，Ｎ，Ｎ−ジフェニル−Ｎ，Ｎ’−ビス（３−メチ
ルフェニル）−１，１’−４，４’−ジアミン、４’−
ジアミノビフェニル、Ｎ−フェニルカルバゾール等の芳
香族第三級アミンや、４−ジ−Ｐ−トリルアミノスチル
ベン、４−（ジ−Ｐ−トリルアミノ）−４’−〔４−
（ジ−Ｐ−トリルアミノ）スチリル〕スチルベン等のス
チルベン化合物や、トリアゾール誘導体や、オキサジザ
ゾール誘導体や、イミダゾール誘導体や、ポリアリール
アルカン誘導体や、ピラゾリン誘導体や、ピラゾロン誘
導体や、フェニレンジアミン誘導体や、アニールアミン
誘導体や、アミノ置換カルコン誘導体や、オキサゾール
誘導体や、スチリルアントラセン誘導体や、フルオレノ
ン誘導体や、ヒドラゾン誘導体や、シラザン誘導体や、
ポリシラン系アニリン系共重合体や、高分子オリゴマー
や、スチリルアミン化合物や、芳香族ジメチリディン系
化合物や、ポリ３−メチルチオフェン等の有機材料が用
いられる。また、ポリカーボネート等の高分子中に低分
子のＨＴＬの有機材料を分散させた、高分子分散系のＨ
ＴＬも用いられる。

【００３９】また、ＥＴＬとしては、Ａｌｑ３、１，３
−ビス（４−ｔｅｒｔ−ブチルフェニル−１，３，４−
オキサジアゾリル）フェニレン（ＯＸＤ−７）等のジョ
キサジアゾール誘導体、アントラキノジメタン誘導体、
ジフェニルキノン誘導体等も用いられる。

【００４０】本実施の形態では低分子系材料を用いた
が、高分子系の有機エレクトロルミネッセンス材料を用
いることも可能である。

【００４１】また、陰極としてＡｌとＬｉの合金を用い
たが、これに限定するものではなく、Ａｌ、Ｉｎ、Ｍ
ｇ、Ｔｉ等の金属や、マグネシウム・銀（Mg：Ａｇ）合
金、Ｍｇ−Ｉｎ合金等のＭｇ合金や、Ａｌ／ＬｉＦ合
金、Ａｌ−Ｓｒ合金、Ａｌ−Ｂａ合金等のＡｌ合金等等
を用いても良い。一方、陽極である画素電極としてはＩ
ＴＯを用いたが、ＡＴＯ（ＳｂをドープしたＳｎ
Ｏ₂）、ＡＺＯ（ＡｌをドープしたＺｎＯ）等も用いら
れる。

【００４２】光は画素電極のＩＴＯを介して、ＴＦＴア
レイ基板側から取り出しているが、陰極のＡｌ：Ｌｉ合
金ではなく、例えば、透過率を高くし、かつ電子注入効
率を確保するため、極薄のマグネシウム・銀（Mg：Ａ
ｇ）合金を１〜３０ｎｍ程度堆積した後、透明導電体で
あるＩＴＯをスパッタ法などで堆積すれば、アレイ基板
とは逆方向に光を取り出すことができるので、ＴＦＴに
よる開口率の減少を防ぐことができて、光の取り出し効
率が高くなる。この場合には、封止はメタルキャップで
はなく、ガラスなどの透明な基板を用いた封止、また
は、透明な有機樹脂薄膜と無機材料薄膜をＩＴＯ上に積
層する薄膜封止を採用する。

【００４３】第１のＴＦＴとしてはＮ型のＴＦＴを用い
たが、Ｐ型のＴＦＴで形成することも可能である。

【００４４】また、ＴＦＴの半導体材料としてもｐ−Ｓ
ｉに限定するものではなく、ａ−Ｓｉ、微結晶Ｓｉ、単
結晶Ｓｉ、ＳｉＧｅ合金、ＧａＡｓなどのＩＩＩ−Ｖ族
やＩＩ−ＶＩ族、また有機ＴＦＴを使用可能である。

【００４５】また、トップゲート型のＴＦＴで説明した
が、ボトムゲート型のＴＦＴを採用しても同様の効果が
得られることは言うまでも無い。さらにソース・ドレイ
ン電極形成後にＴＦＴ全体のパッシベーション膜として
ＳｉＮ_Xなどを形成しても良い。

【００４６】（実施の形態２）図５に第２の実施の形態
の等価回路図を示す。要部平面図や断面図については、
薄膜トランジスタの個数やバスライン配線数が増えては
いるものの、第１の実施の形態と本質的な差異は無いの
で省略する。作成方法も基本的には第１の実施の形態と
同一であるので省略する。

【００４７】動作原理を説明する。第1のゲートバスラ
インの制御によってソースバスラインから第１のＴＦＴ
によって信号電流を取り込み、この信号電流は蓄積容量
にプログラムされ、信号書き込み期間以降もエレクトロ
ルミネッセンス素子駆動用の第２のＴＦＴのゲート電位
を保持する。第２のTFTは第一の実施の形態で示された
のと同様に反対導電型領域を有し、この領域は電気的に
接地されているので、アーリー効果やキンク電流を抑制
できる構成になっている。第２のTFTは蓄積容量にプロ
グラムされた信号をベースとして、エレクトロルミネッ
センスを駆動する電流を電源バスラインから流す。第３
の第１の薄膜トランジスタと同じゲートバスラインに接
続されており、信号電流を前記第１の薄膜トランジスタ
へ流すスイッチとして働く。本実施の形態では、第３の
薄膜トランジスタは第１の薄膜トランジスタと同一のゲ
ートバスラインに接続されているが、独立したゲートバ
スラインを設けて、それによって制御しても良い。第４
の薄膜トランジスタは、第２のゲートバスラインの制御
によって前記信号電流を書き込み後、信号電流をエレク
トロルミネッセンス素子に切り替えて流すスイッチとし
て働く。この構成を取ると、第２の薄膜トランジスタの
閾値電圧がばらついたとしても、第３と第４の薄膜トラ
ンジスタの切り替えによって、信号電流は正確にエレク
トロルミネッセンス素子に流れることができるので、一
層、画像均一性が改善され、バラツキは約３％以下とな
った。

【００４８】尚、本実施の形態では、第２の薄膜トラン
ジスタのみ、反対導電型領域を設けたが、他の第１、第
３、第４の薄膜トランジスタの一部または全部にも同様
に反対導電型領域を設けることは可能である。

【００４９】また、薄膜トランジスタのタイプは画素全
体の構成によりP型、N型を適宜選択可能である。

【００５０】尚、本実施の形態では第１の実施の形態と
同様の様々なバリエーションを取ることが可能であるこ
とは言うまでも無い。

【００５１】（実施の形態３）図６に第３の実施の形態
の等価回路図を示す。要部平面図や断面図については、
薄膜トランジスタの個数やバスライン配線数が増えては
いるものの、第１の実施の形態と本質的な差異は無いの
で省略する。作成方法も基本的には第１の実施の形態と
同一であるので省略する。

【００５２】動作原理を説明する。第１の薄膜トランジ
スタは第1のゲートバスラインの制御によってソースバ
スラインから信号電流を取り込み、この信号電流を蓄積
容量にプログラムする。蓄積容量はプログラムされた電
荷を保持し、第２及び第５の薄膜トランジスタのゲート
電圧を前記書き込み時間以降も一定値に保持する。第２
の薄膜トランジスタは有機エレクトロルミネッセンス素
子に流れる駆動電流を制御する有機エレクトロルミネッ
センス素子駆動用であり、第一の実施の形態で示された
のと同様に反対導電型領域を有し、この領域は電気的に
接地されているので、アーリー効果やキンク電流を抑制
できる構成になっている。また第５の薄膜トランジスタ
は信号電流が流れる変換用であり、第６の薄膜トランジ
スタは、第２のゲートバスラインの制御によって前記信
号電流を書き込み期間中に前記第５の薄膜トランジスタ
のゲートとドレイン間を短絡するスイッチ用として働
く。この画素の回路構成では第５と第２の対向してペア
をなす薄膜トランジスタでカレントミラー構造を取って
いる。従って、第２と第５の薄膜トランジスタの特性が
一致していれば、同一の電流、即ち、信号電流と同じ電
流がエレクトロルミネッセンス素子に流れる。また、こ
れらのトランジスタのＷ／Ｌを適宜調整すれば、カレン
ト倍率を任意に選択可能であり、電流を増幅して流すこ
とも可能になる。従って、近接する二つの薄膜トランジ
スタ（第２と第５）の特性は大きな工夫をなさずともほ
ぼ同一の特性が取れるので、アーリー効果とキンク電流
の抑制の効果と合せて、一層の画像均一性が改善され
た。バラツキは約４〜５％以下となった。

【００５３】尚、本実施の形態では、第２の薄膜トラン
ジスタのみ、反対導電型領域を設けたが、他の第１、第
３、第４の薄膜トランジスタの一部または全部にも同様
に反対導電型領域を設けることは可能である。

【００５４】また、薄膜トランジスタのタイプは画素全
体の構成によりP型、N型を適宜選択可能である。

【００５５】尚、本実施の形態では第１の実施の形態と
同様の様々なバリエーションを取ることが可能であるこ
とは言うまでも無い。

【００５６】（実施の形態４）図７に第４の実施の形態
の等価回路図を示す。要部平面図や断面図については、
薄膜トランジスタの個数やバスライン配線数が増えては
いるものの、第１の実施の形態と本質的な差異は無いの
で省略する。作成方法も基本的には第１の実施の形態と
同一であるので省略する。

【００５７】動作原理を説明する。第１の薄膜トランジ
スタは第1のゲートバスラインの制御によってソースバ
スラインから信号電圧を取り込み、この信号電圧を第１
の蓄積容量にプログラムする。第２の薄膜トランジスタ
は有機エレクトロルミネッセンス素子に流れる駆動電流
を制御する駆動用トランジスタであり、第一の実施の形
態で示されたのと同様に反対導電型領域を有し、この領
域は電気的に接地されているので、アーリー効果やキン
ク電流を抑制できる構成になっている。第７の薄膜トラ
ンジスタは第２のゲートバスラインの制御によって前記
信号電流を書き込み期間中に前記第２の薄膜トランジス
タのゲートとドレイン間を短絡し、第２の蓄積容量に第
２の薄膜トランジスタの閾値電圧をプログラムし、閾値
電圧のばらつきを補償する機能を有している。第８の薄
膜トランジスタは第３のゲートバスラインの制御によっ
て前記エレクトロルミネッセンス素子に電流を流すスイ
ッチとして働く。この構成を取ると、第２の薄膜トラン
ジスタの閾値電圧がばらついても、補償されるので均一
性が向上する。アーリー効果とキンク電流の抑制の効果
と合せて、一層の画像均一性が改善された。バラツキは
約５％以下となった。

【００５８】尚、本実施の形態では、第２の薄膜トラン
ジスタのみ、反対導電型領域を設けたが、他の第１、第
３、第４の薄膜トランジスタの一部または全部にも同様
に反対導電型領域を設けることは可能である。

【００５９】また、薄膜トランジスタのタイプは画素全
体の構成によりP型、N型を適宜選択可能である。

【００６０】尚、本実施の形態では第１の実施の形態と
同様の様々なバリエーションを取ることが可能であるこ
とは言うまでも無い。

【００６１】

【発明の効果】以上説明を行なってきたように、本発明
のエレクトロルミネッセンス表示装置によれば画像の均
一性がよくしかもリニアリティの高い画質のよいエレク
トロルミネッセンス表示装置を提供できて、その実用上
の効果は大きい。

【図面の簡単な説明】

【図１】本発明のエレクトロルミネッセンス表示装置の
等価回路図

【図２】本発明に基づくエレクトロルミネッセンス表示
装置の１画素の平面図

【図３】図２のＡ−Ａ’の断面図

【図４】図２のＢ−Ｂ’の断面図

【図５】本発明の第２の実施の形態のエレクトロルミネ
ッセンス表示装置の等価回路図

【図６】本発明の第２の実施の形態のエレクトロルミネ
ッセンス表示装置の等価回路図

【図７】本発明の第２の実施の形態のエレクトロルミネ
ッセンス表示装置の等価回路図

【図８】従来のエレクトロルミネッセンス表示装置の等
価回路図

【図９】従来のエレクトロルミネッセンス表示装置の１
画素の平面図

【図１０】図９のＣ−Ｃ’の断面図

【図１１】有機エレクトロルミネッセンスの蒸着工程を
示す要部断面図

【図１２】アーリー効果とキンク電流を模式的に示す図

【符号の説明】

１ガラス基板２バッファー層３−１ｐ−Ｓｉ（チャネル領域）３−２ｐ−Ｓｉ（ソース領域）３−３ｐ−Ｓｉ（ドレイン領域）３−４ｐ−Ｓｉ（ＬＤＤ領域）３−５ｐ−Ｓｉ（反対導電型領域）４ゲート絶縁膜５ゲート電極６層間絶縁膜７コンタクトホール８ソース電極９ドレイン電極１０平坦化膜１１開口部１２画素電極（ＩＴＯ陽極）１３保護膜１４ＥＴＬ（電子輸送層）／ＥＭＬ（発光層）／ＨＴ
Ｌ（ホール輸送層）１５陰極（Ａｌ：Ｌｉ）１６メタルマスク１７エレクトロルミネッセンス材料蒸着１８反対導電型領域用電極１０１ゲートバスライン１０２ソースバスライン１０３電流供給バスライン１０４第１のＴＦＴ１０５第２のＴＦＴ１０６エレクトロルミネッセンス素子１０７蓄積容量１０８単位画素１０９接地バスライン１１０反対導電型領域１１１第１のゲートバスライン１１２第２のゲートバスライン１１３第３の薄膜トランジスタ１１４第４の薄膜トランジスタ１１５第５の薄膜トランジスタ１１６第６の薄膜トランジスタ１１７第７の薄膜トランジスタ１１８第８の薄膜トランジスタ１１９第２の蓄積容量

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/30 Ｇ０９Ｇ 3/30 ＪＨ０１Ｌ 29/786 Ｈ０５Ｂ 33/14 ＡＨ０５Ｂ 33/14 Ｈ０１Ｌ 29/78 ６２６Ｂ６１４Ｆターム(参考） 3K007 AB17 DB03 GA00 5C080 AA06 BB05 DD05 EE28 FF11 JJ03 JJ05 JJ06 5C094 AA03 AA55 BA03 BA27 CA19 EA04 EA07 5F110 AA15 BB02 BB04 CC02 DD02 DD13 EE06 FF02 FF30 GG02 GG13 GG24 GG45 GG60 HJ04 HJ12 HJ23 HL03 HL04 HL07 HL11 HM18 NN03 NN04 NN23 NN24 NN27 NN35 NN72 PP03 PP35

Claims

【特許請求の範囲】

【請求項１】少なくとも表面が絶縁性を有する基板上
に、エレクトロルミネッセンス素子と前記エレクトロル
ミネッセンス素子を駆動するための信号取り込み用の第
１の薄膜トランジスタと前記エレクトロルミネッセンス
素子に電流を流して駆動する第２の薄膜トランジスタの
少なくとも二つの薄膜トランジスタとを少なくとも備え
た単位画素がマトリクス状に配置されたエレクトロルミ
ネッセンス表示装置であって、前記第２の薄膜トランジ
スタは、少なくともチャネル領域と一導電型のソース・
ドレイン領域を含む半導体層と絶縁層とゲート電極とソ
ース・ドレイン電極と前記チャネル領域に接触した前記
ソース・ドレイン領域とは反対導電型半導体層と、前記
反対導電型半導体層の一部に電気的に接触した電極から
なることを特徴とするエレクトロルミネッセンス表示装
置。
【請求項２】少なくとも表面が絶縁性を有する基板上
に、エレクトロルミネッセンス素子と複数個の薄膜トラ
ンジスタとを少なくとも備えた単位画素がマトリクス状
に配置されたエレクトロルミネッセンス表示装置であっ
て、第1のゲートバスラインの制御によってソースバス
ラインから信号電流を取り込む信号取り込み用の第1の
薄膜トランジスタと、有機エレクトロルミネッセンス素
子に流れる駆動電流を制御する駆動用の第２の薄膜トラ
ンジスタと、前記第１の薄膜トランジスタとほぼ同期し
て、信号電流を前記第１の薄膜トランジスタへ流すスイ
ッチング用の第３の薄膜トランジスタと、第２のゲート
バスラインの制御によって前記信号電流を書き込み後に
信号電流を前記エレクトロルミネッセンス素子に切り替
えて流すスイッチとして働くの第４の薄膜トランジスタ
と、前記信号電流をプログラムし、第２の薄膜トランジ
スタのゲート電圧を前記書き込み時間以降も保持する蓄
積容量を少なくとも含み、前記第２の薄膜トランジスタ
は、少なくともチャネル領域と一導電型のソース・ドレ
イン領域を含む半導体層と絶縁層とゲート電極とソース
・ドレイン電極と前記チャネル領域に接触した前記ソー
ス・ドレイン領域とは反対導電型半導体層と、前記反対
導電型半導体層の一部に電気的に接触した電極からなる
ことを特徴とするエレクトロルミネッセンス表示装置。
【請求項３】少なくとも表面が絶縁性を有する基板上
に、エレクトロルミネッセンス素子と複数個の薄膜トラ
ンジスタとを少なくとも備えた単位画素がマトリクス状
に配置されたエレクトロルミネッセンス表示装置であっ
て、第1のゲートバスラインの制御によってソースバス
ラインから信号電流を取り込む信号取り込み用の第1の
薄膜トランジスタと、有機エレクトロルミネッセンス素
子に流れる駆動電流を制御する駆動用の第２の薄膜トラ
ンジスタと、信号電流が流れる変換用の第５の薄膜トラ
ンジスタと、第２のゲートバスラインの制御によって前
記信号電流を書き込み期間中に前記第５の薄膜トランジ
スタのゲートとドレイン間を短絡するスイッチ用の第６
の薄膜トランジスタと、前記信号電流をプログラムし、
前記第２及び前記第５の薄膜トランジスタのゲート電圧
を前記書き込み時間以降も保持する蓄積容量を少なくと
も含み、前記第２の薄膜トランジスタは、少なくともチ
ャネル領域と一導電型のソース・ドレイン領域を含む半
導体層と絶縁層とゲート電極とソース・ドレイン電極と
前記チャネル領域に接触した前記ソース・ドレイン領域
とは反対導電型半導体層と、前記反対導電型半導体層の
一部に電気的に接触した電極からなることを特徴とする
エレクトロルミネッセンス表示装置。
【請求項４】少なくとも表面が絶縁性を有する基板上
に、エレクトロルミネッセンス素子と複数個の薄膜トラ
ンジスタとを少なくとも備えた単位画素がマトリクス状
に配置されたエレクトロルミネッセンス表示装置であっ
て、第1のゲートバスラインの制御によってソースバス
ラインから信号電圧を取り込む信号取り込み用の第1の
薄膜トランジスタと、有機エレクトロルミネッセンス素
子に流れる駆動電流を制御する駆動用の第２の薄膜トラ
ンジスタと、第２のゲートバスラインの制御によって前
記信号電流を書き込み期間中に前記第２の薄膜トランジ
スタのゲートとドレイン間を短絡するスイッチ用の第７
の薄膜トランジスタと、第３のゲートバスラインの制御
によって前記エレクトロルミネッセンス素子に電流を流
すスイッチ用の第８の薄膜トランジスタと前記信号電圧
をプログラムし、前記第２の薄膜トランジスタのゲート
電圧を前記書き込み時間以降も保持する第１の蓄積容量
と、前記第２の薄膜トランジスタの閾値電圧を補償する
第２の蓄積容量を少なくとも含み、前記第２の薄膜トラ
ンジスタは、少なくともチャネル領域と一導電型のソー
ス・ドレイン領域を含む半導体層と絶縁層とゲート電極
とソース・ドレイン電極と前記チャネル領域に接触した
前記ソース・ドレイン領域とは反対導電型半導体層と、
前記反対導電型半導体層の一部に電気的に接触した電極
からなることを特徴とするエレクトロルミネッセンス表
示装置。