JP4074994B2 - 電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置 - Google Patents
電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置 Download PDFInfo
- Publication number
- JP4074994B2 JP4074994B2 JP2003163411A JP2003163411A JP4074994B2 JP 4074994 B2 JP4074994 B2 JP 4074994B2 JP 2003163411 A JP2003163411 A JP 2003163411A JP 2003163411 A JP2003163411 A JP 2003163411A JP 4074994 B2 JP4074994 B2 JP 4074994B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal
- unit
- display
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 45
- 238000003860 storage Methods 0.000 claims description 137
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 14
- 230000004044 response Effects 0.000 description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 13
- 230000001276 controlling effect Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 101000652369 Homo sapiens Spermatogenesis-associated protein 7 Proteins 0.000 description 4
- 208000005906 Leber congenital amaurosis 3 Diseases 0.000 description 4
- 101100117629 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) LCB3 gene Proteins 0.000 description 4
- 102100030257 Spermatogenesis-associated protein 7 Human genes 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 101150069416 lcc3 gene Proteins 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 108050001286 Somatostatin Receptor Proteins 0.000 description 2
- 102000011096 Somatostatin receptor Human genes 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 101000823955 Homo sapiens Serine palmitoyltransferase 1 Proteins 0.000 description 1
- 101000894525 Homo sapiens Transforming growth factor-beta-induced protein ig-h3 Proteins 0.000 description 1
- 101150014615 LCC2 gene Proteins 0.000 description 1
- 101100020526 Pycnoporus cinnabarinus LCC3-1 gene Proteins 0.000 description 1
- 102100022068 Serine palmitoyltransferase 1 Human genes 0.000 description 1
- 101100074140 Trametes versicolor LCC4 gene Proteins 0.000 description 1
- 102100021398 Transforming growth factor-beta-induced protein ig-h3 Human genes 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 208000028485 lattice corneal dystrophy type I Diseases 0.000 description 1
- 101150075807 lcc1 gene Proteins 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Amplifiers (AREA)
- Electroluminescent Light Sources (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の属する技術分野】
本発明は、電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置に関し、特に、画像表示信号(表示データ)に応じた電流を供給することにより所定の輝度階調で発光動作する電流駆動型(又は、電流指定型)の発光素子を備えた表示パネルに適用可能な電流駆動装置及びその制御方法、並びに、該電流駆動装置を備えた表示装置に関する。
【0002】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置(LCD)等の陰極線管(CRT)に替わる表示装置や表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置(CRT)に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末(PDA)等の表示デバイスとしても広く適用されている。
【0003】
このような液晶表示装置に続く次世代の表示デバイス(ディスプレイ)として、有機エレクトロルミネッセンス素子(以下、「有機EL素子」と略記する)や無機エレクトロルミネッセンス素子(以下、「無機EL素子」と略記する)、あるいは、発光ダイオード(LED)等のような自己発光型の光学要素(発光素子)を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ(表示装置)の本格的な実用化が期待されている。
【0004】
このような発光素子型ディスプレイ(特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイ)においては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【0005】
このようなディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、画像表示信号(表示データ)に応じた階調電流を生成して、データラインを介して各表示画素に供給するデータドライバと、所定のタイミングで走査信号を順次印加して特定の行の表示画素を選択状態にする走査ドライバと、を備え、各表示画素に供給された上記階調電流により、各発光素子が表示データに応じた所定の輝度階調で発光動作して、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。
【0006】
ここで、上記ディスプレイにおける表示駆動動作としては、走査ドライバにより選択された特定の行の表示画素(発光素子)に対して、データドライバにより印加する階調信号電圧の電圧値を、表示データに応じて調整することにより、各発光素子に流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電圧指定型の駆動方式や、データドライバにより供給する駆動電流(階調電流)の電流値を調整することにより、各発光素子に流す発光駆動電流の電流値を制御する電流指定型の駆動方式、あるいは、データドライバにより一定の電流値の駆動電流を供給する時間幅(信号幅)を、表示データに応じて調整することにより、各発光素子を所定の輝度階調で発光させるパルス幅変調(PWM)型の駆動方式等が知られている。
【0007】
このような表示駆動方式のうち、電圧指定型の駆動方式においては、各表示画素において階調信号電圧の電圧成分を電流成分に変換する画素駆動回路を備える必要があるが、この画素駆動回路を構成する能動素子(薄膜トランジスタ等)の特性は外的環境や経時変化による影響を受けやすく、そのため、発光駆動電流の電流値の変動が大きくなり、長期間にわたり安定的に所望の発光特性を得ることが困難であるという問題があるのに対して、表示画素に供給する駆動電流の電流値を調整する電流指定型の駆動方式においては、このような素子特性の変動を抑制することができるという優位性を有している。なお、電流指定型の駆動方式に適用される画素駆動回路の構成例については、詳しく後述する。
【0008】
そして、このような電流指定型の駆動方式のディスプレイに適用されるデータドライバの具体的な構成としては、例えば、図14に示すように、電流路の一端側(エミッタ)が電源端子TMpに接続されるとともに、電流路の他端側(コレクタ)が基準電流入力端子TMrに接続されたトランジスタTPrと、電流路の一端側(エミッタ)が共通電源ラインLpを介して上記電源端子TMpに共通に接続されるとともに、電流路の他端側(コレクタ)が個別の出力端子OUT1、OUT2、・・・OUTmに接続され、かつ、各制御端子(ベース)が上記トランジスタTPrの制御端子(ベース)に並列的に接続された複数のトランジスタTP1、TP2、・・・TPmからなるカレントミラー回路を基本構成として備えた定電流駆動回路を良好に適用することができる。
【0009】
このようなデータドライバにおいては、トランジスタTPrに流れる基準電流Irに応じて、複数のトランジスタTP1、TP2、・・・TPmに流れる一定の電流値を有する駆動電流IP1、IP2、・・・IPmを個別の出力端子OUT1、OUT2、・・・OUTmを介して(もしくは、図示を省略した出力回路をさらに介して)、図示を省略した表示パネルを構成する複数の表示画素に一括して供給することにより、表示画素(発光素子)を発光動作させることができる。なお、図14に示したようなデータドライバ(定電流駆動回路)については、例えば、特許文献1等に、その基本構成や、出力電流間のバラツキを改善した構成が記載されている。
【0010】
また、データドライバの他の構成としては、例えば、図15に示すように、表示データに応じた電流値を有する電流を生成、出力する電流源PIに共通の電流供給ラインLiを介して接続された複数のラッチ回路LC1、LC2、・・・LCmと、該ラッチ回路LC1、LC2、・・・LCmごとに設けられた出力回路DO1、DO2、・・・DOmとを備えたものを良好に適用することができる。
【0011】
このようなデータドライバにおいては、電流源PIから出力される表示データに応じた電流Idtを、時系列的に入力されるラッチ制御信号SL1、SL2、・・・SLmに基づいて、ラッチ回路LC1、LC2、・・・LCmに順次保持し、所定のタイミングで入力される出力イネーブル信号Senに基づいて、出力回路DO1、DO2、・・・DOmから個別の出力端子OUT1、OUT2、・・・OUTmを介して、各ラッチ回路LC1、LC2、・・・LCmに保持された電流Idtに基づく駆動電流ID1、ID2、・・・IDmを、表示パネルを構成する複数の表示画素に一括して供給する。ここで、図15においては、複数のラッチ回路及び出力回路からなる構成を一組のみ示したが、このような構成を二組設けて、一方のラッチ回路群に電流を順次保持している期間に、他方のラッチ回路群に保持された電流を出力するようにした構成を適用するものであってもよい。
【0012】
なお、図14、図15に示した従来技術においては、データドライバにより生成された駆動電流をデータドライバ側から表示パネル(表示画素)側に、流し込む方向に供給する場合について説明したが、上記特許文献1にも示されているように、データドライバにより生成された駆動電流を表示パネル(表示画素)側からデータドライバ側に、引き込む方向に供給するものも知られている。
【0013】
【特許文献1】
特開2002−202823号公報 (第3頁、図2、図15)
【0014】
【発明が解決しようとする課題】
しかしながら、上述したような発光素子型ディスプレイにおいては、以下に示すような問題を有していた。
すなわち、データドライバにより表示データに応じた駆動電流を表示画素ごとに生成し、出力端子に接続された各データラインを介して、特定行の各表示画素に一括して供給する従来の構成及び駆動制御方法においては、上記駆動電流が、表示データに対応して変化するとともに、各表示画素(データライン)に対応してデータドライバに個別に設けられたトランジスタやラッチ回路等の回路構成に、電流源から共通の電流供給ラインを介して供給される電流も変化することになる。
【0015】
一般に、信号配線には寄生容量(配線容量)が存在するため、上述したようなデータラインや電流供給ラインを介して所定の電流を供給する動作は、当該信号配線(データライン、電流供給ライン)に存在する寄生容量を所定の電位まで充電、あるいは、放電することに相当する。そのため、データラインや電流供給ラインを介して供給される電流が微少である場合には、データラインや電流供給ラインへの充放電動作に時間を要し、当該信号ラインの電位が安定するまでに所定の(ある程度の)時間を要することになる。
【0016】
一方、データドライバにおける動作は、データライン数(すなわち、表示画素数)が増加するほど、各データラインにおける電流の保持動作等に割り当てられる動作期間が短くなって高速な動作を要求されるが、上述したようにデータラインや電流供給ラインへの充放電動作に所定の時間を必要とするため、この充放電動作の速度によりデータドライバの動作速度が律速されてしまうという問題を有していた。
すなわち、表示パネルの小型化や高精細化(高解像度化)等に伴って、データラインを介して供給される駆動電流(階調電流)の電流値が小さくなるほど、データドライバの動作速度が制約されることになり、良好な画像表示動作を実現することが困難になるという問題を有していた。
【0017】
そこで、本発明は、上述した課題に鑑み、発光素子を電流指定方式で発光制御するディスプレイにおいて、表示画素に供給される階調電流が微少な場合であっても、該階調電流を生成する動作を迅速に実行することができるとともに、表示データに対応した適切な電流値の階調電流を出力することができる電流駆動装置及びその制御方法を提供し、以て、表示応答特性及び表示画質の向上を図ることができる表示装置を提供することを目的とする。
【0018】
【課題を解決するための手段】
請求項1記載の電流駆動装置は、複数の負荷に個別に接続される複数の出力端子を備え、該複数の負荷の各々に対して、所定の電流値を有する駆動電流を個別に供給することにより、前記複数の負荷を所望の駆動状態で動作させる電流駆動装置において、前記複数の出力端子は、前記複数の出力端子の一部の2以上の所定の数の前記出力端子からなる複数のグループに分割され、少なくとも、前記複数のグループの各々に対応して設けられ、前記各グループの前記所定の数の出力端子に対応する前記所定の数の前記負荷の各々の駆動状態に応じた電流値を有する前記駆動電流を順次生成する複数の電流生成手段と、前記複数の出力端子の各々に対応して設けられ、前記各電流生成手段により順次生成される前記駆動電流を前記各出力端子に対応して順次取り込んで並列的に保持し、前記複数の負荷を駆動する所定のタイミングで前記保持した前記駆動電流を、前記複数の出力端子を介して前記複数の負荷に一斉に出力する複数の電流ラッチ手段と、を備えたことを特徴とする。
【0019】
請求項2記載の電流駆動装置は、請求項1記載の電流生成供給回路において、前記電流駆動装置は、前記複数の負荷の各々の駆動状態を制御する複数ビットのデジタル信号を取り込み、前記複数の負荷の各々に対応して保持する複数の信号保持手段を備え、前記各電流生成手段は、前記信号保持手段を介して前記各グループに対応する前記所定の数の前記負荷の各々に対応して出力される前記複数ビットのデジタル信号の各ビット値に応じて、前記所定の数の負荷の各々に対応する前記駆動電流を順次生成することを特徴とする。
【0020】
請求項3記載の電流駆動装置は、請求項2記載の電流生成供給回路において、前記電流駆動装置は、前記複数の信号保持手段から、前記各グループに対応する前記所定の数の負荷の各々に対応して保持された前記複数ビットのデジタル信号を選択的に抽出し、前記各電流生成手段に入力する入力側スイッチ手段と、前記各電流生成手段により生成された前記駆動電流を、前記複数の出力端子に対応して設けられた前記複数の電流ラッチ手段の、前記各グループに対応する前記所定の数の前記電流ラッチ手段の各々に選択的に出力する出力側スイッチ手段と、を備え、前記入力側スイッチ手段及び前記出力側スイッチ手段は、前記信号保持手段から前記デジタル信号を選択的に抽出して前記各電流生成手段に入力する動作、及び、前記駆動電流を前記各電流ラッチ手段に選択的に出力する動作を、同期して実行することを特徴とする。
【0021】
請求項4記載の電流駆動装置は、請求項2又は3記載の電流駆動装置において、前記複数の電流生成手段は、各々、前記複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成する単位電流生成部と、前記デジタル信号のビット値に応じて、前記複数の単位電流を選択的に合成して前記駆動電流を生成する電流合成部と、を備えることを特徴とする。
請求項5記載の電流駆動装置は、請求項4記載の電流駆動装置において、前記単位電流生成部は、定電流源から供給される基準電流が流れる基準電流トランジスタと、該基準電流トランジスタの制御端子に、各制御端子が並列的に接続されるとともに、トランジスタサイズが各々異なるように形成され、前記各単位電流が流れる複数の単位電流トランジスタと、からなるカレントミラー回路を構成し、前記複数の単位電流が、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする。
【0022】
請求項6記載の電流駆動装置は、請求項5記載の電流駆動装置において、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに2k(k=0、1、2、3、・・・)で規定される、異なる比率に設定されていることを特徴とする。
請求項7記載の電流駆動装置は、請求項1乃至6のいずれかに記載の電流駆動装置において、前記複数の電流ラッチ手段は、各々、前記電流生成手段から出力される前記駆動電流を取り込み保持し、所定のタイミングで転送する第1の電流記憶部と、前記第1の電流記憶部から転送された前記駆動電流を所定のタイミングで前記各出力端子に出力する第2の電流記憶部と、を備え、前記第1の電流記憶部における前記駆動電流の取り込み保持動作と、前記第2の電流記憶部における前記駆動電流の出力動作を、並行して実行するように制御されることを特徴とする。
【0023】
請求項8記載の電流駆動装置は、請求項1乃至6のいずれかに記載の電流駆動装置において、前記複数の電流ラッチ手段は、各々、並列に配置された一対の電流記憶部を備え、一方の電流記憶部に前記電流生成手段から出力される前記駆動電流を取り込み保持する動作と、他方の電流記憶部に保持した前記駆動電流を前記各出力端子に出力する動作を、並行して実行するように制御されることを特徴とする。
請求項9記載の電流駆動装置は、請求項1乃至8のいずれかに記載の電流駆動装置において、前記電流ラッチ手段は、前記駆動電流が前記負荷に流し込む方向に流れるように、前記駆動電流の信号極性を設定することを特徴とする。
【0024】
請求項10記載の電流駆動装置は、請求項1乃至8のいずれかに記載の電流駆動装置において、前記電流ラッチ手段は、前記駆動電流が前記負荷側から引き込む方向に流れるように、前記駆動電流の信号極性を設定することを特徴とする。請求項11記載の電流駆動装置は、請求項1乃至10のいずれかに記載の電流駆動装置において、前記負荷は、前記電流生成手段から前記電流ラッチ手段を介して供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
請求項12記載の電流駆動装置は、請求項11記載の電流駆動装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【0025】
請求項13記載の電流駆動装置の制御方法は、複数の負荷に個別に接続される複数の出力端子を備え、該複数の負荷の各々に対して、所定の電流値を有する駆動電流を個別に供給することにより、前記複数の負荷を所望の駆動状態で動作させる電流駆動装置の制御方法において、前記複数の負荷の各々の駆動状態を制御する複数ビットのデジタル信号を取り込み、前記各負荷に対応して保持するステップと、前記複数の出力端子を、前記複数の出力端子の一部の2以上の所定の数の前記出力端子からなる複数のグループに分割し、前記各グループに対応する前記所定の数の前記負荷に対応して保持された前記複数ビットのデジタル信号を選択的に抽出するステップと、前記複数のグループの各々に対応した複数の電流生成手段を設け、前記各グループに対応して選択的に抽出された前記複数ビットのデジタル信号に基づいて、前記各電流生成手段により前記各グループの前記所定の数の出力端子に対応する前記所定の数の負荷の各々の駆動状態に応じた電流値を有する前記駆動電流を順次生成するステップと、前記各電流生成手段により順次生成された前記駆動電流を前記複数の出力端子の各々に対応して並列的に保持するステップと、前記複数の負荷を駆動する所定のタイミングで前記保持した前記駆動電流を、前記複数の出力端子を介して前記複数の負荷に一斉に出力するステップと、を含むことを特徴とする。
【0026】
請求項14記載の電流駆動装置の制御方法は、請求項13記載の電流駆動装置の制御方法において、前記駆動電流を生成するステップは、定電流源から供給される基準電流に基づいて、前記複数ビットのデジタル信号の各ビットに対応して生成される複数の単位電流のうち、前記デジタル信号のビット値に応じた特定の前記単位電流を選択的に合成して、前記駆動電流を生成することを特徴とする。請求項15記載の電流駆動装置の制御方法は、請求項14記載の電流生成供給回路の制御方法において、前記各単位電流は、前記基準電流に対して、互いに、2k(k=0、1、2、3、・・・)で規定される電流値を有するように設定されていることを特徴とする。
【0027】
請求項16記載の電流駆動装置の制御方法は、請求項13乃至15のいずれかに記載の電流駆動装置の制御方法において、前記駆動電流を個別並列的に保持するステップ及び前記駆動電流を前記複数の負荷に一斉に出力するステップは、直列に配置された第1の電流記憶部及び第2の電流記憶部のうち、前記第1の電流記憶部に前記駆動電流を取り込み保持する動作と、前記第2の電流記憶部から前記駆動電流を前記各出力端子に出力する動作を、並行して実行することを特徴とする。
【0028】
請求項17記載の電流駆動装置の制御方法は、請求項13乃至15のいずれかに記載の電流駆動装置の制御方法において、前記駆動電流を個別並列的に保持するステップ及び前記駆動電流を前記複数の負荷に一斉に出力するステップは、並列に配置された一対の電流記憶部のうち、一方の電流記憶部に前記駆動電流を取り込み保持する動作と、他方の電流記憶部に保持した前記駆動電流を前記各出力端子に出力する動作を、並行して実行することを特徴とする。
請求項18記載の電流駆動装置の制御方法は、請求項13乃至17のいずれかに記載の電流駆動装置の制御方法において、前記電流駆動装置は、前記各グループに対応した一連の前記駆動電流の生成供給動作を、前記各グループ間で並行して実行することを特徴とする。
【0029】
請求項19記載の電流駆動装置の制御方法は、請求項13乃至18のいずれかに記載の電流駆動装置の制御方法において、前記駆動電流の信号極性は、該駆動電流が前記負荷に流し込む方向に流れるように設定されていることを特徴とする。
請求項20記載の電流駆動装置の制御方法は、請求項13乃至18のいずれかに記載の電流駆動装置の制御方法において、前記駆動電流の信号極性は、該駆動電流が前記負荷から引き込む方向に流れるように設定されていることを特徴とする。
【0030】
請求項21表示装置は、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記各走査線に印加する走査駆動手段と、表示信号に基づく階調電流を、前記各信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記各表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記複数の信号線は、前記複数の信号線の一部の2以上の所定の数の前記信号線からなる複数のグループに分割され、前記信号駆動手段は、前記複数の表示画素の各々の発光輝度を制御する複数ビットのデジタル信号を取り込み、前記複数の信号線に対応して保持する複数の信号保持手段と、前記複数のグループの各々に対応して設けられ、前記複数の信号保持手段から前記各グループの前記所定の数の信号線に対応する前記所定の数の前記表示画素に対応して出力される前記複数ビットのデジタル信号の各ビット値に応じた電流値を有する前記階調電流を順次生成する複数の電流生成手段と、前記複数の信号線の各々に対応して設けられ、前記各電流生成手段により順次生成される前記階調電流を前記各信号線に対応して順次取り込んで並列して保持し、所定のタイミングで前記保持した前記階調電流を、前記複数の信号線を介して選択状態にある前記各表示画素に一斉に出力する複数の電流ラッチ手段と、を備えたことを特徴とする。
【0031】
請求項22表示装置は、請求項21記載の表示装置において、前記信号駆動手段は、前記複数の信号保持手段から、前記各グループに対応する前記所定の数の表示画素に対応して保持された前記複数ビットのデジタル信号を選択的に抽出し、前記各電流生成手段に入力する入力側スイッチ手段と、前記各電流生成手段により生成された前記階調電流を、前記複数本の信号線に対応して設けられた前記複数の電流ラッチ手段の、前記各グループに対応する前記所定の数の前記電流ラッチ手段の各々に選択的に出力する出力側スイッチ手段と、を備え、前記入力側スイッチ手段及び前記出力側スイッチ手段は、前記信号保持手段から前記デジタル信号を選択的に抽出して前記各電流生成手段に入力する動作、及び、前記階調電流を前記各電流ラッチ手段に選択的に出力する動作を、同期して実行することを特徴とする。
【0032】
請求項23表示装置は、請求項21又は22記載の表示装置において、前記複数の電流生成手段は、各々、前記複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成する単位電流生成部と、前記デジタル信号のビット値に応じて、前記複数の単位電流を選択的に合成して前記階調電流を生成する電流合成部と、を備えることを特徴とする。
請求項24表示装置は、請求項23記載の表示装置において、前記単位電流生成部は、定電流源から供給される基準電流が流れる基準電流トランジスタと、該基準電流トランジスタの制御端子に、各制御端子が並列的に接続されるとともに、トランジスタサイズが各々異なるように形成され、前記各単位電流が流れる複数の単位電流トランジスタと、からなるカレントミラー回路を構成し、前記複数の単位電流が、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする。
【0033】
請求項25表示装置は、請求項24記載の表示装置において、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに2k(k=0、1、2、3、・・・)で規定される、異なる比率に設定されていることを特徴とする。
請求項26表示装置は、請求項21乃至25のいずれかに記載の表示装置において、前記複数の電流ラッチ手段は、各々、前記電流生成手段から出力される前記階調電流を取り込み保持し、所定のタイミングで転送する第1の電流記憶部と、前記第1の電流記憶部から転送された前記階調電流を所定のタイミングで前記各信号線に出力する第2の電流記憶部と、を備え、前記第1の電流記憶部における前記階調電流の取り込み保持動作と、前記第2の電流記憶部における前記階調電流の出力動作を、並行して実行するように制御されることを特徴とする。
【0034】
請求項27表示装置は、請求項21乃至25のいずれかに記載の表示装置において、前記複数の電流ラッチ手段は、各々、並列に配置された一対の電流記憶部を備え、一方の電流記憶部に前記電流生成手段から出力される前記階調電流を取り込み保持する動作と、他方の電流記憶部に保持した前記階調電流を前記各信号線に出力する動作を、並行して実行するように制御されることを特徴とする。
請求項28表示装置は、請求項21乃至27のいずれかに記載の表示装置において、前記電流ラッチ手段は、前記階調電流が前記表示画素に流し込む方向に流れるように、前記階調電流の信号極性を設定することを特徴とする。
【0035】
請求項29表示装置は、請求項21乃至27のいずれかに記載の表示装置において、前記電流ラッチ手段は、前記階調電流が前記表示画素側から引き込む方向に流れるように、前記階調電流の信号極性を設定することを特徴とする。
請求項30表示装置は、請求項21乃至29のいずれかに記載の表示装置において、前記表示画素は、前記電流生成手段から前記電流ラッチ手段を介して供給される前記階調電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
【0036】
請求項31表示装置は、請求項21乃至29のいずれかに記載の表示装置において、前記表示画素は、前記階調電流を保持する電流書込保持手段と、該保持された前記階調電流に基づいて発光駆動電流を生成する発光駆動手段と、前記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備えていることを特徴とする。
請求項32表示装置は、請求項30又は31記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【0037】
すなわち、本発明に係る電流駆動装置及びその制御方法は、有機EL素子や発光ダイオード等のように、電流値に応じて所定の駆動状態(発光輝度)で動作する複数の負荷(表示画素)に対して、所定の電流値を有する駆動電流(階調電流)を生成して個別に供給する電流駆動装置であって、複数の負荷に個別に接続される複数の出力端子を備え、該複数の出力端子が複数の出力端子の一部の2以上の所定の数の出力端子からなる複数のグループに分割され、複数のグループの各々に対応して電流生成手段(電流生成部)を複数設け、かつ、複数の負荷の各々に接続される出力端子ごとに個別の電流ラッチ手段(電流記憶部)を設けることにより、各電流生成手段により各グループの所定の数の出力端子に対応する所定の数の負荷の各々の駆動状態(複数ビットのデジタル信号)に応じた駆動電流が順次生成されて、該駆動電流が複数の負荷の各々に対応して個別並列的に保持され、所定のタイミングで複数の負荷に一斉に出力されるように構成されている。
【0038】
ここで、上記電流生成手段としては、単一の基準電流トランジスタに対してチャネル幅が各々所定の比率となるように形成された複数の単位電流トランジスタを並列に接続したカレントミラー回路構成を有する単位電流生成部(カレントミラー回路部)を備え、定電流源(定電流発生源)から供給される一定の基準電流に基づいて各単位電流トランジスタに流れる単位電流を、複数ビットのデジタル信号に応じて選択的に合成(電流値を合算)することにより、上記駆動電流を生成する構成を適用することができる。
これにより、駆動電流の生成に関連して電流生成手段に供給される信号がデジタル信号の状態で取り扱われるとともに、基準電流が一定電流値に設定されているので、駆動電流が微少な場合であっても、信号線に付加された寄生容量への充放電動作に起因する信号遅延の影響を排除することができ、電流生成手段、ひいては、電流駆動装置の動作速度を向上させることができる。
【0039】
また、このとき、各単位電流トランジスタに流れる単位電流は、各単位電流トランジスタのチャネル幅に応じて、各々異なる電流値を有するように設定されている。特に、上記カレントミラー回路部において、各階調電流トランジスタの各チャネル幅を、互いに2k(k=0、1、2、3、・・・)で規定される比率に設定することにより、各階調電流トランジスタに、基準電流の2kで規定される電流値を有する単位電流が流れ、これらを合成することにより、2k段階の電流値を有する負荷駆動電流を生成することができる。したがって、複数のデジタル信号による複数の階調に対応した電流値を有するアナログ電流を、比較的簡易な回路構成により生成して出力することができ、負荷を適正な駆動状態で動作させることができる。
また、一つの電流発生手段が複数個の負荷に対応し、一つの電流発生手段により、単一の定電流源から供給される一定の電流値を有する基準電流に基づいて単位電流が生成され、駆動電流が合成されるので、少なくとも、当該複数個の負荷に供給される駆動電流の電流特性を均一化することができ、負荷相互の駆動状態を均一化することができる。
【0040】
また、上記電流ラッチ手段として、直列に配置された前段及び後段の電流記憶部を備え、前段の電流記憶部に駆動電流を取り込み保持する動作と、後段の電流記憶部に転送された駆動電流を各出力端子に出力する動作を、並行して実行するように制御する構成や、並列に配置された一対の電流記憶部を備え、一方の電流記憶部に駆動電流を取り込み保持する動作と、他方の電流記憶部に保持された電流を各出力端子に出力する動作を、並行して実行するように制御する構成を良好に適用することができる。
【0041】
このような構成によれば、前段又は一方の電流記憶部に駆動電流を取り込み、保持する動作期間中に、後段又は他方の電流記憶部から各出力端子に対して駆動電流を出力することができるので、各電流記憶部への電流の取り込み、保持動作サイクルと、出力端子への駆動電流の出力動作サイクルと、をオーバーラップさせて、負荷への駆動電流の供給時間を実質的に長くすることができ、駆動状態を細かく制御することができる。
【0042】
さらに、上記出力端子のグループごとに唯一の電流生成手段を備え、負荷の駆動状態に応じた複数ビットのデジタル信号の供給元となる信号保持手段、及び、駆動電流の出力先となる電流記憶部を順次切り換え制御して、駆動電流の生成動作を各負荷(出力端子)ごとに選択的に実行することにより、各負荷に対応して電流生成手段を備える構成に比較して回路規模を大幅に縮小することができる。したがって、上述したように電流駆動装置の応答特性の改善及び負荷の駆動状態の均一化を図りつつ、電流駆動装置の小型化を図ることができる。また、このような回路規模の縮小により、製造プロセスにおける歩留まりの向上を図ることができ、製品コストの低減を図ることができる。
【0043】
そして、本発明に係る表示装置においては、相互に直交する走査ライン(走査線)及びデータライン(信号線)の交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流駆動装置をデータドライバ(信号駆動手段)に適用し、複数の信号線を複数の信号線の一部の2以上の所定の数の信号線からなる複数のグループに分割し、各グループごとに対応して一つの電流生成部(電流生成手段)を設け、該各グループの所定の数の信号線に対応する所定の数の表示画素に対応して、表示データ(複数ビットのデジタル信号)に応じた電流値を有する階調電流(アナログ電流)を順次生成し、該階調電流を並列して保持して、所定のタイミングで特定の行の表示画素群に一斉に供給するように構成されている。
【0044】
これにより、該階調電流の生成動作に関連する入力信号が信号レベルの変動を伴わない、デジタル信号又は一定電流の状態で取り扱われるので、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や、比較的下位の輝度階調で各表示画素を発光動作させる場合等のように、階調電流が微少な場合であっても、信号線の充放電動作に起因するデータドライバの動作速度の低下を抑制することができ、表示データに応じた適正な電流値を有する階調電流を迅速に生成、供給して、表示装置における表示応答特性の向上を図ることができる。
【0045】
ここで、表示パネルの各領域ごとに唯一設けられる電流生成部として、カレントミラー回路構成を適用し、各表示画素に供給される階調電流を一定の基準電流に基づいて生成される単位電流を合成して生成することにより、各表示画素に供給される階調電流の電流特性を均一化することができ、各表示画素における輝度階調特性のバラツキを抑制して、表示装置における表示画質の向上を図ることができる。
【0046】
また、各データライン(表示画素)に対応して設けられる電流記憶回路(電流ラッチ手段)として、直列又は並列に配置された電流記憶部を備え、一方の電流記憶部に駆動電流を取り込み保持する動作と、他方の電流記憶部に保持された電流を各出力端子に出力する動作を、並行して実行するように制御する構成を適用することにより、一方の電流記憶部に駆動電流を取り込み、保持する動作期間中に、他方の電流記憶部から各出力端子に対して駆動電流を出力することができるので、各電流記憶部への電流の取り込み、保持動作サイクルと、出力端子への駆動電流の出力動作サイクルと、をオーバーラップさせて、負荷への駆動電流の供給時間を実質的に長くすることができ、各表示画素への電流書込率を向上させることができ、表示パネルを高精細化した場合や、比較的低い階調で各表示画素(発光素子)を発光動作させる場合であっても、各表示画素を表示データに応じた適切な輝度階調で発光動作させることができ、表示装置の応答特性の改善及び表示画質の向上を図ることができる。
【0047】
さらに、本発明に係る表示装置によれば、信号線の各グループごとに唯一の電流生成部を備えた構成を有しているので、各データライン(表示画素)に対応して電流生成部を備える構成に比較して回路規模を大幅に縮小することができ、表示装置の表示エリアの外側に設置される額縁部分を狭くして、表示装置の小型化(あるいは、表示エリアサイズの大型化)を図ることができるとともに、製造プロセスにおける歩留まりの向上を図ることができ、製品コストの低減を図ることができる。
【0048】
【発明の実施の形態】
以下、本発明に係る電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置について、実施の形態を示して詳しく説明する。
<表示装置>
まず、本発明に係る電流駆動装置を適用可能な表示装置の概略構成について、図面を参照して説明する。
【0049】
図1は、本発明に係る電流駆動装置をデータドライバに適用した表示装置の一実施形態を示す概略ブロック図であり、図2は、本実施形態に係る表示装置の表示パネルの一例を示す概略構成図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。また、本実施形態においては、データドライバ側から表示画素に階調電流を流し込むようにした構成(以下、便宜的に、「電流印加方式」と記す)を採用した場合について説明する。
【0050】
図1、図2に示すように、本実施形態に係る表示装置100は、概略、複数の表示画素(負荷)がマトリクス状に配列された表示パネル110と、表示パネル110の行方向に配列された表示画素群ごとに、共通に接続された走査ライン(走査線)SLa、SLbに接続された走査ドライバ(走査駆動手段)120と、表示パネル110の列方向に配列された表示画素群ごとに、共通に接続されたデータライン(信号線)DL1、DL2、・・・(DL)に接続されたデータドライバ(信号駆動手段)130と、走査ドライバ120及びデータドライバ130の動作状態を制御する各種制御信号を生成、出力するシステムコントローラ140と、表示装置100の外部から供給される映像信号に基づいて、表示データやタイミング信号等を生成する表示信号生成回路150と、を備えて構成されている。
【0051】
以下、上記各構成について説明する。
(表示パネル110)
表示パネル110は、具体的には、図2に示すように、各行ごとの表示画素群に対応して、各々、並列に配設された一対の走査ラインSLa、SLbと、各列ごとの表示画素群に対応するとともに、走査ラインSLa、SLbに対して直交するように配設されたデータラインDLと、これらの直交するラインの各交点近傍に配列された複数の表示画素(図2中、後述する画素駆動回路DCx及び有機EL素子OELからなる構成)と、を備えた構成を有している。
【0052】
表示画素は、例えば、走査ドライバ120から走査ラインSLaを介して印加される走査信号Vsel、走査ラインSLbを介して印加される走査信号Vsel*(走査ラインSLaに印加される走査信号Vselの極性反転信号;以下、本明細書中では、反転極性を示す記号を、便宜的に「*」を用いて示す。図2の符号参照)、及び、データドライバ130からデータラインDLを介して供給される階調電流(駆動電流)Ipixに基づいて、各表示画素における階調電流Ipixの書込動作及び発光動作を制御する画素駆動回路DCxと、該画素駆動回路DCxから供給される発光駆動電流の電流値に応じて発光輝度が制御される、周知の有機EL素子(発光素子)OELと、を有して構成されている。なお、本実施形態においては、表示画素の発光素子として、有機EL素子を適用した構成を示すが、本発明はこれに限定されるものではなく、発光素子に供給される発光駆動電流の電流値に応じて所定の輝度階調で発光動作する電流駆動型の発光素子であれば、発光ダイオード等の他の発光素子を適用するものであってもよい。
【0053】
ここで、画素駆動回路DCxは、概略、走査信号Vsel、Vsel*に基づいて各表示画素の選択/非選択状態を制御し、選択状態において表示データに応じた階調電流Ipixを取り込んで電圧レベルとして保持し、非選択状態において上記保持した電圧レベルに基づく発光駆動電流を有機EL素子OELに供給して、所定の輝度階調で発光させる動作を維持する機能を有している。なお、画素駆動回路DCxに適用可能な回路構成例については後述する。
【0054】
(走査ドライバ120)
走査ドライバ120は、図2に示すように、シフトレジスタとバッファからなるシフトブロックSBを、各行の走査ラインSLa、SLbごとに対応して複数段備え、システムコントローラ140から供給される走査制御信号(走査スタート信号SSTR、走査クロック信号SCLK等)に基づいて、シフトレジスタにより表示パネル110の上方から下方に順次シフトしつつ出力されるシフト信号が、バッファを介して所定の電圧レベル(選択レベル;例えば、ハイレベル)を有する走査信号Vselとして各走査ラインSLaに印加されるとともに、該走査信号Vselを極性反転した電圧レベルが走査信号Vsel*として各走査ラインSLbに印加される。これにより、各行ごとの表示画素群を選択状態とし、データドライバ130により各データラインDLを介して供給される表示データに基づく階調電流Ipixを、各表示画素に書き込むように制御する。
【0055】
(データドライバ130)
データドライバ130は、システムコントローラ140から供給されるデータ制御信号(後述するサンプリングスタート信号STR、シフトクロック信号SFC等)に基づいて、表示信号生成回路150から供給される複数ビットのデジタル信号からなる表示データを取り込んで保持し、当該表示データに対応する電流値を有する階調電流Ipixを生成して、各データラインDLを介して走査ドライバにより選択状態に設定された各表示画素に並行して(一斉に)供給するように制御する。データドライバ130の具体的な回路構成やその駆動制御動作については、詳しく後述する。
【0056】
(システムコントローラ140)
システムコントローラ150は、後述する表示信号生成回路160から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ120及びデータドライバ130の各々に対して、走査制御信号(上述した走査スタート信号SSTRや走査クロック信号SCLK等)及びデータ制御信号(上述したサンプリングスタート信号STRやシフトクロック信号SFC等)を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル110に走査信号Vsel、Vsel*及び階調電流Ipixを出力させ、画素駆動回路DCxにおける所定の制御動作を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル110に表示させる制御を行う。
【0057】
(表示信号生成回路150)
表示信号生成回路150は、例えば、表示装置100の外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル110の1行分ごとに、該輝度階調信号成分を、複数ビットのデジタル信号からなる表示データとしてデータドライバ130に供給する。ここで、上記映像信号が、テレビ放送信号(コンポジット映像信号)のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路150は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ150に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ140は、表示信号生成回路150から供給されるタイミング信号に基づいて、走査ドライバ120やデータドライバ130に対して供給する上記走査制御信号及びデータ制御信号を生成する。
【0058】
<データドライバの構成例>
次いで、上述した表示装置に適用されるデータドライバの構成について説明する。
図3は、本実施形態に係る表示装置に適用されるデータドライバと表示パネルとの関係を示す概略構成図であり、図4は、本実施形態に係る表示装置に適用されるデータドライバの要部構成を示すブロック図である。
【0059】
本実施形態に係るデータドライバ130は、システムコントローラ140から供給されるデータ制御信号に基づく所定のタイミングで、表示信号生成回路150から供給されるデジタル信号からなる表示データData(デジタル信号D0〜D3)を取り込んで保持し、該表示データDataに対応する電流値を有する階調電流(アナログ信号)Ipixを生成して各データラインDLに印加する。
【0060】
ここで、データドライバ130は、図3に示すように、表示パネル110の行方向(走査ラインの延伸方向)に配列された表示画素群を複数のデータラインDL(データラインDL群)を有する複数の領域RG(例えば、4領域)に分割し、各領域RGに配設されたデータラインDL群(ここでは、各領域が8本のデータラインを含んでいるものとする)に接続される複数の出力端子Toutを一グループ(ブロック)として、該グループごとに一つの、表示データDataに基づいて階調電流Ipixを生成する機能(後述する階調電流生成回路134の電流生成部ILA)を有している。
【0061】
データドライバ130は、具体的には、図4に示すように、大別して、システムコントローラ140から供給されるデータ制御信号(シフトクロック信号CK1、サンプリングスタート信号STR等)に基づいて、順次シフト信号SR1、SR2、・・・(以下、便宜的に「シフト信号SR」とも記す)を出力するシフトレジスタ回路131と、該シフト信号SRの入力タイミングに基づいて、表示信号生成回路150から供給される1行分の表示データDataを順次取り込み、データ制御信号(データラッチ信号CK2等)に基づいて、取り込まれた1行分の表示データDataを、各表示画素単位で複数ビットのデジタル信号として並列的に保持するデータラッチ回路132と、データ制御信号(タイミング信号CK3等)に基づいて、データラッチ回路132に保持された表示データDataに基づくデジタル信号を、各表示画素単位で選択的に抽出するスイッチ回路133と、スイッチ回路133を介して取り出された上記デジタル信号に基づいて、上記表示データDataに対応した所定のアナログ電流値を有する電流Ipxaを生成する階調電流生成回路134と、データ制御信号(タイミング信号CK3等)に基づいて、階調電流生成回路134により各表示画素ごとに生成された電流Ipxaの出力先を順次切り換えるスイッチ回路135と、データ制御信号(出力イネ−ブル信号EN1、EN2等)に基づいて、スイッチ回路135を介して各々異なる出力先に出力された電流Ipxaを、各表示画素ごとに並列的に保持し、所定のタイミングで階調電流Ipixとして、各出力端子Toutを介して各データラインDLに一斉に供給する電流ラッチ回路136と、を備えた構成を有している。ここで、CK1〜CK3及びEN1、EN2は、いずれも、システムコントローラ140等から供給されるタイミング制御信号であって、表示信号生成回路150により映像信号から抽出されるタイミング信号成分(基本クロック信号)に基づく信号周期(信号周波数)を有している。
【0062】
以下、データドライバの各構成について具体的に説明する。ここでは、特に説明しない限り、上記表示パネルの特定の領域に対応して設けられたブロック(8本のデータラインに対応する)について説明する。
(シフトレジスタ回路131/データラッチ回路132)
図5は、本実施形態に係るデータドライバに適用されるデータラッチ回路の構成例を示す概略構成図である。
【0063】
本実施形態に適用可能なデータラッチ回路132は、シフトレジスタ回路131から順次出力されるシフト信号に基づくタイミングで、上述した表示信号生成回路150から供給される表示データData(複数ビットのデジタル信号D0〜D3)を取り込み、各表示画素単位で並列的に保持する。ここで、データラッチ回路132に供給される表示データDataは、各表示画素に対応した複数ビットのデジタル信号を一単位として、該デジタル信号が1ビットずつ時系列的に順次供給されるもの(1ビットのシリアルデータ)であってもよいし、上記複数ビットのデジタル信号が並列的に一括して供給されるもの(複数ビットのパラレルデータ)であってもよい。
【0064】
各表示画素に対応して供給される表示データDataが複数ビットのシリアルデータである場合には、データラッチ回路132として、例えば、図5(a)に示すように、時系列的に供給される各ビットのデジタル信号(ここでは、4ビットの場合を示す)D0、D1、D2、D3(D0〜D3)を、シフトレジスタ回路131から順次出力されるシフト信号SR1、SR2、・・・に基づくタイミングで、順次個別に取り込む前段のラッチ回路群(信号保持手段)LCA0、LCA1、LCA2、LCA3(LCA0〜LCA3)と、前段のラッチ回路群LCA0〜LCA3により取り込まれた複数ビットのデジタル信号D0〜D3を個別並列的に取り込み保持し、所定のタイミングで一斉に出力する後段のラッチ回路群LCB0、LCB1、LCB2、LCB3(LCB0〜LCB3)と、を備えた構成が、各データラインDL(表示画素)に対応して並列に設けられた構成を適用することができる。
【0065】
また、表示データDataが複数ビットのパラレルデータである場合には、データラッチ回路132として、例えば、図5(b)に示すように、上述したラッチ回路群LCB0〜LCB3と同様に、並列的に供給される表示データDataに基づく複数ビット(4ビット)のデジタル信号D0〜D3を、シフトレジスタ回路131から順次出力されるシフト信号SR1、SR2、・・・に基づくタイミングで、個別に並列的に取り込む前段のラッチ回路群LCC0、LCC1、LCC2、LCC3(LCC0〜LCC3)と、前段のラッチ回路群LCC0〜LCC3により取り込まれた複数ビットのデジタル信号D0〜D3を個別並列的に取り込み保持し、所定のタイミングで一斉に出力する後段のラッチ回路群LCD0、LCD1、LCD2、LCD3(LCD0〜LCD3)と、を備えた構成が、各データラインDL(表示画素)に対応して並列に設けられた構成を適用することができる。
【0066】
ここで、上述したデータラッチ回路131を構成する各ラッチ回路LCA0〜LCA3、LCB0〜LCB3、LCC0〜LCC3、LCD0〜LCD3において、INは表示データDataに基づく各デジタル信号D0〜D3が入力される入力端子であり、CKはシフト信号SR1、SR2、・・・(タイミング制御信号)が入力されるクロック端子であり、OTはデジタル信号D0〜D3に対して非反転極性を有する信号(非反転出力信号)が出力される非反転出力端子、OT*はデジタル信号D0〜D3に対して反転極性を有する信号(反転出力信号)が出力される反転出力端子である。
【0067】
このような構成を有するデータラッチ回路132によれば、前段のラッチ回路群で各表示画素に対応した表示データData(デジタル信号D0〜D3)を順次取り込む動作と、後段のラッチ回路群で先のタイミングで前段のラッチ回路群により取り込み保持され転送された各表示画素単位のデジタル信号D0〜D3(非反転出力信号d10〜d13、d20〜d23、・・・)を、後述するスイッチ回路133を介して階調電流生成回路134に個別に並列的に出力する(又は、出力可能な状態に設定する)動作と、を同時に並行して実行することができる。
【0068】
(スイッチ回路133/135)
図6は、本実施形態に係るデータドライバに適用されるスイッチ回路の構成例を示す概略構成図である。
本実施形態に適用可能なスイッチ回路(入力側スイッチ手段)133は、例えば、図6(a)に示すように、上述したデータラッチ回路132において表示画素単位で個別に取り込み保持された表示データData(複数ビットのデジタル信号D0〜D3の非反転出力信号d10〜d13、d20〜d23、・・・)を、各ブロックごとに唯一設けられた階調電流生成回路134に選択的に取り込む際のタイミングを設定するシフトレジスタ部SRAと、該シフトレジスタ部SRAから順次出力されるシフト信号SA1、SA2、・・・に基づいて、データラッチ回路132から階調電流生成回路134へのデジタル信号D0〜D3(非反転出力信号)の選択、供給状態を制御するスイッチ部SWAと、を備えた構成を有している。
【0069】
また、スイッチ回路(出力側スイッチ手段)135は、例えば、図6(b)に示すように、後述する階調電流生成回路134において表示データData(非反転出力信号d10〜d13、d20〜d23、・・・)に応じて表示画素ごとに個別に生成された電流Ipxaを、各データラインDLごとに設けられた電流記憶回路部IMに選択的に供給する際のタイミングを設定するシフトレジスタ部SRBと、該シフトレジスタ部SRBから順次出力されるシフト信号SB1、SB2、・・・に基づいて、階調電流生成回路134から電流ラッチ回路136(各電流記憶回路部IM)への電流Ipxaの供給状態を制御するスイッチ部SWBと、を備えた構成を有している。
【0070】
ここで、本実施例においては、表示パネルの特定の領域RGに対応するデータドライバ130のブロックに単一のシフトレジスタ部SRA、SRBが設けられ、該シフトレジスタ部SRA、SRBからのシフト信号SA1、SA2、・・・、SB1、SB2、・・・によりスイッチ部SWA、SWBを選択的にオン動作させる構成を示したが、本発明はこれに限定されるものではなく、全ての領域RGに対応して、スイッチ回路133及び135の各々に、唯一のシフトレジスタ部を設け、該シフトレジスタ部から出力されるシフト信号を各ブロックに共通に供給するように構成したものであってもよい。
【0071】
このような構成を有するスイッチ回路133、135によれば、図示を省略したシステムコントローラ140から供給されるデータ制御信号に基づいて、各シフトレジスタ部SRA、SRBから順次シフト信号が出力されて、特定の表示画素に対応してデータラッチ回路132に取り込み保持された表示データData(複数ビットのデジタル信号d0〜d3の非反転出力信号d10〜d13)が、選択的に階調電流生成回路134に出力されるようにスイッチ部SWAが切り換え制御されるとともに、階調電流生成回路134において当該表示データDataに応じて生成された電流Ipxaが、当該特定の表示画素に対応して設けられた電流記憶回路IMに選択的に出力されるようにスイッチ部SWBが切り換え制御される。
【0072】
なお、本実施形態においては、スイッチ回路133、135の双方に、個別のシフトレジスタ部SRA、SRBを設けた構成を示したが、本発明はこれに限定されるものではない。すなわち、スイッチ回路133、135においては、特定の表示データDataの階調電流生成回路134への供給動作と、階調電流生成回路134において生成された電流Ipxaの電流ラッチ回路136(電流記憶回路IM)への出力動作を同一のタイミングで実行することもできるので、単一のシフトレジスタから出力されるシフト信号を、スイッチ回路133、135双方のスイッチ切換信号として適用するものであってもよい。
【0073】
(階調電流生成回路134)
図7は、本実施形態に係るデータドライバに適用される階調電流生成回路の構成例を示す概略構成図である。
本実施形態に適用可能な階調電流生成回路134は、図3に示したように、表示パネル110の各領域に対応したブロックごとに唯一の電流生成部(電流生成手段)ILAを備えた構成を有し、該各電流生成部ILAは、図7に示すように、上記データラッチ回路132からスイッチ回路133を介して選択的に抽出された、各表示画素ごとの表示データData(ここでは、上述したデータラッチ回路を構成する各ラッチ回路の非反転出力端子から出力される非反転出力信号d10〜d13)を取り込み、所定の基準電流Irefに基づいて上記表示データData(すなわち、非反転出力信号d10〜d13)に応じた電流値を有する電流Ipxa(後述する階調電流Ipixに相当する)を生成して、スイッチ回路135を介して後述する電流ラッチ回路136(各データラインDLごとに個別に設けられた電流記憶回路IM)に出力するように構成されている。
【0074】
ここで、電流生成部ILAは、図7に示すように、定電流発生源IRから供給される一定の電流値を有する基準電流Irefに対して、各々、異なる比率の電流値を有する複数の単位電流Isa、Isb、Isc、Isdを生成するカレントミラー回路部(単位電流生成部)CMAと、上記複数の単位電流Isa〜Isdのうち、上述したデータラッチ回路132の各ラッチ回路から出力されるデジタル信号(非反転出力信号)d10〜d13に基づいて、何れかの単位電流を選択するスイッチ回路部(電流合成部)SLAと、を備えている。
【0075】
また、本実施形態においては、定電流発生源IRにより、基準電流Irefを電流生成部ILAに流し込むように、定電流発生源IRの他端側が高電位電源+Vに接続された電源接点(以下、「高電位電源+V」と記す)に接続されている。ここで、定電流発生源IRは、各ブロックの電流生成部ILAごとに別個に設けられるものであってもよいし、階調電流生成回路134を構成する全てのブロックの電流生成部ILAに対して唯一設けられるのもであってもよい。さらには、複数のブロック毎に唯一設けられるものであってもよい。
【0076】
電流生成部ILAに適用されるカレントミラー回路部CMAは、具体的には、定電流発生源IRから基準電流Irefが供給される電流入力接点INiと、低電位電源(例えば、接地電位)Vgndとの間に、電流路(ソース−ドレイン端子)が接続されるとともに、制御端子(ゲート端子)が接点Ngaに接続され、所定のチャネル幅を有するnチャネル型の電界効果型トランジスタ(以下、「nチャネル型トランジスタ」と略記する)からなる基準電流トランジスタTN11と、各接点Na、Nb、Nc、Ndと低電位電源Vgndとの間に、各々、電流路が並列に接続されるとともに、各制御端子が接点Ngaに共通に接続され、各々所定のチャネル幅を有するnチャネル型トランジスタからなる単位電流トランジスタTN12、TN13、TN14、TN15と、を備えた構成を有している。ここで、接点Ngaは、電流入力接点INiに直接接続されているとともに、容量Caを介して低電位電源Vgndに接続されている。
【0077】
また、電流生成部ILAに適用されるスイッチ回路部SLAは、スイッチ回路135を介して、電流ラッチ回路136(各データラインに対応して設けられた電流記憶部)に接続される電流出力接点OUTiと、上記各接点Na、Nb、Nc、Ndとの間に電流路が並列に接続されるとともに、制御端子に上記スイッチ回路133を介して、データラッチ回路132(各ラッチ回路)から表示画素単位で個別に出力される非反転出力信号d10〜d13が並列的に印加される複数(4個)のnチャネル型トランジスタからなるスイッチトランジスタTN16、TN17、TN18、TN19と、を備えた構成を有している。
【0078】
このような構成を有する電流生成部ILAにおいて、上述したように、本実施形態では特に、カレントミラー回路部CMAを構成する各単位電流トランジスタTN12〜TN15に流れる単位電流Isa〜Isdが、基準電流トランジスタTN11に流れる基準電流Irefに対して、各々異なる所定の比率の電流値を有するように設定されている。
【0079】
具体的には、各単位電流トランジスタTN12〜TN15のトランジスタサイズが、各々異なる比率、例えば、各単位電流トランジスタTN12〜TN15を構成する電界効果型トランジスタにおいて、チャネル長を一定とした場合の各チャネル幅の比が、W12:W13:W14:W15=1:2:4:8になるように形成されている。ここで、W12は、単位電流トランジスタTN12のチャネル幅を示し、W13は、単位電流トランジスタTN13のチャネル幅を示し、W14は、単位電流トランジスタTN14のチャネル幅を示し、W15は、単位電流トランジスタTN15のチャネル幅を示す。
【0080】
これにより、各単位電流トランジスタTN12〜TN15に流れる単位電流Isa〜Isdの電流値は、基準電流トランジスタTN11のチャネル幅をW11とすると、各々Isa=(W12/W11)×Iref、Isb=(W13/W11)×Iref、Isc=(W14/W11)×Iref、Isd=(W15/W11)×Irefに設定される。すなわち、単位電流トランジスタTN12〜TN15の各チャネル幅を、各々2k(k=0、1、2、3、・・・;2k=1、2、4、8、・・・)に設定することにより、単位電流間の電流値を2kで規定される比率に設定することができる。
【0081】
このように電流値が設定された各単位電流Isa〜Isdから、後述するように、複数ビットのデジタル信号D0〜D3(すなわち、データラッチ回路132からの非反転出力信号d10〜d13)に基づいて、何れかの単位電流を選択して合成することにより、2k段階の電流値を有する電流Ipxaが生成される。したがって、図4、図5に示したように、表示データとして、4ビットのデジタル信号D0〜D3を適用した場合、各単位電流トランジスタTN12〜TN15に接続されるスイッチトランジスタTN16〜TN19のオン状態に応じて、24=16段階(階調)の異なる電流値を有する電流Ipxaが生成される。
【0082】
すなわち、上記データラッチ回路132から出力される非反転出力信号d10〜d13の信号レベルに応じて、電流生成部ILAのスイッチ回路部SLAのうちの、特定のスイッチトランジスタがオン動作(スイッチトランジスタTN16〜TN19のいずれか1つ以上がオン動作する場合のほか、いずれのスイッチトランジスタTN16〜TN19もオフ動作する場合を含む)し、該オン動作したスイッチトランジスタに接続されたカレントミラー回路部CMAの単位電流トランジスタ(TN12〜TN15のいずれか1つ以上の組み合わせ)に、基準電流トランジスタTN11に流れる基準電流Irefに対して、所定比率(a×2k倍;aは基準電流トランジスタTN11のチャネル幅W11により規定される定数)の電流値を有する単位電流Isa〜Isdが流れ、上述したように、電流出力接点OUTiにおいて、これらの単位電流の合成値となる電流値を有する電流Ipxaが、図示を省略した電流ラッチ回路136側から、電流出力接点OUTi、オン状態にあるスイッチトランジスタ(TN16〜TN19のいずれか)及び該スイッチトランジスタに接続された単位電流トランジスタ(TN12〜TN15のいずれか)を介して、低電位電源Vgnd方向に流れる。
【0083】
これにより、シフトレジスタ回路131から出力されるシフト信号SR1、SR2、・・・に基づくタイミングで、データラッチ回路132に表示信号生成回路150から供給される各表示画素ごとの表示データData(複数ビットのデジタル信号D0〜D3)が取り込まれて個別並列的に保持され、スイッチ回路133の切り換えタイミングに基づいて、各表示画素単位の非反転出力信号d10〜d13が順次選択されて階調電流生成回路134に入力され、該非反転出力信号d10〜d13のビット値に基づいて、電流生成部ILAにより所定の電流値を有するアナログ電流からなる電流Ipxaが生成されて、後段の電流ラッチ回路136に出力されることになる。ここで、本実施形態においては、上述したように、電流ラッチ回路136側から階調電流生成回路134方向に電流Ipxaが引き込まれる。
【0084】
なお、本実施形態においては、上述したように、階調電流生成回路134の構成として、電流ラッチ回路136側(すなわち、表示パネルに配列された表示画素方向)から階調電流生成回路134(各電流生成部ILA)方向に電流Ipxaを流し込むように設定した場合(以下、便宜的に、「電流シンク型」と記す)について示したが、本発明においては、階調電流生成回路134側から電流ラッチ回路136方向に電流Ipxaを流し込むように構成したもの(以下、便宜的に、「電流印加型」と記す)であってもよい。
【0085】
ここで、電流印加型の階調電流生成回路の構成例としては、図7に示したような回路構成において、基準電流トランジスタ、単位電流トランジスタ及びスイッチトランジスタの全てを各pチャネル型の電界効果型トランジスタにより構成するとともに、基準電流トランジスタ側から電流入力接点方向に基準電流Irefが流れるように、基準電流トランジスタの一端に高電位電源が接続され、電流入力接点に、他端側が接地電位に接続された定電流発生源の一端側を接続し、さらに、スイッチトランジスタの制御端子に、データラッチ回路(各ラッチ回路)からの反転出力信号が印加されるようにした構成を良好に適用することができる。
【0086】
(電流ラッチ回路136)
図8は、本実施形態に係るデータドライバに適用される電流ラッチ回路の一構成例を示す概略構成図であり、図9は、本実施例に係る電流ラッチ回路に適用される電流記憶部(スイッチ回路135のスイッチ部SWBを含む)の一具体例を示す回路構成図である。また、図10は、本実施形態に係るデータドライバに適用される電流ラッチ回路の他の構成例を示す概略構成図である。なお、ここでは電流ラッチ回路の構成を、上記の電流印加型とした場合について示すが、これに限らず、電流シンク型とするものであってもよい。
【0087】
本実施例に係る電流ラッチ回路136は、図8に示すように、各データラインDL(表示画素)が接続される出力端子Toutごとに直列に接続された2段の電流記憶部(第1の電流記憶部、第2の電流記憶部)IMA、IMBを設け、上記階調電流生成回路134により生成、出力される各表示画素ごとの電流Ipxaを、スイッチ回路135の切り換えタイミングに応じて前段の各電流記憶部IMAに順次保持する動作(電流記憶動作)と、上記前段の各電流記憶部IMAから後段の各電流記憶部IMBに転送された電流Ipxaを、所定のタイミングで出力端子を介して階調電流Ipixとして各データラインDLに一斉に出力する動作(電流出力動作)と、を並行して実行するように構成されている。
【0088】
本実施例に係る電流ラッチ回路136は、具体的には、図8に示すように、各データラインDL1、DL2、・・・が接続される出力端子Toutごとに直列に2段設けられ、各ブロックごとに唯一設けられた電流生成部ILAからスイッチ回路135を介して、所定のタイミングで選択的に供給される電流Ipxaを取り込んで保持し、例えば、システムコントローラ140から供給される出力イネーブル信号EN1に基づいて、該保持電流を転送出力する電流記憶部(電流ラッチ手段)IMAと、該電流記憶部IMAから転送された電流を取り込んで保持し、システムコントローラ140から供給される出力イネーブル信号EN2に基づいて、該電流を各出力端子Toutを介して各データラインDLに階調電流Ipixとして出力する電流記憶部IMBと、からなる電流記憶回路部IM1、IM2、・・・が複数設けられた構成を有している。
【0089】
電流記憶部IMA、IMBは、例えば、図9に示すように、電流Ipxaに基づいて所定の制御電流を生成する電流成分保持部CLx(スイッチ部SWBを含む)と、上記制御電流に基づいて次段の電流記憶部IMBへ出力する出力電流又は各データラインDLへ出力する階調電流Ipixを生成するカレントミラー回路部CLy又はCLzからなる回路構成を適用することができる。
【0090】
電流成分保持部CLxは、例えば、図9(a)に示すように、接点N21及び入力信号Iin(前段の電流記憶部IMAの場合には、階調電流生成回路134から供給される電流Ipxaであり、後段の電流記憶部IMBの場合には、前段の電流記憶部IMAから供給される出力電流となる)が供給される入力端子TMi間に電流路(ソース及びドレイン)が接続され、上述したスイッチ回路135のシフトレジスタSRBからのシフト信号SB1、SB2、・・・(SB)が入力されるシフト端子TMsに制御端子(ゲート)が接続されたpチャネル型トランジスタTP21と、高電位電源Vdd及び接点N22間に電流路が接続され、接点N21に制御端子が接続されたpチャネル型トランジスタTP22と、接点N22及び上記入力端子TMi間に電流路が接続され、上記シフト端子TMsに制御端子が接続されたpチャネル型トランジスタTP23と、高電位電源Vdd及び接点N21間に接続された蓄積容量C21と、接点N22及び後段のカレントミラー回路部CLyへの出力接点N23間に電流路が接続され、後段のカレントミラー回路部CLyへの制御電流の出力状態を制御する出力イネーブル信号EN1又はEN2が入力される制御端子TMeに制御端子が接続されたpチャネル型トランジスタTP24と、を備えた構成を有している。
【0091】
ここで、シフトレジスタSRBからのシフト信号SB1、SB2、・・・に基づいて、オン/オフ動作するpチャネル型トランジスタTP21、TP23は、上述したスイッチ回路135のスイッチ部SWBを構成する。また、高電位電源Vdd及び接点N21間に設けられる蓄積容量C21は、pチャネル型トランジスタTP22のゲート−ソース間に形成される寄生容量であってもよい。
【0092】
前段の電流記憶部IMAに設けられるカレントミラー回路部CLyは、例えば、図9(a)に示すように、上記電流成分保持部CLxの出力接点N23にコレクタ及びベースが共通に接続され、接点N24にエミッタが接続されたnpn型バイポーラトランジスタ(以下、「npnトランジスタ」と略記する)TQ21、TQ22と、接点N24及び低電位電源Vss間に接続された抵抗R21と、後段の電流記憶部IMBへの出力電流Ioutが出力される出力端子TMoにコレクタが接続され、上記電流成分保持部CLxの出力接点N23がベースに接続されたnpnトランジスタTQ23と、該npnトランジスタTQ23のエミッタ及び低電位電源Vss間に接続された抵抗R22と、を備えた構成を有している。
【0093】
また、後段の電流記憶部IMBに設けられるカレントミラー回路部CLzは、例えば、図9(b)に示すように、カレントミラー回路部CLyに示した回路構成に対し、npnトランジスタTQ23のコレクタが高電位電源Vddに接続されるとともに、エミッタが抵抗R22を介して、階調電流Ipixが出力される出力端子Toutに接続される構成を有している。
なお、電流ラッチ回路の構成を電流シンク型とする場合には、後段の電流記憶部IMBに設けられるカレントミラー回路部の構成として、図9(a)に示すカレントミラー回路部CLyと同様の構成を適用することができる。
【0094】
ここで、電流記憶部IMA、IMBの出力端子TMo、Toutから出力される出力電流Iout、Ipixは、上記電流成分保持部CLxから出力接点N23を介して入力される制御電流の電流値に対して、カレントミラー回路構成により規定される所定の電流比率に応じた電流値を有している。なお、本実施例に係る電流記憶部IMBにおいては、出力端子Toutに対して正極性の電流成分を供給することにより、階調電流Ipixが電流記憶回路部IM側から各データラインDL(表示画素)方向に流し込まれるように設定される。
【0095】
また、図9に示した電流記憶部IMA、IMBは、本実施形態に係る電流ラッチ回路136に適用可能な一例を示すものにすぎず、この回路構成に限定されるものではない。さらに、本実施例においては、電流記憶部IMA、IMBとして、電流成分保持部CLxとカレントミラー回路部CLy、CLzを備えた構成を示したが、これに限定されるものではなく、例えば、電流成分保持部CLxのみを備えた回路構成を適用し、上記制御電流をそのまま出力電流Iout又は階調電流Ipixとして出力するものであってもよい。
【0096】
このような構成を有する電流記憶部IMA、IMBにおいて、電流記憶動作においては、システムコントローラ140から出力制御端子TMeを介して、ハイレベルの出力イネーブル信号EN1、EN2を印加し、この状態で、階調電流生成回路134から表示データData(デジタル信号D0〜D3)に応じたアナログ電流値を有する電流Ipxaを、入力端子TMiを介して供給するとともに、スイッチ回路135のシフトレジスタ部SRBから、シフト端子TMsを介して、所定のタイミングでローレベルのシフト信号(スイッチ切換信号)SB1、SB2、・・・を印加する。
【0097】
これにより、出力制御手段としてのpチャネル型トランジスタTP24がオフ動作し、スイッチ部SWBとしてのpチャネル型トランジスタTP21、TP23がオン動作するため、接点N21(すなわち、pチャネル型トランジスタTP22のゲート端子及び蓄積容量C21の一端側)に負極性を有する電流Ipxaに応じたローレベルの電圧レベルが印加されて、高電位電源Vdd及び接点N21間(pチャネル型トランジスタTP22のゲート−ソース間)に電位差が生じ、pチャネル型トランジスタTP22がオン動作して、高電位電源Vddからpチャネル型トランジスタTP22、TP23を介して入力端子TMi方向に、電流Ipxaと同等の書込電流が流れる。
【0098】
このとき、蓄積容量C21には、高電位電源Vdd及び接点N231間(pチャネル型トランジスタTP22のゲート−ソース間)に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。ここで、蓄積容量C21に蓄積された電荷(電圧成分)は、電流記憶動作の終了により、pチャネル型トランジスタTP21、TP23がオフ動作して、上記書込電流が停止された後においても保持される。
【0099】
また、電流出力動作においては、システムコントローラ140から出力制御端子TMeを介して、ローレベルの出力イネーブル信号EN1、EN2を印加することにより、pチャネル型トランジスタTP24がオン動作する。このとき、蓄積容量C21に保持された電圧成分により、pチャネル型トランジスタTP22のゲート−ソース間に上記電流記憶動作時と同等の電位差が生じているので、高電位電源Vddからpチャネル型トランジスタTP22、TP24を介して出力接点N23(カレントミラー回路部CLy)方向に、上記書込電流(=電流Ipxa)と同等の電流値を有する制御電流が流れる。
【0100】
これにより、カレントミラー回路部CLyに供給された制御電流は、カレントミラー回路構成により規定される所定の電流比率に応じた電流値を有する出力電流又は階調電流に変換されて、出力端子TMoを介して後段の電流記憶部IMB又はデータラインDLに供給される。ここで、電流記憶回路IMBから出力される階調電流は、電流出力動作の終了により、システムコントローラ140から出力制御端子TMeを介して、ハイレベルの出力イネーブル信号EN2が印加され、pチャネル型トランジスタTP24がオフ動作することにより供給が停止される。
【0101】
したがって、各電流記憶回路IMに対応して個別に設けられたスイッチ部SWB(図6(b)参照)に、シフトレジスタ部SRBからのシフト信号SB1、SB2、・・・が順次出力されることにより、各スイッチ部SWBが所定期間のみ選択的にオン動作して、階調電流生成回路134から供給される電流Ipxaが、各データラインDLに対応して設けられた前段の電流記憶部IMAに順次書き込まれる。前段の各電流記憶部IMAに書き込み保持された電流Ipxaは、システムコントローラ140から所定のタイミングで、出力イネーブル信号EN1が共通に供給されることにより、後段の電流記憶部IMBに一斉に出力される。
【0102】
また、上記前段の電流記憶部IMAに電流Ipxaを書き込む動作に同期して、システムコントローラ140から所定のタイミングで、出力イネーブル信号EN2が全ての後段の電流記憶部IMBに共通に供給されることにより、各電流記憶部IMBに既に(先のタイミングで)転送、保持されている電流Ipxaが、各出力端子Toutを介して階調電流Ipixとして一斉に出力される。
これにより、上記一連の動作を、所定の動作周期ごとに繰り返し実行することにより、前段の電流記憶部IMAにおける電流記憶動作と、後段の電流記憶部IMBにおける電流出力動作が並行して、かつ、連続的に実行される。
【0103】
なお、上述した実施例においては、電流記憶回路IMを構成する電流記憶部IMA、IMBが直列に2段接続された構成を示したが、本発明はこれに限定されるものではなく、例えば、図10に示すように、一対の電流記憶部IMC、IMDを並列に配置し、システムコントローラ140等から供給される制御信号SEa、SEbに基づいて切換スイッチSWC、SWDを切り換え制御することにより一方の電流記憶部(図では電流記憶部IMC)に、階調電流生成回路134により生成された電流Ipxaを書き込む動作を実行しつつ、他方の電流記憶部(図では電流記憶部IMD)に先のタイミングで保持された電流Ipxaを、階調電流Ipixとして出力端子Toutを介して出力する動作を実行するようにした構成を適用するものであってもよい。この場合、電流記憶部IMC、IMDの回路構成としては、図9(a)、(b)に示した電流成分保持部CLx及びカレントミラー回路部CLzからなる構成を適用することができる。この場合においても、電流ラッチ回路の構成を電流シンク型とする場合には、カレントミラー回路部の構成として、図9(a)に示すカレントミラー回路部CLyと同様の構成を適用することができる。
【0104】
(表示画素の一構成例)
次いで、上述した表示装置(表示パネル110)の各表示画素に適用される画素駆動回路について簡単に説明する。
図11は、本実施形態に係る表示装置に適用される表示画素(画素駆動回路)の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、本発明に適用可能なごく一例を示すものにすぎず、同等の機能を有する他の回路構成を適用するものであってもよいことはいうまでもない。
【0105】
図11に示すように、本実施例に係る画素駆動回路DCxは、走査ラインSLa、SLbとデータラインDLとの交点近傍に、ゲート端子が走査ラインSLaに、電流路(ソース−ドレイン)が電源接点Tvd及び接点Nxaに接続されたpチャネル型トランジスタTr31と、制御端子(ゲート)が走査ラインSLbに、電流路がデータラインDL及び接点Nxaに接続されたpチャネル型トランジスタTr32と、制御端子が接点Nxbに、電流路が接点Nxa及び接点Nxcに接続されたpチャネル型トランジスタTr33と、制御端子が走査ラインSLに、電流路が接点Nxb及び接点Nxcに接続されたnチャネル型トランジスタTr34と、接点Nxa及び接点Nxb間に接続されたコンデンサCxと、を備えた構成を有している。ここで、電源接点Tvdは、例えば、図示を省略した電源ラインを介して、高電位電源Vddに接続され、常時、もしくは、所定のタイミングで一定の高電位電圧が印加される。
【0106】
また、このような画素駆動回路DCxから供給される発光駆動電流により発光輝度が制御される有機EL素子OELは、アノード端子が上記画素駆動回路DCxの接点Nxcに、カソード端子が低電位電源(例えば、接地電位Vgnd)に各々接続された構成を有している。ここで、コンデンサCxは、pチャネル型トランジスタTr33のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【0107】
このような構成を有する画素駆動回路DCxにおける有機EL素子OELの駆動制御動作は、まず、書込動作期間において、例えば、走査ラインSLaにハイレベル(選択レベル)の走査信号Vselを印加するとともに、走査ラインSLbにローレベルの走査信号Vsel*を印加し、このタイミングに同期して、有機EL素子OELを所定の輝度階調で発光動作させるための階調電流IpixをデータラインDLに供給する。ここでは、階調電流Ipixとして、正極性の電流を供給し、データドライバ130側からデータラインDLを介して表示画素(画素駆動回路DCx)方向に当該電流が流し込まれる(印加する)ように設定する。
【0108】
これにより、画素駆動回路DCxを構成するpチャネル型トランジスタTr32及びTr34がオン動作するとともに、pチャネル型トランジスタTr31がオフ動作して、データラインDLに供給された階調電流Ipixに対応する正の電位が接点Nxaに印加される。また、接点Nxb及び接点Nxc間が短絡して、pチャネル型トランジスタTr33のゲート−ドレイン間が同電位に制御されることにより、pチャネル型トランジスタTr33がオフ動作するとともに、コンデンサCxの両端(接点Nxa及び接点Nxb間)には、階調電流Ipixに応じた電位差が生じ、該電位差に対応する電荷が蓄積され、電圧成分として保持される(充電される)。
【0109】
次いで、発光動作期間において、走査ラインSLaにローレベル(非選択レベル)の走査信号Vselを印加するとともに、走査ラインSLbにハイレベルの走査信号Vsel*を印加し、このタイミングに同期して、階調電流Ipixの供給を遮断する。これにより、pチャネル型トランジスタTr32及びTr34がオフ動作してデータラインDL及び接点Nxa間、並びに、接点Nxb及び接点Nxc間が電気的に遮断されることにより、コンデンサCxは、上述した書込動作において蓄積された電荷を保持する。
【0110】
このように、コンデンサCxが書込動作時の充電電圧を保持することにより、接点Nxa及び接点Nxb間(pチャネル型トランジスタのTr33のゲート−ソース間)の電位差が保持されることになり、pチャネル型トランジスタTr33はオン動作する。また、上記走査信号Vsel(ローレベル)の印加により、pチャネル型トランジスタTr31が同時にオン動作するので、電源接点Tvd(高電位電源)からpチャネル型トランジスタTr31及びTr33を介して、有機EL素子OELに階調電流Ipix(より詳しくは、コンデンサCxに保持された電荷)に応じた発光駆動電流が流れ、有機EL素子OELが所定の輝度階調で発光する。
【0111】
<表示装置の駆動制御方法>
次に、上述した構成を有する表示装置の制御動作について、図面を参照して説明する。
図12は、本実施例に係るデータドライバにおける制御動作の一例を示すタイミングチャートであり、図13は、本実施形態に係る表示パネル(表示画素)における制御動作の一例を示すタイミングチャートである。ここでは、図4乃至図10に示したデータドライバの構成、及び、図11に示した画素駆動回路の構成を適宜参照しながら説明する。
【0112】
まず、データドライバ130における制御動作は、上述したデータラッチ回路132に設けられた各ラッチ回路に、表示信号生成回路150から供給される表示データData(複数ビットのデジタル信号D0〜D3)を取り込み保持するとともに、該表示データData(デジタル信号D0〜D3)に基づく非反転出力信号d10〜d13、d20〜d23、・・・を一定期間出力可能な状態に設定する信号保持動作と、データラッチ回路132から出力される表示画素単位の非反転出力信号d10〜d13、d20〜d23、・・・に基づいて、階調電流生成回路134に各ブロック(表示パネル110の各分割領域RG)ごとに設けられた電流生成部ILAにより、上記表示データData(デジタル信号D0〜D3)に対応する電流Ipxaを順次生成する電流生成動作と、該生成された電流Ipxaを、電流ラッチ回路136に各データラインDL1、DL2、・・・ごとに設けられた電流記憶回路IM1、IM2、・・・に順次保持した後、各データラインDL1、DL2、・・・を介して階調電流Ipixとして各表示画素に一斉に供給する電流供給動作と、を設定することにより実行される。そして、これらの信号保持動作及び電流生成動作と、電流供給動作は、1水平選択期間内の帰線期間を除く期間に並列的に実行されるとともに、一連の動作が各ブロック単位で同時並列的に実行される。以下、各ブロックにおける動作について説明する。
【0113】
信号保持動作においては、図12に示すように、シフトレジスタ回路131から順次出力されるシフト信号SR1、SR2、SR3、・・・に基づいて、上記データラッチ回路132(各ラッチ回路)により、各列の表示画素に対応して切り替わる表示データData(デジタル信号D0〜D3)を順次取り込む動作が1行分連続的に実行され、データラッチ回路132に供給されるタイミング制御信号CK2に基づいて、上記取り込まれた表示データData(デジタル信号D0〜D3)が個別並列的に一括保持されるとともに、出力可能状態に設定される。
【0114】
ここで、表示データDataが1ビットのシリアルデジタル信号である場合には、各ビットごとに取り込まれたデジタル信号が表示画素単位で並列的に保持され、表示データDataが複数ビットのパラレルデジタル信号である場合には、該デジタル信号がそのまま、表示画素単位で並列的に保持される。したがって、表示データDataとして1ビットシリアルデジタル信号を取り込む場合には、複数ビットのパラレルデジタル信号を取り込む場合に比較して、シフトレジスタ回路131から出力されるシフト信号SR1、SR2、・・・の出力周期を短く(すなわち、シフトレジスタ回路131の動作を規定するシフトクロック信号CK1の信号周波数を高く)設定する必要がある。
【0115】
また、電流生成動作においては、図12に示すように、スイッチ回路133に供給されるタイミング制御信号CK3に基づくタイミング(シフトレジスタ部SRAから順次出力されるシフト信号SA1、SA2、・・・)で、データラッチ回路132に各表示画素単位で保持された表示データDataの非反転出力信号d10〜d13、d20〜d23、・・・が選択的に抽出され、該非反転出力信号に基づいて、階調電流生成回路134の各ブロックごとに唯一設けられた電流生成部ILAにより、所定の単位電流が選択的に合成される。該合成電流(電流Ipxa)は、スイッチ回路135に供給されるタイミング制御信号CK3に基づくタイミング(シフトレジスタ部SRBから順次出力されるシフト信号SB1、SB2、・・・)で、電流ラッチ回路136の各表示画素に対応して設けられた電流記憶回路IM1、IM2、・・・(前段の電流記憶部IMA)に順次供給、保持される。
【0116】
また、電流供給動作においては、図12に示すように、電流ラッチ回路136に供給される出力イネ−ブル信号EN1に基づいて、上記表示画素ごとに前段の電流記憶部IMAに保持された電流Ipxaが、少なくともブロック単位で後段の電流記憶部IMBに転送され、出力イネ−ブル信号EN2に基づいて、上記表示画素ごとに後段の電流記憶部IMBに保持された電流Ipxaが、階調電流Ipixとして各データラインDLを介して並列的、かつ、一括して各表示画素に供給される。
ここで、i行目の各表示画素に対して、階調電流Ipixを一斉に供給する電流供給動作は、図12に示すように、(i+1)行目の各表示画素に対応する表示データDataを取り込む信号保持動作、及び、該表示データDataに応じた電流Ipxa(合成電流)を生成する電流生成動作と、同期して実行される。
【0117】
そして、表示パネル110(表示画素)における制御動作は、図13に示すように、表示パネル110の表示領域全域に所望の画像情報を表示する一走査期間Tscを1サイクルとして、該一走査期間Tsc内に、特定の走査ラインに接続された表示画素群を選択状態に設定して、上記データドライバ130から供給される表示データDataに対応する階調電流Ipixを書き込み、信号電圧として保持する書込動作期間(表示画素の選択期間)Tseと、該保持された信号電圧に基づいて、上記表示データDataに応じた発光駆動電流を有機EL素子OELに供給して、所定の輝度階調で発光動作させる発光動作期間(表示画素の非選択期間)Tnseと、を設定(Tsc=Tse+Tnse)し、各動作期間において、上述した画素駆動回路DCxと同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Tseは、相互に時間的な重なりが生じないように設定される。また、書込動作期間Tseは、少なくとも、上記データドライバ130における電流供給動作において、各データラインDLへ階調電流Ipixを並列的に供給する期間を含むように設定される。
【0118】
すなわち、表示画素への書込動作期間Tseにおいては、図13に示すように、特定の行(i行目)の表示画素に対して、走査ドライバ120により走査ラインSLa、SLbに所定の信号レベルを印加(走査ラインを走査)することにより、データドライバ130により各データラインDLに並列的に供給された階調電流Ipixを、各画素駆動回路DCxに電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Tnseにおいては、上記書込動作期間Tseに保持された電圧成分に基づく発光駆動電流を有機EL素子OELに継続的に供給することにより、表示データに対応する輝度階調で発光する動作が継続される。
このような一連の駆動制御動作を、図13に示すように、表示パネル110を構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル1画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。
【0119】
このように、本実施形態に係るデータドライバ130及び表示装置100においては、各表示画素に供給するアナログ信号からなる階調電流Ipixを生成する階調電流生成回路が、表示パネル(表示画素)の直近に設けられ、階調電流(電流Ipxa)の生成動作に関連する入力信号(表示データDataに応じた非反転出力信号d10〜d13)がデジタル信号の状態で取り扱われるとともに、基準電流Irefが一定電流値に設定されているので、階調電流生成回路に供給される信号や電流のレベル変動に伴う、信号線の充放電動作に起因するデータドライバの動作速度の低下を抑制することができ、表示装置における表示応答特性の向上を図ることができる。
【0120】
また、各表示画素に供給される階調電流Ipixが、少なくとも、表示パネル110の各領域RGに対応して設けられた、階調電流生成回路134の各電流生成部ILAにおいて、単一の定電流発生源IRから供給される一定の電流値を有する基準電流Irefに基づいて生成されるので、該領域RGに配設されたデータラインDLを介して供給される階調電流Ipixの電流特性を均一化することができ、各表示画素における輝度階調特性のバラツキを抑制して、表示装置における表示画質の向上を図ることができる。
【0121】
また、本実施形態に係るデータドライバ130においては、階調電流生成回路134として、基準電流トランジスタTN11に対して、チャネル幅が各々所定の比率(例えば、2k倍)に設定された複数の単位電流トランジスタTN12〜TN15を並列に接続したカレントミラー回路構成を適用し、表示データData(複数ビットのデジタル信号D0〜D3)に基づいて、基準電流Irefに対して上記比率により規定される電流値を有する複数の単位電流を選択的に合成することにより、2k段階の電流値を有する階調電流Ipix(電流Ipxa)を生成することができるので、表示データDataに対応した適切な電流値を有するアナログ電流からなる階調電流Ipixを、比較的簡易な回路構成により生成することができ、表示画素を適正な輝度階調で発光動作させることができる。
【0122】
さらに、本実施形態に係るデータドライバ130においては、電流ラッチ回路136により、階調電流生成回路134において表示データDataに応じて生成された電流Ipxa(階調電流Ipix)の書き込み保持動作(電流記憶動作)と、各データラインDLへの階調電流Ipixの供給動作(電流出力動作)と、を並行して、かつ、連続的に実行することにより、表示データDataの取り込み及び階調電流Ipixの生成が待ち時間なく行われ、表示画素への階調電流の供給が継続的に行われることになるので、該階調電流Ipixの供給時間を実質的に長くして、各表示画素への電流書込率を向上させることができ、表示パネルを高精細化した場合や、比較的低い階調で各表示画素(発光素子)を発光動作させる場合であっても、各表示画素を表示データに応じた適切な輝度階調で発光動作させることができ、表示装置の応答特性の改善及び表示画質の向上を図ることができる。
【0123】
特に、本実施形態に係るデータドライバ130においては、階調電流生成回路134として、表示パネルの各領域RGに配設された複数のデータラインDLごとに唯一の電流生成部ILAを備えた構成を有し、該電流生成部ILAに対して、表示データDataの供給元(データラッチ回路132のラッチ回路)及び階調電流Ipixの出力先(電流ラッチ回路136の電流記憶回路IM)を順次切り換え制御して、階調電流Ipixの生成動作を表示画素(データラインDL)に対応させて時系列的に実行することにより、データラインDLごとに階調電流生成回路に電流生成部を備えた構成に比較して回路規模を大幅に縮小することができる。したがって、上述したように表示装置の応答特性の改善及び表示画質の向上を図りつつ、表示装置の表示エリアの外側に設置される額縁部分を狭くして、表示装置の小型化(あるいは、表示エリアサイズの大型化)を図ることができる。また、このような回路規模の縮小により、製造プロセスにおける歩留まりの向上を図ることができ、製品コストの低減を図ることができる。
【0124】
さらに、表示パネルの各領域に配設されたデータライン群に対応して、表示データData(デジタル信号D0〜D3)の取り込み、階調電流Ipixの生成、供給に至る一連の動作が実行されるように回路構成が略独立したブロック構造を有しているので、レイアウト上での信号線相互の交差を極力回避することができ、配線交差部分における寄生容量の形成を抑制して、信号の伝達速度の低下等の影響を極力排除することができる。
【0125】
なお、上述した実施形態においては、データドライバ及び表示画素(画素駆動回路)として、表示データに応じた電流値を有する階調電流を、データドライバ側から各表示画素方向に流し込むように供給する電流印加方式に対応した構成を示したが、本発明はこれに限定されるものではなく、表示画素側からデータドライバ方向に階調電流を引き込むように供給する電流シンク方式を適用するものであってもよい。この場合、例えば、上述した実施形態に示した構成(図4参照)において、電流ラッチ回路136を構成する電流記憶部のうち、少なくともデータラインDLに接続された出力端子Toutに接続される電流記憶部(図8に示した構成では電流記憶部IMB、図10に示した構成では電流記憶部IMC、IMDの双方)の構成を、図9(a)に示したように、出力電流Iout(階調電流Ipix)をデータライン(表示画素)側から引き込むように流すように設定された構成を良好に適用することができる。
【0126】
また、上述した実施形態においては、表示パネルを分割した各領域に対応する、一グループごとの出力端子数及びデータライン数を「8」としたが、本発明はこれに何ら限定されるものではない。ここで、本発明に係る技術思想によれば、表示パネル全域を一グループとして、全出力端子及び全データラインに対して唯一電流生成部を設け、電流Ipxa(階調電流Ipix)を順次生成する構成を適用することもできる。しかしながら、実際には、電流生成部における階調電流生成速度に基づいて、一グループあたりの出力端子数及びデータライン数が規定される。
【0127】
また、上述した実施形態においては、本発明に係る電流駆動装置を、表示装置のデータドライバに適用した構成を示したが、本発明はこれに限定されるものではない。すなわち、供給される電流値に応じて駆動状態が制御される電流駆動型の負荷を複数備え、各負荷を異なる駆動状態で並列的に動作させる制御を連続的に実行するもの、例えば、プリンタヘッドの駆動回路等に良好に適用することができる。
【0128】
【発明の効果】
以上説明したように、本発明に係る電流生成供給回路及びその制御方法によれば、有機EL素子や発光ダイオード等のように、電流値に応じて所定の駆動状態(発光輝度)で動作する複数の負荷に対して、所定の電流値を有する駆動電流(階調電流)を供給する電流駆動装置において、各々が複数個の出力端子に対応する電流生成部を複数設け、かつ、負荷の各々に接続される出力端子ごとに個別の電流ラッチ手段(電流記憶部)を設けて、複数の負荷の各々の駆動状態(複数ビットのデジタル信号)に応じた駆動電流を順次生成して、該駆動電流を負荷の各々に対応して個別並列的に保持し、所定のタイミングで複数の負荷に一斉に出力するように構成されているので、各負荷ごとに電流生成手段を備える構成に比較して回路規模を大幅に縮小することができ、製造プロセスにおける歩留まりの向上を図ることができる。
【0129】
ここで、上記電流生成部として、単一の基準電流トランジスタに対してチャネル幅が各々所定の比率となるように形成された複数の単位電流トランジスタを並列に接続したカレントミラー回路構成を適用し、定電流発生源から供給される一定の基準電流に基づいて各単位電流トランジスタに流れる単位電流を、複数ビットのデジタル信号に応じて選択的に合成(電流値を合算)することにより、駆動電流の生成に関連して階調電流生成回路(電流生成部)に供給される信号が、信号レベルの変動を伴わない、デジタル信号又は一定電流の状態で取り扱われるので、駆動電流が微少な場合であっても、信号線に付加された寄生容量への充放電動作に起因する信号遅延の影響を排除することができ、電流駆動装置の動作速度を向上させることができる。
【0130】
また、これによれば、一つの電流発生手段が複数個の負荷に対応し、一つの電流発生手段により、単一の定電流源から供給される一定の電流値を有する基準電流に基づいて単位電流が生成され、駆動電流が合成されるので、少なくとも、当該複数個の負荷に供給される駆動電流の電流特性を均一化することができ、負荷相互の駆動状態を均一化することができるとともに、複数ビットのデジタル信号に良好に対応した電流値を有する駆動電流を生成することができ、負荷を適正な駆動状態で動作させることができる。
【0131】
そして、本発明に係る表示装置においては、相互に直交する走査ライン及びデータラインの交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流駆動装置をデータドライバに適用し、表示パネルを複数本の信号線が配設された複数の領域に分割した各領域ごとに一つの電流生成部を設け、該各領域の表示画素に対応して、表示データ(複数ビットのデジタル信号)に応じた電流値を有する階調電流(アナログ電流)を順次生成し、該階調電流を並列して保持して、所定のタイミングで特定の行の表示画素群に一斉に供給することにより、該階調電流の生成動作に関連する入力信号が信号レベルの変動を伴わない、デジタル信号又は一定電流の状態で取り扱われるので、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や、比較的下位の輝度階調で各表示画素を発光動作させる場合等のように、階調電流が微少な場合であっても、信号線の充放電動作に起因するデータドライバの動作速度の低下を抑制することができ、表示データに応じた適正な電流値を有する階調電流を迅速に生成、供給して、表示装置における表示応答特性及び表示画質の向上を図ることができる。
【0132】
また、各データライン(表示画素)ごとに設けられる電流記憶回路として、直列又は並列に配置された電流記憶部を備え、一方の電流記憶部に駆動電流を取り込み保持する動作と、他方の電流記憶部に保持された電流を各出力端子に出力する動作を、並行して実行するように制御する構成を適用することにより、各電流記憶部への電流の取り込み、保持動作サイクルと、出力端子への駆動電流の出力動作サイクルと、をオーバーラップさせて、負荷への駆動電流の供給時間を実質的に長くすることができるので、各表示画素への電流書込率を向上させることができ、表示パネルを高精細化した場合や、比較的低い階調で各表示画素(発光素子)を発光動作させる場合であっても、各表示画素を表示データに応じた適切な輝度階調で発光動作させることができ、表示装置の応答特性の改善及び表示画質の向上を図ることができる。
【0133】
さらに、本発明に係る表示装置によれば、表示パネルの各領域ごとに唯一の電流生成部を備えた構成を有しているので、各データライン(表示画素)ごとに電流生成部を備える構成に比較して回路規模を大幅に縮小することができ、表示装置の表示エリアの外側に設置される額縁部分を狭くして、表示装置の小型化(あるいは、表示エリアサイズの大型化)を図ることができるとともに、製造プロセスにおける歩留まりの向上を図ることができ、製品コストの低減を図ることができる。
【図面の簡単な説明】
【図1】本発明に係る電流駆動装置をデータドライバに適用した表示装置の一実施形態を示す概略ブロック図である。
【図2】本実施形態に係る表示装置の表示パネルの一例を示す概略構成図である。
【図3】本実施形態に係る表示装置に適用されるデータドライバと表示パネルとの関係を示す概略構成図である。
【図4】本実施形態に係る表示装置に適用されるデータドライバの要部構成を示すブロック図である。
【図5】本実施形態に係るデータドライバに適用されるデータラッチ回路の構成例を示す概略構成図である。
【図6】本実施形態に係るデータドライバに適用されるスイッチ回路の構成例を示す概略構成図である。
【図7】本実施形態に係るデータドライバに適用される階調電流生成回路の構成例を示す概略構成図である。
【図8】本実施形態に係るデータドライバに適用される電流ラッチ回路の一構成例を示す概略構成図である。
【図9】本実施例に係る電流ラッチ回路に適用される電流記憶部(スイッチ回路135のスイッチ部SWBを含む)の一具体例を示す回路構成図である。
【図10】本実施形態に係るデータドライバに適用される電流ラッチ回路の他の構成例を示す概略構成図である。
【図11】本実施形態に係る表示装置に適用される表示画素(画素駆動回路)の一実施例を示す回路構成図である。
【図12】本実施例に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図13】本実施形態に係る表示パネル(表示画素)における制御動作の一例を示すタイミングチャートである。
【図14】従来技術におけるデータドライバの一構成例を示す回路構成図である。
【図15】従来技術におけるデータドライバの他の構成例を示す回路構成図である。
【符号の説明】
100 表示装置
110 表示パネル
120 走査ドライバ
130 データドライバ
132 データラッチ回路
133、135 スイッチ回路
134 階調電流生成回路
136 電流ラッチ回路
Claims (32)
- 複数の負荷に個別に接続される複数の出力端子を備え、該複数の負荷の各々に対して、所定の電流値を有する駆動電流を個別に供給することにより、前記複数の負荷を所望の駆動状態で動作させる電流駆動装置において、
前記複数の出力端子は、前記複数の出力端子の一部の2以上の所定の数の前記出力端子からなる複数のグループに分割され、
少なくとも、
前記複数のグループの各々に対応して設けられ、前記各グループの前記所定の数の出力端子に対応する前記所定の数の前記負荷の各々の駆動状態に応じた電流値を有する前記駆動電流を順次生成する複数の電流生成手段と、
前記複数の出力端子の各々に対応して設けられ、前記各電流生成手段により順次生成される前記駆動電流を前記各出力端子に対応して順次取り込んで並列的に保持し、前記複数の負荷を駆動する所定のタイミングで前記保持した前記駆動電流を、前記複数の出力端子を介して前記複数の負荷に一斉に出力する複数の電流ラッチ手段と、
を備えたことを特徴とする電流駆動装置。 - 前記電流駆動装置は、前記複数の負荷の各々の駆動状態を制御する複数ビットのデジタル信号を取り込み、前記複数の負荷の各々に対応して保持する複数の信号保持手段を備え、
前記各電流生成手段は、前記信号保持手段を介して前記各グループに対応する前記所定の数の前記負荷の各々に対応して出力される前記複数ビットのデジタル信号の各ビット値に応じて、前記所定の数の負荷の各々に対応する前記駆動電流を順次生成することを特徴とする請求項1記載の電流生成供給回路。 - 前記電流駆動装置は、
前記複数の信号保持手段から、前記各グループに対応する前記所定の数の負荷の各々に対応して保持された前記複数ビットのデジタル信号を選択的に抽出し、前記各電流生成手段に入力する入力側スイッチ手段と、前記各電流生成手段により生成された前記駆動電流を、前記複数の出力端子に対応して設けられた前記複数の電流ラッチ手段の、前記各グループに対応する前記所定の数の前記電流ラッチ手段の各々に選択的に出力する出力側スイッチ手段と、を備え、
前記入力側スイッチ手段及び前記出力側スイッチ手段は、前記信号保持手段から前記デジタル信号を選択的に抽出して前記各電流生成手段に入力する動作、及び、前記駆動電流を前記各電流ラッチ手段に選択的に出力する動作を、同期して実行することを特徴とする請求項2記載の電流生成供給回路。 - 前記複数の電流生成手段は、各々、
前記複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成する単位電流生成部と、
前記デジタル信号のビット値に応じて、前記複数の単位電流を選択的に合成して前記駆動電流を生成する電流合成部と、
を備えることを特徴とする請求項2又は3記載の電流駆動装置。 - 前記単位電流生成部は、
定電流源から供給される基準電流が流れる基準電流トランジスタと、該基準電流トランジスタの制御端子に、各制御端子が並列的に接続されるとともに、トランジスタサイズが各々異なるように形成され、前記各単位電流が流れる複数の単位電流トランジスタと、からなるカレントミラー回路を構成し、
前記複数の単位電流が、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする請求項4記載の電流駆動装置。 - 前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに2k(k=0、1、2、3、・・・)で規定される、異なる比率に設定されていることを特徴とする請求項5記載の電流駆動装置。
- 前記複数の電流ラッチ手段は、各々、
前記電流生成手段から出力される前記駆動電流を取り込み保持し、所定のタイミングで転送する第1の電流記憶部と、
前記第1の電流記憶部から転送された前記駆動電流を所定のタイミングで前記各出力端子に出力する第2の電流記憶部と、
を備え、
前記第1の電流記憶部における前記駆動電流の取り込み保持動作と、前記第2の電流記憶部における前記駆動電流の出力動作を、並行して実行するように制御されることを特徴とする請求項1乃至6のいずれかに記載の電流駆動装置。 - 前記複数の電流ラッチ手段は、各々、並列に配置された一対の電流記憶部を備え、
一方の電流記憶部に前記電流生成手段から出力される前記駆動電流を取り込み保持する動作と、他方の電流記憶部に保持した前記駆動電流を前記各出力端子に出力する動作を、並行して実行するように制御されることを特徴とする請求項1乃至6のいずれかに記載の電流駆動装置。 - 前記電流ラッチ手段は、前記駆動電流が前記負荷に流し込む方向に流れるように、前記駆動電流の信号極性を設定することを特徴とする請求項1乃至8のいずれかに記載の電流駆動装置。
- 前記電流ラッチ手段は、前記駆動電流が前記負荷側から引き込む方向に流れるように、前記駆動電流の信号極性を設定することを特徴とする請求項1乃至8のいずれかに記載の電流駆動装置。
- 前記負荷は、前記電流生成手段から前記電流ラッチ手段を介して供給される前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項1乃至10のいずれかに記載の電流駆動装置。
- 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項11記載の電流駆動装置。
- 複数の負荷に個別に接続される複数の出力端子を備え、該複数の負荷の各々に対して、所定の電流値を有する駆動電流を個別に供給することにより、前記複数の負荷を所望の駆動状態で動作させる電流駆動装置の制御方法において、
前記複数の負荷の各々の駆動状態を制御する複数ビットのデジタル信号を取り込み、前記各負荷に対応して保持するステップと、
前記複数の出力端子を、前記複数の出力端子の一部の2以上の所定の数の前記出力端子からなる複数のグループに分割し、前記各グループに対応する前記所定の数の前記負荷に対応して保持された前記複数ビットのデジタル信号を選択的に抽出するステップと、
前記複数のグループの各々に対応した複数の電流生成手段を設け、前記各グループに対応して選択的に抽出された前記複数ビットのデジタル信号に基づいて、前記各電流生成手段により前記各グループの前記所定の数の出力端子に対応する前記所定の数の負荷の各々の駆動状態に応じた電流値を有する前記駆動電流を順次生成するステップと、
前記各電流生成手段により順次生成された前記駆動電流を前記複数の出力端子の各々に対応して並列的に保持するステップと、
前記複数の負荷を駆動する所定のタイミングで前記保持した前記駆動電流を、前記複数の出力端子を介して前記複数の負荷に一斉に出力するステップと、
を含むことを特徴とする電流駆動装置の制御方法。 - 前記駆動電流を生成するステップは、
定電流源から供給される基準電流に基づいて、前記複数ビットのデジタル信号の各ビットに対応して生成される複数の単位電流のうち、前記デジタル信号のビット値に応じた特定の前記単位電流を選択的に合成して、前記駆動電流を生成することを特徴とする請求項13記載の電流駆動装置の制御方法。 - 前記各単位電流は、前記基準電流に対して、互いに、2k(k=0、1、2、3、・・・)で規定される電流値を有するように設定されていることを特徴とする請求項14記載の電流生成供給回路の制御方法。
- 前記駆動電流を個別並列的に保持するステップ及び前記駆動電流を前記複数の負荷に一斉に出力するステップは、直列に配置された第1の電流記憶部及び第2の電流記憶部のうち、前記第1の電流記憶部に前記駆動電流を取り込み保持する動作と、前記第2の電流記憶部から前記駆動電流を前記各出力端子に出力する動作を、並行して実行することを特徴とする請求項13乃至15のいずれかに記載の電流駆動装置の制御方法。
- 前記駆動電流を個別並列的に保持するステップ及び前記駆動電流を前記複数の負荷に一斉に出力するステップは、並列に配置された一対の電流記憶部のうち、一方の電流記憶部に前記駆動電流を取り込み保持する動作と、他方の電流記憶部に保持した前記駆動電流を前記各出力端子に出力する動作を、並行して実行することを特徴とする請求項13乃至15のいずれかに記載の電流駆動装置の制御方法。
- 前記電流駆動装置は、前記各グループに対応した一連の前記駆動電流の生成供給動作を、前記各グループ間で並行して実行することを特徴とする請求項13乃至17のいずれかに記載の電流駆動装置の制御方法。
- 前記駆動電流の信号極性は、該駆動電流が前記負荷に流し込む方向に流れるように設定されていることを特徴とする請求項13乃至18のいずれかに記載の電流駆動装置の制御方法。
- 前記駆動電流の信号極性は、該駆動電流が前記負荷から引き込む方向に流れるように設定されていることを特徴とする請求項13乃至18のいずれかに記載の電流駆動装置の制御方法。
- 少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記各走査線に印加する走査駆動手段と、表示信号に基づく階調電流を、前記各信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記各表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、
前記複数の信号線は、前記複数の信号線の一部の2以上の所定の数の前記信号線からなる複数のグループに分割され、
前記信号駆動手段は、
前記複数の表示画素の各々の発光輝度を制御する複数ビットのデジタル信号を取り込み、前記複数の信号線に対応して保持する複数の信号保持手段と、
前記複数のグループの各々に対応して設けられ、前記複数の信号保持手段から前記各グループの前記所定の数の信号線に対応する前記所定の数の前記表示画素に対応して出力される前記複数ビットのデジタル信号の各ビット値に応じた電流値を有する前記階調電流を順次生成する複数の電流生成手段と、
前記複数の信号線の各々に対応して設けられ、前記各電流生成手段により順次生成される前記階調電流を前記各信号線に対応して順次取り込んで並列して保持し、所定のタイミングで前記保持した前記階調電流を、前記複数の信号線を介して選択状態にある前記各表示画素に一斉に出力する複数の電流ラッチ手段と、
を備えたことを特徴とする表示装置。 - 前記信号駆動手段は、前記複数の信号保持手段から、前記各グループに対応する前記所定の数の表示画素に対応して保持された前記複数ビットのデジタル信号を選択的に抽出し、前記各電流生成手段に入力する入力側スイッチ手段と、前記各電流生成手段により生成された前記階調電流を、前記複数本の信号線に対応して設けられた前記複数の電流ラッチ手段の、前記各グループに対応する前記所定の数の前記電流ラッチ手段の各々に選択的に出力する出力側スイッチ手段と、を備え、
前記入力側スイッチ手段及び前記出力側スイッチ手段は、前記信号保持手段から前記デジタル信号を選択的に抽出して前記各電流生成手段に入力する動作、及び、前記階調電流を前記各電流ラッチ手段に選択的に出力する動作を、同期して実行することを特徴とする請求項21記載の表示装置。 - 前記複数の電流生成手段は、各々、
前記複数ビットのデジタル信号の各ビットに対応する複数の単位電流を生成する単位電流生成部と、
前記デジタル信号のビット値に応じて、前記複数の単位電流を選択的に合成して前記階調電流を生成する電流合成部と、
を備えることを特徴とする請求項21又は22記載の表示装置。 - 前記単位電流生成部は、
定電流源から供給される基準電流が流れる基準電流トランジスタと、該基準電流トランジスタの制御端子に、各制御端子が並列的に接続されるとともに、トランジスタサイズが各々異なるように形成され、前記各単位電流が流れる複数の単位電流トランジスタと、からなるカレントミラー回路を構成し、
前記複数の単位電流が、前記基準電流に対して各々異なる比率の電流値を有するように設定されていることを特徴とする請求項23記載の表示装置。 - 前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が、互いに2k(k=0、1、2、3、・・・)で規定される、異なる比率に設定されていることを特徴とする請求項24記載の表示装置。
- 前記複数の電流ラッチ手段は、各々、
前記電流生成手段から出力される前記階調電流を取り込み保持し、所定のタイミングで転送する第1の電流記憶部と、
前記第1の電流記憶部から転送された前記階調電流を所定のタイミングで前記各信号線に出力する第2の電流記憶部と、
を備え、
前記第1の電流記憶部における前記階調電流の取り込み保持動作と、前記第2の電流記憶部における前記階調電流の出力動作を、並行して実行するように制御されることを特徴とする請求項21乃至25のいずれかに記載の表示装置。 - 前記複数の電流ラッチ手段は、各々、並列に配置された一対の電流記憶部を備え、
一方の電流記憶部に前記電流生成手段から出力される前記階調電流を取り込み保持する動作と、他方の電流記憶部に保持した前記階調電流を前記各信号線に出力する動作を、並行して実行するように制御されることを特徴とする請求項21乃至25のいずれかに記載の表示装置。 - 前記電流ラッチ手段は、前記階調電流が前記表示画素に流し込む方向に流れるように、前記階調電流の信号極性を設定することを特徴とする請求項21乃至27のいずれかに記載の表示装置。
- 前記電流ラッチ手段は、前記階調電流が前記表示画素側から引き込む方向に流れるように、前記階調電流の信号極性を設定することを特徴とする請求項21乃至27のいずれかに記載の表示装置。
- 前記表示画素は、前記電流生成手段から前記電流ラッチ手段を介して供給される前記階調電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項21乃至29のいずれかに記載の表示装置。
- 前記表示画素は、前記階調電流を保持する電流書込保持手段と、該保持された前記階調電流に基づいて発光駆動電流を生成する発光駆動手段と、前記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備えていることを特徴とする請求項21乃至29のいずれかに記載の表示装置。
- 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項30又は31記載の表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003163411A JP4074994B2 (ja) | 2003-06-09 | 2003-06-09 | 電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置 |
KR1020040037421A KR100742063B1 (ko) | 2003-05-26 | 2004-05-25 | 전류생성공급회로 및 표시장치 |
US10/855,584 US20040239668A1 (en) | 2003-05-26 | 2004-05-26 | Display device and method for driving display device |
CNB2004100639280A CN100463021C (zh) | 2003-05-26 | 2004-05-26 | 电流生成供给电路及显示装置 |
TW093114918A TWI263963B (en) | 2003-05-26 | 2004-05-26 | Current generating and supplying circuit and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003163411A JP4074994B2 (ja) | 2003-06-09 | 2003-06-09 | 電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004361888A JP2004361888A (ja) | 2004-12-24 |
JP2004361888A5 JP2004361888A5 (ja) | 2005-09-15 |
JP4074994B2 true JP4074994B2 (ja) | 2008-04-16 |
Family
ID=34055238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003163411A Expired - Fee Related JP4074994B2 (ja) | 2003-05-26 | 2003-06-09 | 電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4074994B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100624318B1 (ko) | 2004-12-24 | 2006-09-19 | 삼성에스디아이 주식회사 | 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법 |
KR100613088B1 (ko) | 2004-12-24 | 2006-08-16 | 삼성에스디아이 주식회사 | 데이터 집적회로 및 이를 이용한 발광 표시장치 |
KR100700846B1 (ko) | 2004-12-24 | 2007-03-27 | 삼성에스디아이 주식회사 | 데이터 집적회로 및 이를 이용한 발광 표시장치 |
JP2007241012A (ja) * | 2006-03-10 | 2007-09-20 | Casio Comput Co Ltd | 表示装置及びその駆動制御方法 |
JP2013088884A (ja) * | 2011-10-14 | 2013-05-13 | Yazaki Corp | 定電流回路の出力設定装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4138102B2 (ja) * | 1998-10-13 | 2008-08-20 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
US7576734B2 (en) * | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
TWI256607B (en) * | 2001-10-31 | 2006-06-11 | Semiconductor Energy Lab | Signal line drive circuit and light emitting device |
JP2003150112A (ja) * | 2001-11-14 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Oled表示装置およびその駆動方法 |
-
2003
- 2003-06-09 JP JP2003163411A patent/JP4074994B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004361888A (ja) | 2004-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100558779B1 (ko) | 전류 구동회로 및 그 구동방법, 및 그 회로를 이용한전자발광 표시장치 | |
US7944414B2 (en) | Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus | |
JP4111185B2 (ja) | 電気光学装置、その駆動方法及び電子機器 | |
JP3952979B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
JP3925435B2 (ja) | 発光駆動回路及び表示装置並びにその駆動制御方法 | |
US7542031B2 (en) | Current supply circuit, current supply device, voltage supply circuit, voltage supply device, electro-optical device, and electronic apparatus | |
JP2006003752A (ja) | 表示装置及びその駆動制御方法 | |
JP4304585B2 (ja) | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 | |
JP2008185858A (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
WO2004077671A1 (ja) | 半導体装置およびその駆動方法 | |
JP2008225492A (ja) | 表示装置 | |
JP2005338653A (ja) | 表示装置及びその駆動制御方法 | |
JP4074994B2 (ja) | 電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置 | |
JP3915907B2 (ja) | 発光駆動回路及び表示装置並びにその駆動制御方法 | |
JP4103079B2 (ja) | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 | |
JP4232193B2 (ja) | 電流生成供給回路及び電流生成供給回路を備えた表示装置 | |
JP4074995B2 (ja) | 電流駆動回路及びその制御方法並びに該電流駆動回路を備えた表示装置 | |
JP3915906B2 (ja) | 電流駆動装置及びその駆動制御方法並びに電流駆動装置を用いた表示装置 | |
JP4103139B2 (ja) | 電流生成供給回路及び該電流生成供給回路を備えた表示装置 | |
JP4535198B2 (ja) | 表示駆動装置及び表示装置 | |
JP4241144B2 (ja) | 駆動制御装置及びその制御方法並びに駆動制御装置を備えた表示装置 | |
JP4329868B2 (ja) | 表示装置 | |
JP4517387B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
JP4305085B2 (ja) | 電流生成供給回路及び電流生成供給回路を備えた表示装置 | |
JP2005017977A (ja) | 電流生成供給回路及び該電流生成供給回路を備えた表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4074994 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |